CN101053078A - 用树脂覆盖的耐高压半导体器件及其制造方法 - Google Patents

用树脂覆盖的耐高压半导体器件及其制造方法 Download PDF

Info

Publication number
CN101053078A
CN101053078A CNA2005800339306A CN200580033930A CN101053078A CN 101053078 A CN101053078 A CN 101053078A CN A2005800339306 A CNA2005800339306 A CN A2005800339306A CN 200580033930 A CN200580033930 A CN 200580033930A CN 101053078 A CN101053078 A CN 101053078A
Authority
CN
China
Prior art keywords
high voltage
resin
voltage semiconductor
semiconductor device
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2005800339306A
Other languages
English (en)
Inventor
冈田真一
菅原良孝
浅野胜则
高山大辅
东海林义和
谢名堂正
末吉孝
日渡谦一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Adeka Corp
Kansai Electric Power Co Inc
Original Assignee
Kansai Electric Power Co Inc
Asahi Denka Kogyo KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kansai Electric Power Co Inc, Asahi Denka Kogyo KK filed Critical Kansai Electric Power Co Inc
Publication of CN101053078A publication Critical patent/CN101053078A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/296—Organo-silicon compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4823—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a pin of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

在将密封用树脂涂敷在封装或者衬底上所安装的耐高压半导体芯片上，并使其固化时，在芯片电极或者芯片通过引线等布线所连接的电极端子的至少一个和与该电极端子之间需要绝缘耐压的另一个电极之间，一边施加高电压一边使树脂固化。密封用树脂使用合成高分子化合物，该化合物将具有由硅氧烷产生的交链结构的有机硅聚合物A和具有由硅氧烷(Si－O－Si键合体)产生的线状链接结构的有机硅聚合物B交替地通过硅氧烷键合而被线状地链接，从而构成有机硅聚合物C，并以共价键进行三维链接。由此，即使在安装于衬底或者封装上并且用树脂密封的耐高压半导体芯片上施加了高反向电压时，也能够抑制漏电流的增大和获得设计值那样的电绝缘耐久性。

Description

用树脂覆盖的耐高压半导体器件及其制造方法
技术领域
本发明涉及用树脂覆盖耐高压半导体元件而获得耐高压的半导体器件。
背景技术
碳化硅(以后记为SiC)等的宽带隙半导体材料与硅(以后记为Si)相比，具有禁带宽度大和绝缘破坏电场强度大约大一位数等优良的物理特性，因此作为适用于耐高温且耐高压的半导体器件的半导体材料引人注目。
在使用SiC的现有技术的耐高压半导体器件中，将具有反向高耐压的SiC半导体元件容纳在金属制的封装(package)内。为了提高用于施加SiC半导体元件的高电压的电极之间的周围空间中的耐绝缘性，在封装内充填六氟化硫气体等绝缘用气体。
尽管六氟化硫气体作为绝缘用气体目前具有最优良的绝缘性，但是由于包含了破坏臭氧层的原因物质的氟，因此从防止地球变暖的观点看，需要避免使用它。
除了充填六氟化硫气体之外，作为保持优良绝缘性的方法，有用包含具有硅氧烷(Si-O-Si键合体)线状结构的聚甲基苯基硅氧烷的合成高分子化合物(一般称为硅橡胶)和包含具有硅氧烷交链结构的聚甲基苯基硅氧烷的合成高分子化合物来覆盖半导体元件的方法。在高粘度的液体状态下涂敷这些合成高分子化合物，以覆盖整个半导体元件(半导体芯片)，并且在常温或者100℃到200℃左右的温度上通过加热而使其固化。由此能够保持比较好的绝缘性。
专利文献1：特开2002-356617号公报
专利文献2：特开2000-198930号公报
发明内容
本发明要解决的课题
在具有涂敷上述硅橡胶等液态高分子化合物并被固化的覆盖层的额定5kV的半导体器件例如二极管中，当在阳极电极和阴极电极之间施加了3kV到5kV的反向电压时，如图10所示，2μA到8μA大小的漏电流在两个电极之间流动。当施加的反向电压为3kV时，对于在室温下如用曲线a所示的1μA的漏电流，在半导体器件的温度为200℃下就增加到如用曲线b所示的2μA。而且，在室温下施加3.5kV以上、在200℃下施加2.5kV以上的反向电压时，如曲线a和b的凹凸所示，由施加的反向电压导致漏电流变动，从而使绝缘性变得不稳定。为此，存在不能获得在设计时假定的规定的反向耐压特性的情况。对于其原因，本发明人进行了各种实验、分析、研究。结果判定，当液态高分子化合物固化时，分子取向方向变得不规则，为此，存在固化后的高分子化合物的组织中产生局部不均匀的可能性。可以认为，当这种组织不均匀存在时，通过在施加反向电压时产生的电场而使电阻降低，有漏电流流动。
本发明的目的是提供一种耐高压的半导体器件，其将构成半导体器件的半导体元件用具有耐高压的物质来覆盖。
解决课题的手段
本发明的耐高压半导体器件，具有：耐高压半导体元件，其包括至少两个相互间需要高耐压的电极；第一引线，其连接到所述至少两个电极的一个上；第二引线，其连接到所述至少两个电极的另一个上；以及树脂覆盖材料，将其以覆盖所述耐高压半导体元件、所述电极以及所述第一和第二引线的所述电极之间的连接部分附近而进行涂敷，并且将规定的直流电压施加在所述第一和第二引线上，同时使其固化。
根据本发明，通过将直流电压施加在由未固化树脂覆盖的至少两个电极之间，使电场施加在未固化的树脂上。尽管本发明人推测为，通过该电场，未固化树脂的分子取向向着电场方向，从而取向方向一致，通过在取向方向一致的状态下进行固化，使树脂的介电常数变高，同时直流电阻变大，但是目前理论性的解释未完成。总之，在实测结果中，漏电流减少了。
本发明的耐高压半导体器件的制造方法，用于制造所述耐高压半导体器件，该耐高压半导体器件具有：耐高压半导体元件，其包括至少两个相互间需要高耐压的电极；第一引线，被连接到所述至少两个电极的一个上；以及第二引线，被连接到所述至少两个电极的另一个上，包括：涂敷树脂使得覆盖所述耐高压半导体元件、所述电极以及所述第一和第二引线的所述电极之间的连接部分附近的步骤；将规定的直流电压施加在所述第一和第二引线上并同时使所述树脂固化的步骤。
根据本发明，固化后的高分子化合物加热时软化。通过将电场施加到软化后的高分子化合物上，则高分子化合物的分子取向朝向一定的方向而一致。在该状态下返回到常温时，分子取向方向被固定到一定方向。其结果，高分子化合物的电阻保持在极大值。
本发明另一个耐高压半导体器件的制造方法，用于制造所述耐高压半导体器件，该耐高压半导体器件具有：耐高压半导体元件，其包括至少两个相互间需要高耐压的电极；第一引线，其连接到所述至少两个电极的一个上；以及第二引线，其连接到所述至少两个电极的另一个上，所述耐高压半导体器件的制造方法包括：涂敷树脂并使其固化，以覆盖所述耐高压半导体元件、所述电极以及所述第一和第二引线的所述电极之间的连接部分附近的步骤；将规定的直流电压施加在所述第一和第二引线上并同时将所述树脂加热到规定的温度的步骤。
发明效果
根据本发明，通过涂敷树脂以覆盖半导体元件，并将规定的反向电压施加在半导体元件的需要耐高压的至少两个电极之间，同时使所述树脂固化，从而可以提高所述至少两个电极间的耐反向电压。而且，在所述树脂的固化之后，通过一边将规定的反向电压施加在所述两个电极之间一边进行加热，能够获得与上述同样的效果。
附图说明
图1是本发明第一实施例的耐高压SiC二极管器件的剖面图。
图2是本发明第一实施例的耐高压SiC二极管器件的制造方法中的电路图。
图3是通过与现有技术例子的比较来表示本发明第一实施例的耐高压SiC二极管器件的测定结果的曲线。
图4是表示通过改变本发明第一实施例的SiC二极管器件的温度而测定的施加反向电压和漏电流之间的关系的曲线。
图5是本发明第一实施例的其他例子的耐高压SiC二极管器件的剖面图。
图6是本发明第一实施例的另一个其他例子的耐高压SiC二极管器件的剖面图。
图7是本发明第一实施例的另一个其他例子的耐高压SiC二极管器件的剖面图。
图8是表示本发明第二实施例的耐高压SiC二极管器件的高温带电时间和漏电流的关系的曲线。
图9是表示本发明第二实施例的高温带电前后的漏电流的比较的曲线。
图10是表示现有技术的SiC二极管器件的施加反向电压和漏电流之间的关系的曲线。
标号说明
1 衬底
2 SiC二极管元件
4 阳极电极
5 阳极端子
6 阴极电极
7 阴极端子
8 绝缘材料
9、16、18 树脂
10 加热炉
11 直流电源
12、13、14SiC 二极管器件
20 印刷电路板
21、22 电路导体
具体实施方式
下面参考图1到图9来说明本发明优选实施例的耐高压半导体器件及其制造方法。
《第一实施例》
参考图1到图7来说明本发明第一实施例的耐高压半导体器件及其制造方法。
图1是本发明第一实施例的耐高压半导体器件，是耐压5kV的耐高压SiC二极管器件的剖面图。图1中，SiC二极管元件(芯片)2用高温焊料等焊接到构成封装的金属衬底1的中央部分。SiC二极管元件2的阳极电极4用引线4a连接到阳极端子5。SiC二极管元件2的阴极电极6用引线6a连接到阴极端子7。阳极端子5和阴极端子7通过玻璃等绝缘材料8与金属衬底1绝缘隔开。
根据上述，涂敷热固化性的用于密封的树脂9，以覆盖在金属衬底1上所构成的SiC半导体元件2、引线4a，6a以及从阳极端子5和阴极端子7的金属衬底1的上面突出的部分。将树脂9的粘度选定为合适的值，以如图1所示那样涂敷层隆起为山状并且在内部不产生气泡。当粘度过低时，涂敷层不隆起为山状，引线4a，6a露出到涂敷层的外部，并且用于覆盖SiC二极管元件2表面的树脂9的厚度变薄。当粘度过高时，有时可在内部产生气泡。
作为树脂9，一般能够使用热固化树脂。作为热固化树脂的例子，有环氧树脂。作为更优选的树脂，有以下三种树脂。
1.称为Si橡胶的由具有硅氧烷(Si-O-Si键合体)线状结构的聚甲基苯基硅氧烷构成的合成高分子化合物
2.由具有硅氧烷交链结构的梯形聚苯基倍半硅氧烷构成的合成高分子化合物
3.将具有由硅氧烷产生的交链结构的有机硅聚合物A和具有由硅氧烷(Si-O-Si键合体)产生的线状链接结构的有机硅聚合物B交替由硅氧烷键合而链接成线状来构成有机硅聚合物C，并且用通过附加反应所生成的共价键而在上述有机硅聚合物C之间进行三维链接的合成高分子化合物。
这些合成高分子化合物都具有良好的耐热性，能够将它们的任何一个或者多个进行组合来使用。
如图2中的略图所示，将涂敷了树脂9的衬底1放入电炉等加热炉10中。将阳极端子5和阴极端子7分别连接到直流电源11(电压1kV)的负端子和正端子，并且将1kV的反向电压施加在SiC二极管2上。该反向电压为100V到5kV的范围，可以根据树脂的种类、阳极端子5与阴极端子7之间的距离等通过实验来确定合适的值。在该状态将加热炉10的温度上升到200℃并加热约5小时(固化时间)。固化时间经过后渐渐冷却到室温。渐渐冷却时间设为大约3小时。加热炉10的温度是从30℃到300℃左右之间，根据树脂的种类来选定。
通过在这样获得的SiC二极管器件12的阳极端子5和阴极端子7上在室温下施加从0V到5kV的反向电压来测定在阳极端子5和阴极端子7之间的漏电流。其结果示于图3中。在图3中，横轴表示施加的反向电压(kV)，纵轴表示漏电流(μA)。图3的曲线c与在前述背景技术部分中说明的图10的曲线a几乎是相同的曲线。该曲线用于与本实施例的SiC半导体器件12进行比较，是在SiC半导体器件12的阳极端子5和阴极端子7之间不施加反向电压的被固化的样本的测量数据。
图3的曲线d是本实施例的SiC半导体器件12在室温下的测定结果。如果将曲线c和曲线d比较，当施加的反向电压是3kV时，对于在曲线c上，漏电流是1μA，而在曲线d上为0.3μA即大约降低到三分之一。当施加的反向电压是5kV时，对于在曲线c上，漏电流大幅增加如约6μA，而在曲线d上为约1μA的低值。曲线d没有如曲线c那样的凹凸，是极其平滑的。根据这点可以判定，在本实施例的SiC二极管器件12中，漏电流的值对于施加的反向电压值稳定变化。
在本实施例的SiC二极管器件12中，即使当施加了高的反向电压时，漏电流也几乎不增加。因此，能够维持高的耐电压性。
图4表示通过提高本实施例的SiC二极管器件12的温度来测定漏电流的结果。图4中，曲线d是室温中的测定结果，与图3的曲线d相同。图4的曲线e是在200℃的温度中的测定结果，曲线f是300℃的温度中的测定结果。在各个测定中，通过将本实施例的SiC二极管器件12放入加热炉中而保持到规定的温度。
从图4可知，当施加的反向电压是3kV时，在室温的漏电流是大约0.3μA，在200℃的漏电流是大约0.6μA，在300℃的漏电流是大约1.0μA。如果将图4的曲线e和在相同温度200℃中的现有技术SiC二极管器件的图10的曲线b进行比较，可知对于现有技术例子的SiC二极管器件在反向电压5kV下的漏电流是8μA来说，本实施例的SiC二极管器件12在反向电压5kV下的漏电流是2μA，大幅度降低。
在本实施例的SiC二极管器件中，如图1所示，优选用树脂9覆盖从SiC二极管元件2、引线4a，6a和阳极端子5及阴极端子7的衬底1向上方的突出部分的全部。但是，为了使构成简单，如图5所示，即使用树脂15覆盖SiC二极管元件2和引线4a、6a的一部分，也能够在某种程度上获得本发明的效果。
图6是本实施例另外例子的SiC二极管器件的剖面图。在图6所示的SiC二极管器件13中，在衬底1上设置了用于包围SiC二极管元件2周围的十分大的金属制或者耐热树脂制的框架17。将SiC二极管元件2定位在框架17的中央部分，并且用高温焊锡等粘结到衬底1。将SiC二极管元件2的阳极电极4用引线4a连接到阳极端子5，将阴极电极6用引线6a连接到阴极端子7。将树脂16流入到框架17内，并且如图2所示一边将反向电压施加在阳极端子5和阳极端子7之间，一边加热而使其固化。
在图6所示的例子中，由于有框架17，因此能够在树脂16中使用粘度低的树脂。使用粘度低的树脂时，气泡等难以进入到树脂16的内部。由于气泡进入时，会使绝缘性降低，因此优选尽力不进入气泡。
图7是本实施例其他例子的SiC二极管器件14的剖面图。图7所示的例子表示将SiC二极管元件2安装在印刷电路板20上的情况。图中，通过耐热粘结剂将SiC二极管元件2粘结到绝缘物的电路板20上。SiC二极管2的阳极电极4通过引线4a被连接到规定的布线图案的电路导体21上，阴极电极6通过引线6a被连接到电路导体22上。涂敷树脂18，以覆盖包含SiC二极管元件2、引线4a和6a、以及引线4a，6a和各自的电路导体21、22之间的连接部分的区域。接着，与图2所示的情况同样，通过将电路导体21和22连接到直流电源11来将反向电压施加到SiC二极管元件2，同时在常温或者规定的高温下加热并固化树脂18。其他的构成和作用效果与图1所示的情况相同。
在本实施例的从图1到图7的半导体器件中，尽管说明了使用SiC二极管元件2作为半导体元件的例子，但是本发明并不被限定于SiC二极管元件2，能够适用于IGBT、GTO等双极元件、除双极元件以外的FET等所有半导体元件。在双极晶体管和FET、具有3端子或者3端子以上端子的半导体元件中，通过将具有施加最高反向电压的可能性的2个端子连接到如图2所示那样的直流电源11来施加反向电压，并且同时加热到规定的高温来使树脂固化。
在本实施例中，尽管说明了加热到使树脂9、15、16、18固化时的200℃左右的方法，但是也可以根据树脂的种类，在200℃以下的温度或者常温下进行固化。
《第二实施例》
参考图8和图9说明本发明第二实施例的耐高压半导体器件及其制造方法。在第二实施例的制造方法中，可以在用前述第一实施例说明的用于密封的树脂9的固化过程中，不将高电压施加到电极之间。
在本实施例中，当例如参考图1进行说明时，通过涂敷用于密封的树脂9并按原样进行固化，使得覆盖金属衬底1上的半导体元件2、引线4a，6a以及阳极端子5和阴极端子7的金属衬底1上面的突出部分。作为树脂9，使用环氧系列树脂、或者将具有由硅氧烷产生的交链结构的有机硅聚合物A和具有由硅氧烷(Si-O-Si键合体)产生的线状链接结构的有机硅聚合物B交替地由硅氧烷键合而链接成线状来构成有机硅聚合物C并且用通过附加反应所生成的共价键来在该有机硅聚合物C之间进行三维链接的合成高分子化合物。作为半导体元件2，使用耐高压的SiC二极管2。树脂9固化后，通过图2所示的构成，在阳极端子5和阴极端子7之间施加例如1kV的反向电压，同时将SiC二极管器件12加热到例如大约200℃。下面，将上述处理称为“高温带电”。高温带电的时间是从10分钟到2小时左右的范围，可以根据半导体元件2和密封用树脂9的种类来决定。施加的反向电压也可以在100V到5kV范围内进行合适选定。
图8是表示在本实施例的SiC二极管器件12的制造方法中在高温带电的处理时间和施加处理后的漏电流之间的关系的曲线。为了测定漏电流，在图2的直流电源11和阳极端子5之间连接省略了图示的电流计。在阳极端子5和阴极端子7之间施加1kV的反向电压，同时将SiC二极管器件12放入加热炉中加热到200℃。高温带电开始时的漏电流是大约0.4μA，当高温带电的时间变长时，如曲线g所示，判断漏电流渐渐减少。当经过30分钟时，漏电流是大约0.15μA，此后几乎不减少。
图9是表示在SiC二极管器件12上进行高温带电处理之前和进行处理之后向阳极端子5和阴极端子7之间施加反向电压时的特性的曲线。在高温带电处理之前，如曲线h所示，当施加的反向电压为3kV时的漏电流是大约1μA，当施加的反向电压变为3.5kV以上时，漏电流根据施加的反向电压而变动，变成不稳定的状态。曲线j表示在进行了30分钟的高温带电之后施加反向电压时的特性。施加的反向电压为3kV时的漏电流是0.3μA以下，变成了十分小的值。在施加的反向电压变化时的漏电流的变动也几乎没有，由此获得了良好的反向电压施加特性。根据发明者的实验，判断在高温带电处理中，施加的反向电压及温度高，则漏电流的降低效果高。认为由高温带电引起的漏电流减少由以下的作用产生。在高温带电处理前固化的树脂中包含了微量离子，由此当在阳极和阴极之间施加电压时，流过漏电流。通过使固化的树脂经过高温，使树脂的粘度降低，当在该状态下进行带电时，树脂中的离子汇集到与各自所带电的符号相反的电极上，当冷却树脂时，按原样被固定。其结果，在树脂中能够移动的离子几乎不变，漏电流减少。
工业实用性
本发明能够用于树脂密封型的耐高压半导体器件。

Claims (8)

1.一种耐高压半导体器件，具有：
耐高压半导体元件，其包括至少两个相互间需要高耐压的电极；
第一引线，其连接到所述至少两个电极的一个上；
第二引线，其连接到所述至少两个电极的另一个上；以及
树脂覆盖材料，将其以覆盖所述耐高压半导体元件、所述电极以及所述第一和第二引线的所述各个电极之间的连接部分附近而进行涂敷，并且将规定的直流电压施加在所述第一和第二引线上，同时使其固化。
2.如权利要求1所述的耐高压半导体器件，特征在于，所述树脂包括从下述合成高分子化合物中选择的至少一个：称为Si橡胶的由具有硅氧烷(Si-O-Si键合体)线状结构的聚甲基苯基硅氧烷构成的合成高分子化合物；由具有硅氧烷交链结构的梯形聚苯基倍半硅氧烷构成的合成高分子化合物；以及将具有由硅氧烷产生的交链结构的有机硅聚合物A和具有由硅氧烷(Si-O-Si键合体)产生的线状链接结构的有机硅聚合物B交替地由硅氧烷键合而链接成线状来构成有机硅聚合物C，并且用通过附加反应所生成的共价键而在上述有机硅聚合物C之间进行三维链接的合成高分子化合物。
3.如权利要求1所述的耐高压半导体器件，特征在于，所述直流电压在100V到5kV的范围。
4.一种耐高压半导体器件的制造方法，所述半导体器件具有：
耐高压半导体元件，其包括至少两个相互间需要高耐压的电极；
第一引线，其连接到所述至少两个电极的一个上；以及
第二引线，其连接到所述至少两个电极的另一个上，
所述耐高压半导体器件的制造方法包括：
涂敷树脂，以覆盖所述耐高压半导体元件、所述电极以及所述第一和第二引线的所述各个电极之间的连接部分附近的步骤；
将规定的直流电压施加在所述第一和第二引线上，同时使所述树脂固化的步骤。
5.一种耐高压半导体器件的制造方法，该耐高压半导体器件具有：
耐高压半导体元件，其包括至少两个相互间需要高耐压的电极；
第一引线，其连接到所述至少两个电极的一个上；以及
第二引线，其连接到所述至少两个电极的另一个上，
所述耐高压半导体器件的制造方法包括：
涂敷树脂并使其固化，以覆盖所述耐高压半导体元件、所述电极以及所述第一和第二引线的所述各个电极之间的连接部分附近的步骤；
将规定的直流电压施加在所述第一和第二引线上，同时将所述树脂加热到规定的温度的步骤。
6.如权利要求4或者5所述的耐高压半导体器件的制造方法，特征在于，所述树脂包括从下述合成高分子化合物中选择的至少一个：称为Si橡胶的由具有硅氧烷(Si-O-Si键合体)线状结构的聚甲基苯基硅氧烷构成的合成高分子化合物；由具有硅氧烷交链结构的梯形聚苯基倍半硅氧烷构成的合成高分子化合物；以及将具有由硅氧烷产生的交链结构的有机硅聚合物A和具有由硅氧烷(Si-O-Si键合体)产生的线状链接结构的有机硅聚合物B交替地由硅氧烷键合而链接成线状来构成有机硅聚合物C，并且用通过附加反应所生成的共价键来在上述有机硅聚合物C之间进行三维链接的合成高分子化合物。
7.如权利要求4到6任何一项所述的耐高压半导体器件的制造方法，特征在于，所述直流电压为100V到5kV。
8.如权利要求5所述的耐高压半导体器件的制造方法，特征在于，所述加热温度是从30℃到300℃。
CNA2005800339306A 2004-10-06 2005-10-05 用树脂覆盖的耐高压半导体器件及其制造方法 Pending CN101053078A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP293873/2004 2004-10-06
JP2004293873A JP4596875B2 (ja) 2004-10-06 2004-10-06 樹脂で被覆した高耐電圧半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
CN101053078A true CN101053078A (zh) 2007-10-10

Family

ID=36142716

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2005800339306A Pending CN101053078A (zh) 2004-10-06 2005-10-05 用树脂覆盖的耐高压半导体器件及其制造方法

Country Status (7)

Country Link
US (1) US20070262472A1 (zh)
EP (1) EP1801873A1 (zh)
JP (1) JP4596875B2 (zh)
KR (1) KR20070083889A (zh)
CN (1) CN101053078A (zh)
TW (1) TW200627558A (zh)
WO (1) WO2006038644A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101958313A (zh) * 2009-07-14 2011-01-26 株式会社电装 半导体模块
CN107403763A (zh) * 2016-05-20 2017-11-28 英飞凌科技股份有限公司 芯片封装体和形成芯片封装体的方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010066848A (ja) * 2008-09-09 2010-03-25 Toshiba Storage Device Corp 記憶装置の管理方法及び記憶装置、並びに記憶システム
JP5707316B2 (ja) * 2009-03-12 2015-04-30 ナミックス株式会社 電子部品の実装方法
US9257511B2 (en) * 2013-03-26 2016-02-09 Infineon Technologies Ag Silicon carbide device and a method for forming a silicon carbide device
US9035322B2 (en) 2013-03-26 2015-05-19 Infineon Technologies Ag Silicon carbide device and a method for manufacturing a silicon carbide device
DE102015210061A1 (de) * 2015-06-01 2016-12-01 Siemens Aktiengesellschaft Verfahren zur elektrischen Kontaktierung eines Bauteils und Bauteilmodul

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5317196A (en) * 1992-08-28 1994-05-31 At&T Bell Laboratories Encapsulant method and apparatus
US5589129A (en) * 1993-02-19 1996-12-31 Kabushiki Kaisha Toshiba Method of manufacturing a molding using a filler or an additive concentrated on an arbitrary portion or distributed at a gradient concentration
JP3523098B2 (ja) * 1998-12-28 2004-04-26 信越化学工業株式会社 付加硬化型シリコーン組成物
JP3595731B2 (ja) * 1999-06-21 2004-12-02 信越化学工業株式会社 半導体装置封止用付加硬化型シリコーン組成物及び半導体装置
JP2002064165A (ja) * 2000-08-21 2002-02-28 Hitachi Ltd ダイオード及びその製造方法
JP3761857B2 (ja) * 2002-10-11 2006-03-29 三菱電機株式会社 半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101958313A (zh) * 2009-07-14 2011-01-26 株式会社电装 半导体模块
CN101958313B (zh) * 2009-07-14 2013-03-06 株式会社电装 半导体模块
CN107403763A (zh) * 2016-05-20 2017-11-28 英飞凌科技股份有限公司 芯片封装体和形成芯片封装体的方法
CN107403763B (zh) * 2016-05-20 2019-10-18 英飞凌科技股份有限公司 芯片封装体和形成芯片封装体的方法

Also Published As

Publication number Publication date
TW200627558A (en) 2006-08-01
EP1801873A1 (en) 2007-06-27
WO2006038644A1 (ja) 2006-04-13
JP2006108437A (ja) 2006-04-20
JP4596875B2 (ja) 2010-12-15
US20070262472A1 (en) 2007-11-15
KR20070083889A (ko) 2007-08-24

Similar Documents

Publication Publication Date Title
CN101053078A (zh) 用树脂覆盖的耐高压半导体器件及其制造方法
Zhao et al. A critical review of the preparation strategies of thermally conductive and electrically insulating polymeric materials and their applications in heat dissipation of electronic devices
Donzel et al. Nonlinear resistive electric field control for power electronic modules
CN100413057C (zh) 高耐热半导体装置
CN105176484B (zh) 一种电力电子器件用灌封胶及其制备方法
EP1857488A1 (en) Highly heat-resistant synthetic polymer compound and high withstand voltage semiconductor device
US10770367B2 (en) Semiconductor apparatus, method for manufacturing the same and electric power conversion device
JP2019520715A (ja) 電気部品のための電気絶縁材料に自動調整電界緩和特性を与える、電気絶縁材料を処理する方法
WO2018159152A1 (ja) 半導体装置
JP2012156153A (ja) 半導体装置
JP6246057B2 (ja) 半導体装置
CN103515335B (zh) 电热冷却器件及其制造方法
CN1322376A (zh) 扁平型半导体装置、其制造方法及使用该装置的变换器
CN111058071A (zh) 一种提高无机金属材料和高分子聚合物之间界面热传导的方法
JP2015053322A (ja) 半導体装置の製造方法
JP5083822B2 (ja) 半導体装置
Le et al. Original design of field grading materials for high voltage power module applications
CN108475665A (zh) 功率半导体器件和用于生产功率半导体器件的方法
JP3822321B2 (ja) 半導体装置
JP7507595B2 (ja) 半導体装置の製造方法および半導体装置ならびに電力変換装置
CN114539654B (zh) 一种利用高压模块自带电场来提高器件封装导热的塑封材料改性方法
JP7454129B2 (ja) 半導体装置
CN219716867U (zh) 功率半导体模块
Le et al. Dielectrophoretic Chain As sembly of BaTiO 3 Particles in Silicone Gel Composites
US20220310466A1 (en) Semiconductor device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication