CN107403763A - 芯片封装体和形成芯片封装体的方法 - Google Patents

芯片封装体和形成芯片封装体的方法 Download PDF

Info

Publication number
CN107403763A
CN107403763A CN201710357010.4A CN201710357010A CN107403763A CN 107403763 A CN107403763 A CN 107403763A CN 201710357010 A CN201710357010 A CN 201710357010A CN 107403763 A CN107403763 A CN 107403763A
Authority
CN
China
Prior art keywords
chip
metal
encapsulating material
tellurium
selenium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710357010.4A
Other languages
English (en)
Other versions
CN107403763B (zh
Inventor
M·鲍尔
R·恩格尔
M·许廷格
W·卡纳特
H·克尔纳
J·马勒
B·吕勒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN107403763A publication Critical patent/CN107403763A/zh
Application granted granted Critical
Publication of CN107403763B publication Critical patent/CN107403763B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/296—Organo-silicon compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45565—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/4557—Plural coating layers
    • H01L2224/45572—Two-layer stack coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48647—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/36—Material effects
    • H01L2924/365—Metallurgical effects

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Preventing Corrosion Or Incrustation Of Metals (AREA)

Abstract

在各种实施例中，提供了一种芯片封装体。所述芯片封装体可包括包含芯片金属表面的芯片、与所述芯片金属表面电接触的金属接触结构以及包括与所述芯片金属表面和/或与所述金属接触结构物理接触的接触层的封装材料；其中，至少在所述封装材料的接触层中，化学活性的硫、化学活性的硒和化学活性的碲的总浓度小于百万分之10个原子。

Description

芯片封装体和形成芯片封装体的方法
技术领域
各种实施例总体上涉及一种芯片封装体和一种形成芯片封装体的方法。
背景技术
芯片封装体通常可包括芯片、与芯片电接触的金属接触结构以及至少部分地包围所述芯片和所述金属接触结构的封装材料。所述金属接触结构可从所述封装材料的外部提供至所述芯片的导电连接。所述金属接触结构可包括焊线，所述焊线可包括铜(Cu)或由铜(Cu)组成。与金(Au)线相比，由裸铜材料制成的焊线可具有显著的成本优势，其已经并且仍然是所使用的主要导线材料。然而，铜线可具有一些技术上的缺点和不足，这阻碍了其快速使用和工业接收程度。例如，铜在环境空气中容易氧化。因此，其保质期非常有限，且在装配厂中可能要采用严格的规则(例如，在具有惰性介质的密封封装体中运输，一旦密封封装体打开仅有有限的使用时间等)。
此外，Cu结合互连结构经常且更容易(例如比使用金线的互连结构更容易)在使用多个湿度水平的应力测试(例如，温度湿度偏置(Temperature Humidity Bias，THB)、高加速应力测试(Highly Accelerated Stress Test，HAST)、无偏置温度/湿度加速应力测试(Unbiased Temperature/Humidity Accelerated Stress Test，UHAST)或无偏温度/湿度压热器(Autoclave，AC))中经历腐蚀。
此外，Cu楔形结合互连结构可显示弱的结合和粘附性，尤其是在涂覆有贵金属(例如金(Au)、银(Ag)或钯(Pd))并具有平滑的、不粗糙的表面的表面上。
对于用作焊线的银(Ag)线的情况，也可出现类似的不足。
发明内容
在各种实施例中，提供了一种芯片封装体。所述芯片封装体可包括包含芯片金属表面的芯片、与所述芯片金属表面电接触的金属接触结构以及包括与所述芯片金属表面和/或与所述金属接触结构物理接触的接触层的封装材料；其中，至少在所述封装材料的接触层中，化学活性的硫、化学活性的硒和化学活性的碲的总浓度小于百万分之10个原子。
根据本发明的一个可选实施例，在整个封装材料中，化学活性的硫、化学活性的硒和化学活性的碲的总浓度小于百万分之10个原子。
根据本发明的一个可选实施例，至少所述接触层包括包含硫、硒和/或碲的稳定化合物。
根据本发明的一个可选实施例，所述稳定化合物是封装材料的组分与硫、硒和/或碲的反应产物。
根据本发明的一个可选实施例，所述稳定化合物包含低聚物或聚合物。
根据本发明的一个可选实施例，所述封装材料的组分包括马来酰亚胺、双马来酰亚胺、氨基酸的衍生物和/或原硅酸四乙酯。
根据本发明的一个可选实施例，所述组分包括以下材料或由以下材料组成：填充材料，着色材料，催化剂，增韧剂，蜡，粘附促进剂或封装材料的稳定剂，例如UV稳定剂、氧化稳定剂或温度分解稳定剂。
根据本发明的一个可选实施例，所述稳定化合物包括第一官能团和包含硫、硒和/或碲的第二官能团，其中，与所述第二官能团相比，第一官能团具有更高的吸附力来实现与所述芯片金属表面和/或与所述金属接触结构的结合。
根据本发明的一个可选实施例，所述第一官能团包括氨基、唑类、硅烷醇或羧基官能团中的一种。
根据本发明的另一方面，提供了一种形成芯片封装体的方法，包括：将金属接触结构电接触到芯片的芯片金属表面；以及用封装材料至少部分地包封所述芯片和所述金属接触结构，从而形成封装材料的接触层，所述接触层与芯片和/或与金属接触结构物理接触，其中，在所述接触层中，化学活性的硫、化学活性的硒和化学活性的碲的总浓度小于百万分之10个原子。
根据本发明的一个可选实施例，所述方法还包括：将一组分添加到封装材料，所述组分与硫、硒和/或碲反应以形成包含硫、硒和/或碲的稳定化合物。
根据本发明的一个可选实施例，在用封装材料至少部分地包封所述芯片和所述金属接触结构之后，执行将所述组分添加到所述封装材料。
根据本发明的一个可选实施例，所述方法还包括：将所述封装材料的pH值调节至3-6的范围内或7-10的范围内。
附图说明
在附图中，相同的附图标记通常在不同的视图中指代相同的部分。附图不一定按比例绘制，而是通常将重点放在说明本发明的原理。在以下描述中，参考以下附图描述本发明的各种实施例，其中：
图1A示出了芯片封装体的剖视图；
图1B示出了焊线的剖视图；
图2示出了可视化在芯片封装体中的金属表面上的腐蚀过程的示意性剖面；
图3示出了根据各种实施例的芯片封装体的示意性剖面；
图4A示出了根据各种实施例的芯片封装体的示意性剖面；
图4B示出了根据各种实施例的芯片封装体的封装材料的组分；
图5A示出了根据各种实施例的芯片封装体的示意性剖面；
图5B示出了根据各种实施例的芯片封装体的封装材料的组分；以及
图6示出了根据各种实施例的用于形成芯片封装体的方法的工艺流程。
具体实施方式
以下的详细描述参考附图，附图通过说明的方式示出能够实践本发明的具体细节和实施例。
词语“示例性”在本文中用于表示“用作示例、例子或用于说明”。本文描述为“示例性”的任何实施例或设计不一定被解释为比其它实施例或设计优选或有利。
关于在侧面或表面“之上”形成的沉积材料所使用的词语“之上”在本文中能够用于表示沉积材料能够直接——例如直接接触地——在所述“侧面”或“表面”之上形成。关于在侧面或表面“之上”形成的沉积材料所使用的词语“之上”在本文中能够用于表示沉积材料可以间接地在所述侧面或表面上形成而使得一个或多个附加的层布置在所述侧面或表面与沉积材料之间。
针对装置提供了本发明的各个方面，针对方法提供了本公开的各个方面。应当理解，装置的基本特性也适用于方法，反之亦然。因此，为了简洁起见，可能已经省略对这些特性的重复描述。
本文提供的许多示例涉及具有铜(Cu)而使得硫化铜(CuSx)作为腐蚀产物或具有银(Ag)而使得硫化银(AgSx)作为腐蚀产物的“硫诱发的腐蚀现象”。应该注意的是，铜/银、硫及它们的反应产物应该仅被理解为引起腐蚀现象的化学反应的反应配体和反应产物的相应的代表性示例，而不是分别作为唯一和排他性的反应配体、反应产物和腐蚀现象。能够预期受腐蚀现象影响的材料和焊线的示例分别包括Cu线、钯(Pd)涂覆的Cu线、Au/Pd涂覆的Cu线、Pd掺杂的Cu线、掺杂有其它贵金属的Cu线、银线、掺杂的银线和涂覆银线。元素周期表VI(或16)族中列出的各种其它元素(例如氧、硫、硒、碲)能够发生类似的腐蚀反应。这些元素中多于一种的存在会加剧腐蚀现象。
本文使用的术语(例如化合物、原子、分子等的)“有效浓度”仅是指可用的，例如有化学活性的而用于在封装体的金属表面上引起所述的腐蚀作用的(例如化合物、原子、分子等的)那部分的浓度。
本文的许多示例描述了作为与芯片电接触的金属接触结构的接触芯片和引线框架两者的导线。所述导线和引线框架应被理解为任何类型的合适的金属接触结构(也称为互连结构)的代表性示例，其能够容易受到本文所述的腐蚀现象的影响，所述金属接触结构例如为具有或不具有贵金属涂层的包括铜和/或银或由铜和/或银组成的金属接触结构。所述金属接触结构例如能够包括引线框架，焊线，可在芯片和封装体之间、多个芯片之间或芯片与其它材料之间提供电接触的互连结构或由它们组成。这种互连结构例如可包括凸起和微凸起、柱、夹、弹簧、例如在“贯穿封装”或“贯穿模制化合物”或“贯穿硅”通孔或用于三维或垂直连接的其它互连结构中的金属填充物、封装体的衬底(例如聚合物)上或中的金属层、芯片顶部前侧金属化部、再分布层、和/或芯片背侧金属化部。
此外，布置在封装体中的其它金属表面(包括可容易受到腐蚀影响的金属，例如铜或银，或由其组成)可容易受到腐蚀影响，例如在芯片上或在封装体中的无源构件(例如电感器、电容器、电阻器)以及可与有害成分接触的其它表面和构件。
因此，这里示出的引线框架、焊盘和其它金属表面应该被理解为代表性示例。腐蚀反应也可发生在未明确示出的其它表面(例如金属表面)和接合面(例如金属封装材料接合面)上。
此外，Cu楔形结合互连结构可显示弱的结合和粘附性，尤其是在涂覆有贵金属(例如金(Au)、银(Ag)或钯(Pd))并且具有平滑、不粗糙的表面的表面上。
通常，传统的Cu结合互连结构可经常并且更容易(例如比使用金线的互连结构更容易)在使用多种湿度水平的应力测试中经受腐蚀。
为了克服这些问题，焊线制造商提供例如可以涂覆有例如Pd、Pt或Au或Pd和Au的贵金属或可以被掺杂有这种贵金属的Cu线。类似地，可提供具有贵金属涂层或掺杂的Ag线。已经预期这种贵金属涂层和掺杂物显著地减少了上述的氧化和腐蚀问题。图1B中示出了这种涂覆线110a的典型示例。涂覆线110a可包括：芯部110a0，其例如可包括铜或由铜组成；扩散层110a1，其可包括铜-钯Cu-Pd或由铜-钯Cu-Pd组成；钯层110a2；以及金-钯层110a3。
然而，发现Cu或Ag线的贵金属涂层和掺杂物以及其它新的或改性材料可显著地(甚至可仅仅)有助于下面更详细地解释的新的腐蚀问题。
最近才观察到这种问题，迄今为止还没有发现任何解决方案。过去没有观察到这个问题的原因可能包括：以前主要使用Au线，而最近才引入了Cu线(以及尤其是各种新型的被掺杂和涂覆的Cu或其它线)；仅在最近才将新材料和表面引入电子封装体中；供应商仅在最近才改变模制化合物和其它封装材料的组分(例如，调整模制化合物以改善对新的引线框架表面、例如Pd Au或AuAg的粘附性)；以及所述装置仅在最近才用于新的和更苛刻的应用中(例如，在150℃及其以上的温度下长时间(例如1000小时以上)运行或在含有腐蚀性成分(例如废气)的环境条件下运行)；或最近才在总共需要运行45000小时(卡车)或在70℃下运行70000小时(在混合动力汽车应用)的汽车和工业市场中的应用。
封装的产品中的某些类型的焊线(例如Cu线、Pd涂覆的Cu线、Au/Pd涂覆的Cu线、Pd掺杂的Cu线、掺杂有其它贵金属的Cu线、Ag线、掺杂的Ag-线、被涂覆的Ag线等)可在高温运行或储存过程中或在HTS测试期间或经过应力组合(如潮湿，然后是高温应力，例如在175℃下的UHAST48h+HTGS)后被侵蚀和腐蚀。
腐蚀可导致在第一结合部和第二结合部(例如，钉头到焊盘、楔到引线框架或衬底)的结合粘附力的减弱或丧失，和/或由于材料损失或结构变化而导致线的机械强度减弱。
在达到预期的寿命之前，腐蚀可进一步导致互连结构和装置在操作期间的电故障。已经观察到，芯线材料沿着线的贵金属涂层蠕变并覆盖整个线。此外，已经观察到，芯线材料在某些条件下在模制化合物中形成枝状晶体。
根据分析研究，所述线材料的腐蚀的根本原因可能是例如含硫组分对例如Cu金属的侵蚀，导致形成例如CuSx化合物。这种腐蚀反应可尤其在第一结合部或第二结合部的周边、第一结合部和第二结合部的接合面(例如与焊盘、引线框架或衬底的接合面)和/或在线环(在涂层中产生小缺陷之后的点蚀)内观察到。
图1A示出了芯片封装体100的剖视图，图1B示出了焊线110a的剖视图。
图2示出了可视化在芯片封装体中的金属表面上的腐蚀过程的示意性剖面200。
芯片封装体可包括芯片106。芯片106可包括芯片基体106b，所述芯片基体例如可包括半导体材料、例如硅或由半导体材料、例如硅组成。芯片106还可包括可由盖层106p保护的芯片金属表面106m。芯片106还可包括芯片边缘区域106e。
芯片封装体还可包括金属接触结构110，所述金属接触结构可与芯片106(在芯片金属表面106m处)电接触。金属接触结构110可包括导线110a，所述导线可以是金属接触结构110的可在接触区域218中电接触和物理接触芯片106的部分。导电接触可形成为所谓的钉头接触(由于导线110a的接触端的钉头形状)。导线110a可与图1A和图1B中所示的导线110a相同或相似。
金属接触结构110还可包括部分110b。金属接触结构的部分110b可在导线110a与封装体的外部之间提供导电连接。导线110a与金属接触结构110的部分110b之间的导电接触可以是楔形的(楔形可由接触过程中施加的压力引起)。在各种实施例中，为了避免金属接触结构110的部分110b的氧化，顶层110bm可布置在部分110b的上表面上，即，布置在部分110b的在导线110a与部分110b之间形成导电接触的表面上。顶层110bm例如可包括Pd、Au、SiN、SiCN、Al2O3或由其组成。顶层110bm可以是薄层，例如具有最大20nm的厚度。
芯片封装体还可包括也称为模制化合物的封装材料224。封装材料224例如可包括可用于至少部分地围绕芯片106和金属接触结构110模制的树脂或任何其它合适的电介质封装材料224。封装材料224可至少部分地包封芯片106和金属接触结构110。封装材料224可与芯片106和/或金属接触结构110的表面(例如金属表面)物理接触。封装材料224例如可围绕芯片106和金属接触结构110模制。芯片和金属接触结构例如可被封装材料224完全包封，其中，仅金属接触结构110的端部以及可选地芯片106的背侧没被封装材料224包封，以用于在芯片106与芯片封装体的外部之间提供导电连接。
已观察到，封装产品，例如芯片封装体100中的金属表面，例如，芯片106和/或与芯片106电接触的金属接触结构110的金属表面106m可在升高的温度下运行或存储期间或在高温存储(HTS)测试期间受到侵蚀和腐蚀。其它因素(例如湿度、偏压等)的有害影响不能被排除。此外，腐蚀反应可不限于高温(例如≥150℃)。观察到，这也会发生在显著较低的温度，甚至低至室温下。
反应速率可取决于几种参数，例如各种物质的浓度、温度、金属的质地和组分、湿度水平等，因此，对装置的使用寿命的影响可比最初在纯热加速调查中观察到的更为不利。
腐蚀可以导致在第一结合部(其例如可以是导线110a到芯片106、例如到芯片106的金属表面106m的所谓“钉头”的结合部，所述金属表面也可称为盘、焊盘或金属焊盘)处和/或在第二结合部(其例如可以是到金属接触结构110的第二部分110b、例如引线框架或衬底的所谓的“楔形”(例如，被挤压，因此导线110a的楔形端)的结合部)处的粘附力的减弱或丧失。在达到预期的使用寿命之前，腐蚀可导致互连结构和装置(例如芯片封装体)在运行期间的电故障。因此，装置(例如芯片封装体)的可靠性可被降低。
已经在芯片封装体中观察到的腐蚀现象可能是由元素周期表第VI族列出的元素，例如氧、硫、硒、碲引起的。在这些观察到的示例中，腐蚀的位置主要集中在焊线110a及其与例如焊盘(在芯片106的上表面上)或引线框架110b的接合面处。
然而，腐蚀也可以发生在任何可容易遭受下述腐蚀反应或可被含有上述有害元素的组分侵蚀的其它表面或材料上。尤其是如果相应的表面或材料(例如金属表面或材料)与有害成分直接接触，则腐蚀的风险可增加。
作为示例，图2中示出了在导线110a的钉头上、在芯片106的金属焊盘106m上以及在导线110a的楔形端部上的腐蚀侵蚀。
在该示例中，焊盘106m可主要包括铜(Cu)金属。然而，如果焊盘106m主要由易于被侵蚀的任何上述金属(其中铜(Cu)是一个示例)组成并且如果焊盘106m的上表面不受保护，则容易发生腐蚀。
然而，如果焊盘106m已被薄(例如薄于20nm)的(例如Pd、Au、SiN、SiCN、Al2O3等构成的)盖层106p保护，则腐蚀也可能发生。这样的盖层106p可用于在完成晶片生产过程之后避免在周围环境中(Cu)焊盘106m的氧化。然而，这种盖层106p可(有意或无意地)受到以便一旦分割开的芯片106将被封装就能实现良好的机械和电接触的结合工艺的影响的干扰。在受干扰的位置330a、330b处，暴露的芯部110a0可容易受到腐蚀侵蚀。
腐蚀可持续进行(尤其是在可例如由装置运行或环境温度引起的升高的温度下)，并且可最终导致机械和电接触的中断以及装置的功能故障。
腐蚀反应可能不仅限于发生于仅主要由Cu金属组成的表面或材料，而且还可发生于如上所述的可被含有有害元素的组分侵蚀的表面或材料。
此外，腐蚀反应可能不限于发生于在芯片焊盘106m处。通常，可容易发生腐蚀现象的表面或封装构件可包括结合部或接触焊盘106m(具有或不具有初始盖层106p)，金属接触结构110的部分110b(例如引线框架)，或包含上述金属的其它衬底材料，可在芯片和封装衬底之间、在多个芯片之间或在芯片和可包括金属接触结构110和其它金属接触结构的其它材料之间提供电接触的作为焊线的其它互连结构。这种互连结构可包括凸块和微凸块、柱、夹、弹簧、在例如“贯穿包封”或“贯穿模制化合物”或“贯穿硅”的通孔或用于三维或垂直连接的其它互连结构中的金属填充物、在封装体的衬底(例如聚合物)上或中的金属层、芯片顶部前侧金属化部、再分布层、芯片背侧金属化部、芯片上或封装体中的无源构件(例如电感器、电容器、电阻器)以及可与有害成分接触的其它表面和构件。
以下描述腐蚀反应机理的模型。在用于与硫物质组合的钯(Pd)涂覆的铜(Cu)线的示例性情况的图2中，示意性地示出了说明输送动力学和降级机理的机理的一系列过程。该模型可类似地应用于如本文所述的其它材料和材料组合。多步骤过程的各个过程由1到6的数字标注。
在图2所示的示例中，第一接触区域218中的钉头(也称为结合区域218)和焊盘106m基本上由相同的元素(例如Cu)组成。因此，不太可能形成原电池，并且腐蚀的机理可能与文献中通常观察和描述的那些机理不同(例如，在潮湿环境中的腐蚀、局部或原电池的形成、通过离子形成的腐蚀是在这种情况下不太可能发生)。
含硫材料，例如封装材料224中的含硫分子212(无论是有意提供还是作为污染物)可通过封装材料224(模制化合物)扩散(标记为1)。
含硫分子212可在很大程度上容易地并且催化地分解(用2标记)，例如即使在低温下，从而导致较小的含S碎片214，其可强烈地吸附到贵金属表面，例如Pd-表面、例如导线110a的涂层110a3上(标有3)。
分解产物(吸附的含S碎片214)可沿着贵金属表面(例如钯(Pd)表面)容易并且快速地扩散。(用4标记)。
每当它们到达未受保护的Cu(或Ag)金属时，吸附的含S碎片(也称为含S的物质)214可与未受保护的金属、例如未受保护的Cu或Ag线不可逆地反应而分别形成硫化铜CuSx216或硫化银AgSx(标记为5)。由于结合过程(例如FAB(自由空气球)过程或楔形过程)，未受保护的Cu可主要或甚至仅在第一结合部218和第二结合部220的位置出现。因此，这些互连区域218、220可快速降级，这可导致机械弱的互连和电故障。
由于蠕变腐蚀(用6标记)，反应产物216(例如CuSx或AgSx)可沿着表面和接合面容易地迁移。尤其是，在贵金属(例如Au、Pd)的表面上和有机材料(例如聚酰亚胺、模制树脂)的表面上，贵金属或半贵金属(例如Ag、Cu)的硫化物可易于蠕变腐蚀。因此，这种金属互连结构不会发生自钝化，而是快速腐蚀。
可通过贵金属(例如Pd、Pt、Au)和/或通过合金、金属间化合物或这些贵金属的固溶体、或其它金属间化合物(例如AlCux)的存在来催化或增强腐蚀反应。
因此，腐蚀的根本原因可能是金属(例如Cu或Ag)例如被含硫组分(或元素周期表第VI族化学相似的材料，如O、Se、Te)的侵蚀，从而导致形成CuSx化合物。这种腐蚀反应可尤其在第一结合部和/或第二结合部的周边、第一结合部和第二结合部的接合面(例如，与焊盘、引线框架或衬底的接合面)上观察到。
腐蚀剂硫源(或如本文所述的化学上相似的材料，例如其它VI族元素，例如氧、硫、硒和/或碲)例如可包括封装材料(模制化合物)224的组分或由该组分组成，其中，芯片106和金属接触结构110可至少部分地被包封在所述封装材料中。用作腐蚀剂源(例如元素硫(S)和/或硒(Se)和/或碲(Te)和其它可引起腐蚀反应的元素)的模制化合物224的组分例如可以为模制化合物的树脂材料，例如可在固化过程之后形成聚合物网络的树脂聚合物、诸如可用于填充和加固封装体的固体无机材料的填充材料、用于提供或改善不同材料或接合面之间的粘附的粘附促进剂、与封装过程中使用的材料一起提供或使用的溶剂或其它组分、着色材料(例如炭黑等)、芯片涂层如聚酰亚胺、模制化合物中所含的污染物及其成分。腐蚀剂的其它来源可以是或包括封装体内的其它组分、例如用于芯片附连或任何其它附连过程的胶，其中包含的污染物，和/或环境的一种或多种组分或污染物(例如H2S、SO2、元素硫等)，或任何其它通过任何封装过程引入腐蚀剂的源。
整体反应速率可受到其它添加剂和污染物的影响。例如，离子捕获剂(例如Cl-、OH-)可存在于模制化合物中，和/或水分可存在于反应位置处或附近。腐蚀反应可不限于高温(例如≥150℃)，而是可观察到甚至在显著较低、低至室温的温度下也可发生。此外，腐蚀反应的速率可取决于多种参数，如各种物质的浓度、温度、金属的质地和组分、湿度水平、电偏压等，因此对装置的使用寿命的影响可比最初在纯热加速调查中观察到的更为不利。因此，对于固有降级机理，多种其它影响因素可必须在封装体和产品环境中预料到，其导致可难以预测和/或控制的不同程度的降级。
尽管贵金属涂层110a3可在大多数区域中保护导线110a的铜芯110a，但是它可催化与在铜未被保护的区域中、例如接触区域218、220中的硫的化学反应。
吸附物质214沿着贵金属表面、例如沿着具有涂层110a3的导线的输送可非常快。
反应产物216可容易受到蠕变腐蚀，因此体积大的空隙可生长。
根据我们的探索和研究工作，上述的降级或腐蚀可由组装和封装过程中可使用的某些材料或化合物引起到不可忽视的程度。尤其是，腐蚀可例如由如下材料引起：有机硫醇及R-X-R”类型的衍生物、有机硫化物及R-(X)n-R'类型的衍生物、含硫杂环或噻吩，其中，R＝任何有机根、脂族(例如-CH3、-C2H5、...)或芳族(例如苯基或其它芳族根)，R'＝-H或任何有机根、脂族(例如-CH3、-C2H5、...)或芳族(例如苯基或其它芳香根)，R”＝H，X为S、Se或Te，n≥2。
这样的化合物可在某些材料或工艺步骤中使用，以便例如促进或改善金属表面和聚合物材料之间的粘附。然而，在存在如Pd、Pt、Au的贵金属的情况下，有机硫醇和硫化物可在相对较低的温度(<200℃)下分解，并且可侵蚀例如被用作芯部焊线材料(例如Cu、Ag)的金属，从而例如形成CuSx或AgSx。
简单地去除或不使用在封装的装置的材料清单(BoM)中的这种材料可帮助减少或避免腐蚀降级。另一方面，其它不利的问题，例如金属表面与有机材料的层离或弱粘附可能是不期望的结果，并且可在操作条件下限制或消极地影响装置的使用寿命。
在各种实施例中，通过显著降低组装和封装过程中已知会引起腐蚀的任何材料、化合物或元素的绝对浓度或有效浓度，可避免或显著降低所描述的降级或腐蚀。
在各种实施例中，在组装和封装过程中，可不使用任何改性的和任何显著浓度下的含有元素硫(S)和/或硒(Se)和/或碲(Te)的材料或化合物。
在各种实施例中，可降低已知会导致腐蚀的材料的有效浓度。这种方法的优点可在于，可使用任何种类的焊线(例如甚至用铜和银或合金或它们的其它混合物作为芯线材料)，其具有任何种类的涂层或掺杂(例如甚至具有如Pd、Au、Pt或其合金或其它混合物的贵金属涂层)，而不会导致腐蚀问题。因此，可利用这种焊线的上述有利点和优点。此外，这些实施例允许使用其它金属封装构件，例如金属接触结构(例如引线框架)、衬底或焊盘(例如芯片金属表面)，而不会使这些引线框架、衬底材料、焊盘和其它构件也有被腐蚀或可增强或催化腐蚀反应的风险。
在各种实施例中，可有利的是，焊线，尤其焊线的在将芯片与金属接触结构电接触之后可暴露芯线材料的位置处(例如，在金属接触结构可电并且物理接触芯片的位置处，例如在第一接触区域218(也称为第一结合区域或互连区域)，和/或在金属接触结构内，例如在第二接触区域220(也称为第二结合区域，例如在导线和引线框架之间)的位置处)的区段，可在形成结合互连结构之后以及模制封装体之前不需要通过任何手段或工艺进行保护。
在各种实施例中，为了完全避免所述的腐蚀反应，封装体中所提及的各个元素的总绝对含量可小于百万分之1个原子(以1at ppm表示)。
在各种实施例中，为了将所描述的腐蚀反应减少到电子装置的某些应用仍然可以容忍的一定程度，在封装体中所提及的各个元素的总绝对含量可小于5at ppm或小于10atppm。
在各种实施例中，所提及的材料可不含或可包含少于10at ppm(总计)的一种或多种下列化合物：有机硫醇及R-X-R’类型的衍生物，其中，R和/或R'＝-H或任何有机根(也称为残基)、任一脂族(例如-CH3、-C2H5、...)、芳族(例如苯基或基于纯烃或具有一个或多个诸如N、P、...的杂原子的其它芳族根)，X是S或Se或Te；有机硫化物及R-(X)n-R'类型的衍生物，其中，R和/或R’＝-H或任何有机根、任一脂族(例如-CH3、-C2H5、...)、芳族(例如苯基或基于纯烃或具有一个或多个诸如N、P、...的杂原子的其它芳族根)，X为S或Se或Te，n≥2；以及每个分子含有一个或多个硫、硒和/或碲原子的任何有机杂环。
在各种实施例中，所提及的元素硫(S)和/或硒(Se)和/或碲(Te)和/或可引起腐蚀反应的其它元素可例如作为上述化合物中的一个或多个的一部分包括在材料清单中，达到一定的更高含量，例如浓度高于10at ppm。然而，材料清单此时可附加地包括可与元素硫(S)和/或硒(Se)和/或碲(Te)以及可引起腐蚀的其它元素不可逆地反应的无机或有机化合物。因此，元素的有效浓度可降低到非临界水平或至少低于临界水平，因此可显著地减少对金属表面(例如对导线和/或金属互连结构)的腐蚀性侵蚀。可容易地与例如含硫基团耦合或反应的有机物质的示例是马来酰亚胺、双马来酰亚胺和其它氨基酸衍生物和其它化合物。
例如，可引起腐蚀反应的元素硫可作为具有官能团R-S-H的有机硫醇化合物包含在模制化合物中。已知这种硫醇与某些金属(Pd、Cu、Ag...)的高反应性，从而会导致金属硫化物的形成，并由于蠕变效应而持续腐蚀。然而，含硫醇基团的化合物的有效浓度可通过例如提供例如如甲基碘(CH3I)、乙基碘(C2H5I)、甲磺酸酯(R-SO3-CH3)、三氟甲磺酸酯(R-SO3-CF3)和/或甲苯磺酸酯(R-SO3-C6H4-CH3)的极性有机分子降低。为了形成R-S-R'类型的有机硫化物，这种分子可容易被亲核硫醇基团所攻击。与具有硫醇基团的化合物相比，这种有机硫化物可具有较低的侵蚀金属和形成金属硫化物的倾向，因此具有较低的腐蚀力。另一方面，可利用例如含硫基团与重金属(例如Cu、Ag、Bi、Sn、Zn、Sb...)及重金属的离子的高反应性来耦合和结合它们，从而降低它们的有效浓度。
在各种实施例中，所提及的材料可从一开始就被添加到封装材料(模制化合物)中，也就是说，在封装材料被布置为芯片封装体的一部分之前。
在各种实施例中，所提及的材料可延迟地添加到封装材料，例如在模制化合物已经被提供给封装体之后。在这种情况下，具有官能团R-S-H(硫醇)的化合物可首先结合到封装体(例如，导线、芯片金属表面、引线框架)中的相关表面(例如金属表面)，并且可提供或布置用于封装材料(例如聚合物)与其它表面(例如金属表面)之间的优异粘附。之后，通过加入如CH3I的分子，过量的具有官能团R-S-H(硫醇)的化合物可与所加入的CH3I反应，并且可通过形成有机硫化物捕获。因此，具有反应性官能团R-S-H(硫醇)的化合物的有效浓度可显著降低，从而产生较低的腐蚀反应风险。
在各种实施例中，可容易地与例如含硫组分反应的无机或有机官能团或组分可固定到模制化合物的其它成分，例如填料颗粒上。典型地，填料颗粒(主要基于SiO2)可占模制化合物体积的50％或甚至更多。因此，它们可提供大面积，其中，可附连适当的耦合剂(有机或无机)。由于含有硫(S)和/或硒(Se)和/或碲(Te)和其它可引起腐蚀的元素的组分的有效耦合，腐蚀性成分的有效浓度可显著降低，从而产生较少的腐蚀性侵蚀。
在各种实施例中，用于腐蚀性组分的耦合剂可附连到/提供在模制化合物的树脂网络中。
在各种实施例中，所提及的元素硫(S)和/或硒(Se)和/或碲(Te)和/或可已知引起腐蚀反应的其它元素可包含在材料清单中达到一定的更高的绝对浓度。然而，这些元素可包括在可具有另外的其它官能团(例如氨基、唑类、硅烷醇、羧酸和/或其它官能团)的化合物中。这些其它官能团可比例如含硫官能团更强并且更优选地结合到(例如，导线、芯片金属表面、引线框架等的)金属表面。由于原子的空间排列原因或由于高度的自组装配位，可已知引起腐蚀的元素(S和/或Se和/或Te和/或其它元素)此时可被阻止与(例如，导线、芯片金属表面、引线框架等的)金属表面的金属反应。示例性化合物可包括两个或更多个官能团。其它示例性化合物可以是空间位阻有机化合物。由于空间位阻和/或自组装配位，可含有例如硫的官能团不可与金属表面紧密接触或直接接触。因此，催化分解成更小，更具反应性的组分不可发生，或至少在较低程度上。因此，金属表面的侵蚀和腐蚀可不发生或可显著降低。这可能是由于相应金属表面的腐蚀性官能团的低得多的有效浓度。
在各种实施例中，通过将单体与低聚物或甚至聚合物“缩合”，可以减少或最小化例如具有含硫官能团的腐蚀成分的有效浓度。这种缩合可通过将模制化合物的pH值调节或改变为微酸性(pH＝3-6)或微碱性(pH＝7-10)条件来启动。与尤其是短链单体相反，这样的低聚物和聚合物可在热力学方面更加稳定并且不可代表容易的离去基团。它们可能需要显著更高的温度(>250℃)来热分解成更小和更加反应性(＝腐蚀性)的碎片。这种高温不可典型地应用于微电子装置。因此，由于腐蚀性碎片(单体)的有效浓度可低得多，所以对金属表面的侵蚀和腐蚀不可发生或可显著降低。
在各种实施例中，具有例如含硫官能团的腐蚀性组分的有效浓度可通过例如借助易于形成大网络的化合物进行加盖来减少或最小化。这种化合物的一个示例是TEOS(原硅酸四乙酯)。适度热处理可导致-C-Si-OH末端与-C-Si-O-Si-C-网络或例如含硫官能团与-C-Si-S-Si-C-网络之间的缩合。由于网络形成，腐蚀性碎片的有效浓度可显著降低。
根据各种实施例，可显著降低或完全避免通过侵蚀性含硫或其它组分对芯片封装体中的焊线和/或其它金属表面的腐蚀性侵蚀。
在各种实施例中，即使焊线和/或金属表面可用贵金属涂覆，也可减少或消除焊线和金属表面的腐蚀风险。
在各种实施例中，形成芯片封装体的方法的工艺可容易地集成到用于微电子产品的后端生产线中使用的标准工艺流程中。也可应用在诸如等离子体处理和/或湿处理(例如用于预清洁或使表面粗糙化)的这种生产线中使用的其它工艺。
在各种实施例中，如图3中所示，在剖面示意图300中，可提供一种芯片封装体。
图3的芯片封装体的芯片106和金属接触结构110等可与图2的芯片106和金属接触结构110等相似或相同，这里不再对它们赘述。
然而，封装材料336可不同于图2的封装材料224。
在各种实施例中，封装材料336(模制化合物)可(基本上)不含包括硫、硒或碲的分子(在图3中示例性地表示为含硫分子212)。
在各种实施例中，当封装材料336被布置为芯片封装体的一部分时，封装材料336可处于液体状态。封装材料336例如可以是熔融的，或它可包括溶剂。在布置封装材料336之后，例如，通过固化、例如通过冷却、通过用UV光照射、通过蒸发溶剂、或通过本领域已知的任何其它技术，封装材料336可硬化。封装材料336可布置成至少部分地、例如完全地包封芯片106。封装材料336还可至少部分地包封金属接触结构110。例如金属接触结构110可与芯片106(例如与芯片金属表面106m)形成导电接触的接触区域218可以由封装材料336包封。金属接触结构110的外部接触部分110e可以保持没有封装材料336，以用于使芯片106与芯片封装的外部电接触。
在各种实施例中，例如在图3所示的金属接触结构110包括多个单独部件，例如导线110a和引线框架110b的情况下，各个部件之间(例如导线110a和引线框架110b之间)的接触区域220也可由封装材料336包封。
在各种实施例中，芯片封装体可包括在金属表面与封装材料336之间、例如在芯片金属表面106m(图3所示的是前侧芯片金属表面；然而，在与芯片前侧相反的芯片背侧的情况下或芯片侧表面也至少部分地由封装材料336包封并且包括金属，其也适用于这些表面)与封装材料336之间、在金属接触结构110(例如干扰部分330a和/或330b、导线、引线框架或如上所述的任何其它各种金属接触结构110)与封装材料336之间、和/或至少部分地嵌入封装材料336中的任何其它金属结构之间的多个接合区域。这里，金属表面可包括任何适合于形成包括在芯片封装体中的金属表面的金属、包括贵金属或由这种金属、包括贵金属组成。
在各种实施例中，封装材料336可包括与芯片金属表面106m、106p和/或与金属接触结构110物理接触的接触层336a。在图3中，在放大窗中示出了与导线110a物理接触的接触层336a的一部分。然而，接触层336a可沿着芯片封装体的所有金属表面形成。至少在封装材料336的接触层336a中，化学活性的硫、化学活性的硒和化学活性的碲的总浓度小于百万分之10个原子。换句话说，将接触层336a中的化学活性的硫的原子浓度加到接触层336a中的化学活性的硒的原子浓度以及接触层336a中化学活性的碲的原子浓度上，其总和小于百万分之10个原子。
在各种实施例中，在作为整体的封装材料336中，化学活性的硫、化学活性的硒和化学活性的碲的总浓度可小于百万分之10个原子。在各种实施例中，在封装材料中不可使用任何含有经过任何改性和具有任何显著浓度的元素硫(S)和/或硒(Se)和/或碲(Te)的任何材料或化合物。
因此，在各种实施例中，通过显著降低封装材料336中的或至少封装材料336的接触层336a中的已知导致腐蚀的任何材料、化合物或元素的绝对浓度，可避免或显著降低所述的降级或腐蚀。
在各种实施例中，可降低已知导致腐蚀的材料的绝对浓度。这种方法的优点可在于，可使用具有任何种类的涂层或掺杂(例如甚至用如Pd、Au、Pt或其合金或其它混合物的贵金属涂层)的任何种类的金属，例如金属接触结构110、例如焊线110a(例如甚至用铜和银或其合金或其它混合物作为芯线材料)，而不会遇到腐蚀问题。因此，可利用所述金属，例如金属接触结构110、例如焊线110a、例如其它金属接触结构110(例如引线框架110b)的其它金属封装构件、衬底或焊盘(例如芯片金属表面106m)的所述益处和优点，而不会冒着这些引线框架、衬底材料、焊盘和其它构件也可被腐蚀或可增强或催化腐蚀反应的风险。
在各种实施例中，可有利的是，焊线110a，尤其是焊线的在芯片106与金属接触结构110电接触之后芯线材料110a0可暴露的位置处(例如金属接触结构110可例如在第一接触区域218(也称为第一结合区域或互连区域)中和/或金属接触结构110内，例如在第二接触区域220(也称为第二结合区域，例如在导线110a和引线框架110b之间)可电接触和物理接触芯片106的位置处)的区段在形成结合互连之后并且在封装体被模制之前可不必通过任何措施或工艺来保护。
在各种实施例中，为了完全避免所述腐蚀反应，封装材料336的接触层336a中、整个封装材料336中或整个封装体中的所提及的各个元素(S、Se、Te)的总绝对含量可少于百万分之一原子(写为1at ppm)。
在各种实施例中，为了将所描述的腐蚀反应减少到对于电子装置的某些应用仍然是可容许的某一程度，封装材料336的接触层336a中、整个封装材料336中、或整个封装体中的所提及的各个元素(S、Se、Te)的总绝对含量可小于5at ppm、或小于10at ppm。
在各种实施例中，所提及的材料(例如封装材料336的接触层336a、或整个封装材料336)可不含一种或多种以下化合物：有机硫醇及R-X-R’类型的衍生物，其中，R和/或R'＝-H或任何有机根(也称为残基)、任一脂族(例如-CH3、-C2H5、...)、芳族(例如苯基或基于纯烃或具有一个或多个诸如N、P、...的杂原子的其它芳族根)，X是S或Se或Te；有机硫化物及R-(X)n-R'类型的衍生物，其中，R和/或R’＝-H或任何有机根、任一脂族(例如-CH3、-C2H5、...)、芳族(例如苯基或基于纯烃或具有一个或多个诸如N、P、...的杂原子的其它芳族根)，X为S或Se或Te，n≥2；以及每个分子含有一个或多个硫、硒和/或碲原子的任何有机杂环。在各种实施例中，所提及的材料(例如封装材料336的接触层336a或整个封装材料336)可基本上或完全不含所有这些化合物。
在各种实施例中，列出的化合物可仅以对应于化合物中包含的S、Se和/或Te的原子浓度低于10at ppm(例如小于5at ppm、例如小于1at ppm)的浓度存在于封装材料的接触层336a中。
在各种实施例中，列出的化合物可仅以对应于化合物中包含的S、Se和/或Te的原子浓度低于10at ppm(例如小于5at ppm、例如小于1at ppm)的浓度存在于封装材料336中。
在各种实施例中，列出的化合物可仅以对应于化合物中包含的S、Se和/或Te的原子浓度低于10at ppm(例如小于5at ppm、例如小于1at ppm)的浓度存在于封装体中。
在各种实施例中，如在图4A中的剖面示意图400所示的那样，可提供一种芯片封装体。
图4A的芯片封装体的芯片106和金属接触结构110等可与图2和图3的芯片106和金属接触结构110等类似或相同，这里不再对它们赘述。
然而，封装材料446可不同于图2的封装材料224并且不同于图3的封装材料336。
在各种实施例中，如图4A和图4B中所示，通过显著降低组装和封装过程中的已知导致腐蚀的任何材料、化合物或元素的有效浓度，可避免或显著降低所述的降级或腐蚀。
在各种实施例中，提及的元素硫(S)和/或硒(Se)和/或碲(Te)和/或可引起腐蚀反应的其它元素(例如在图4A中示出的含硫分子212)可例如作为一种或多种上述化合物的一部分被包括在材料清单中达到一定的更高含量，例如高于10at ppm的浓度。然而，材料清单此时可附加地包括可与元素硫(S)和/或硒(Se)和/或碲(Te)以及可引起腐蚀的其它元素不可逆地反应的无机或有机化合物448。因此，元素的有效浓度可降低至非临界水平或至少低于临界水平，并且因此对金属表面(例如对区域218和220中的导线110a和/或金属互连结构)的腐蚀性侵蚀可显著降低。可容易地与例如含硫分子212耦合或反应的有机化合物448的示例是马来酰亚胺、双马来酰亚胺和其它氨基酸衍生物和其它化合物。化学反应可发生在化合物448和分子212的硫(硒、碲)之间。
换句话说，在各种实施例中，即使元素硫(S)和/或硒(Se)和/或碲(Te)可仍然存在于封装材料446中，但它们通过在稳定分子450中的结合可阻止对金属表面(例如芯片金属表面106m和/或金属接触结构110的金属表面、和/或可包括在封装体中的其它金属表面(未示出，参见其它实施例的情况下列出的实施例))的腐蚀作用。
在各种实施例中，可减少已知导致腐蚀的材料的有效浓度。这种方法的优点可在于，可使用具有任何种类的涂层或掺杂(例如甚至用如Pd、Au、Pt或其合金或其它混合物的贵金属涂层)的任何种类的金属，例如金属接触结构110、例如焊线110a(例如甚至用铜和银或其合金或其它混合物作为芯线材料)，而不会遇到腐蚀问题。因此，可利用所述金属，例如金属接触结构110、例如焊线110a、例如其它金属接触结构110(例如引线框架110b)的其它金属封装构件、衬底或焊盘(例如芯片金属表面106m)的所述益处和优点，而不会冒着这些引线框架、衬底材料、焊盘和其它构件也可被腐蚀或可增强或催化腐蚀反应的风险。
在各种实施例中，可有利的是，焊线110a，尤其是焊线的在芯片106与金属接触结构110电接触之后芯线材料110a0可暴露的位置处(例如金属接触结构110可例如在第一接触区域218(也称为第一结合区域或互连区域)中和/或金属接触结构110内，例如在第二接触区域220(也称为第二结合区域，例如在导线110a和引线框架110b之间)可电接触和物理接触芯片106的位置处)的区段在形成结合互连之后并且在封装体被模制之前可不必通过任何措施或工艺来保护。
在各种实施例中，至少接触层446c可包括包含硫、硒和/或碲的稳定化合物450。
在各种实施例中，稳定化合物450可以是封装材料446的组分448与硫、硒和/或碲的反应产物。
在各种实施例中，稳定化合物450可包括低聚物或聚合物。
在各种实施例中，封装材料446的组分448可包括马来酰亚胺、双马来酰亚胺、氨基酸的衍生物和/或原硅酸四乙酯。
在各种实施例中，组分448可包括填充材料、着色材料、催化剂、增韧剂、蜡、粘附促进剂或封装材料446的稳定剂(例如，UV稳定剂、氧化稳定剂或温度分解稳定剂)或由填充材料、着色材料、催化剂、增韧剂、蜡、粘附促进剂或封装材料446的稳定剂(例如UV稳定剂、氧化稳定剂或温度分解稳定剂)组成。
在各种实施例中，可使用常见的、例如含硫和/或硒和/或碲的封装材料(例如结合图2描述的封装材料224)作为封装材料446的基础。但是，组分448也可包括在封装材料446中，或作为封装材料446的常规组分，例如填充材料、粘附促进剂、着色材料、催化剂、增韧剂、蜡或稳定剂(例如UV稳定剂、氧化稳定剂或温度分解稳定剂等)或作为不具有用于封装材料的常规功能的添加组分。组分448可被配置为容易地与含硫分子212的硫反应以形成稳定化合物450。含硫分子212中的硫应该被理解为任何所述腐蚀性分子的代表性示例。例如，代替硫或附加于硫，分子212可包括硒或碲。以这种方式，许多化学活性的硫(和/或硒和/或碲)并且因此化学活性的硫(和/或化学活性的硒和/或化学活性的碲)的有效浓度(例如三种元素的总浓度)可小于百万分之10个原子，例如小于5at ppm、例如小于1at ppm。
在各种实施例中，至少在封装材料446的接触层446c中，化学活性的硫、化学活性的硒和化学活性的碲的总有效浓度可小于百万分之10个原子，例如小于5at ppm、例如小于1at ppm。
在各种实施例中，在整个封装材料446中，化学活性的硫、化学活性的硒和化学活性的碲的总有效浓度可小于百万分之10个原子，例如小于5atppm、例如小于1at ppm。
在各种实施例中，可引起腐蚀反应的元素硫可作为具有官能团R-S-H的有机硫醇化合物(作为含硫分子212的一个示例)包含在模制化合物446中。已知这种硫醇与某些金属(Pd、Cu、Ag、...)的高反应性，从而导致金属硫化物形成，并且由于蠕变效应而持续腐蚀。然而，含硫醇基团的化合物的有效浓度可通过提供例如如甲基碘(CH3I)或乙基碘(C2H5I)(作为组分448的示例)的极化有机分子来降低。为了形成R-S-R'类型的有机硫化物(作为稳定化合物450的示例)，这种分子可容易被亲核硫醇基团所攻击。与具有硫醇基团的化合物相比，这种有机硫化物可具有较低的侵蚀金属和形成金属硫化物的倾向，因此具有较低的腐蚀能力。
在各种实施例中，可利用例如含硫基团与重金属(例如Cu、Ag、Bi、Sn、Zn、Sb、...)及其离子的高反应性来将它们耦合并结合，作为稳定化合物450，从而降低它们的有效浓度。
在各种实施例中，组分448可从一开始就被添加到封装材料446(模制化合物446)中，也就是说，在封装材料446被布置为芯片封装体的一部分之前。
在各种实施例中，组分448可延迟地添加到封装材料446，例如在缺少组分448的模制化合物446已经被提供给封装体之后。在这种情况下，例如具有官能团R-S-H(硫醇)的示例性的含硫分子212，可首先连接到封装体中的相关表面、例如金属表面(例如导线110a、芯片金属表面106m、引线框架110b)，并且可提供或布置用于封装材料446(例如聚合物)与其它表面(例如金属表面)之间的极好的粘附性。然后，通过添加组分448、例如诸如CH3I的分子，具有官能团R-S-H(硫醇)的过量的示例性含硫分子212可与所加入的CH3I反应，且可通过形成有机硫化物被捕获。因此，具有反应性官能团R-S-H(硫醇)的化合物的有效浓度可显著降低，从而导致较低的腐蚀反应风险。
在各种实施例中，如图4B所示，组分448可包括第一部分448F和第二部分448A，所述第一部分可包括可容易地与例如含硫分子212反应的无机或有机官能团或组分。
在各种实施例中，第二部分448A可以是或包括模制化合物446的其它组分，例如填料颗粒、催化剂颗粒、增韧剂颗粒、蜡颗粒、粘附促进剂颗粒和/或稳定剂颗粒。填料颗粒(主要基于SiO2)通常可占模制化合物体积的50％或甚至更多。因此，它们可提供大面积，其中可附连适当的耦合剂(组分448的第一部分448F；有机或无机的)。由于含有硫(S)(和/或硒(Se)和/或碲(Te)和/或可导致腐蚀的其它元素)的分子212的有效耦合，腐蚀性组分的有效浓度可显著降低，从而使得金属腐蚀性降低。
在各种实施例中，可用作用于含有硫(S)(和/或硒(Se)和/或碲(Te)和/或可导致腐蚀的其它元素)的分子212、即腐蚀性组分的耦合剂的组分448可附连到/提供在模制化合物446的树脂网络中。
在各种实施例中，如图5A所示，在剖面示意图500中，可提供一种芯片封装体。
图5A的芯片封装体的芯片106和金属接触结构110等可与图2和图3的芯片106和金属接触结构110等类似或相同，这里不再对它们赘述。
然而，封装材料556可不同于图2的封装材料224、不同于图3的封装材料336、并且可不同于图4A的封装材料446。
在各种实施例中，如图5A和如图5B所示，可通过显著降低组装和封装过程中的已知导致腐蚀的任何材料、化合物或元素的有效浓度，可避免或显著降低所述的降级或腐蚀。
在各种实施例中，所提及的元素硫(S)和/或硒(Se)和/或碲(Te)和/或可引起腐蚀反应的其它元素可以以更高的绝对浓度(例如高达10atppm以上)包括在材料清单中。然而，它们可包括在例如无机或有机、稳定的化合物558中。元素(S，Se，Te等)例如可包括在化合物558中，化合物558可具有至少一个其它附加的官能团558F1(参见图5B)，例如氨基、唑类、硅烷醇、羧酸和/或其它官能团。与例如含硫官能团558F2相比，所述至少一个其它附加的官能团558F1可以更强并且更优选地与(例如导线110a、芯片金属表面106m、引线框110b等的)金属表面结合。由于原子的空间排列原因或由于高度的自组装配位，已知可导致腐蚀的元素(S和/或Se和/或Te和/或其它元素)此时可被阻止与(例如导线、芯片金属表面、引线框架等的)金属表面的金属反应。
在各种实施例中，化合物558可包括两个或更多个官能团558F1、585F2。
在各种实施例中，第一官能团558F1可包括氨基、唑类、硅烷醇或羧基官能团中的一种。
在各种实施例中，化合物558可以是空间位阻有机化合物。由于空间位阻和/或自组装配位，可例如含有硫的官能团558F2可不与金属表面紧密接触或直接接触。因此，催化分解成更小、更具反应性的组分不会发生，或至少在非常低的程度上发生。因此，对金属表面的侵蚀和腐蚀不可发生或可显著降低。这可能是由于相应金属表面(接触层556c)中的腐蚀性官能团的有效浓度低得多。
换句话说，在各种实施例中，即使元素硫(S)和/或硒(Se)和/或碲(Te)可仍然存在于封装材料556中，但是它们通过结合在稳定分子558中可被阻止而不会在金属表面上、例如芯片金属表面106m上和/或金属接触结构110的金属表面上和/或可包括在封装体中的其它金属表面上(未示出，参见结合其它实施例列出的示例)上产生腐蚀作用。此外，腐蚀性元素可通过包含在不可与金属表面的金属反应的第二官能团558F2中而空间上从金属表面去除。
在各种实施例中，可至少在接触层556c中或在整个封装材料556中降低已知导致腐蚀的材料的有效浓度。这种方法的优点可在于，可使用具有任何种类的涂层或掺杂(例如甚至用如Pd、Au、Pt或其合金或其它混合物的贵金属涂层)的任何种类的金属，例如金属接触结构110、例如焊线110a(例如甚至用铜和银或其合金或其它混合物作为芯线材料)，而不会遇到腐蚀问题。因此，可利用所述金属，例如金属接触结构110、例如焊线110a、例如其它金属接触结构110(例如引线框架110b)的其它金属封装构件、衬底或焊盘(例如芯片金属表面106m)的所述益处和优点，而不会冒着这些引线框架、衬底材料、焊盘和其它构件也可被腐蚀或可增强或催化腐蚀反应的风险。
在各种实施例中，可有利的是，焊线110a，尤其是焊线的在芯片106与金属接触结构110电接触之后芯线材料110a0可暴露的位置处(例如金属接触结构110可例如在第一接触区域218(也称为第一结合区域或互连区域)中和/或金属接触结构110内，例如在第二接触区域220(也称为第二结合区域，例如在导线110a和引线框架110b之间)可电接触和物理接触芯片106的位置处)的区段在形成结合互连之后并且在封装体被模制之前可不必通过任何措施或工艺来保护。
在各种实施例中，至少接触层556c可包括包含硫、硒和/或碲的稳定化合物558。
在各种实施例中，稳定化合物558可以是包括腐蚀性元素(S、Se、Te等)的单体到包括腐蚀性元素(S、Se、Te等)的低聚物或聚合物(图5A和图5B中未示出)的缩合。因此，通过单体到低聚物或甚至聚合物的“缩合”，可减小或最小化具有例如含硫官能团的腐蚀性组分的有效浓度。
在各种实施例中，缩合可通过将模制化合物的pH值调节或改变为微酸性(pH＝3-6)或微碱性(pH＝7-10)条件来引发。
与尤其是短链单体相反，这样的低聚物和聚合物可在热力学方面更加稳定得多并且不可代表容易的离去基团。它们可能需要显著更高的温度(>250℃)来热分解成更小和更加反应性(＝腐蚀性)的碎片。这种高温不可典型地应用于微电子装置。因此，由于腐蚀性碎片(单体)的有效浓度可低得多，所以对金属表面的侵蚀和腐蚀不可发生或可显著降低。
在各种实施例中，稳定化合物558可被配置形成大网络(图5A和图5B中未示出)。因此，具有例如含硫官能团的腐蚀性组分的有效浓度可以通过借助倾向于形成大网络的化合物558加盖而减少或最小化。这种化合物的一个示例是TEOS(原硅酸四乙酯)。适度的热处理可导致-C-Si-O-H末端与-C-Si-O-Si-C-网络之间或例如含硫官能团与-C-Si-S-Si-C-网络之间的缩合。由于网络形成，腐蚀性碎片的有效浓度可显著降低。
图6示出了根据各种实施例的用于形成芯片封装体的方法的工艺流程600。
该方法可包括将金属接触结构电接触到芯片的芯片金属表面(在610中)，并且至少部分地借助封装材料包封芯片和金属接触结构，由此形成封装材料的接触层，所述接触层与芯片和/或金属接触结构物理接触，其中，在所述接触层中，化学活性的硫、化学活性的硒和化学活性的碲的总浓度小于百万分之10个原子(在620中)。
在各种实施例中，提供了一种芯片封装体。芯片封装体可包括包括芯片金属表面的芯片、与芯片金属表面电接触的金属接触结构以及包括与芯片金属表面和/或金属接触结构物理接触的接触层的封装材料；其中，至少在封装材料的接触层中，化学活性的硫、化学活性的硒和化学活性的碲的总浓度小于百万分之10个原子。
在各种实施例中，在整个封装材料中，化学活性的硫、化学活性的硒和化学活性的碲的总浓度可小于百万分之10个原子。
在各种实施例中，至少接触层可包括包含硫、硒和/或碲的稳定化合物。
在各种实施例中，稳定化合物可以是封装材料的组分与硫、硒和/或碲的反应产物。
在各种实施例中，稳定化合物可包括低聚物或聚合物。
在各种实施例中，封装材料的组分可包括马来酰亚胺、双马来酰亚胺、氨基酸的衍生物和/或原硅酸四乙酯。
在各种实施例中，组分可以是封装材料的填充材料、着色材料或胶合材料。
在各种实施例中，稳定化合物可包括第一官能团和包含硫、硒和/或碲的第二官能团，其中，与第二官能团相比，第一官能团对于与芯片金属表面和/或与金属接触结构的结合具有更高的吸附力。
在各种实施例中，第一官能团可包括氨基、唑类、硅烷醇或羧基官能团中的一种。
在各种实施例中，提供了一种形成芯片封装体的方法。该方法可包括将金属接触结构电接触到芯片的芯片金属表面；并且用封装材料至少部分地包封芯片和金属接触结构，由此形成封装材料的接触层，接触层与芯片和/或与金属接触结构物理接触，其中，在接触层中，化学活性的硫、化学活性的硒和化学活性的碲的总浓度可低于百万分之10个原子。
在各种实施例中，该方法还可包括将一组分添加到封装材料，该组分与硫、硒和/或碲反应形成包含硫、硒和/或碲的稳定化合物。
在各种实施例中，将组分添加到封装材料可在用封装材料至少部分地包封芯片和金属接触结构之后执行。
在各种实施例中，该方法还可包括将封装材料的pH值调节至3至6之间的范围或7至10之间的范围。
虽然已经参考具体实施例尤其示出和描述了本发明，但是本领域技术人员应当理解，在不脱离由所附权利要求限定的本发明的精神和范围的情况下，可在形式和细节上进行各种改变。因此，本发明的范围由所附权利要求书限定，因此旨在包含落入权利要求的等同物的含义和范围内的所有改变。

Claims (13)

1.一种芯片封装体，包括：
包括芯片金属表面的芯片；
与所述芯片金属表面电接触的金属接触结构；以及
包括与所述芯片金属表面物理接触和/或与所述金属接触结构物理接触的接触层的封装材料；
其中，至少在所述封装材料的接触层中，化学活性的硫、化学活性的硒和化学活性的碲的总浓度小于百万分之10个原子。
2.根据权利要求1所述的芯片封装体，
其中，在整个封装材料中，化学活性的硫、化学活性的硒和化学活性的碲的总浓度小于百万分之10个原子。
3.根据权利要求1或2所述的芯片封装体，
其中，至少所述接触层包括包含硫、硒和/或碲的稳定化合物。
4.根据权利要求3所述的芯片封装体，
其中，所述稳定化合物是封装材料的组分与硫、硒和/或碲的反应产物。
5.根据权利要求3或4所述的芯片封装体，
其中，所述稳定化合物包含低聚物或聚合物。
6.根据权利要求3至5中任一项所述的芯片封装体，
其中，所述封装材料的组分包括马来酰亚胺、双马来酰亚胺、氨基酸的衍生物和/或原硅酸四乙酯。
7.根据权利要求3至6中任一项所述的芯片封装体，
其中，所述组分包括以下材料或由以下材料组成：填充材料，着色材料，催化剂，增韧剂，蜡，粘附促进剂或封装材料的稳定剂，例如UV稳定剂、氧化稳定剂或温度分解稳定剂。
8.根据权利要求3至7中任一项所述的芯片封装体，
其中，所述稳定化合物包括第一官能团和包含硫、硒和/或碲的第二官能团，
其中，与所述第二官能团相比，第一官能团具有更高的吸附力来实现与所述芯片金属表面和/或与所述金属接触结构的结合。
9.根据权利要求8所述的芯片封装体，
其中，所述第一官能团包括氨基、唑类、硅烷醇或羧基官能团中的一种。
10.一种形成芯片封装体的方法，包括：
将金属接触结构电接触到芯片的芯片金属表面；以及
用封装材料至少部分地包封所述芯片和所述金属接触结构，从而形成封装材料的接触层，所述接触层与芯片和/或与金属接触结构物理接触，
其中，在所述接触层中，化学活性的硫、化学活性的硒和化学活性的碲的总浓度小于百万分之10个原子。
11.根据权利要求10所述的方法，还包括：
将一组分添加到封装材料，所述组分与硫、硒和/或碲反应以形成包含硫、硒和/或碲的稳定化合物。
12.根据权利要求11所述的方法，
其中，在用封装材料至少部分地包封所述芯片和所述金属接触结构之后，执行将所述组分添加到所述封装材料。
13.根据权利要求10至12中任一项所述的方法，还包括：
将所述封装材料的pH值调节至3-6的范围内或7-10的范围内。
CN201710357010.4A 2016-05-20 2017-05-19 芯片封装体和形成芯片封装体的方法 Active CN107403763B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102016109356.4 2016-05-20
DE102016109356.4A DE102016109356A1 (de) 2016-05-20 2016-05-20 Chipgehäuse und verfahren zum bilden eines chipgehäuses

Publications (2)

Publication Number Publication Date
CN107403763A true CN107403763A (zh) 2017-11-28
CN107403763B CN107403763B (zh) 2019-10-18

Family

ID=60254795

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710357010.4A Active CN107403763B (zh) 2016-05-20 2017-05-19 芯片封装体和形成芯片封装体的方法

Country Status (3)

Country Link
US (1) US9941181B2 (zh)
CN (1) CN107403763B (zh)
DE (1) DE102016109356A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107403763B (zh) * 2016-05-20 2019-10-18 英飞凌科技股份有限公司 芯片封装体和形成芯片封装体的方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016109352B4 (de) * 2016-05-20 2022-03-24 Infineon Technologies Ag Chipgehäuse und verfahren zum bilden eines chipgehäuses
JP6931869B2 (ja) * 2016-10-21 2021-09-08 国立研究開発法人産業技術総合研究所 半導体装置
DE102018109013A1 (de) * 2018-04-17 2019-10-17 Infineon Technologies Ag Formmasse und halbleiter-package mit formmasse
KR102514042B1 (ko) * 2018-08-01 2023-03-24 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
JP7293142B2 (ja) * 2020-01-07 2023-06-19 東芝デバイス＆ストレージ株式会社 半導体装置

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030052420A1 (en) * 2001-09-18 2003-03-20 Hitachi, Ltd. Semiconductor device
CN1908065A (zh) * 2005-08-05 2007-02-07 信越化学工业株式会社 环氧树脂组合物以及半导体装置
CN101053078A (zh) * 2004-10-06 2007-10-10 关西电力株式会社 用树脂覆盖的耐高压半导体器件及其制造方法
CN101570004A (zh) * 2008-05-01 2009-11-04 住友电气工业株式会社 Ⅲ族氮化物晶体及其表面处理方法以及ⅲ族氮化物的叠层体和半导体器件及其制造方法
US7705472B2 (en) * 2005-12-20 2010-04-27 Infineon Technologies, Ag Semiconductor device with semiconductor device components embedded in a plastic housing composition
CN102165583A (zh) * 2008-10-10 2011-08-24 住友电木株式会社 半导体装置
US20120273954A1 (en) * 2011-04-28 2012-11-01 Higgins Iii Leo M Semiconductor device with protective material and method for encapsulating
CN103305005A (zh) * 2012-03-13 2013-09-18 信越化学工业株式会社 固化性有机硅树脂组合物和光电器件
US20140191841A1 (en) * 2013-01-04 2014-07-10 International Business Machines Corporation Conformal coating to scavenge elemental sulfur

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2915724A (en) * 1957-06-06 1959-12-01 Minnesota Mining & Mfg Electrical device
JPH11317475A (ja) * 1998-02-27 1999-11-16 Canon Inc 半導体用封止材樹脂および半導体素子
DE102016109356A1 (de) * 2016-05-20 2017-11-23 Infineon Technologies Ag Chipgehäuse und verfahren zum bilden eines chipgehäuses

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030052420A1 (en) * 2001-09-18 2003-03-20 Hitachi, Ltd. Semiconductor device
CN101053078A (zh) * 2004-10-06 2007-10-10 关西电力株式会社 用树脂覆盖的耐高压半导体器件及其制造方法
CN1908065A (zh) * 2005-08-05 2007-02-07 信越化学工业株式会社 环氧树脂组合物以及半导体装置
US7705472B2 (en) * 2005-12-20 2010-04-27 Infineon Technologies, Ag Semiconductor device with semiconductor device components embedded in a plastic housing composition
CN101570004A (zh) * 2008-05-01 2009-11-04 住友电气工业株式会社 Ⅲ族氮化物晶体及其表面处理方法以及ⅲ族氮化物的叠层体和半导体器件及其制造方法
CN102165583A (zh) * 2008-10-10 2011-08-24 住友电木株式会社 半导体装置
US20120273954A1 (en) * 2011-04-28 2012-11-01 Higgins Iii Leo M Semiconductor device with protective material and method for encapsulating
CN103305005A (zh) * 2012-03-13 2013-09-18 信越化学工业株式会社 固化性有机硅树脂组合物和光电器件
US20140191841A1 (en) * 2013-01-04 2014-07-10 International Business Machines Corporation Conformal coating to scavenge elemental sulfur

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107403763B (zh) * 2016-05-20 2019-10-18 英飞凌科技股份有限公司 芯片封装体和形成芯片封装体的方法

Also Published As

Publication number Publication date
DE102016109356A1 (de) 2017-11-23
US9941181B2 (en) 2018-04-10
CN107403763B (zh) 2019-10-18
US20170338164A1 (en) 2017-11-23

Similar Documents

Publication Publication Date Title
CN107403763B (zh) 芯片封装体和形成芯片封装体的方法
US20210082861A1 (en) Chip package, method of forming a chip package and method of forming an electrical contact
CN107424963B (zh) 芯片封装和用于形成芯片封装的方法
Guan et al. Performance degradation and mitigation strategies of silver nanowire networks: a review
Schneider-Ramelow et al. The reliability of wire bonding using Ag and Al
US20150279596A1 (en) Insulated Thermal Cut-Off Device
US20030169143A1 (en) Alloy type thermal fuse and fuse element thereof
CN103339289B (zh) 金属引线框架用增黏组合物
JP2009059962A (ja) 半導体パッケージ
US20190287875A1 (en) Methods for forming a chip package
CN106409798A (zh) 半导体器件和用于制造半导体器件的方法
US9779904B2 (en) Chip type fuse
JP6986777B2 (ja) 高感度温度センサ及びその製造方法
JP7401387B2 (ja) 腐食環境モニタリング装置
JP2011171395A (ja) 半導体装置
SE1150101A1 (sv) Material för att åstadkomma ett elektriskt ledande kontaktskikt, ett kontaktelement med sådant skikt, metod för att åstadkomma kontaktelementet, samt användning av materialet
Tseng et al. Corrosion Resistance of Surface Finishes for High Reliability Devices
Ujjain et al. Green Corrosion Inhibitor for Electronics
CN108072683B (zh) 感测元件及其形成方法
TWI613439B (zh) 感測元件及其形成方法
DE102016015777A1 (de) Chipgehäuse, Verfahren zum Bilden eines Chipgehäuses und Verfahren zum Bilden eines elektrischen Kontakts
WO2008129601A1 (ja) 半導体装置の製造方法および半導体装置
Li et al. Silver migration control in electrically conductive adhesives
Zhao Creep corrosion over plastic encapsulated microcircuit packages with noble metal pre-plated leadframes
TWI508109B (zh) Chip resistors

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant