CN106409798A - 半导体器件和用于制造半导体器件的方法 - Google Patents

半导体器件和用于制造半导体器件的方法 Download PDF

Info

Publication number
CN106409798A
CN106409798A CN201610603191.XA CN201610603191A CN106409798A CN 106409798 A CN106409798 A CN 106409798A CN 201610603191 A CN201610603191 A CN 201610603191A CN 106409798 A CN106409798 A CN 106409798A
Authority
CN
China
Prior art keywords
layer
metal
semiconductor device
engagement pad
alloy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610603191.XA
Other languages
English (en)
Inventor
S·克兰普
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN106409798A publication Critical patent/CN106409798A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/0361—Physical or chemical etching
    • H01L2224/03614—Physical or chemical etching by chemical means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/0381—Cleaning, e.g. oxide removal step, desmearing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03901—Methods of manufacturing bonding areas involving a specific sequence of method steps with repetition of the same manufacturing step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05023—Disposition the whole internal layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/0558—Plural external layers being stacked
    • H01L2224/05583—Three-layer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05611—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/065—Material
    • H01L2224/06505—Bonding areas having different materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11332—Manufacturing methods by local deposition of the material of the bump connector in solid form using a powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13118—Zinc [Zn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13123—Magnesium [Mg] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1601—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45157—Cobalt (Co) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48491—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being an additional member attached to the bonding area through an adhesive or solder, e.g. buffer pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73207—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/8181—Soldering or alloying involving forming an intermetallic compound at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

根据各种实施例，一种半导体器件可以包括：在半导体器件的正面上的至少一个第一接触垫；在半导体器件的正面上的至少一个第二接触垫；至少部分被置于至少一个第一接触垫之上的层堆叠，其中至少一个第二接触垫至少部分没有层堆叠；其中层堆叠至少包括粘附层和金属化层；并且其中金属化层包括金属合金并且其中粘附层被置于金属化层与至少一个第一接触垫之间以用于将金属化层的金属合金粘附至至少一个第一接触垫。

Description

半导体器件和用于制造半导体器件的方法
技术领域
各种实施例总体上涉及半导体器件以及用于制造半导体器件的方法。
背景技术
通常，半导体器件(例如集成电路，也称为IC、芯片或微芯片)可以在半导体技术和/或衬底(也称为晶片或载体)中被处理。衬底可以包括在衬底的对应区域中被处理的多个半导体芯片。为了制造这样的半导体器件，(例如使用焊接)提供了某些电触点。
传统上，在半导体技术中使用铅基焊料以提供所实现的电触点的高的耐温性和良好的机械属性。然而，铅是有毒元素，其引起生态破坏和对健康的破坏。另外，法律规范的某些当地规定(例如限制或禁止)含铅焊接材料的使用或者计划规范其使用。因此，期望无铅材料能够取代半导体技术中当前使用的铅基焊接材料。
无铅焊接材料使得焊接过程变得复杂，因为其对传统接触垫和半导体技术的兼容性与铅基焊接材料相比较小。在多数情况下，无铅焊接材料的耐温性受到限制并且有可能在进一步处理半导体器件期间熔化，例如在将半导体器件连接至外围设备(例如电路板)期间。另外，无铅焊接材料的接触(例如全湿地)某些材料的能力受到限制并且倾向于从传统接触垫滴落和/或倾向于形成空隙。这导致不充分的电接触，从而引起对应半导体器件的潜在故障。根据另外的处理步骤，半导体器件的正面接触垫需要具有窄的工艺容限、小接触面积、高导电性和高稳定性的高精度焊接，这阻止了普通无铅焊接技术的适应。
传统上，在接触过程中使用银环氧树脂粘附剂来取代普通铅基焊接材料。一方面，银环氧树脂粘附剂使得能够使用传统设备与焊接材料类似地来分配银环氧树脂粘附剂，这使半导体处理中的必要变化最小化。另一方面，银环氧树脂粘附剂的接触可靠性和耐热性受到限制。
备选地，使用镍(Ni)合金提供可焊接接触区域，其结合锡(Sn)基焊接材料(例如无铅或含铅焊接材料)形成NiSn金属间相，这在Ni与焊接材料之间提供良好的电和机械接触。这些镍合金可以在例如电力设备技术和/或汽车技术中使用。然而，Ni需要另外的保护以避免腐蚀和到基本金属化(例如Al(Si)Cu)的粘附。例如，氧化镍很难破裂并且提供NiSn金属间相的形成。在溅射沉积的情况下或者在蒸发沉积的情况下，Ti被用作电触点和在AlCu或AlSiCu接触垫之上是机械粘附层，之后是作为可焊接复合材料的Ni或NiV层，之后是作为对抗氧化镍形成的保护层的Ag或Au。
发明内容
根据各种实施例，一种半导体器件可以包括：在半导体器件的正面上的至少一个第一接触垫；在半导体器件的正面上的至少一个第二接触垫；被至少部分置于至少一个第一接触垫之上的层堆叠，其中至少一个第二接触垫至少部分没有层堆叠；其中层堆叠至少包括粘附层和金属化层；并且其中金属化层包括金属合金并且其中粘附层被置于金属化层与至少一个第一接触垫之间以用于将金属化层的金属合金粘附至至少一个第一接触垫。
附图说明
在附图中，相似的附图标记遍及不同视图通常指代相同的部分。附图不一定按比例，重点通常在于说明本发明的原理。在以下描述中，参考附图描述本发明的各种实施例，在附图中：
图1A到图1C分别用横截面视图或示意性侧视图示出了在根据各种实施例的方法中的根据各种实施例的半导体器件；
图2用示意性流程图示出了根据各种实施例的方法；
图3A和图3B分别用横截面视图或示意性侧视图示出了在根据各种实施例的方法中的根据各种实施例的半导体器件；
图4A和图4B分别用横截面视图或示意性侧视图示出了在根据各种实施例的方法中的根据各种实施例的半导体器件；
图5A和图5B分别用横截面视图或示意性侧视图示出了在根据各种实施例的方法中的根据各种实施例的半导体器件；
图6A到图6D分别用横截面视图或示意性侧视图示出了在根据各种实施例的方法中的根据各种实施例的半导体器件；
图7A和图7B分别用横截面视图或示意性侧视图示出了在根据各种实施例的方法中的根据各种实施例的半导体器件；以及
图8用横截面视图或示意性侧视图示出了在根据各种实施例的方法中的根据各种实施例的半导体器件。
具体实施方式
以下详细描述涉及作为说明示出其中能够实践本发明的具体细节和实施例的附图。
词语“示例性”在本文中用于表示“用作示例、实例或说明”。本文中描述为“示例性”的任何实施例或设计不一定要被理解为比其他实施例或设计优选或有利。
关于形成在面或表面“之上”的所沉积的材料使用的词语“之上”在本文中可以用于表示所沉积的材料可以形成在所暗示的面或表面“直接上面”，例如与其直接接触。关于形成在面或表面“之上”的所沉积的材料使用的词语“之上”在本文中可以用于表示所沉积的材料可以形成在所暗示的面或表面“间接上面”，其中所暗示的面或侧面与所沉积的材料之间布置有一个或多个另外的层。
关于结构的“横向”延伸或者“横向”相邻使用的术语“横向”在本文中可以用于表示沿着衬底、晶片或载体的表面的延伸或位置关系。这表示，衬底的表面(也称为载体的表面，例如晶片的表面)可以用作参考，通常称为衬底的主处理表面(作为说明，在顶面上也称为正面)(或者衬底、例如晶片的主处理表面)。另外，关于结构(或结构元件)的“宽度”使用的术语“宽度”在本文中可以用于表示结构的横向延伸。另外，关于结构(或结构元件)使用的术语“高度”或“深度”在本文中可以用于表示沿着垂直于衬底表面(例如垂直于衬底的主表面)的方向的结构的延伸。关于层的“厚度”使用的术语“厚度”在本文中可以用于表示垂直于支撑件(材料)(层被置于其上)的表面的层的空间延伸。如果支撑件的表面平行于衬底的表面(例如主处理表面)，则被置于支撑件上的层的“厚度”可以与层的高度相同。另外，“竖直”结构可以称为在垂直于横向方向(例如垂直于衬底的主处理表面)的方向上延伸的结构，并且“竖直”延伸可以称为沿着垂直于横向方向的方向的延伸(例如垂直于衬底的主处理表面的延伸)。
关于层、材料或区域的术语“构造”(也称为图案化)可以指代向层、材料或区域中或者从层、材料或区域形成结构(例如期望形状或期望图案)。为了构造层、材料或区域，可以从层、材料或区域去除材料，例如使用蚀刻。为了从层、材料或区域去除材料，可以使用掩膜(提供图案)，例如提供以根据掩膜的图案来从层、材料或区域去除材料(例如以蚀刻结构)的掩膜。作为说明，掩膜可以防止区域(其被指定为保留)被去除(例如通过蚀刻)。备选地或者另外地，为了构造层、材料或区域，可以使用掩膜(提供图案)来布置材料。掩膜可以提供以根据掩膜的图案来形成(例如布置)材料。作为说明，掩膜可以防止区域(其被指定为保持自由)被层或材料覆盖。形成层、材料或区域可以包括构造层、材料或区域。
通常，去除材料可以包括蚀刻材料。术语“蚀刻”可以包括各种蚀刻过程，例如化学蚀刻(例如湿法蚀刻或干法蚀刻)、物理蚀刻、等离子蚀刻、离子蚀刻等。为了蚀刻层、材料或区域，可以向层、材料或区域施加刻蚀剂。例如，刻蚀剂可以与层、材料或区域反映，以形成可以很容易去除的物质(或化合物)，例如挥发物。备选地或者另外地，刻蚀剂例如可以使层、材料或区域分裂。
根据各种实施例，半导体器件可以包括在半导体器件制造期间(换言之，在用于形成半导体器件的方法中)形成的一个或多个集成电路结构(也称为半导体芯片、IC、芯片或微芯片)。集成电路结构可以至少部分在衬底上和/或中在衬底的对应区域(称为活跃芯片区域或活跃芯片区)中使用各种半导体处理技术来处理。集成电路结构可以包括一个或多个(例如多个)电路部件，其可以是晶体管、电阻器和/或电容器等，这些电路部件被电连接和/或电互连并且被配置成在经完全处理的集成电路结构中执行操作，例如计算或存储操作。在另外的半导体器件制造中，可以在半导体器件处理之后通过晶片切割从衬底单一化多个半导体器件以从衬底的多个半导体器件提供多个单片化半导体器件(也称为半导体芯片)。另外，半导体器件制造的最终阶段可以包括单片化的半导体器件的封装(也称为组装、封装或密封)，其中可以将单片化的半导体器件包装成例如支撑材料(也称为模制材料或封装材料)以防止半导体器件的物理损坏和/或碰撞。包装半导体器件(并且形成封装件或模制件)的支撑材料也可以支撑电触点和/或引线框以将半导体器件连接至外围设备、例如电路板。
根据各种实施例，在半导体器件制造期间，可以处理各种材料类型以形成集成电路结构、电路部件、触点和/或电互连，其可以是电绝缘材料、半导电材料(也称为半导体材料)或导电材料等。
根据各种实施例，衬底(也称为载体或晶片)可以包括各种类型的至少一种半导体材料或者由其形成，包括例如IV族半导体(例如硅或锗)、III-V族半导体(例如砷化镓)、或者其他半导体类型，包括III族半导体、V族半导体或聚合物。在各种实施例中，衬底由硅(掺杂的或者未掺杂的)制成，在备选实施例中，衬底是绝缘体上硅(Si)(SOI)晶片。作为备选，可以使用任何其他合适的半导体材料用于衬底，例如半导体复合材料，诸如磷化镓(GaP)、磷化铟(InP)，但是也可以使用任意合适的三元半导体复合材料或四元半导体复合材料，诸如铟镓砷化物(InGaAs)。
根据各种实施例，导电材料可以包括金属材料(例如金属或金属合金(例如金属间化合物))、硅化物(例如硅化钛、硅钼、硅化钽或硅化钨)、传导性聚合物、多晶半导体(例如多晶硅(也称为多晶体硅))、或高掺杂半导体(例如高掺杂硅)。导电材料可以理解为具有中等导电性的材料，例如具有高于大约10S/m的导电性(在室温下和恒定电场方向上测量)，例如大于大约102S/m，或者可以理解为具有高的导电性的材料，例如高于大约104S/m，例如大于大约106S/m。
根据各种实施例，金属指代化学元素(例如非金属、过渡金属、贫金属、碱金属或碱土金属)，诸如钨(W)、铝(Al)、铜(Cu)、镍(Ni)、镁(Mg)、铬(Cr)、铁(Fe)、锌(Zn)、锡(Sn)、金(Au)、银(Ag)、铱(Ir)、铂(Pt)、铟(In)、镉(Cd)、铋(Bi)、钒(V)或钛(Ti)。
金属合金可以包括至少两种金属(例如两种或者多于两种金属，例如在金属间化合物的情况下)或者至少一种金属(例如一种或者多于一种金属)以及至少一种其他金属元素(例如非金属或半金属)。例如，金属合金可以包括至少一种金属和至少一种非金属(例如碳)或者可以由其形成，例如在钢的情况下。例如，金属合金可以包括多于一种金属(例如两种或多种金属)或者可以由其形成，例如金与铝的何种化合物、铜与铝的各种化合物、铜与锌的各种化合物(例如“黄铜”)或者铜与锡的各种化合物(例如“青铜”)，例如包括各种金属间化合物。
金属间化合物可以理解为具有两种或多种金属的金属合金，其中两种或多种金属可以按照原子顺序布置(例如晶格结构)和/或可以按照定义的化学计量(stoichiometry)布置，诸如在至少包括Cu和Sn的合金的情况下的CuxSny(例如Cu3Sn、Cu6Sn5和/或Cu3Sn5)。例如，金属间化合物的化学计量和/或原子顺序可以在纳米、微米或毫米尺度上定义两种或多种材料的某个合成物(也称为金属间相)。
电绝缘材料、例如电介质材料可以理解为具有差的导电性的材料，例如具有小于大约10-2S/m的导电性(在室温下并且在恒定电场方向上测量)，例如小于大约10-5S/m，例如小于大约10-7S/m。例如，电绝缘材料可以包括聚合物、树脂、粘附剂或抗蚀剂。
电绝缘材料还可以包括半导体氧化物、金属氧化物、陶瓷、半导体氮化物、金属氮化物、半导体碳化物、金属碳化物、玻璃(例如氟硅盐酸玻璃(FSG))、电介质聚合物(例如苯并环丁烯(BCB)或聚酰亚胺(PI))、硅酸盐(例如硅酸铪或硅酸锆)、过渡金属氧化物(例如氧化铪或二氧化锆)、氮氧化物(例如氮氧化硅)、或者任何其他电介质材料类型。
导电层可以理解为包括导电材料或者由导电材料形成。电绝缘层可以理解为包括电绝缘材料或者由电绝缘材料形成。金属层可以理解为包括金属或者由金属形成。
作为说明，提供了一种层堆叠布局，其改善了与包括更高锡浓度的焊接材料(诸如无铅焊接材料)的兼容性。层堆叠包括提供可焊接表面的金属化层以及增加层堆叠的对层离(例如在焊接材料的锡穿透层堆叠并且改变其化学和物理属性的情况下，换言之在金属化层的焊接期间)的抗性的粘附层。
作为说明，提供了层堆叠布置，其促进对传统处理例程的适应性而没有损害器件的其他区域(例如其他接触垫)的制造，并且其最小化关于适应的努力。换言之，提供传统处理例程的修改，其改善了与具有更高锡浓度的焊接材料的兼容性。
图1A用横截面视图示出了根据各种实施例的半导体器件100a。
根据各种实施例，半导体器件100a(例如芯片)可以包括在半导体器件100a的正面100f上的至少一个第一接触垫104。另外，半导体器件100a可以包括在半导体器件100a的正面100f(第一面)上的至少一个第二接触垫114。至少一个第一接触垫104可以布置成与至少一个第二接触垫114横向相邻。至少一个第一接触垫104和至少一个第二接触垫114可以形成在表面106f、例如半导体表面之上。
根据各种实施例，半导体器件100a可以包括至少部分(例如部分或完全)被置于在至少一个第一接触垫104之上的层堆叠102，其中至少一个第二接触垫114至少部分没有层堆叠102。根据各种实施例，层堆叠102可以是金属层堆叠102。换言之，层堆叠102的每个层可以包括以下中的至少一项或者可以由其形成：金属、金属合金。
根据各种实施例，层堆叠102至少可以包括粘附层102a和金属化层102m。金属化层102m可以包括金属合金(也称为金属化合金)，并且粘附层102a可以被置于金属化层102m与至少一个第一接触垫104之间以用于将金属化层102m的金属合金(金属化合金)粘附至至少一个第一接触垫104。
粘附层102a的厚度小于或等于大约0.5μm，例如小于或等于大约0.4μm，例如小于或等于大约0.3μm(300nm)，例如小于或等于大约0.2μm(200nm)，例如小于或等于大约0.1μm(100nm)，例如在大约0.1μm到大约0.3μm的范围上。
图1B用横截面视图示出了根据各种实施例的半导体器件100b。
根据各种实施例，半导体器件100b(例如芯片)可以包括在半导体器件100b的正面100f上的至少一个第一接触垫104。另外，半导体器件100b可以包括在半导体器件100b的正面100f(第一面)上的至少一个第二接触垫114。至少一个第一接触垫104和至少一个第二接触垫114可以形成在表面106f、例如半导体表面之上。
半导体器件100b可以包括被至少部分(例如部分或完全)置于至少一个第一接触垫104之上的层堆叠102，其中至少一个第二接触垫114至少部分没有层堆叠102。层堆叠102可以是金属层堆叠102。换言之，层堆叠102的每个层可以包括以下中的至少一项：金属、金属合金。
层堆叠102至少可以包括阻挡层102b、粘附层102a和金属化层102m。金属化层102m可以包括金属合金，其中粘附层102a可以被置于金属化层102m与阻挡层102b之间以用于将金属化层102m的金属合金(金属化金属合金)粘附至阻挡层102b。
根据各种实施例，阻挡层102b的厚度小于或等于大约0.5μm，例如小于或等于大约0.4μm，例如小于或等于大约0.3μm(300nm)，例如小于或等于大约0.2μm(200nm)，例如小于或等于大约0.1μm(100nm)，例如在大约0.1μm到大约0.3μm的范围上。
作为说明，阻挡层102b可以提供半导体器件100b的稳定(例如化学稳定和/或机械稳定)的配置。例如，阻挡层102b可以避免(例如在焊接期间)原子迁移(例如相互扩散)通过阻挡层102b。可选地，阻挡层102b可以通过将金属化层102m与至少一个第一接触垫104分离(这避免了脆性界面(例如Al/Cu界面很脆)的形成)来提供机械稳定的配置。可选地，阻挡层102b可以提供至少一个第二接触垫114(例如在蚀刻期间)的化学稳定的配置。
作为说明，金属化层102m可以提供可焊接表面以用于接触半导体器件102，例如使用焊接(例如在接触步骤中)。可选地，可以在金属化层102m上形成薄的有机层。
作为说明，粘附层102a可以提供半导体器件100b(例如在焊接期间)的化学稳定的配置。例如，粘附层102a可以在至少一个第一接触垫104之上提供金属化层102m的稳定和全面接触。换言之，粘附层102的引入可以避免金属化层102m的去湿(换言之，粘附层102a可以粘附金属化层102m)，这可以在金属化合金接触阻挡层102b或至少一个第一接触垫104的情况下发生。这可以提供稳定的金属化层102m界面。例如，金属化层102m和粘附层102a可以部分化学互连，例如粘附层102a的金属(例如第三金属，例如Ti)和金属化层102m的金属(例如第一金属，例如Sn)可以形成金属合金，例如金属间化合物(例如TiSn)，例如以形成金属间界面。备选地，可以形成包括金属化层102m和粘附层102a的金属(例如第三金属，例如Ti)的金属合金的界面，其提供粘附。
根据各种实施例，至少一个第一接触垫104和/或至少一个第二接触垫114可以是半导体器件100b的正面金属化(也称为芯片正面金属化)的部分。正面金属化可以包括一个或多个层(形成金属层系统)或者可以由其形成，例如至少第一金属化(例如接触表面106f)以及至少最终金属化(例如金属化层102m，例如包括Cu或由Cu形成)。第一金属化(也称为基本金属化)可以是接触垫(例如至少一个第一接触垫104和/或至少一个第二接触垫114)的部分或者可以由其形成，例如包括AlCu或AlSiCu或者由其形成。
根据各种实施例，提供可焊接正面金属化(例如至少包括至少一个第一接触垫104和层堆叠102)用于无铅焊接材料(或无铅焊接接头)的使用。例如，无铅焊接材料(例如无铅焊膏)可以包括高浓度的锡(Sn)，例如大于大约20原子百分比(at.％)，例如大于大约50at.％。无铅焊接材料在与接触垫一起使用(例如与没有粘附层102a的金属堆叠一起使用)时倾向于显示出明显的弱点。粘附层102a的使用可以提供传统金属堆叠的经济且可靠的修改，例如以便将含铅焊接处理技术变换成无铅焊接处理技术。粘附层102a的使用还可以提供传统半导体处理到无铅焊接处理的适应，例如没有明显的变化。根据各种实施例，提供了使用高熔化温度类型焊剂(熔化温度大于大约250℃)到无铅焊接材料的转换。
根据各种实施例，可以提供金属层系统(至少包括接触垫和层堆叠102)的修改。例如，可以将AlCu/TiW/Cu(换言之，AlCu接触垫、TiW阻挡层102b和Cu金属化层102m)系统修改成AlCu/TiW/Ti/Cu系统。例如，可以将AlCu/Cu堆叠(换言之，AlCu接触垫和Cu金属化层102m)系统修改成AlCu/Ti/Cu堆叠。修改后的堆叠可以促进无铅焊接材料的使用。
根据各种实施例，可以在具有或者没有可焊接正面金属化的情况下提供半导体器件的某些芯片区域(例如包括接触垫)。
根据各种实施例，可以提供可焊接正面金属化，其满足各个方面，其可以是：电触点(例如说明性地提供电触点的最大导电性)、机械触点(例如说明性地提供机械稳定性)、可焊接性(例如说明性地提供半导体器件以用于工业焊接的良好的适用性)、器件特定的要求(例如泄露电流的极限，例如以提供基本上没有泄露电流的半导体器件)、与器件特定的布局的兼容性(例如钝化和/或金属化，以提供非腐蚀正面金属化、到模制材料的粘附、可接合(例如用于Cu、Al或Au接合导线)、经济处理、宽的处理容限(例如说明性地适合用于高处理吞吐量))、以及与含铅焊接材料以及与无铅焊接材料的兼容性等。
根据各种实施例，可以使用现有半导体技术设备和半导体技术方法用于形成层堆叠102，例如以便引入无铅焊接材料。换言之，可以采用现有的半导体技术设备和半导体技术方法用于无铅处理。根据各种实施例，与传统半导体器件相比，可以避免由于无铅焊接材料(或无铅半导体器件)的引入而产生的质量损失。根据各种实施例，制造成本的增加与假设备选相比更小，例如以便例如在无铅焊接处理技术中引入无铅焊接材料。根据各种实施例，可以提供容易处理、多用途、成本有效且高质量的正面金属化(与假设备选相比)，例如以便用于无铅焊接材料的使用。
根据各种实施例，可以提供以上提及的方面的可控性，例如可以通过减小焊接部件的量(例如仅Cu、Ti和Sn)来增加金属化系统的可控性和/或稳定性。根据各种实施例，可以通过促进过程控制和/或通过促进例如在高真空中稳定金属层系统的形成来减小制造成本。
根据各种实施例，可以解决以下方面：可以提供作为焊接部件(包括Cu或由Cu形成)的金属化层102m使其兼容含铅焊接材料和无铅焊接材料。然而，更大的金属化层102m厚度(例如Cu层厚度)可以导致更高的在金属间相的区域中形成空隙(例如微空隙)的风险。在金属化层102m很薄(例如薄于10μm)并且可以使用阻挡层102b(例如作为焊接停止层)的情况下，可以使用粘附层102a来避免以下中的至少一项：金属间相的滴落(也称为去湿)、腐蚀相的形成、脆性相的形成。另外，可以在(至少包括至少一个第一接触垫104和/或至少一个第二接触垫114的)第一金属化(其在半导体处理期间保持稳定，例如在焊接步骤期间，例如在接触步骤期间，如下面描述的)上或之上提供具有敏感停止物(例如焊接停止物)的化学结构。可以在某些方面调节金属化层102m，例如以上提及的方面(例如金属化层102m至少可以包括Cu和/或Al)，或者使其满足某些其他要求(例如定制)，以用于互连半导体器件100b。例如，可以在焊接接头(例如在至少一个第一接触垫104之上)的情况下提供Cu金属化层102m，可以在Al楔形连接(例如在至少一个第二接触垫114之上)的情况下提供Al金属化层102m，或者可以在接合连接(例如钉头导线接合连接)的情况下提供上述二者(Cu金属化层102m或Al金属化层102m)中的一项。另外，可以提供正面金属化(例如至少层堆叠102)，其没有Cu，例如，在由于Cu迁移而导致的半导体器件的恶化风险的情况下。所提及的方面可以用本文中描述的金属层系统来解决，例如Al(Si)Cu/TiW/Ti/Cu层系统(至少包括Al(Si)Cu接触垫、TiW阻挡层102b、Ti粘附层102a和Cu金属化层102m)。
正面金属化(例如层堆叠102)的布局可以通过EDX(能量弥散X射线光谱)分析(例如用于确定至少TiW材料和/或Cu材料)(例如EDX线路扫描)和/或SME(扫描电子显微镜)分析(例如扫描阻挡层/金属化层(例如TiW/Cu)界面和/或扫描在金属化层102m下面的下蚀刻的阻挡层102b(其表示湿法蚀刻过程))来揭露。
可以提供正面金属化，其在另外的处理步骤期间稳定，例如使衬底变薄、形成半导体器件100b的另外的层、封装半导体器件100b(例如将半导体器件100b嵌入到模制材料中)。封装件的大小可以在9mm2的范围上，例如大约3mm宽并且大于3mm长。
图1C用横基面视图和示意性侧视图示出了在根据各种实施例的方法中的根据各种实施例的半导体器件100c。
半导体器件100c可以包括器件本体106，其中表面106f(正面)可以是器件本体106的表面。器件本体106可以是衬底的部分或者可以是衬底。
器件本体106可以包括半导体材料(例如作为衬底的部分，例如半导体衬底)。半导体器件100c可以包括正面100f以及与正面101a相对的背面100r(第二面)。器件本体106可以包括在正面100f上的前表面106f(第一表面)和在背面100r上的后表面106b(第二表面)。
根据各种实施例，前表面106f可以是半导体器件100c的主处理表面。器件本体106的厚度(例如垂直于前表面106f和/或第二表面106b)可以在大约100μm到大约5mm的范围上，例如在大约100μm到大约1mm的范围上，例如在大约300μm到大约800μm的范围上。器件本体106可以包括半导体材料或者由半导体材料形成。
半导体器件100c可以包括在半导体器件100c的正面100r(也称为后面)上的至少一个背面金属化层116m(例如一个或多个金属化层116m)。背面100r可以与正面100f相对。背面金属化层116m可以导电(也称为电传导)。换言之，背面金属化层116m可以包括导电材料或者由导电材料形成，例如背面金属化层116m可以包括金属和/或金属合金或者可以由其形成。例如，背面金属化层116m可以包括至少Al和/或Cu。
根据各种实施例，背面金属化层116m可以是后部接触垫(未示出)的部分，例如背面金属化层116m可以被进一步处理以形成后部接触垫。
根据各种实施例，阻挡层102b、粘附层102a和/或金属化层102m可以导电(换言之，它们可以包括导电材料或者由导电材料形成)。阻挡层102b、粘附层102a和/或金属化层102m中的至少两者(例如成对地)可以由例如具有不同组成的不同材料形成，可以由例如具有不同化学计量的不同金属和/或不同金属合金形成。
至少一个第一接触垫104可以包括一个或多于一个第一接触垫，例如2个第一接触垫，例如3个第一接触垫，例如4个第一接触垫，例如5个第一接触垫，例如多于5个第一接触垫，例如多于10个第一接触垫，例如多于20个第一接触垫等。至少一个第二接触垫114可以包括一个或多于一个第二接触垫，例如2个第二接触垫，例如3个第二接触垫，例如4个第二接触垫，例如5个第二接触垫，例如多于5个第二接触垫，例如多于10个第二接触垫，例如多于20个第二接触垫等。
根据各种实施例，背面金属化层116m关于例如从晶片单片化器件本体106可以是稳定的(机械稳定和/或化学稳定)(例如，如果可以在单片化器件本体106之前直接形成背面金属化层116m)。在这种情况下，背面金属化层116m可以被形成为与器件本体102物理接触，例如与衬底物理接触，例如与半导体材料物理接触。
图2用示意性流程图示出了根据各种实施例的方法200。
方法200在201可以包括在半导体器件的正面上形成至少一个第一接触垫，并且在半导体器件的正面上形成至少一个第二接触垫。另外，方法200在203可以包括在至少一个第一接触垫的至少部分之上形成层堆叠，使得至少一个第二接触垫没有层堆叠。
层堆叠可以类似或等同于层堆叠102来配置，参见图1A。在这种情况下，层堆叠可以被形成为使得层堆叠至少包括粘附层和金属化层。金属化层可以包括金属合金(金属化合金)，并且粘附层被置于金属化层与至少一个第一接触垫之间，用于将金属化层的金属合金(金属化合金)粘附至至少一个第一接触垫。
在这种情况下，形成层堆叠可以包括至少形成粘附层和金属化层。形成层堆叠还可以包括在粘附层之上形成金属化层和/或在至少一个第一接触垫之上形成粘附层。
备选地，层堆叠可以类似或等同于层堆叠102来配置，参见图1B。根据各种实施例，层堆叠可以被形成为使得层堆叠至少包括阻挡层、粘附层和金属化层。金属化层可以包括金属合金，并且粘附层被置于金属化层与阻挡层之间，用于将金属化层的金属合金粘附至阻挡层。
在这种情况下，形成层堆叠可以包括至少形成阻挡层、粘附层和金属化层。形成层堆叠可以包括在粘附层之上形成金属化层和/或在阻挡层之上形成粘附层和/或至少部分(例如部分或完全)在至少一个第一接触垫之上形成阻挡层。
根据各种实施例，形成层堆叠可以可选地包括构造阻挡层、粘附层和金属化层中的至少一项。例如，构造阻挡层、粘附层和金属化层中的至少一项可以包括部分去除构造阻挡层、粘附层和金属化层中的至少一项的材料以分离构造阻挡层、粘附层和金属化层中的至少一项。例如，可以通过部分去除阻挡层、粘附层和金属化层中的至少一项来构造(也称为图案化)阻挡层、粘附层和金属化层中的至少一项。例如，构造阻挡层、粘附层和金属化层中的至少一项可以包括至少部分暴露半导体器件的表面、区域或元件，例如半导体器件的第一表面、至少一个第二接触垫或另一层。
方法200还可以如本文中描述地配置。
方法可以提供与设备特定的布局的兼容性，例如与Al表面(例如至少一个第二接触垫114的表面)的兼容性。换言之，可以使用上述方法来避免对Al表面的损坏。
图3A用横截面视图或示意性侧视图示出了根据各种实施例的方法中的根据各种实施例的半导体器件300a(例如在方法的第一步骤中)。可以在半导体器件300a的正面100f上形成至少一个第一接触垫104和至少一个第二接触垫。
图3B用横截面视图或示意性侧视图示出了根据各种实施例的方法中(例如在方法的可选的第二步骤中)的根据各种实施例的半导体器件300b。可以在半导体器件300b的正面100f上形成至少一个阻挡层102b。阻挡层102b可以至少部分形成在至少一个第一接触垫104之上。例如，阻挡层102b可以形成为与至少一个第一接触垫104物理接触。备选地，可以根据需要在阻挡层102b与至少一个第一接触垫104之间形成其他层。
图4A用横截面视图或示意性侧视图示出了根据各种实施例的方法中(例如在方法的第三步骤中)的根据各种实施例的半导体器件400a。可以在半导体器件400a的正面100f上形成至少一个粘附层102a。粘附层102a可以至少部分形成在至少一个第一接触垫104之上。例如，粘附层102a可以形成为与阻挡层102b物理接触。备选地，可以根据需要在粘附层102a与阻挡层102b之间形成其他层。
在方法的另外的步骤中(例如在方法的第四步骤中)，可以在半导体器件400a的正面100f上形成至少一个金属化层102m，以获得层堆叠102。金属化层102m可以至少部分形成在至少一个第一接触垫104之上。例如，金属化层102m可以形成为与粘附层102a物理接触。备选地，可以根据需要在金属化层102m与粘附层102a之间形成其他层。
在方法的步骤中(例如在方法的第四步骤中)，可以使用金属合金(换言之，由金属化合金)来形成金属化层102m，例如通过在半导体器件400a的正面100f上布置金属化合金。金属化合金可以包括至少两种金属，例如至少第一金属(例如Sn)和至少第二金属(例如Cu)。金属化合金可以被置于半导体器件400a的正面100f上并且具有定义的组成，例如化学计量。
备选地，在方法的步骤中(例如在方法的第四步骤中)，可以在半导体器件400a的正面100f(参见图1A或图1B)上布置至少第二金属。第二金属可以是金属化层102m的部分。例如，第二金属可以用层(第二金属层)的形式来布置或者可以是层(第二金属层)的部分。第二金属可以至少部分被置于至少一个第一接触垫104之上。例如，第二金属可以布置成与粘附层102a物理接触。备选地，可以根据需要在第二金属与粘附层102a之间形成其他层。
在这种情况下，在方法的另外的步骤中(例如在方法的第五步骤中，也称为合金化步骤)，可以在半导体器件400a的正面100f(参见图1A或图1B)上布置至少第一金属。例如，第一金属可以是焊接材料的部分并且可选地可以用层(第一金属层)、例如焊料层的形式来布置。第一金属可以至少部分被置于至少一个第一接触垫104之上。例如，第一金属可以布置成与第二金属物理接触(例如在第二金属上)。备选地，可以根据需要在第一金属与第二金属之间形成其他层。
在这种情况下，至少第一金属和至少第二金属可以用于形成金属化层102m的金属化合金(例如CuSn合金)，例如至少在第一金属(例如第一金属层)与第二金属(例如第二金属层)之间的界面处和/或至少在粘附层102a与金属化层102m的界面处。例如，至少第一金属和至少第二金属可以至少部分混入彼此(例如通过混合)，例如通过扩散到彼此中(相互扩散)，以至少在界面处形成金属化合金。例如，至少第一金属和至少第二金属可以形成至少一个金属间化合物，例如CuxSny(例如Cu3Sn、Cu6Sn和/或Cu3Sn5)。在进一步处理期间，金属化层102m的金属化合金可以延伸基本上通过第二金属(例如第二金属层)，例如基本上通过金属化层102m，例如至少在竖直方向上。换言之，金属化层102m可以在粘附层102a与金属化层102m的界面处包括金属合金。
至少第一金属和至少第二金属可以至少部分彼此合金化以例如至少在第一金属与第二金属的界面处形成金属化合金(例如金属合金层)。例如，至少第一金属和至少第二金属可以彼此反应(化学反应)。为了形成金属化合金，可以将至少第一金属和至少第二金属加热，例如至大于大约150℃的温度，例如大于大约200℃，例如大于大约220℃，例如大于大约240℃，例如大于大约260℃，例如大于大约280℃，例如大于大约300℃，例如大于大约350℃，例如大于大约400℃，例如到在大约200℃到大约450℃的范围上的温度，例如到在大约230℃到大约350℃的范围上的温度。
金属化合金(例如金属合金层)可以至少部分形成金属化层102m。换言之，金属化层102m可以包括金属化合金(例如金属合金层)或者可以由其形成。金属化合金(例如金属合金层)可以包括至少两种金属，例如至少第一金属(例如Sn)和至少第二金属(例如Cu)。
根据各种实施例，形成金属化合金可以包括至少部分(例如部分或完全)消耗第一金属和/或至少部分(例如部分或完全)消耗第二金属。例如，可以基本上完全消耗第二金属并且可以部分消耗第一金属。在这种情况下，第一金属(例如包括第一金属的区域)可以部分保持例如竖直地相邻于(例如在其之上)金属化合金(例如金属合金层)。由于第一金属被部分消耗以形成金属化合金，所以金属化层102m可以包括第一金属，例如作为金属化合金的部分。可以消耗第二金属的至少50％，例如基本上其100％，例如5μm的第二金属层，例如10μm第二金属层。
金属化层102m中、例如金属化合金中第一金属的浓度可以小于或等于大约80at.％，例如小于或等于大约70at.％，例如小于或等于大约60at.％，例如小于或等于大约50at.％，例如小于或等于大约40at.％，例如小于或等于大约30at.％，例如小于或等于大约25at.％，例如小于或等于大约20at.％，例如小于或等于大约15at.％，例如小于或等于大约10at.％，例如在大约10％到大约65％的范围上。
金属化层102m中(例如至少金属化合金中)第一金属与第二金属之比(原子比)(例如第一金属的浓度与第二金属的浓度之比)可以在大约0.1到大约0.9的范围上，例如在大约0.15到大约0.6的范围上。
金属化层102m中(例如金属化合金中)第二金属的浓度可以大于或等于大约10at.％，例如大于或等于大约20at.％，例如大于或等于大约30at.％，例如大于或等于大约40at.％，例如大于或等于大约50at.％，例如大于或等于大约60at.％，例如大于或等于大约75at.％，例如大于或等于大约80at.％，例如大于或等于大约85at.％，例如大于或等于大约90at.％，例如在大约35％到大约90％的范围上。
金属化层102m(例如第二金属层)的厚度(在竖直方向上)小于或等于大约5μm，小于或等于大约4μm，例如小于或等于大约3μm，例如小于或等于大约2μm，例如小于或等于大约1μm，例如在大约0.5μm到大约4μm的范围上，例如在大约1.5μm到大约3μm的范围上，例如在大约1μm到大约2μm的范围上。更薄的金属化层102m可能增加丢失与粘附层102a的完全接触(也称为去湿)的风险。更厚的金属化层102m向半导体器件400a增加机械负载，例如由于热膨胀失配。例如，更厚的金属化层102m可能弯曲半导体器件400a。另外，更厚的金属化层102m可能增加生产成本。
可选地，至少一个背面金属化层116m可以形成在半导体器件400a的背面100r上(未示出，参见图1C或图5B)。
图4B用横截面视图或示意性侧视图示出了在根据各种实施例的方法中(在接触步骤中，例如在方法的第四和/或第五步骤中)的根据各种实施例的半导体器件400a。
作为说明，层堆叠102可以被配置成通过焊接被接触，例如使用焊接接头502，例如用于高电流操作，诸如操作FET的源极/漏极。根据各种实施例的方法(例如方法200)可以可选地包括通过焊接来电接触层堆叠102(以及至少一个第一接触垫104)，例如在接触步骤中。
如图4B所示，根据各种实施例的方法(例如方法200)可以可选地包括在层堆叠102上(例如在金属化层102m上，例如与金属化层102m直接物理接触)形成至少一个焊接接头502。至少一个焊接接头502可以包括焊接材料(包括例如第一金属(例如Sn))或金属化合金(包括第一金属和另一化学元素(例如半金属，诸如Sb))(例如SnSb合金)或者由其形成，以调节其熔化温度。焊接材料可以包括其他金属以调节其熔化温度，例如Al、Cu、Ag、Zn等。焊接接头502的熔化温度可以由焊接材料的熔化温度来限定，例如可以与其相同。焊接材料的熔化温度(也称为熔点)可以大于大约220℃，例如大于240℃，例如大于大约260℃，例如大于大约280℃，例如大于大约300℃，例如大于大约350℃，例如大于大约400℃，例如在大约200℃到大约450℃的范围上，例如在大约230℃到大约350℃的范围上。
根据各种实施例，为了形成金属化合金，可以将至少第一金属(例如焊接材料)和/或至少第二金属加热至大约焊接材料的熔化温度的温度。
根据各种实施例，焊接接头502(例如焊接材料)可以基本上没有铅(Pb)，例如是被称为无铅焊接接头502(例如无铅焊接材料)的形式。换言之，焊接接头502(例如焊接材料)中Pb的浓度可以小于或等于大约10％，例如小于或等于大约5％，例如小于或等于大约2％，例如小于或等于大约1％，例如小于或等于大约0.1％。
焊接接头中第一金属(例如Sn)的浓度大于或等于大约20at.％，例如大于或等于大约25at.％，例如大于或等于大约30at.％，例如大于或等于大约35at.％，例如大于或等于大约40at.％，例如大于或等于大约45at.％，例如大于或等于大约50at.％，例如在大约20at.％到大约100at.％的范围上，例如在大约25at.％到大约80at.％的范围上，例如在大约30at.％到大约60at.％的范围上。
根据各种实施例，形成至少一个焊接接头502可以包括在层堆叠102上(例如在金属化层102m上)布置焊接材料，例如是流体形式(换言之，是熔化形式，例如温度大于焊接材料的熔化温度)，或者是焊接板(paste)的形式(温度小于焊接材料的熔化温度)。
焊接板可以包括焊接材料(也称为焊料)和溶剂(例如熔体溶剂)，焊接材料是固体形式(换言之，温度小于焊接材料的熔化温度)，例如是颗粒形式(也称为粉末形式或粒子形式)。在布置焊接板之后，可以将焊接板加热至大于焊接材料的熔化温度的温度以熔化焊接材料。
在布置焊接材料之后，可以将焊接材料从大于熔化温度的温度冷却至小于熔化温度的温度以便固化焊接材料。可选地，在固化焊接材料之前，可以使接触结构(例如夹子或引线框)与流体形式的焊接材料接触(例如物理接触)以电接触层堆叠102，例如以分别在接触结构与层堆叠102之间以及在接触结构与至少一个第一接触垫104之间形成电连接。
分别在接触结构与层堆叠102之间以及在接触结构与至少一个第一接触垫104之间的电连接可以能够承载至少大约100A(峰值电流)的电流而没有恶化。层堆叠102可以减小热阻，例如用于冷却半导体器件400b。
焊接材料可以被置于金属化层102m上，其中金属化层102m(已经)包括金属化合金。备选地或另外地，焊接材料可以被置于金属化层102m上，其中金属化层102m(没有金属合金并且)包括第二金属，例如是第二金属层的形式。在这种情况下，焊接材料的第一金属可以与金属化层102m的第二金属混合以形成金属化层102m的金属合金(也称为金属化合金)，例如至少在金属化层102m与粘附层102a的界面处。
根据各种实施例，焊接材料可以形成焊接层(例如焊接接头)，其中焊接层(在竖直方向上)的厚度大于或等于大约5μm，大于或等于大约10μm，例如大于或等于大约15μm，例如大于或等于大约20μm，例如大于或等于大约30μm，例如在大约10μm到大约100μm的范围上，例如在大约30μm到大约50μm的范围上，例如大约40μm。
可选地，可以在半导体器件400b的背面100r上形成至少一个背面金属化层116m(未示出，参见图1C或图5B)。
图5A用横截面视图示出了根据各种实施例的半导体器件500a。
作为说明，至少一个第二接触垫114可以被配置成通过接合来被接触，例如使用接合导线，例如用于低电流操作，诸如操作FET的栅极。根据各种实施例的方法(例如方法200)可以可选地包括(例如在接触步骤中)通过接合来电接触至少一个第二接触垫114，例如使用接合导线514。接合导线514可以包括金属(例如Al、Co、Ag、Au等)或金属合金(包括至少上述金属)或者可以由其形成。
图5B用横截面视图示出了根据各种实施例的半导体器件。
如图5B中图示的，根据各种实施例的方法(例如方法200)可以可选地包括在半导体器件500a中或上形成集成电路结构510，例如在器件本体中或上，例如在衬底中或上。集成电路结构510可以包括一个或多个(例如多个)电路部件(例如一个或多个晶体管、电阻器和/或电容器)或者可以由其形成。例如，集成电路结构510可以包括功率晶体管或者可以由其形成。在这种情况下，半导体器件500a可以被配置为功率半导体器件。
根据各种实施例，半导体器件500a的集成电路结构510可以通过导线和/或金属线电连接510e至以下中的至少一项(例如一项、多项或全部)：至少一个第二接触垫114、至少一个第一接触垫104、背面金属化层116m。例如，至少一个第二接触垫114可以电接触510e集成电路结构510的栅极区域，例如晶体管的栅极。备选地或另外地，至少一个第一接触垫104可以电接触510e集成电路结构510的第一源极/漏极区域(换言之，可以被配置为源极区域和/或漏极区域的区域)，例如晶体管的第一源极/漏极。备选地或另外地，背面金属化层116m可以电接触510e集成电路结构510的第二源极/漏极区域(换言之，可以被配置为源极区域和/或漏极区域的区域)，例如晶体管的第二源极/漏极。
形成半导体器件500b的一个或多个电路部件(例如集成电路结构)可以包括形成各种类型的晶体管，其可以是场效应晶体管(FET)、结型场效应晶体管、金属氧化物半导体场效应晶体管(MOSFET)、双栅极MOSFET、快速反向或快速恢复外延二极管FET、质子异构绝缘栅FET、调制掺杂的FET、隧穿FET、绝缘栅双极型晶体管(IGBT)等。取决于制造电路部件的具体半导体技术，各种材料被处理以用于形成对应的层。例如，可以用互补金属氧化物半导体(CMOS)技术和/或双扩散金属氧化物半导体(DMOS)技术来处理电路部件(例如晶体管)。
形成晶体管可以包括由导电材料(例如多晶硅半导体)形成栅极区域，由导电材料(例如第一掺杂半导体)形成源极区域，由导电材料(例如第二掺杂半导体)形成漏极区域，并且由栅极区域与漏极区域和/或源极区域之间的电介质材料形成栅极电介质(也称为栅极电介质区域)。
类似地，可以形成其他类型的电路部件，诸如电容器、晶闸管、电阻器等。集成电路结构可以是具有小于大约几十或几百个电路部件的轻微复杂集成电路或者具有最高达几百万或几十亿个电路部件的高度复杂的集成电路。
图6A到图6D分别用横截面视图和示意性侧视图示出在根据各种实施例的方法中(例如在方法200中)的根据各种实施例的半导体器件。图6A到图6D中图示的处理步骤可以可选于先前描述的处理步骤，例如对于先前描述的处理步骤是备选或附加的。
如图6A中图示的，根据各种实施例的半导体器件600a可以包括至少一个第一接触垫104和至少一个第二接触垫114。
至少一个第二接触垫114可以类似于至少一个第一接触垫104来形成，例如由相同的材料形成，例如同时形成。例如，形成至少一个第二接触垫114和形成至少一个第一接触垫104可以包括形成导电层604导电层604可以使用掩膜来形成，使得导电层604包括至少两个(例如电)分离的分段，其中至少两个分段中的至少一个第一分段形成至少一个第一接触垫104，并且至少两个分段中的至少一个第二分段形成至少一个第二接触垫114。备选地或另外地，导电层604可以例如使用掩膜来构造，例如通过蚀刻来构造，以将导电层604分为至少两个分段。换言之，可以从导电层604去除材料以形成单独的接触垫，例如至少一个第二接触垫114和/或至少一个第一接触垫104。
例如，至少一个第二接触垫114和至少一个第一接触垫104可以在一个或相同的处理步骤中形成，例如由相同的导电层形成。备选地，至少一个第二接触垫114和至少一个第一接触垫104可以在不同的处理步骤中形成，例如由不同的导电层形成。
根据各种实施例，导电层604(例如至少一个第二接触垫114和/或至少一个第一接触垫104)的厚度可以小于或等于大约10μm，例如小于或等于大约5μm，例如小于或等于大约3μm，例如小于或等于大约2μm，例如在大约1μm到大约5μm的范围上(例如在焊接的情况下)，或者在大约5μm到大约10μm的范围上(例如在接合的情况下)。
根据各种实施例，导电层604可以包括导电材料或者可以由导电材料形成，导电材料可以包括金属，例如Al或Cu。可选地，导电材料可以包括半导体材料，例如Si(例如如果导电材料被置于包括半导体材料的器件本体106上)。这使得能够避免在器件本体106与导电层604之间形成空隙。
根据各种实施例，方法可以可选地包括在半导体器件600a的正面上(例如至少部分在器件本体106之上和/或至少部分在导电层604之上)形成电绝缘层606(也可以称为钝化层)。电绝缘层606可以包括电绝缘材料或者可以由电绝缘材料形成，例如电绝缘聚合物(例如聚酰亚胺或树脂)，例如电介质聚合物。形成电绝缘层606可以包括至少部分在器件本体106之上和/或至少部分在导电层604之上布置电绝缘材料(例如在形成至少一个第二接触垫114和/或至少一个第一接触垫104之后)。
电绝缘层606可以提供到用于封装半导体器件的模制材料的粘附。
例如可以使用掩膜来形成、例如沉积电绝缘层606，例如以形成至少一个第一开口606o和/或至少一个第二开口616o。电绝缘层606至少可以包括至少一个第一开口606o，至少一个第一开口606o至少部分暴露至少一个第一接触垫104，例如至少一个第一开口606o至少部分暴露至少一个第一接触垫104的表面(接触垫表面)。电绝缘层606还可以至少包括至少一个第二开口616o，至少一个第二开口616o至少部分暴露至少一个第二接触垫114，例如至少一个第二开口616o至少部分暴露至少一个第二接触垫114的表面(接触垫表面)。
备选地或者另外地，可以例如使用掩膜来构造电绝缘层606，例如通过蚀刻，以形成至少一个第一开口606o和/或至少一个第二开口616o。换言之，可以从电绝缘层606去除材料以形成至少一个第一开口606o和/或至少一个第二开口616o并且至少部分暴露至少一个第一接触垫104和/或至少部分暴露至少一个第二接触垫114。
可选地，方法可以包括清洁步骤。清洁步骤可以包括从至少一个第一接触垫104(例如从接触垫表面)去除材料，例如通过蚀刻或溅射(例如使用氩离子)。从至少一个第一接触垫104去除材料可以包括去除至少一个第一接触垫104的氧化层(例如导电材料的氧化物，例如氧化铝和/或氧化铜)。通过从至少一个第一接触垫104去除材料，可以暴露至少一个第一接触垫104的导电材料，例如可以形成导电表面，例如至少一个第一接触垫104的金属表面。
可选地，清洁步骤可以包括从至少一个第二接触垫114(例如从接触垫表面)去除材料，例如通过蚀刻或溅射(例如使用氩离子)。从至少一个第二接触垫114去除材料可以包括去除至少一个第二接触垫114的氧化层(例如导电材料的氧化物，例如氧化铝和/或氧化铜)。通过从至少一个第二接触垫114去除材料，可以暴露至少一个第二接触垫114的导电材料，例如可以形成导电表面，例如至少一个第二接触垫114的金属表面。
从至少一个第一接触垫104和/或从至少一个第二接触垫114去除材料可以增强将层、例如粘附层102a和/或阻挡层102b(如果存在)粘附到至少一个第一接触垫104和/或至少一个第二接触垫114。从至少一个第一接触垫104去除材料可以增强层、例如粘附层102a和/或阻挡层102b(如果存在)到至少一个第一接触垫104和/或至少一个第二接触垫114的电接触。
可选地，可以通过在半导体器件的正面上(例如至少部分在器件本体106之上和/或至少部分在导电层604之上)布置其他材料并且将其变换成电绝缘材料(例如通过化学反应，例如通过氧化，例如通过热氧化或湿法氧化)来形成电绝缘层606。
如图6B中图示的，根据各种实施例的半导体器件600b可以包括层堆叠102。
层堆叠102至少可以包括粘附层102a和金属化层102m以及可选的阻挡层102b或者至少可以由其形成。金属化层102m至少可以包括第二金属(例如是第二金属层的形式)或者至少可以由其形成。例如，金属化层102m(例如第二金属层(例如在本步骤中，例如在形成金属化合金之前))可以包括大于或等于大约50at.％的浓度的第二金属，例如大于或等于大约60at.％，例如大于或等于大约70at.％，例如大于或等于大约80at.％，例如大于或等于大约90at.％，例如大于或等于大约99at.％。例如，金属化层102m可以基本上由第二金属(除了杂质之外，例如其他化学元素)来形成。
层堆叠102可以至少部分形成在至少一个第一接触垫104之上并且至少部分形成在至少一个第二接触垫114之上。层堆叠102可以至少部分与至少一个第一接触垫104和/或至少一个第二接触垫114物理接触。层堆叠102可以至少部分与绝缘层606物理接触。绝缘层606可以至少部分形成在层堆叠102与器件本体106之间。
粘附层102a的厚度和/或阻挡层102b(如果存在)的厚度可以根据要求来调节，例如半导体器件的层系统。例如，粘附层102a和/或阻挡层102b(如果存在)可以具有如之前描述的厚度。
备选地或另外地，金属化层102m、例如第二金属层的厚度可以根据要求来调节，例如根据晶片/芯片限制，根据焊接系统(例如特定的焊接材料)，和/或根据层堆叠102的期望扩展电阻。
粘附层102a包括选自材料组的至少一种材料(一种或多种材料，例如所有材料)，组包括|：第三金属、至少包括第三金属的金属合金(不同于金属化合金)(例如基于第三金属的合金(基于第三金属的金属合金，例如具有作为主要组成的第三金属))，例如基于Ti的合金。粘附层102a中(例如基于第三金属的合金中)第三金属(例如Ti)的浓度可以大于或等于大约50at.％(换言之，粘附层102a、例如相应地基于第三金属的合金可以基于第三金属)，例如大于或等于大约60at.％，例如大于或等于大约70at.％，例如大于或等于大约80at.％，例如大于或等于大约90at.％，例如粘附层102a、例如基于第三金属的合金可以基本上由第三金属形成，例如粘附层102a中第三金属的含量可以大于或等于大约95at.％，例如大于或等于大约99at.％。
备选地或另外地，阻挡层102b包括选自材料组的至少一种材料(一种或多种材料，例如所有材料)，组包括|：第四金属(例如W)、第三金属、至少包括第三金属和第四金属的金属合金。金属合金可以是基于第四金属的合金(不同于粘附层102a的金属合金和/或不同于金属化合金)，例如包括Ti的基于W的合金。阻挡层102b中(例如基于第四金属的合金(基于第四金属的金属合金，例如具有第四金属作为主要组成)中)第三金属(例如Ti)的浓度可以小于或等于大约30at.％，例如小于或等于大约25at.％，例如小于或等于大约20at.％，例如小于或等于大约15at.％，例如小于或等于大约10at.％，例如在大约10at.％到大约30at.％的范围上。粘附层102a可以基本上没有第四金属。
根据各种实施例，阻挡层102b中(例如基于第四金属的合金中)第四金属(例如W)的浓度可以大于或等于大约70at.％(换言之，阻挡层102b、例如基于第四金属的合金分别可以基于第四金属)，例如大于或等于大约75at.％，例如大于或等于大约80at.％，例如大于或等于大约85at.％，例如大于或等于大约90at.％。
根据各种实施例，阻挡层102b中基于第四金属的合金(例如基于W的TiW合金)的浓度可以大于或等于大约50at.％，例如大于或等于大约60at.％，例如大于或等于大约70at.％，例如大于或等于大约80at.％，例如大于或等于大约90at.％，例如阻挡层102b可以基本上由基于第四金属的合金形成，例如阻挡层102b中基于第四金属的合金的浓度可以大于或等于大约95at.％，例如大于或等于大约99at.％。
根据各种实施例，粘附层102a被配置成在金属化层102m的金属化合金与至少一个第一接触垫104之间、例如在金属化层102m的金属化合金与阻挡层102b之间提供大于或等于大约0.1kg/m2的粘附力，例如大于或等于大约0.5kg/m2，例如大于或等于大约1kg/m2，例如在大约0.5kg/m2到大约5kg/m2的范围上。
根据各种实施例，阻挡层102b可以基本上包括TiW合金或者可以基本上由TiW合金形成。备选地或者另外地，粘附层102a可以基本上包括Ti或者可以基本上由Ti形成。备选地或另外地，金属化层102m可以基本上包括Cu或者可以基本上由Cu形成。可选地，阻挡层102b可以包括其他金属，例如Ni或V。
如图6B中图示的，根据各种实施例的半导体器件600b可以包括至少部分暴露的至少一个第二接触垫114，例如至少部分没有以下中的至少一项：阻挡层102b、金属化层102m、粘附层102a、电绝缘层606。
形成层堆叠102可以包括如下面描述的构造步骤。
在构造步骤的第一部分，可以构造金属化层102m。金属化层102m可以类似于、例如一致于图6B中描述的金属化层102m来形成。例如，金属化层102m可以包括Cu层或者可以由Cu层形成。金属化层102m可以通过蚀刻或溅射来构造。金属化层102m可以被构造、例如蚀刻为使得至少粘附层102a和/或至少阻挡层102b可以用作蚀刻阻止物。换言之，至少粘附层102a和/或至少阻挡层102b可以关于构造金属化层102m是惰性的(例如化学稳定)。作为说明，导电层(例如至少一个第一接触垫104和/或至少一个第二接触垫114)和/或绝缘层606可以基本上在构造金属化层102m期间不受影响(保持住)，这是由于例如粘附层102a的保护和/或阻挡层102b的保护。例如，如果存在阻挡层102b，则蚀刻金属化层102m(例如Cu层的形式)可以不影响粘附层102a(例如Ti层的形式)和/或阻挡层102b(例如TiW合金层的形式)。
构造金属化层102m可以包括至少部分暴露粘附层102a和/或阻挡层102b，例如至少在至少一个第二接触垫114之上。
在构造步骤的第二部分，可以例如通过蚀刻来构造粘附层102a，例如使用第一蚀刻剂(也称为第一刻蚀剂)，例如酸。根据各种实施例，第一蚀刻剂可以包括氢氟酸(HF)或者可以由其形成。如果阻挡层102b存在，例如至少在至少一个第二接触垫114之上，则构造粘附层102a可以包括至少部分暴露阻挡层102b。如果不存在阻挡层102b，则构造粘附层102a可以包括至少暴露至少一个第二接触垫114。
粘附层102a可以被构造、例如蚀刻为使得至少阻挡层102b(如果存在)可以用作蚀刻停止物(用于第一蚀刻剂)。换言之，至少阻挡层102b可以关于构造粘附层102a是惰性的(例如化学稳定)，例如对于第一蚀刻剂是惰性的(例如化学稳定)。作为说明，导电层(例如至少一个第一接触垫104和/或至少一个第二接触垫114)和/或绝缘层606可以在构造粘附层102a期间不受影响(保持住)，例如不受第一蚀刻剂的影响，这是由于例如阻挡层102b的保护。例如，蚀刻粘附层102a(例如Ti层的形式)可以基本上不影响阻挡层102b(例如TiW合金层的形式)。换言之，第一蚀刻剂可以被配置成在阻挡层102b处停止蚀刻。
如果不存在阻挡层102b，则构造粘附层102a可以包括至少部分暴露绝缘层606和/或至少部分暴露至少一个第二接触垫114。
在构造步骤的可选的第三部分，如果存在阻挡层102b，则可以构造阻挡层102b，例如通过蚀刻，例如使用第二蚀刻剂(也称为第二刻蚀剂)，例如酸。根据各种实施例，第二蚀刻剂可以包括H2O2或者可以由其形成。构造阻挡层102b可以包括至少部分暴露绝缘层606和/或至少部分暴露至少一个第二接触垫114。
根据各种实施例，当阻挡层102b包括TiW合金或者由其形成时，并且例如在粘附层102a包括Ti或者由Ti形成时，可以选择包括H2O2(例如是软H2O2刻蚀剂的形式)或者由其形成的第二蚀刻剂。作为说明，这可以提供稳定的粘附层102a，因为Ti基本上不(换言之几乎不)受H2O2(例如是软H2O2刻蚀剂的形式)影响。
阻挡层102b可以被构造、例如蚀刻成使得至少绝缘层606和/或至少至少一个第二接触垫114可以用作蚀刻停止物(针对第二蚀刻剂)。换言之，至少绝缘层606、器件本体106和/或至少至少一个第二接触垫115可以关于构造阻挡层102b是惰性的(例如化学稳定)，例如对于第二蚀刻剂是稳定的(例如化学稳定)。作为说明，导电层(例如至少一个第一接触垫104和/或至少一个第二接触垫114)、器件本体106和/或绝缘层606可以在构造阻挡层102b期间不受影响(保持住)，例如不受第二蚀刻剂的影响，这是由于例如其关于第二蚀刻剂的稳定性。例如，蚀刻阻挡层102b(例如是TiW合金层的形式)可以不影响导电层604(例如至少由Al形成，例如是Al层的形式)、器件本体106(例如由Si形成，例如是Si衬底的部分)和/或绝缘层606(由酰亚胺形成，例如是酰亚胺层的形式)。换言之，第二蚀刻剂可以被配置成在导电层604(例如至少一个第二接触垫114)、器件本体106和/或绝缘层606处停止蚀刻。可选地，可以根据需要使用氧化物材料(例如是氧化物层的形式，例如金属氧化物层)来保护半导体器件600c的期望区域。
在构造步骤中，也可以从绝缘层606去除剩余杂质(例如来自清洁步骤的氧化铝)。这可以在操作半导体器件期间提供减小泄漏电流。
如图6B中图示的，根据各种实施例的半导体器件600b可以包括至少部分在至少一个第二接触垫114之上的反应层114p。
方法可以可选地包括钝化步骤。钝化步骤可以包括在半导体器件的至少一个第二接触垫114上形成反应层114p，例如使用反应剂。反应剂可以是气态的。备选地或者另外地，反应剂至少可以包括氧气。反应剂(例如氧气)可以被激活用于形成反应层114p，例如反应剂可以包括氧等离子体。
反应层114p可以部分由至少一个第二接触垫114形成，例如部分消耗至少一个第二接触垫114的材料(例如通过至少部分氧化至少一个第二接触垫114的材料)，例如消耗至少一个第二接触垫114的接触垫表面(并且被变换成金属化合金)。
根据各种实施例，反应层114p可以提供形成暴露的至少一个第二接触垫114(例如至少一个第二Al接触垫114)的良好限定的表面质量(例如氧化物质量)，例如以便提供稳定的表面质量以用于导线接合和/或用于保护免于在进一步的处理步骤期间(例如在从晶片上切割器件本体106期间，例如在去离子(DI)水中，和/或在结合化学试剂(例如流体溶剂)的回流工艺期间)被腐蚀。
根据各种实施例，反应层114p可以提供形成电绝缘层606的良好限定的表面(例如酰亚胺表面)用于增加到模制化合物的粘附(例如在将半导体器件包装成例如支撑材料时)。
钝化步骤可以提供干燥电绝缘层606，例如如果电绝缘层606由流体形成。钝化步骤可以提供泄漏电流的最小化。
图7A用横截面视图或示意性侧视图示出了在根据各种实施例的方法中的根据各种实施例的半导体器件700a；图7B分别用详细的横截面视图700b或示意性侧视图700b示出了半导体器件700a或如本文中描述的另一半导体器件。
半导体器件700a可以类似于或等于半导体器件600d，其中在另外的步骤(也称为接触步骤)中，可以使至少一个第一接触垫104和/或至少一个第二接触垫114电接触。
半导体器件700a可以包括器件本体106，例如作为半导体衬底、至少一个第一接触垫104、至少一个第二接触垫114、绝缘层606、层堆叠102、至少一个焊接接头502、至少一个接合导线514和接触结构702的部分(例如芯片，也称为引线框)。接触结构702至少可以包括用于使半导体器件700a与外围设备接触的接触端子(未示出)。
至少一个焊接接头502可以将至少一个第一接触垫104电连接至接触结构702的至少一个第一区域。至少一个第一区域可以电接触接触结构702的至少一个第一接触端子。例如，半导体器件700a可以包括多于一个第一接触垫104，其中接触结构702可以包括多于一个接触端子，其中多于一个第一接触垫104中的每个接触垫可以对应于多于一个第一接触端子中的一个接触端子。例如，多于一个第一接触垫104中的每个接触垫可以被电连接至多于一个第一接触端子中的一个接触端子，例如通过至少一个焊接接头502中的对应焊接接头。
根据各种实施例，至少一个接合导线514可以将至少一个第二接触垫114电连接至接触结构702的至少一个第二区域。至少一个第二区域可以电接触接触结构702的至少一个第二接触端子。例如，半导体器件700a可以包括多于一个第二接触垫114，其中接触结构702可以包括多于一个接触端子，其中多于一个第二接触垫114中的每个接触垫可以对应于多于一个第二接触端子中的一个接触端子。例如，多于一个第二接触垫114中的每个接触垫可以被电连接至多于一个第二接触端子中的一个接触端子，例如通过至少一个接合导线514中的对应接合导线。
如图7B中图示的，半导体器件可以包括被置于金属化层102m上的第一金属502m。第一金属502m可以是焊接材料的部分，例如是焊接接头的部分。另外，金属化层102m可以包括第二金属702m，例如是第二金属层的形式。另外，金属化层102m可以包括金属合金712m(也称为金属化合金712m)，其中合金可以包括第一金属502m和第二金属702m。金属化合金712m可以形成为金属化合金层。金属化合金层可以在第一金属502m与第二金属702m之间延伸，例如与这二者物理接触。
金属化合金712m可以至少由第一金属502m和第二金属702m形成。因此，至少第一金属502m和第二金属702m的原子可以移动(例如扩散)到彼此中，例如到金属化合金712m中。第一金属502m和第二金属702m可以被消耗以形成金属化合金712m。作为说明，第一金属502m和第二金属702m可以被变换成金属化合金712m。例如，可以通过增加第一金属502m和第二金属702m的温度(例如通过将其加热到大于焊接材料的熔化温度的温度)来进行和/或加速形成金属化合金712m。因此，第一金属502m和第二金属702m可以被加热以形成金属化合金712m，例如通过至少熔化第一金属502m，例如通过熔化至少焊接材料。例如，可以通过基本上(竖直地)通过金属化层102m焊接来形成金属化合金712m。换言之，金属化合金712m可以基本上(竖直地)延伸通过金属化层102m。根据各种实施例，粘附层102a可以用作焊接停止物。换言之，第一金属可以从焊接材料扩散基本上通过金属化层102m到粘附层102a。
越多的第一金属502m和/或第二金属702m被提供用于形成金属化合金712m，若可以形成越多的金属化合金，则例如金属化合金层可以越厚，例如金属化层102m可以越厚。例如，随着时间的推移，例如在接触至少一个第一接触垫104期间(例如在接触步骤期间)，可以增加金属化合金层的厚度。例如，可以增加金属化合金层的厚度直到第一金属502m基本上被消耗和/或直到第二金属702m基本上被消耗。
根据各种实施例，基本上消耗至少第二金属702m。备选地或者另外地，基本上消耗至少第一金属502m。例如，可以由焊接材料供应第一金属502m直到第一金属702m基本上完全被变换成金属化合金712m。
图8用横截面视图和示意性侧视图示出了在根据各种实施例的方法中的根据各种实施例的半导体器件800。
根据各种实施例，金属化合金712m可以基本上在焊接接头502与粘附层102a之间延伸。在这种情况下，第一金属702m基本上完全变换成金属化合金712m。换言之，金属化层102m基本上由金属化合金712m形成。
例如，金属化层102m与粘附层102a之间的基本上整个界面是金属化合金粘附层界面。换言之，粘附层102a基本上在金属化合金712m与至少一个第一接触垫104之间或者在金属化合金712m与阻挡层102b之间(如果阻挡层102b存在)延伸。
这使得能够增强金属化层102m与阻挡层102b之间的粘附性，例如如果金属化层102m包括高浓度的金属合金712(金属化合金712m)，例如在接触步骤之后，例如浓度大于或等于大约50at.％的金属化合金712m，例如大于或等于大约60at.％，例如大于或等于大约70at.％，例如大于或等于大约80at.％，例如大于或等于大约90at.％，例如金属化合金102m可以基本上由金属化合金712m形成，例如金属化层102m中金属化合金712m的浓度可以大于或等于大约95at.％，例如大于或等于大约99at.％。
另外，下面描述各种实施例：
1.一种半导体器件，包括：
在所述半导体器件的正面上的至少一个第一接触垫；
在所述半导体器件的所述正面上的至少一个第二接触垫；
被至少部分置于所述至少一个第一接触垫之上的层堆叠，其中所述至少一个第二接触垫至少部分没有所述层堆叠；
其中所述层堆叠至少包括粘附层和金属化层；以及
其中所述金属化层包括金属合金并且其中所述粘附层被置于所述金属化层和所述至少一个第一接触垫之间用于将所述金属化层的所述金属合金粘附至所述至少一个第一接触垫。
2.根据条款1所述的半导体器件，
其中所述层堆叠还包括被置于所述粘附层与所述至少一个第一接触垫之间的阻挡层。
3.一种半导体器件，可以包括：
在所述半导体器件的正面上的至少一个第一接触垫；
在所述半导体器件的所述正面上的至少一个第二接触垫；
被至少部分置于所述至少一个第一接触垫之上的层堆叠，其中所述至少一个第二接触垫至少部分没有所述层堆叠；
其中所述层堆叠至少包括粘附层和金属化层；以及
其中所述金属化层包括金属合金并且其中所述粘附层被置于所述金属化层和所述阻挡层之间以用于将所述金属化层的所述金属合金粘附至所述阻挡层。
4.根据条款1到3中的一项所述的半导体器件，
其中所述金属化层的所述金属合金至少部分物理接触所述粘附层和/或至少部分被置于所述粘附层和所述金属化层的界面处。
5.根据条款1到4中的一项所述的半导体器件，还可以包括：
被电连接至所述至少一个第一接触垫和/或所述至少一个第二接触垫的至少一个电路部件(例如包括一个源极/漏极区域)。
6.根据条款1到5中的一项所述的半导体器件，还可以包括：
在与所述半导体器件的所述正面相对的所述半导体器件的背面上的至少一个背面金属化层(例如可以被连接至所述至少一个电路部件的所述背面金属化)。
7.根据条款1到6中的一项所述的半导体器件，还可以包括：
接合导线，其中所述至少一个第二接触垫通过所述接合导线被电接触。
8.根据条款1到6中的一项所述的半导体器件，还可以包括：
至少部分被置于所述金属化层之上的焊接材料和/或包括所述焊接材料的焊接接头，其中所述焊接接头至少部分被置于所述金属化层之上。
9.根据条款8所述的半导体器件，
其中所述焊接材料基本上没有Pb。
10.根据条款8或9所述的半导体器件，
其中所述焊接材料包括大于大约220℃的熔化温度。
11.根据条款8到10中的一项所述的半导体器件，
其中所述焊接材料和所述金属化层的所述金属合金至少包括第一金属。
12.根据条款11所述的半导体器件，
其中所述焊接接头中所述第一金属的浓度大于或等于大约20at.％。
13.根据条款11或12所述的半导体器件，
其中所述金属化层中所述第一金属的浓度小于或等于大约80at.％。
14.根据条款11到13中的一项所述的半导体器件，
其中所述第一金属是Sn。
15.根据条款11到14中的一项所述的半导体器件，
其中所述金属化层的所述金属合金至少包括不同于所述第一金属的第二金属。
16.根据条款15所述的半导体器件，
其中所述第二金属是Cu。
17.根据条款1到16中的一项所述的半导体器件，
其中所述金属化层的厚度小于或等于大约5μm。
18.根据条款2到17中的一项所述的半导体器件，
其中所述阻挡层的厚度小于或等于大约0.5μm。
19.根据条款1到18中的一项所述的半导体器件，
其中所述粘附层的厚度小于或等于大约0.5μm。
20.根据条款18或19所述的半导体器件，
其中所述阻挡层和/或所述粘附层的厚度小于或等于大约300nm。
21.根据条款18、19或20所述的半导体器件，
其中所述阻挡层和/或所述粘附层的厚度小于或等于大约200nm。
22.根据条款1到21中的一项所述的半导体器件，
其中所述半导体器件被配置为功率半导体器件。
23.根据条款1到22中的一项所述的半导体器件，
其中所述粘附层包括选自材料组的至少一种材料，所述组包括：第三金属、包括所述第三金属的基于第三金属的合金；和/或
其中所述阻挡层包括选自材料组的至少一种材料，所述组包括：第四金属、所述第三金属、包括所述第三金属的基于第四金属的合金。
24.根据条款23所述的半导体器件，
其中所述阻挡层的所述金属合金和/或所述粘附层的所述金属合金不同于所述金属化层的所述金属合金。
25.根据条款1到24中的一项所述的半导体器件，
其中所述阻挡层中第三金属的浓度小于或等于大约30at.％。
26.根据条款1到25中的一项所述的半导体器件，
其中所述阻挡层中第三金属的浓度在大约10at.％到大约30at.％的范围上。
27.根据条款23到26中的一项所述的半导体器件，
其中所述第三金属是Ti和/或其中所述第四金属是W。
28.根据条款23或24所述的半导体器件，
其中所述粘附层中所述第三金属的浓度大于所述阻挡层中所述第三金属的浓度。
29.根据条款1到28中的一项所述的半导体器件，
其中所述粘附层至少包括Ti和/或其中所述阻挡层至少包括Ti和W(例如其中Ti和W可以形成所述阻挡层的所述基于第四金属的合金)。
30.根据条款1到29中的一项所述的半导体器件，
其中所述粘附层中所述第三金属的浓度大于大约50at.％。
31.根据条款30所述的半导体器件，
其中所述粘附层中所述第三金属的浓度大于或等于大约60at.％。
32.根据条款31所述的半导体器件，
其中所述粘附层中所述第三金属的浓度大于或等于大约80at.％。
33.根据条款1到32中的一项所述的半导体器件，
其中所述粘附层被配置成在所述金属化层的所述金属合金与所述至少一个第一接触垫和/或所述阻挡层之间提供大于或等于大约0.1kg/m2的粘附力。
34.一种用于制造半导体器件的方法，所述方法可以包括：
在所述半导体器件的正面上形成至少一个第一接触垫并且在所述半导体器件的所述正面上形成至少一个第二接触垫；
在所述至少一个第一接触垫的至少部分之上形成层堆叠，使得所述至少一个第二接触垫没有所述层堆叠；
其中所述层堆叠至少包括粘附层和金属化层；以及
其中所述金属化层包括金属合金并且其中所述粘附层被置于所述金属化层与所述至少一个第一接触垫之间以用于将所述金属化层的所述金属合金粘附至所述至少一个第一接触垫。
35.根据条款34所述的方法，
其中所述层堆叠还包括被置于所述粘附层与所述至少一个第一接触垫之间的阻挡层。
36.一种用于制造半导体器件的方法，所述方法可以包括：
在所述半导体器件的正面上形成至少一个第一接触垫并且在所述半导体器件的所述正面上形成至少一个第二接触垫；
在所述至少一个第一接触垫的至少部分之上形成层堆叠，使得所述至少一个第二接触垫没有所述层堆叠；
其中所述层堆叠至少包括阻挡层、粘附层和金属化层；以及
其中所述金属化层包括金属合金并且其中所述粘附层被置于所述金属化层与所述阻挡层之间以用于将所述金属化层的所述金属合金粘附至所述阻挡层。
37.根据条款34到36中的一项所述的方法，
其中形成层堆叠包括至少部分在所述至少一个第一接触垫之上形成所述粘附层和所述金属化层。
38.根据条款34到37中的一项所述的方法，
其中形成所述层堆叠包括构造所述金属化层以至少部分暴露所述粘附层。
39.根据条款34到38中的一项所述的方法，其中形成所述层堆叠包括：
构造所述层堆叠以至少部分暴露所述至少一个第二接触垫。
40.根据条款34到39中的一项所述的方法，
其中形成所述层堆叠包括：
使用第一蚀刻剂构造所述粘附层；和/或使用不同于所述第一蚀刻剂的第二蚀刻剂构造所述阻挡层。
41.根据条款40所述的方法，
其中所述阻挡层和/或所述金属化层对于所述第一蚀刻剂是惰性的。
42.根据条款40或41所述的方法，
其中至少一个第二接触垫和/或所述金属化层对所述第二蚀刻剂是惰性的。
43.根据条款39到42中的一项所述的方法，
其中所述第一蚀刻剂至少包括HF；和/或
其中所述第二蚀刻剂至少包括H2O2.。
44.根据条款34到43中的一项所述的方法，还可以包括：
在所述金属化层上形成焊接材料。
45.根据条款34到44中的一项所述的方法，
其中形成所述层堆叠包括向所述金属化层中扩散第一金属以形成所述金属化层的所述金属合金(例如在构造所述层堆叠之后)。
46.根据条款44或45所述的方法，
其中形成所述层堆叠包括在所述粘附层上布置第二金属，其中所述第二金属至少部分用于形成所述金属化层的所述金属合金。
47.根据条款36到46中的一项所述的方法，其中在所述半导体器件的正面上形成至少一个第一接触垫并且在所述半导体器件的所述正面上形成至少一个第二接触垫包括：在所述半导体器件的半导体载体之上布置导电层；
构造所述导电层以形成所述至少一个第一接触垫和/或以形成所述至少一个第二接触垫；
至少部分在所述半导体器件的所述正面上和/或至少部分在所述导电层之上形成电绝缘层；其中所述电绝缘层包括暴露所述至少一个第一接触垫和/或所述至少一个第二接触垫的至少一个接触垫表面的至少一个开口。
48.根据条款47所述的方法，
其中在所述半导体器件的正面上形成至少一个第一接触垫并且在所述半导体器件的所述正面上形成至少一个第二接触垫包括：去除材料以暴露所述至少一个第一接触垫和/或所述至少一个第二接触垫的导电材料。
49.根据条款47或48所述的方法，
其中形成所述层堆叠包括构造所述阻挡层以至少部分暴露所述电绝缘层。
50.根据条款36到49中的一项所述的方法，还可以包括：
使用反应剂在所述半导体器件的所述至少一个第二接触垫上形成反应层。
51.根据条款50所述的方法，
其中所述反应剂至少包括氧气和/或所述反应剂是气态的。
52.根据条款50或51所述的方法，
其中使用所述反应剂在所述半导体器件的所述至少一个第二接触垫上形成反应层包括将所述半导体器件的至少所述第一面暴露于反应剂。
53.根据条款34到52中的一项所述的方法，还可以包括：
使用接合来电连接所述半导体器件的所述至少一个第二接触垫。
54.根据条款34到53中的一项所述的方法，还可以包括：
使用焊接来电连接所述半导体器件的所述至少一个第一接触垫。
55.根据条款39到54中的一项所述的方法，
其中所述阻挡层和/或所述金属化层用作用于所述第一蚀刻剂的蚀刻停止物。
56.根据条款39到55中的一项所述的方法，
其中所述至少一个第二接触垫和/或所述金属化层被用作针对所述第二蚀刻剂的蚀刻停止物。
57.根据条款39所述的方法，
其中构造所述粘附层包括至少部分暴露所述至少一个第一接触垫，至少部分暴露所述至少一个第二接触垫和/或至少部分暴露所述阻挡层；和/或
其中构造所述阻挡层包括至少部分暴露所述至少一个第二接触垫。
58.根据条款44所述的方法，还可以包括：
形成所述焊接材料包括使用所述焊接材料形成至少一个焊接接头。
59.根据条款44和45所述的方法，
其中所述焊接材料包括所述第一金属。
60.根据条款34到59中的一项所述的方法，
其中所述粘附层用作焊接停止物。
虽然已经参考具体实施例特别地示出和描述了本发明，然而本领域技术人员应当理解，可以在偏离如所附权利要求限定的本发明的精神和范围的情况下对其做出形式和细节方面的各种变化。本发明的范围因此由所附权利要求来表示，并且在权利要求的等同方案的含义和范围内的所有变化因此意图被包括在内。

Claims (25)

1.一种半导体器件，包括：
在所述半导体器件的正面上的至少一个第一接触垫；
在所述半导体器件的所述正面上的至少一个第二接触垫；
至少部分被置于所述至少一个第一接触垫之上的层堆叠，其中所述至少一个第二接触垫至少部分没有所述层堆叠；
其中所述层堆叠至少包括粘附层和金属化层；以及
其中所述金属化层包括金属合金并且其中所述粘附层被置于所述金属化层和所述至少一个第一接触垫之间以用于将所述金属化层的所述金属合金粘附至所述至少一个第一接触垫。
2.根据权利要求1所述的半导体器件，
其中所述层堆叠还包括被置于所述粘附层与所述至少一个第一接触垫之间的阻挡层。
3.根据权利要求1所述的半导体器件，还包括：
被电连接至所述至少一个第一接触垫和/或所述至少一个第二接触垫的至少一个电路部件。
4.根据权利要求1所述的半导体器件，还包括：
在与所述半导体的所述正面相对的所述半导体器件的背面上的至少一个背面金属化层。
5.根据权利要求1所述的半导体器件，还包括：
接合导线，其中所述至少一个第二接触垫被所述接合导线电接触。
6.根据权利要求1所述的半导体器件，还包括：
至少部分被置于所述金属化层之上的焊接材料。
7.根据权利要求6所述的半导体器件，还包括：
其中所述焊接材料基本上没有Pb。
8.根据权利要求6所述的半导体器件，
其中所述焊接材料和所述金属化层的所述金属合金至少包括第一金属。
9.根据权利要求8所述的半导体器件，
其中所述金属化层中所述第一金属的浓度小于或等于大约80at.％。
10.根据权利要求8所述的半导体器件，
其中所述第一金属是Sn。
11.根据权利要求8所述的半导体器件，
其中所述金属化层的所述金属合金至少包括不同于所述第一金属的第二金属。
12.根据权利要求11所述的半导体器件，
其中所述第二金属是Cu。
13.根据权利要求1所述的半导体器件，
其中所述粘附层包括选自材料组的至少一种材料，所述组包括第三金属、基于第三金属的合金。
14.根据权利要求1所述的半导体器件，
其中所述粘附层中所述第三金属的浓度大于大约50at.％。
15.根据权利要求13所述的半导体器件，
其中所述第三金属是Ti。
16.一种用于制造半导体器件的方法，所述方法包括：
在所述半导体器件的正面上形成至少一个第一接触垫并且在所述半导体器件的所述正面上形成至少一个第二接触垫；
至少部分地在所述至少一个第一接触垫之上形成层堆叠，使得所述至少一个第二接触垫没有所述层堆叠；
其中所述层堆叠至少包括阻挡层、粘附层和金属化层；以及
其中所述金属化层包括金属合金并且其中所述粘附层被置于所述金属化层与所述至少一个第一接触垫之间以用于将所述金属化层的所述金属合金粘附至所述至少一个第一接触垫。
17.根据权利要求16所述的方法，
使用第一蚀刻剂构造所述粘附层。
18.根据权利要求16所述的方法，其中形成所述层堆叠包括：
其中所述第一蚀刻剂至少包括HF。
19.根据权利要求16所述的方法，
其中所述层堆叠还包括被置于所述粘附层与所述至少一个第一接触垫之间的阻挡层。
20.根据权利要求19所述的方法，
其中所述阻挡层被用作针对所述第一蚀刻剂的蚀刻停止物。
21.根据权利要求20所述的方法，还包括：
使用不同于所述第一蚀刻剂的第二蚀刻剂构造所述阻挡层。
22.根据权利要求21所述的方法，
其中所述至少一个第二接触垫被用作针对所述第二蚀刻剂的蚀刻停止物。
23.根据权利要求21所述的方法，
其中所述第二蚀刻剂包括H2O2。
24.根据权利要求16所述的方法，还包括：
在所述金属化层上形成焊接材料。
25.根据权利要求16所述的方法，还包括：
其中形成所述层堆叠包括向所述金属化层中扩散第一金属以形成所述金属化层的所述金属合金。
CN201610603191.XA 2015-07-27 2016-07-27 半导体器件和用于制造半导体器件的方法 Pending CN106409798A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/809,296 2015-07-27
US14/809,296 US9786620B2 (en) 2015-07-27 2015-07-27 Semiconductor device and a method for manufacturing a semiconductor device

Publications (1)

Publication Number Publication Date
CN106409798A true CN106409798A (zh) 2017-02-15

Family

ID=57795648

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610603191.XA Pending CN106409798A (zh) 2015-07-27 2016-07-27 半导体器件和用于制造半导体器件的方法

Country Status (3)

Country Link
US (1) US9786620B2 (zh)
CN (1) CN106409798A (zh)
DE (1) DE102016113868A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11145598B2 (en) * 2017-12-28 2021-10-12 Texas Instruments Incorporated Lattice bump interconnect
DE102018124497B4 (de) 2018-10-04 2022-06-30 Infineon Technologies Ag Halbleitervorrichtung und Verfahren zum Bilden einer Halbleitervorrichtung
US20200248329A1 (en) * 2019-02-05 2020-08-06 Texas Instruments Incorporated NEUTRAL pH COPPER PLATING SOLUTION FOR UNDERCUT REDUCTION
EP4033518A1 (en) * 2021-01-25 2022-07-27 Infineon Technologies Austria AG Method for fabricating a semiconductor device using wet etching and dry etching and semiconductor device
EP4053886A1 (en) * 2021-03-01 2022-09-07 Infineon Technologies AG Method for fabricating a substrate with a solder stop structure, substrate with a solder stop structure and electronic device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1784775A (zh) * 2003-02-18 2006-06-07 联合电子公司 在集成电路基板上选择性地形成凸起的方法及相关的结构
US20080080112A1 (en) * 2006-09-29 2008-04-03 Megica Corporation Integrated circuit chips with fine-line metal and over-passivation metal
US20090117702A1 (en) * 2007-11-07 2009-05-07 Stats Chippac, Ltd. Method of Forming an Inductor on a Semiconductor Wafer
CN101710577A (zh) * 2009-11-19 2010-05-19 复旦大学 一种抑制铜互连结构中铜氧化的方法
CN102037370A (zh) * 2008-05-22 2011-04-27 意法半导体（格勒诺布尔）公司 制造和测试集成电路的方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140264865A1 (en) 2013-03-14 2014-09-18 Infineon Technologies Ag Semiconductor device and manufacturing method thereof
US10236265B2 (en) 2014-07-28 2019-03-19 Infineon Technologies Ag Semiconductor chip and method for forming a chip pad

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1784775A (zh) * 2003-02-18 2006-06-07 联合电子公司 在集成电路基板上选择性地形成凸起的方法及相关的结构
US20080080112A1 (en) * 2006-09-29 2008-04-03 Megica Corporation Integrated circuit chips with fine-line metal and over-passivation metal
US20090117702A1 (en) * 2007-11-07 2009-05-07 Stats Chippac, Ltd. Method of Forming an Inductor on a Semiconductor Wafer
CN102037370A (zh) * 2008-05-22 2011-04-27 意法半导体（格勒诺布尔）公司 制造和测试集成电路的方法
CN101710577A (zh) * 2009-11-19 2010-05-19 复旦大学 一种抑制铜互连结构中铜氧化的方法

Also Published As

Publication number Publication date
DE102016113868A1 (de) 2017-02-02
US9786620B2 (en) 2017-10-10
US20170033067A1 (en) 2017-02-02

Similar Documents

Publication Publication Date Title
CN106409798A (zh) 半导体器件和用于制造半导体器件的方法
US9397022B2 (en) Semiconductor device having a locally reinforced metallization structure
CN105655313B (zh) 半导体器件、功率半导体器件及加工半导体器件的方法
CN103545249B (zh) 形成后钝化互连件的方法
CN103515260B (zh) 封装内封装及其形成方法
US9355958B2 (en) Semiconductor device having a corrosion-resistant metallization and method for manufacturing thereof
US9929111B2 (en) Method of manufacturing a layer structure having partially sealed pores
CN102088004A (zh) 集成电路元件与倒装芯片封装
CN104517915B (zh) 布局及其制造方法
DE102008008920A1 (de) Verpacken integrierter Schaltkreise
US12107078B2 (en) Semiconductor die including fuse structure and methods for forming the same
CN107431000A (zh) 其上具有钴互连层及焊料的金属接合垫
CN102403292A (zh) 叠层和集成电路装置
US20190259874A1 (en) Wafer based beol process for chip embedding
KR101890987B1 (ko) 레이어 배치 방법 및 반도체 장치
CN113035933B (zh) 一种可靠性改善型半导体器件
JP6845200B2 (ja) 電力用半導体素子の負荷端子
TWI423415B (zh) 具有低阻值基材與低損耗功率之半導體結構
US20230063856A1 (en) Semiconductor Device with a Nickel Comprising Layer and Method for Fabricating the Same
CN106816375B (zh) 半导体器件和形成半导体器件的方法
CN111326571A (zh) 半导体器件和电接触件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20170215

RJ01 Rejection of invention patent application after publication