DE102016015777A1 - Chipgehäuse, Verfahren zum Bilden eines Chipgehäuses und Verfahren zum Bilden eines elektrischen Kontakts - Google Patents

Chipgehäuse, Verfahren zum Bilden eines Chipgehäuses und Verfahren zum Bilden eines elektrischen Kontakts Download PDF

Info

Publication number
DE102016015777A1
DE102016015777A1 DE102016015777.1A DE102016015777A DE102016015777A1 DE 102016015777 A1 DE102016015777 A1 DE 102016015777A1 DE 102016015777 A DE102016015777 A DE 102016015777A DE 102016015777 A1 DE102016015777 A1 DE 102016015777A1
Authority
DE
Germany
Prior art keywords
metal
contact structure
various embodiments
metal contact
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102016015777.1A
Other languages
English (en)
Inventor
Heinrich Koerner
Reimund Engl
Joachim Mahler
Antonio Vellei
Frank Hille
Johann Gatterbauer
Brigitte Ruehle
Werner Kanert
Jochen Dangelmaier
Francisco Javier Santos Rodriguez
Michael Huettinger
Michael Bauer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102016015777.1A priority Critical patent/DE102016015777A1/de
Publication of DE102016015777A1 publication Critical patent/DE102016015777A1/de
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05664—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/43—Manufacturing methods
    • H01L2224/438—Post-treatment of the connector
    • H01L2224/43848—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45565—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/4557—Plural coating layers
    • H01L2224/45572—Two-layer stack coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/4557—Plural coating layers
    • H01L2224/45573—Three-layer stack coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4846—Connecting portions with multiple bonds on the same bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48507—Material at the bonding interface comprising an intermetallic compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H01L2224/488—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48838—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48847—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/8501—Cleaning, e.g. oxide removal step, desmearing
    • H01L2224/85011—Chemical cleaning, e.g. etching, flux
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/8501—Cleaning, e.g. oxide removal step, desmearing
    • H01L2224/85013—Plasma cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8536—Bonding interfaces of the semiconductor or solid state body
    • H01L2224/85375—Bonding interfaces of the semiconductor or solid state body having an external coating, e.g. protective bond-through coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

Bei diversen Ausführungsformen wird ein Verfahren zum Bilden eines elektrischen Kontakts bereitgestellt. Das Verfahren kann das Einrichten einer Metallkontaktstruktur über oder auf einer Metalloberfläche, das Metallisieren einer Metallschicht auf der Metalloberfläche und auf der Metallkontaktstruktur, wodurch die Metallkontaktstruktur auf der Metalloberfläche fixiert wird und ein elektrischer Kontakt zwischen der Metallkontaktstruktur und der Metalloberfläche gebildet wird oder ein existierender elektrischer Kontakt zwischen der Metallkontaktstruktur und der Metalloberfläche verstärkt oder verdickt wird, aufweisen.

Description

  • Technisches Gebiet
  • Verschiedene Ausführungsformen betreffen im Allgemeinen ein Chipgehäuse, ein Verfahren zum Bilden eines Chipgehäuses und ein Verfahren zum Bilden eines elektrischen Kontakts.
  • Hintergrund
  • Ein Chipgehäuse kann gewöhnlich einen Chip, eine Metallkontaktstruktur, die den Chip elektrisch kontaktiert, und ein Packagingmaterial, das den Chip und die Metallkontaktstruktur mindestens teilweise einschließt, aufweisen. Die Metallkontaktstruktur kann eine elektrisch leitende Verbindung zu dem Chip von außerhalb des Packagingmaterials bereitstellen. Die Metallkontaktstruktur kann einen Bonddraht aufweisen, der Kupfer (Cu) enthalten oder aus Kupfer bestehen kann. Bonddrähte, die aus bloßem Cu-Material hergestellt sind, können einen signifikanten Kostenvorteil im Vergleich zu Gold(Au)-Draht, der das Hauptdrahtmaterial, das verwendet wurde, war und immer noch ist, haben. Cu-Draht kann jedoch einige technologische Nachteile und Missstände haben, die seine schnelle Verwendung und industrielle Akzeptanz beeinträchtigt haben. Kupfer oxidiert zum Beispiel an Umgebungsluft leicht. Seine Aufbewahrungszeit ist daher sehr beschränkt, und strikte Regeln können in Fertigungs-Fabs angewandt werden (zum Beispiel Versand in versiegelten Gehäusen mit inerten Medien, beschränkte Gebrauchsstundenanzahl, sobald das versiegelte Gehäuse geöffnet wird usw.).
  • An Cu-Bond-Verbindungen kann ferner oft und leichter (zum Beispiel leichter als bei Verbindungen, die Golddraht verwenden) Korrosion bei Stresstests, die Feuchtigkeitsniveaus (zum Beispiel Temperature Humidity Bias (THB), Highly Accelerated Stress Test (HAST), Unbiased Temperature/Humidity Accelerated Stress Test (UHAST) oder Unbiased Temperature/Humidity Autoclave (AC)) verwenden, auftreten.
  • Außerdem können Cu-Wedge-Bond-Verbindungen schwache Verbindung und Haftung zeigen, insbesondere auf Oberflächen, die mit Edelmetallen beschichtet sind (zum Beispiel Gold (Au), Silber (Ag) oder Palladium (Pd)) und die eine glatte, nicht aufgeraute Oberfläche haben.
  • Ähnliche Nachteile können bei Silber(Ag)-Drähten, die als Bonddrähte verwendet werden, auftreten.
  • Kurzdarstellung
  • Bei diversen Ausführungsformen wird ein Chipgehäuse bereitgestellt. Das Chipgehäuse kann einen Chip, eine Metallkontaktstruktur, die ein Nicht-Edelmetall aufweist und den Chip elektrisch kontaktiert, ein Packagingmaterial und eine Schutzschicht, die einen Abschnitt, der an einer Schnittstelle zwischen einem Abschnitt der Metallkontaktstruktur und dem Packagingmaterial gebildet ist, aufweist oder im Wesentlichen aus ihm besteht, aufweisen, wobei die Schutzschicht ein Edelmetall aufweisen kann, wobei der Abschnitt der Schutzschicht eine Mehrzahl von Bereichen aufweisen kann, die frei von dem Edelmetall sind, und wobei die Bereiche, die frei von dem Edelmetall sind, eine Schnittstelle zwischen dem Packagingmaterial und dem Nicht-Edelmetall der Metallkontaktstruktur bereitstellen können.
  • Kurze Beschreibung der Zeichnungen
  • In den Zeichnungen verweisen gleiche Bezugszeichen im Allgemeinen auf dieselben Teile in den verschiedenen Ansichten. Die Zeichnungen sind nicht notwendigerweise maßstabsgetreu; stattdessen wird allgemein Wert auf Veranschaulichung der Grundsätze der Erfindung gelegt. In der folgenden Beschreibung werden verschiedene Ausführungsformen der Erfindung unter Bezugnahme auf die folgenden Zeichnungen beschrieben, in welchen:
  • 1A eine Querschnittansicht eines Chipgehäuses zeigt,
  • 1B eine Querschnittansicht eines Bonddrahts zeigt,
  • 2 einen schematischen Querschnitt zeigt, der einen Korrosionsprozess auf Metalloberflächen in einem Chipgehäuse abbildet,
  • 3A bis 3C schematische Querschnitte von Chipgehäusen gemäß diversen Ausführungsformen zeigen,
  • 4A bis 4C schematische Querschnitte von Chipgehäusen gemäß diversen Ausführungsformen zeigen,
  • 5A als schematische Querschnitte diverse Stufen von zwei alternativen Prozessen zum Bilden eines elektrischen Kontakts gemäß diversen Ausführungsformen zeigt,
  • 5B als einen schematischen Querschnitt eine Stufe eines Prozesses zum Bilden eines elektrischen Kontakts gemäß diversen Ausführungsformen zeigt,
  • 5C als zwei schematische Querschnitte eine Stufe eines Prozesses zum Bilden eines elektrischen Kontakts gemäß zwei unterschiedlichen Ausführungsformen zeigt,
  • 5D als einen schematischen Querschnitt eine Stufe eines Prozesses zum Bilden eines elektrischen Kontakts gemäß diversen Ausführungsformen zeigt,
  • 6 als schematische Querschnitte ausführliche Aspekte eines Prozesses zum Bilden eines elektrischen Kontakts gemäß diversen Ausführungsformen zeigt,
  • 7 schematische Querschnitte von zwei Stufen eines Verfahrens zum Bilden eines elektrischen Kontakts gemäß diversen Ausführungsformen zeigt,
  • 8A und 8B jeweils als schematische Querschnitte diverse Stufen eines Prozesses zum Bilden eines elektrischen Kontakts gemäß diversen Ausführungsformen zeigen,
  • 9 als schematische Querschnitte diverse Stufen eines Prozesses zum Bilden eines elektrischen Kontakts gemäß diversen Ausführungsformen zeigt,
  • 10 schematische Zeichnungen von zwei Stufen eines Verfahrens zum Bilden eines elektrischen Kontakts gemäß diversen Ausführungsformen zeigt,
  • 11 einen Prozessfluss für ein Verfahren zum Bilden eines Chipgehäuses gemäß diversen Ausführungsformen zeigt,
  • 12 einen Prozessfluss für ein Verfahren zum Bilden eines Chipgehäuses gemäß diversen Ausführungsformen zeigt,
  • 13 einen Prozessfluss für ein Verfahren zum Bilden eines Chipgehäuses gemäß diversen Ausführungsformen zeigt,
  • 14 einen Prozessfluss für ein Verfahren zum Bilden eines elektrischen Kontakts gemäß diversen Ausführungsformen zeigt, und
  • 15 einen Prozessfluss für ein Verfahren zum Bilden eines elektrischen Kontakts gemäß diversen Ausführungsformen zeigt.
  • Beschreibung
  • Die folgende ausführliche Beschreibung betrifft die begleitenden Zeichnungen, die zur Veranschaulichung spezifische Einzelheiten und Ausführungsformen zeigen, in welchen die Erfindung umgesetzt werden kann.
  • Das Wort „beispielhaft” wird hier mit der Bedeutung „als ein Beispiel, eine Instanz oder Veranschaulichung dienend” verwendet. Irgendeine Ausführungsform oder ein Konzept, das hier als „beispielhaft” beschrieben ist, darf nicht notwendigerweise als bevorzugt oder vorteilhaft gegenüber anderen Ausführungsformen oder Konzepten ausgelegt werden.
  • Das Wort „über”, das in Zusammenhang mit einem abgelagerten Material, das „über” einer Seite oder Oberfläche gebildet wird, verwendet wird, kann hier mit der Bedeutung verwendet werden, dass das abgelagerte Material „direkt auf”, zum Beispiel in direktem Kontakt mit der betreffenden Seite oder Oberfläche gebildet werden kann. Das Wort „über”, das in Zusammenhang mit einem abgelagerten Material, das „über” einer Seite oder Oberfläche gebildet wird, verwendet wird, kann hier mit der Bedeutung verwendet werden, dass das abgelagerte Material „indirekt auf” der betreffenden Seite oder Oberfläche mit einer oder mehreren zusätzlichen Schichten, die zwischen der betreffenden Seite oder Oberfläche und dem abgelagerten Material eingerichtet sind, gebildet werden kann.
  • Diverse Aspekte der Offenbarung sind für Vorrichtungen bereitgestellt, und diverse Aspekte der Offenbarung sind für Verfahren bereitgestellt. Es ist klar, dass die grundlegenden Eigenschaften der Vorrichtungen auch für die Verfahren und umgekehrt gelten. Zur Kürze wurde daher eine doppelte Beschreibung solcher Eigenschaften eventuell weggelassen.
  • Viele der hier präsentierten Beispiele betreffen eine „schwefelinduzierte Korrosionserscheinung” mit Kupfer (Cu), das Cu-Sulfid (CuSx) als Korrosionsprodukt hat, oder mit Silber (Ag), das Silbersulfid (AgSx) als Korrosionsprodukt hat. Zu bemerken ist, dass Kupfer/Silber, Schwefel und ihre Reaktionsprodukte nur als repräsentative Beispiele von Reaktionspartnern bzw. Reaktionsprodukt einer chemischen Reaktion verstanden werden sollten, die die Korrosionserscheinungen hervorruft, und nicht als die einzigen und exklusiven Reaktionspartner, das einzige und exklusive Reaktionsprodukt bzw. die einzige und exklusive Korrosionserscheinung. Beispiele von Materialien bzw. Bonddrähten, von welchen man erwarten kann, dass sie von der Korrosionserscheinung befallen werden, weisen Cu-Draht, Palladium(Pd)-beschichteten Cu-Draht, Au/Pd-beschichteten Cu-Draht, Pd-dotierten Cu-Draht, Cu-Draht dotiert mit anderen Edelmetallen, Ag-Draht, dotierte Ag-Drähte und beschichtete Ag-Drähte auf. Ähnliche Korrosionsreaktionen können mit diversen anderen Elementen, die in der Gruppe VI (oder 16) des Periodensystems der Elemente aufgelistet sind, auftreten (zum Beispiel Sauerstoff, Schwefel, Selen, Tellur). Eine Gegenwart von mehr als einem dieser Elemente kann die Korrosionserscheinung verschlimmern.
  • Drähte, zum Beispiel Bonddrähte, Leiterrahmen, Pads und andere Oberflächen, die hier gezeigt sind, können ebenfalls als repräsentative Beispiele verstanden werden. Die Korrosionsreaktion kann auch auf anderen Oberflächen stattfinden (zum Beispiel auf Metalloberflächen) und auf Schnittstellen (zum Beispiel Metall-Packagingmaterial-Schnittstelle), die nicht explizit gezeigt sind.
  • Kupfer hat einige herkömmlich verwendete Metalle bei einigen Halbleiteranwendungen ersetzt. Kupferdrähte können zum Beispiel an Stelle von Golddrähten, und Kupferschichten, zum Beispiel Metallisierungsschichten, können an Stelle von Aluminiumschichten verwendet werden.
  • In den Halbleiterindustrien kann ein Übergang von Aluminium (Al) auf Kupfer (Cu) zum Beispiel mehrere Gründe haben. Ein Damascene-Prozess genannter Prozess, der zum Bilden einer strukturierten Kupferschicht durch Ablagern von Kupfer in Öffnungen, die in einem Substrat ausgebildet sind, verwendet werden kann, kann zum Beispiel einer der wichtigsten treibenden Faktoren für Logikvorrichtungen sein, um Leistungen der Wärmeableitung und elektrischen Leitung zu verbessern.
  • Eine Entwicklung einer so genannten „Power Cu metallization technology” (Leistungs-Cu-Metallisierungs-Technologie), bei der eine Kupfermetallisierung verwendet werden kann, um hohe Leistungsmengen zu übertragen, zielt auf das Nutzen günstiger Eigenschaften, die durch ein Ersetzen von Al-Technologie durch Cu-Technologie entstehen, ab. Dadurch kann ein geeigneter und zuverlässiger Metallstapel, der längere Lebensdauer und höhere Kurzschlussfestigkeit als derzeit mit der Standard-Al-Technologie erreichbar erlauben kann, erzielt werden. Eine dicke Cu-Schicht kann fähig sein, Wärme, die zu der Chipvorderseite hochkommt, effektiver abzuleiten als nur durch Verwenden von Al möglich sein kann. Je dicker das Cu, desto besser die oben erwähnten Leistungen.
  • Der Gebrauch von Cu-Trägern, zum Beispiel für mindestens einen Abschnitt einer Metallisierungsschicht, kann jedoch auch mehrere Nachteile haben, worunter Belastung, die auf den Chip ausgeübt wird, Cu-Verschmutzung des Chips und Korrosion des Metalls, zum Beispiel des Cu, die schwerwiegendsten sein können.
  • Eine hohe Zugbelastung, die durch eine abgelagerte Cu-Schicht entsteht, kann einen Wafer zum Biegen veranlassen, was Backend-Vorgänge schwierig oder sogar unmöglich machen kann. Das kann ähnlich auch für einen Chip gelten, sobald die Wafer durchgesägt werden und die Chips (auch Dies genannt) den Packaging-Vorgängen unterworfen werden.
  • Der zweite Hauptnachteil des Verwendens von Cu kann durch eine einfache Diffusion von Cu-Ionen verursacht werden, zum Beispiel in benachbartes Material, zum Beispiel Silicium, wobei die Kupferionen mit dem Silicium (Si) reagieren können, um große CuSi-Körner zu bilden, die wiederum die Leistungen der Vorrichtung und folglich die Lebensdauer der Vorrichtung gefährden können.
  • Um Gefahren, die aus einer Verwendung dicker CU-Schichten hervorgehen, zu minimieren, wurde mehrere Jahre lang ein optimierter „Cu-Barriere”-Stapel entwickelt. Die Barriere kann erforderlich sein, um eine doppelte Aufgabe zu erfüllen: erstens, um das Migrieren von Kupferionen daran zu hindern, eine Oberfläche des Siliciummaterials zu erreichen, und, zweitens, um die Zugbelastung auszugleichen. Es wurden bereits mehrere Stapel getestet, um die beiden erwähnten Ziele zu verwirklichen. Die Stapel können Metalle wie zum Beispiel W, Ti, TiN, Ta, TaN usw. oder Kombinationen dieser aufweisen. Die Metalle können gemäß unterschiedlichen Ablagerungstechniken abgelagert werden, wie zum Beispiel Kathodenzerstäuben oder Abscheiden aus der Gasphase (CVD), so dass verarbeitbare und zuverlässige Chips auf Wafer-Niveau bereits erhalten wurden.
  • Trotz dieser Entwicklungen in der Leistungs-Cu-Technologie auf dem Wafer-Niveau kann ein einschränkender Faktor mitspielen, wenn ein Bondingprozess in Betracht gezogen wird. Ein auf Cu basierender Drahtbondingprozess kann wünschenswert sein, um eine Kompatibilität einer Metallkontaktstruktur, zum Beispiel eines Drahts, mit dem Pad-Metall sicherzustellen. Ein solches Ersetzen eines Standarddrahtmaterials (zum Beispiel Gold) durch Kupfer stellt vor neue Herausforderungen.
  • Mechanische Eigenschaften des Kupfers können in der Hauptsache für ein sehr schmales Prozessfenster innerhalb der aktuellen Bondingtechnologie verantwortlich sein, das heißt ein sehr begrenzter Satz von Parametern, unter welchen ein Bonden ausgeführt werden kann, so dass nur sehr wenige Lösungen verfügbar sein können, um einen zuverlässigen Prozess zu finden, um eine Kompatibilität zwischen dem verfügbaren Cu-Bonden und dem Cu-Barrierenstapel sicherzustellen.
  • Ein Hauptansatz für eine Lösung in diese Richtung kann bisher eine Erhöhung der Cu-Stärke gewesen sein, die wiederum zu zusätzlicher Belastung auf dem Chip führen kann, aus der weitere Herausforderungen für das Chiplöten (auf der Rückseite) resultieren können. Auch bei der erhöhten Stärke der Cu-Metallisierung kann sich ferner eine Herausforderung aus dem Cu-Bondingprozess, der zum Beispiel ein Wedge-Bondingprozess sein kann, ergeben. Eine Cu-Cu-Schnittstelle des Bond-Wedges und der Metallisierungsoberfläche kann zu der Diffusionsbarriere aufgrund von Ultraschallleistung, die während des Bondens angelegt wird, bewegt werden. In Extremfällen kann dies einen Pfad für kontaminierende Ionen durch die Metallisierung zu der Diffusionsbarriere bilden.
  • Die Cu-Wedge-Bond-Verbindungen können ferner schwaches Bonden und schwache Haftung aufweisen. Eine Cu-Cu-Verbindung kann eine saubere Cu-Oberfläche erfordern, zum Beispiel auf einem Chippad und/oder auf einem Kontaktflächenbereich, zum Beispiel einem Leiterrahmen. Während des Drahtbondingprozesses kann die (saubere) Cu-Oberfläche Wärme ausgesetzt werden, zum Beispiel um oder über 200°C, was zu einer Oxidation der Cu-Oberfläche und daher zu einem schwachen Cu-Cu-Bonden führen kann.
  • Um eine Oxidation während des Bondens zu vermeiden, können die Kontaktflächenbereiche, zum Beispiel Chippad, Leiterrahmen usw., mit Edelmetallen überzogen werden (zum Beispiel Gold (Au), Silber (Ag) oder Palladium (Pd)). Insbesondere bei Fällen, bei welchen die Beschichtungen eine glatte, nicht aufgeraute Oberfläche haben können, können diese Bonds, zum Beispiel Cu-Wedge-Bond-Verbindung, jedoch auch schwaches Bonden und schwache Haftung zeigen. Das kann insbesondere bei einem Belastungsfall, zum Beispiel Wärmebelastung, zum Beispiel nach einem Zuverlässigkeitstest, der Fall sein.
  • Im Allgemeinen können herkömmliche Cu-Bond-Verbindungen oft und leichter (zum Beispiel leichter als Verbindungen, die Golddraht verwenden) Korrosion bei Stresstests, die Feuchtigkeitsniveaus verwenden, erfahren.
  • Um diese Probleme zu überwinden, bieten Bonddrahthersteller zum Beispiel Cu-Drähte an, die mit Edelmetallen, wie zum Beispiel Pd, Pt oder Au oder Pd und Au, beschichtet sein können, oder die mit solchen Edelmetallen dotiert werden können. Ähnlich können Ag-Drähte mit Edelmetallbeschichtung oder -dotierung angeboten werden. Man erwartete, dass solche Edelmetallbeschichtungen und -dotierungen die Oxidations- und Korrosionsprobleme, die oben erwähnt wurden, signifikant verringern. Ein typisches Beispiel eines solchen beschichteten Drahts 110a ist in 2B gezeigt. Der beschichtete Draht 110a kann einen Kern 110a0, der zum Beispiel Kupfer aufweist oder aus Kupfer besteht, eine Diffusionsschicht 110a1, die Kupfer-Palladium Cu-Pd aufweisen oder aus Kupfer-Palladium bestehen kann, eine Palladiumschicht 110a2 und eine Gold-Palladiumschicht 110a3 aufweisen.
  • Es hat sich jedoch herausgestellt, dass die Edelmetallbeschichtungen und -dotierungen von Cu- oder Ag-Drähten und andere neue oder modifizierte Materialien signifikant (vielleicht sogar ausschließlich) zu einem neuen Korrosionsproblem, das unten ausführlicher erklärt wird, beitragen können.
  • Das Problem wurde erst kürzlich beobachtet, und bisher scheint keine Lösung gefunden worden zu sein. Gründe, warum das Problem in der Vergangenheit nicht beobachtet wurde, können aufweisen, dass in der Vergangenheit in der Hauptsache Au-Draht verwendet wurde, während Cu-Draht (und insbesondere diverse neue Sorten dotierten und beschichteten Cu- oder anderen Drahts) erst vor kurzem eingeführt wurde, dass neue Materialien und Oberflächen in die elektronischen Gehäuse erst vor kurzem eingeführt wurden, dass Änderungen an der Verbindung der Formmasse und anderen Packagingmaterials von Lieferanten erst kürzlich ausgeführt wurden (zum Beispiel Einstellen der Formmasse, um ein Haften an neuen Leiterrahmen-Oberflächen, wie zum Beispiel Pd Au oder AuAg zu verbessern, zum Beispiel zu erhöhen), und dass Vorrichtungen in neuen und aggressiveren Anwendungen erst kürzlich verwendet wurden (zum Beispiel Betrieb bei Temperaturen von 150°C und darüber während längerer Dauer (zum Beispiel 1000 Stunden und weit darüber), oder bei Umgebungsbedingungen, die korrosive Komponenten (zum Beispiel Abgase) enthalten), oder bei neueren Anwendungen auf dem Automobil- und Industriemarkt, die Betrieb während Zeitspannen von insgesamt 45.000 Stunden (LKWs) oder Betrieb bei 70°C für 7000 Stunden bei Hybrid-Elektrofahrzeuganwendungen fordern.
  • Bonddrähte eines bestimmten Typs (zum Beispiel Cu-Draht, Pd-beschichteter Cu-Draht, Au/Pd-beschichteter Cu-Draht, Pd-dotierter Cu-Draht, Cu-Draht dotiert mit anderen Edelmetallen, Ag-Draht, dotierte Ag-Drähte, beschichtete Ag-Drähte usw.) in gehäusten Produkten können während des Betriebs oder der Lagerung bei hohen Temperaturen oder während HTS-Tests oder nach Belastungskombinationen, wie zum Beispiel Feuchtigkeit gefolgt von hoher Temperaturbelastung, zum Beispiel UHAST 48 h + HTGS bei 175°C, angegriffen und korrodiert werden.
  • Die Korrosion kann zu einer Schwächung oder zu einem Verlust von Bondhaftung an einem 1. und 2. Bond (zum Beispiel Nagelkopf an Pad, Wedge an Leiterrahmen oder Substrat) und/oder zu einer Schwächung der mechanischen Stärke des Drahts aufgrund von Materialverlust der Strukturänderung führen.
  • Die Korrosion kann ferner zu einem elektrischen Versagen der Verbindung und der Vorrichtung während des Betriebs führen, bevor die voraussichtliche Lebensdauer erreicht wird. Es wurde beobachtet, dass Kerndrahtmaterial entlang der Edelmetallbeschichtung des Drahts kriecht und den gesamten Draht abdeckt. Zusätzlich wurde beobachtet, dass Kerndrahtmaterial unter bestimmten Umständen Dendriten in die Formmasse hinein bildet.
  • Gemäß analytischen Untersuchungen, kann eine Grundursache für Korrosion der erwähnten Drahtmaterialien ein Angriff zum Beispiel von Cu-Metall zum Beispiel durch schwefelhaltige Komponenten sein, was zum Beispiel zur Bildung von CuSx-Verbindungen führt. Diese Korrosionsreaktion kann insbesondere an einem Umfang des 1. Bonds oder des 2. Bonds, an einer Schnittstelle des 1. Bonds und des 2. Bonds beobachtet werden (zum Beispiel am Pad, Leiterrahmen oder Substrat) und/oder innerhalb einer Drahtschleife (Entstehen von Lochkorrosion hinter geringfügigen Mängeln in der Beschichtung).
  • 1A zeigt eine Querschnittansicht eines Chipgehäuses 100, und 1B zeigt eine Querschnittansicht eines Bonddrahts 100a.
  • 2 zeigt einen schematischen Querschnitt 200, der einen Korrosionsprozess auf Metalloberflächen in einem Chipgehäuse abbildet.
  • Das Chipgehäuse kann einen Chip 106 aufweisen. Der Chip 106 kann eine Chipbasis 106b aufweisen, die zum Beispiel ein Halbleitermaterial, zum Beispiel Silicium, aufweisen oder daraus bestehen kann. Der Chip 106 kann ferner eine Chipmetalloberfläche 106m aufweisen, die durch eine Haubenschicht 106c geschützt sein kann, die elektrisch leitend sein kann, zum Beispiel eine Edelmetallbeschichtungsschicht, die zum Beispiel Pd und/oder Au aufweist. Der Chip 106 kann ferner einen Chipkantenbereich 106e aufweisen.
  • Das Chipgehäuse kann ferner eine Metallkontaktstruktur 110 aufweisen, die den Chip 106 (an dem Chipmetall 106m) elektrisch kontaktieren kann. Die Metallkontaktstruktur 110 kann einen Draht 110a aufweisen, der der Abschnitt der Metallkontaktstruktur 110 sein kann, der elektrisch und physisch den Chip 106 in einem Kontaktbereich 218 kontaktiert. Der elektrisch leitende Kontakt kann als ein so genannter Nagelkopfkontakt (aufgrund einer Nagelkopfform des Kontaktendes des Drahts 110a) ausgebildet sein. Der Draht 110a kann identisch oder ähnlich wie der Draht 110a, der in 1A und 1B gezeigt ist, sein.
  • Die Metallkontaktstruktur 110 kann ferner einen Abschnitt 110b aufweisen. Der Abschnitt 110b der Metallkontaktstruktur kann eine elektrisch leitende Verbindung zwischen dem Draht 110a und einer Außenseite des Gehäuses bereitstellen. Ein elektrisch leitender Kontakt zwischen dem Draht 110a und dem Abschnitt 110b der Metallkontaktstruktur 110 kann keilförmig sein (die Keilform kann durch einen Druck, der während eines Kontaktierungsprozesses angelegt wird, verursacht werden).
  • Das Chipgehäuse kann ferner Packagingmaterial 224, hier auch Formmasse genannt, aufweisen. Das Packagingmaterial 224 kann zum Beispiel ein Harz oder irgendein anderes geeignetes dielektrisches Packagingmaterial 224 aufweisen, das verwendet werden kann, um wenigstens teilweise um den Chip 106 und die Metallkontaktstruktur 110 geformt zu werden. Das Packagingmaterial 224 kann den Chip 106 und die Metallkontaktstruktur 110 mindestens teilweise kapseln. Das Packagingmaterial 224 kann in physischem Kontakt mit Oberflächen, zum Beispiel Metalloberflächen, des Chips 106 und/oder der Metallkontaktstruktur 110 sein. Das Packagingmaterial 224 kann zum Beispiel um den Chip 106 und die Metallkontaktstruktur 110 geformt sein. Der Chip und die Metallkontaktstruktur können zum Beispiel hermetisch durch das Packagingmaterial 224 gekapselt sein, wobei nur die Enden der Metallkontaktstruktur 110 und optional eine Rückseite des Chips 106 frei von dem Kapselungsmaterial 224 sind, um eine elektrisch leitende Verbindung zwischen dem Chip 106 und einer Außenseite des Chipgehäuses bereitzustellen.
  • Man hat beobachtet, dass gehäuste Produkte, zum Beispiel Metalloberflächen, in dem Chipgehäuse 100, zum Beispiel die Metalloberfläche 106m des Chips 106 und/oder der Metallkontaktstruktur 110, die den Chip 106 elektrisch kontaktiert, während des Betriebs oder der Lagerung bei hohen Temperaturen oder während Hochtemperaturlagerungs(HTS)-Tests angegriffen und korrodiert werden können. Eine schädliche Auswirkung anderer Faktoren (zum Beispiel Feuchtigkeit, Vorspannung usw.) kann nicht ausgeschlossen werden. Die Korrosionsreaktion kann ferner nicht auf hohe Temperaturen (zum Beispiel ≥ 150°C) begrenzt sein. Es wird beobachtet, dass sie bei signifikant niedrigeren Temperaturen, sogar hinunter bis zur Raumtemperatur auftritt.
  • Eine Rate der Reaktion kann von mehreren Parametern abhängen, wie zum Beispiel Konzentrationen diverser Spezies, Temperatur, Textur und Verbindung von Metallen, Feuchtigkeitsniveau usw., und eine Auswirkung auf die Betriebslebensdauer von Vorrichtungen kann daher viel schädlicher sein als ursprünglich bei rein thermisch beschleunigten Untersuchungen beobachtet wird.
  • Die Korrosion kann zu einer Schwächung oder zu einem Verlust von Haftung an einem 1. Bond (der zum Beispiel ein Bond eines so genannten „Nagelkopfs” des Drahts 110a an dem Chip 106, zum Beispiel an einer Metalloberfläche 106m des Chips 106, die auch ein Pad, ein Bond-Pad oder ein Metall-Pad genannt werden kann, sein kann) und/oder an einem 2. Bond (der zum Beispiel ein Bond eines so genannten „Wedges” (zum Beispiel ein gepresstes und daher keilförmiges Ende des Drahts 110a) an dem zweiten Abschnitt 110b der Metallkontaktstruktur 110, zum Beispiel einem Leiterrahmen oder einem Substrat, sein kann) führen. Die Korrosion kann ferner zu einem elektrischen Versagen einer Verbindung und einer Vorrichtung, zum Beispiel des Chipgehäuses, während des Betriebs führen, bevor die voraussichtliche Lebensdauer erreicht wird. Die Zuverlässigkeit der Vorrichtung, zum Beispiel des Chipgehäuses, kann daher verringert sein.
  • Korrosionserscheinungen, die an Chipgehäusen beobachtet wurden, können durch Elemente verursacht worden sein, die in Gruppe VI des Periodensystems der Elemente aufgelistet sind, zum Beispiel Sauerstoff, Schwefel, Selen, Tellur. Bei diesen beobachteten Beispielen kann sich eine Lage der Korrosion in der Hauptsache auf den Bonddraht 110a und seine Schnittstellen konzentrieren, zum Beispiel zu dem Bond-Pad (auf einer oberen Oberfläche des Chips 106) oder zu dem Leiterrahmen 110b.
  • Die Korrosion kann jedoch auf irgendeiner anderen Oberfläche oder einem anderen Material auftreten, das zu der Korrosionsreaktion, die unten beschrieben ist, neigt oder durch Komponenten, die die oben stehenden schädlichen Elemente enthalten, angegriffen werden kann. Eine Korrosionsgefahr kann insbesondere zunehmen, falls die jeweilige Oberfläche oder das Material (zum Beispiel die Metalloberfläche oder das Metallmaterial) in direktem Kontakt mit der schädlichen Komponente ist.
  • Als ein Beispiel ist in 2 ein Korrosionsangriff auf dem Nagelkopf des Drahts 110a, dem Metallbond-Pad 106m des Chips 106 und auf dem Wedge-Ende des Drahts 110a gezeigt.
  • Bei diesem Beispiel kann das Bond-Pad 106m in der Hauptsache Kupfer(Cu)-Metall aufweisen. Die Korrosion kann jedoch leicht auftreten, falls das Bond-Pad 106m in der Hauptsache aus irgendeinem der oben erwähnten Metalle besteht, die dazu neigen, angegriffen zu werden, für welche Kupfer (Cu) nur ein Beispiel ist, und falls die obere Oberfläche des Pads 106m nicht geschützt wird.
  • Korrosion kann jedoch auch auftreten, falls das Pad 106m durch eine dünne (zum Beispiel dünner als 20 nm) Haubenschicht 106c zum Beispiel aus SiN, SiCN, Al2O3 oder anderen geschützt wurde. Eine solche Haubenschicht 106c kann verwendet werden, um eine Oxidation des (Cu)-Pads 106m in einer Umgebung nach dem Beenden eines Wafer-Produktionsprozesses zu vermeiden. Eine solche Haubenschicht 106c kann jedoch (absichtlich) durch eine Einwirkung eines Bondingprozesses gestört werden, um einen guten mechanischen und elektrischen Kontakt zu verwirklichen, sobald die einzelnen Chips 106 gehäust werden. An den gestörten Stellen kann exponiertes Kernmaterial zu dem Korrosionsangriff neigen.
  • Die Korrosion kann laufend sein (insbesondere bei hohen Temperaturen, die zum Beispiel durch den Betrieb der Vorrichtung oder die Umgebungstemperatur verursacht werden können), und kann schließlich zu einem Bruch des mechanischen oder elektrischen Kontakts und zu einem Funktionsversagen der Vorrichtung führen.
  • Die Korrosionsreaktion kann nicht auf das Auftreten allein bei Oberflächen und Materialien, die in der Hauptsache aus Cu-Metall bestehen, beschränkt sein, sondern kann auch bei Oberflächen oder Materialien, wie oben beschrieben, auftreten, und die durch Komponenten, die schädliche Elemente enthalten, angegriffen werden können.
  • Die Korrosionsreaktion kann außerdem nicht auf das Auftreten an dem Chip-Pad 106m beschränkt sein. Im Allgemeinen können Oberflächen oder Gehäusekomponenten, die zu der Korrosionserscheinung neigen, Bond- oder Kontaktpads 106m (entweder mit anfänglicher Haubenschicht 106c, auch Schutzschicht genannt, oder ohne), den Abschnitt 110b der Metallkontaktstruktur 110, zum Beispiel Leiterrahmen, oder andere Substratmaterialien, die die oben erwähnten Metalle enthalten, andere Verbindungen als Bonddrähte, die einen elektrischen Kontakt zwischen einem Chip und einem Gehäusesubstrat, zwischen mehreren Chips oder zwischen Chip und anderen Materialien bereitstellen, die die Metallkontaktstruktur 110 oder andere Metallkontaktstrukturen aufweisen, aufweisen. Solche Verbindungen können Bumps und Mikro-Bumps, Ständer, Clips, Federn, Metallfüllungen in zum Beispiel „Durchverkapselung-” oder „Durchformmassen-” oder „Durchsilicium”-Durchkontaktierungen oder andere Verbindungen für dreidimensionale oder vertikale Verbindung, Metallschichten auf oder in einem (zum Beispiel Polymer-)Substrat des Gehäuses, Chip-Oberseiten-Vorderseitenmetallisierung, Neuverteilungsschichten, Chip-Rückseitenmetallisierung, passive Komponenten (zum Beispiel Induktoren, Kondensatoren, Widerstände) entweder auf dem Chip oder in dem Gehäuse und andere Oberflächen und Komponenten, die mit den schädlichen Komponenten in Kontakt geraten, aufweisen.
  • Ein Modell für einen Mechanismus der Korrosionsreaktion ist unten beschrieben. Eine Sequenz von Prozessen des Mechanismus, die die Transportkinetik erklärt, und ein Verschlechterungsmechanismus sind schematisch in 2 für einen beispielhaften Fall eines Palladium(Pd)-beschichteten Kupfer(Cu)-Drahts kombiniert mit Schwefel-Spezies gezeigt. Das Modell kann ähnlich für andere Materialien und Materialkombinationen wie hier beschrieben gelten. Die einzelnen Prozesse des Mehrschrittprozesses sind durch FIG. von 1 bis 6 benannt.
  • Bei dem in 2 gezeigten Beispiel bestehen der Nagelkopf in dem ersten Kontaktbereich 218, auch Bondbereich 218 genannt, und das Pad 106m grundlegend aus demselben Element (zum Beispiel Cu). Es ist daher nicht wahrscheinlich, dass sich ein galvanisches Element bildet, und der Mechanismus der Korrosion kann von den typischerweise beobachteten und in der Literatur beschriebenen unterschiedlich sein (zum Beispiel treten bei diesem Fall Korrosion in feuchter Atmosphäre, Bilden lokaler oder galvanischer Elemente, Korrosion über Bildung von Ionen wahrscheinlich nicht auf).
  • Schwefelhaltiges Material, wie zum Beispiel schwefelhaltige Moleküle 212 in dem Packagingmaterial 224 (die entweder absichtlich oder als Verschmutzung verfügbar gemacht werden), können sich durch das Packagingmaterial 224 (die Formmasse) verteilen (mit 1 gekennzeichnet).
  • Die schwefelhaltigen Moleküle 212 können leicht und katalytisch in einem großen Ausmaß, zum Beispiel bei niedrigen Temperaturen, zerlegt werden (mit 2 gekennzeichnet), was zu kleineren schwefelhaltigen Fragmenten 214 führt, die stark auf den Edelmetalloberflächen adsorbiert werden können, zum Beispiel Pd-Oberflächen, zum Beispiel die Beschichtung 110a3 des Drahts 110a (mit 3 gekennzeichnet).
  • Die Zerfallsprodukte (adsorbierte schwefelhaltige Fragmente 214) können sich leicht und schnell entlang den Edelmetalloberflächen, zum Beispiel der Palladium(Pd)-Oberfläche (mit 4 gekennzeichnet), verteilen.
  • Wenn sie ungeschütztes Cu(oder ungeschütztes Ag)-Metall erreichen, können die adsorbierten schwefelhaltigen Fragmente (auch schwefelhaltige Spezies genannt) 214 unwiderruflich mit dem ungeschützten Metall reagieren, zum Beispiel mit dem ungeschützten Cu- oder Ag-Draht, um jeweils Kupfersulfid CuSx 216 oder Silbersulfid AgSx zu bilden (mit 5 gekennzeichnet). Ungeschützter Cu kann in der Hauptsache oder sogar ausschließlich an einer Stelle des 1. Bonds 218 und des 2. Bonds 220 aufgrund des Bondingprozesses verfügbar sein, zum Beispiel eines FAB(Free Air Ball)-Prozesses oder eines Wedge-Prozesses. Diese Verbindungsbereiche 218, 220 können sich daher schnell verschlechtern, was zu mechanisch schwachen Verbindungen und elektrischem Versagen führen kann.
  • Die Reaktionsprodukte 216 (zum Beispiel CuSx oder AgSx) können leicht entlang von Oberflächen und Schnittstellen aufgrund von Kriechkorrosion (mit 6 gekennzeichnet) migrieren. Insbesondere Sulfide von Edelmetallen oder Halbedelmetallen (zum Beispiel Ag, Cu) können zu Kriechkorrosion auf Oberflächen von Edelmetallen (zum Beispiel Au, Pd) und auf Oberflächen organischer Materialien (zum Beispiel Polyimid, Formharz) neigen. Daher kann keine Selbst-Passivierung, sondern schnelle Korrosion solcher Metallverbindungen auftreten.
  • Die Korrosionsreaktion kann durch die Gegenwart von Edelmetallen, wie zum Beispiel Pd, Pt, Au und/oder durch Legierungen, intermetallische Verbindungen oder durch feste Lösungen solcher Edelmetalle oder durch andere intermetallische Verbindungen, wie zum Beispiel AlCux, katalysiert oder verstärkt werden.
  • Eine Grundursache der Korrosion kann daher ein Angreifen von Metall, zum Beispiel Cu oder Ag, durch schwefelhaltige Komponenten (oder chemisch ähnliche Materialien aus der Gruppe VI des Periodensystems der Elemente, wie zum Beispiel O, Se, Te) sein, die zur Bildung von zum Beispiel CuSx-Verbindungen führen. Diese Korrosionsreaktion kann insbesondere an einem Umfang des 1. Bonds und/oder des 2. Bonds, an Schnittstellen des 1. Bonds und des 2. Bonds beobachtet werden (zum Beispiel am Pad, Leiterrahmen oder Substrat).
  • Eine Quelle des Korrosionsmittels Schwefel (oder chemisch ähnlicher Materialien, wie hier erwähnt, zum Beispiel andere Elemente der Gruppe VI, zum Beispiel Sauerstoff, Schwefel, Selen, Tellur und/oder Polonium) kann zum Beispiel Komponenten des Packagingmaterials (die Formmasse) 224 aufweisen oder aus ihnen bestehen, in welchen der Chip 106 und die Metallkontaktstruktur 110 wenigstens teilweise gekapselt sein können. Die Komponenten der Formmasse 224, die als die Quelle des Korrosionsmittels wirken, können zum Beispiel ein Harzpolymer, Haftvermittler, Farbstoff usw., eine Verschmutzung, die in der Formmasse und in ihren Bestandteilen enthalten ist, sein. Andere Quellen des Korrosionsmittels können andere Komponenten innerhalb des Gehäuses sein oder aufweisen, zum Beispiel Klebstoff für Die-Attach, eine Verschmutzung, die darin enthalten ist, und/oder eine oder mehrere Komponenten oder Verschmutzung der Umgebung (zum Beispiel H2S, SO2, elementarer Schwefel usw.).
  • Eine Gesamtreaktionsrate kann durch weitere Zusatzstoffe und Verschmutzungen beeinflusst werden. Ionenfänger (zum Beispiel Fänger für Cl–, OH–) können zum Beispiel in der Formmasse vorliegen, und/oder Feuchtigkeit kann an oder nahe von Reaktionsstellen vorhanden sein. Die Korrosionsreaktion kann nicht auf hohe Temperaturen (zum Beispiel ≥ 150°C) beschränkt sein, sondern ihr Auftreten kann bei signifikant niedrigeren Temperaturen bis hinunter zur Raumtemperatur beobachtet werden. Die Rate der Korrosionsreaktion kann ferner von mehreren Parametern abhängen, wie zum Beispiel von der Konzentration diverser Spezies, Temperatur, Textur und Verbindung von Metallen, Feuchtigkeitsniveau, elektrische Vorspannung usw., und daher kann die Auswirkung auf die Betriebslebensdauer von Vorrichtungen viel schädlicher als anfänglich in rein thermisch beschleunigten Untersuchungen beobachtet sein. Für den intrinsischen Verschlechterungsmechanismus müssen mehrere weitere Einflussfaktoren in Gehäuse und Produktumgebung erwartet werden, die zu einem variierenden Ausmaß von Verschlechterung führen, das schwierig vorherzusagen und/oder zu kontrollieren ist.
  • Obwohl die Edelmetallbeschichtung 110a3 den Kupferkern 110a0 des Drahts 110a in den meisten Bereichen schützen kann, kann sie eine chemische Reaktion mit dem Schwefel in Bereichen katalysieren, in welchen das Kupfer nicht geschützt ist, zum Beispiel in den Kontaktbereichen 218, 220.
  • Ein Transport adsorbierter Spezies 214 entlang den Edelmetalloberflächen, zum Beispiel entlang dem Draht mit der Beschichtung 110a3, kann sehr schnell sein.
  • Die Reaktionsprodukte 216 können zu Kriechkorrosion neigen, weshalb großvolumige Leerstellen wachsen können.
  • Gemäß diversen Ausführungsformen kann eine Qualität und/oder eine Zuverlässigkeit einer Verbindung in einem Chipgehäuse verbessert werden.
  • Gemäß diversen Ausführungsformen kann vor dem Bilden einer Kupfer-Kupfer-Verbindung, zum Beispiel vor einem Bondingprozess, zum Beispiel zwischen einem ersten Abschnitt einer Metallkontaktstruktur und einem zweiten Abschnitt einer Metallkontaktstruktur eine Passivierungsschicht über mindestens einem Bereich des ersten Abschnitts der Metallkontaktstruktur gebildet werden. Die Passivierungsschicht kann aus Aluminiumoxid bestehen. Die Passivierungsschicht kann durch Atomlagenabscheidung (ALD) gebildet werden. Die Passivierungsschicht kann dünn genug sein, um eine elektrische Kontaktierung des Kupfers ohne ein teilweises Entfernen der Schicht vor dem Bonden zu erlauben. Mit anderen Worten kann die Passivierungsschicht da, wo das Bond gebildet wird, durch den Bondingprozess selbst entfernt werden. Eine Oxidation des Kupfers vor und/oder während des Bondingprozesses kann daher vermieden werden, und daher kann eine Kontaktqualität erhöht werden.
  • Gemäß diversen Ausführungsformen kann der Korrosionsangriff von Bonddrähten und/oder anderen Metalloberflächen in dem Chipgehäuse durch aggressive schwefelhaltige oder andere Komponenten entweder signifikant verringert oder vollständig vermieden werden. Das kann durch Bilden einer Schutzschicht auf (zum Beispiel Beschichten von) dem Draht und/oder seinen Schnittstellen zu dem Chip und/oder anderen Gehäusekomponenten, wie zum Beispiel Metalloberflächen, mit einer Schutzschicht nach einem elektrischen Kontaktieren des Chips, zum Beispiel Drahtbonden, aber vor dem Formen verwirklicht werden. Die Schutzschicht, zum Beispiel die Beschichtung, kann den Korrosionsangriff inhibieren, verringern oder verlangsamen. Daher kann die Verschlechterung der elektrisch leitenden Verbindung, zum Beispiel der Drahtverbindung, minimiert oder vollständig unterdrückt werden, und die schädliche Auswirkung auf die Zuverlässigkeit und Lebensdauer der Drahtverbindung kann signifikant verringert werden.
  • Bei diversen Ausführungsformen kann einer Verbindungsverschlechterung durch Post-Bondingprozess-Behandlung von Vorrichtungen vorgebeugt werden. Eine Schutzbeschichtung spezifischer Oberflächen oder aller Oberflächen in einem Gehäuse nach dem Ausführen des Bondingprozesses oder allgemeiner des Kontaktierungsprozesses, kann ausgeführt werden.
  • Bei diversen Ausführungsformen kann das Beschichtungsmaterial nicht oder nicht nur aus einem oder mehreren Edelmetallen bestehen, die dafür bekannt sind, dass sie zum Beispiel schwefelhaltige Verbindungen stark adsorbieren und katalytisch zerlegen, und/oder die dafür bekannt sind, dass sie die schnelle Verteilung zum Beispiel schwefelhaltiger Fragmente entlang ihren Oberflächen unterstützen, und/oder die dafür bekannt sind, dass sie Kriechkorrosion von Reaktionsprodukten wie zum Beispiel CuSx oder AgSx, erlauben. Das Beschichtungs- oder Dotierungsmaterial kann ein oder mehrere Metalle aufweisen, die beständige Verbindungen bilden können, zum Beispiel mit korrosiven Elementen, zum Beispiel Metall-Schwefel-Verbindungen. Schwefel oder andere korrosive Fragmente können daher unwiderruflich gebondet und fixiert werden, und können zum Korrosionsangriff von Drahtkernmaterial nicht verfügbar sein.
  • Bei diversen Ausführungsformen kann einer Drahtbond-Verbindungsverschlechterung durch optimierte Bonddraht- und Metalloberflächen vorgebeugt werden. Bonddrähte (und/oder andere Metalloberflächen), in welchen ein Kernmaterial (zum Beispiel Cu, Ag usw.) durch eine effektivere Beschichtung oder Dotierung als Edelmetalle teilweise oder vollständig geschützt oder abgeschirmt werden kann, können in dem Chipgehäuse verwendet werden. Das kann zum Beispiel die katalytische Zerlegung schwefelhaltiger Verbindungen und anderer Verbindungen, die oben an Metalloberflächen beschrieben sind, die schnelle Verteilung von zum Beispiel Metall-Sx-Verbindungen entlang dem Draht oder anderen Metalloberflächen und/oder die Kriechkorrosion von Reaktionsverbindungen, zum Beispiel Cu-Sx-Verbindungen vermeiden oder wenigstens signifikant verringern.
  • Bei diversen Ausführungsformen kann das Korrosionsproblem entweder durch signifikantes Verringern oder vollständiges Vermeiden des Korrosionsangriffs von Bonddrähten durch aggressive schwefelhaltige oder andere (selen-, tellur- oder sauerstoffhaltige) Komponenten gelöst werden. Das kann verwirklicht werden, indem nach dem Drahtbonden, aber vor dem Formen mit einer Schutzschicht beschichtet wird. Das Beschichten kann den Korrosionsangriff behindern oder verlangsamen. Die Beschichtung kann entweder nur das ungeschützte Kerndrahtmaterial, den vollständigen Bonddraht, alle elektrisch leitenden Oberflächen oder alle Oberflächen in dem Gehäuse abdecken.
  • Gemäß diversen Ausführungsformen können eine Qualität und eine Zuverlässigkeit eines Chipgehäuses durch Bilden eines elektrisch leitenden Kontakts, der eine hohe elektrische Leitfähigkeit hat, verbessert werden, indem der elektrisch leitende Kontakt mit einer erhöhten mechanischen Festigkeit versehen wird und/oder indem eine Korrosion in dem Gehäuse vermieden wird. Für den elektrisch leitenden Kontakt mit der hohen elektrischen Leitfähigkeit kann eine Kupferoberfläche mit einer Aluminiumoxidschicht vor dem Bilden des elektrisch leitenden Kontakts bereitgestellt werden. Zum Erhöhen einer mechanischen Festigkeit des elektrisch leitenden Kontakts kann eine Kupferschicht über die Metalloberflächen des elektrisch leitenden Kontakts metallisiert werden, und zum Vermeiden der Korrosion können eine oder mehrere Metalloberflächen in dem Gehäuse teilweise oder vollständig geschützt oder durch eine effektivere Beschichtung oder Dotierung als Edelmetalle zum Vermeiden oder mindestens signifikanten Verringern abgeschirmt werden, zum Beispiel die katalytische Zerlegung schwefel-(usw.)haltiger Verbindungen.
  • Bei diversen Ausführungsformen kann eine selektive Ablagerung elektrisch leitender (metallischer, metallartiger oder halbleitender) Materialien auf elektrisch leitenden Oberflächen und Schnittstellen der Vorrichtung oder selektives Beschichten der elektrisch leitenden Oberflächen und Schnittstellen der Vorrichtung mit elektrisch leitenden (metallischen, metallartigen oder halbleitenden) Materialien ausgeführt werden, nachdem der Prozess des elektrischen Kontaktierens ausgeführt wurde, zum Beispiel das Drahtbonden, und bevor die Formmasse zu dem Gehäuse bereitgestellt wird.
  • Bei diversen Ausführungsformen können elektrisch leitende (metallische, metallartige oder halbleitende) Materialien selektiv oder nicht selektiv auf elektrisch leitenden Oberflächen und Schnittstellen der Vorrichtung, zum Beispiel dem Chip, zum Beispiel der Chipmetalloberfläche, und der Metallkontaktstruktur, nach dem Ausführen des Verbindungsprozesses, zum Beispiel des Drahtbondens, abgelagert werden. Die abgelagerten elektrisch leitenden Materialien können Metalle, Legierungen, Oxide, Phosphate, Vanadate und/oder Molybdate, zum Beispiel Al, Ta, Co, Ti, W, Co(P), CoWP, V, Mn, Zr, Mo, Au, Ru, Rh, Zr, Re, Ir, amorphen Kohlenstoff oder anderes kohlenstoffreiches Material aufweisen oder daraus bestehen. Im Fall nicht selektiver Ablagerung, kann eine Aktivierung ausgeführt werden, zum Beispiel durch Wärme, Laser, Strahlung und/oder Vorspannen. Überschüssiges, nicht umgesetztes Material des elektrisch leitenden Materials, auch Overburden genannt, kann entfernt werden, zum Beispiel physisch oder chemisch.
  • Bei diversen Ausführungsformen können die Wahlmaterialien und -prozesse zum Bilden der elektrisch leitenden Schutzschicht auf oder in einer oder mehreren der Metalloberflächen in dem Chipgehäuse, zum Beispiel auf oder in der Metallkontaktstruktur 110, zum Beispiel dem Draht 110a oder dem Abschnitt 110b, oder auf oder in der Chipmetalloberfläche 106m, das Ablagern von Pd, Al, Ni, Ta, Co, Ti, W und/oder anderer durch einen selektiven Atomlagenabscheidungsprozess (ALD), einen selektiven chemischen Prozess des Abscheidens aus der Gasphase (CVD), einen selektiven Prozess des Plasma-verstärkten Ablagerns aus der Gasphase (PECVD) oder einen selektiven chemischen Prozess des Niederdruck-Ablagerns aus der Gasphase (LPCVD), das Ablagern von Pd, Ni, Ni(P), NiMoP, Co, Co(P), CoWP, Mo, Cr, Au und/oder Legierungen durch selektive stromlose Ablagerung und/oder das Ablagern von Zn, Cr, Au, Pd, Ni, Sn, Mo, Co, V, Mn, Ru, Rh, Zr, Ta, W, Re und/oder Ir durch selektives e-Bias-Sputtering, zum Beispiel Galvanotechnik, aufweisen.
  • Bei diversen Ausführungsformen können die Kombinationen, Legierungen, Vanadate und/oder Molybdate der oben erwähnten Materialien, inklusive zum Beispiel der (handelsüblichen) Beschichtungen wie zum Beispiel Beschichtungen auf Zinnbasis (wie zum Beispiel Olin Messing geliefert von Olin Metal Research Laboratories und Änderungen daran), durch selektives e-Bias-Sputtering, zum Beispiel Galvanotechnik, abgelagert werden.
  • Bei diversen Ausführungsformen können Wahlmaterialien und -prozesse zum Bilden einer elektrisch leitenden Schutzschicht das nicht selektive Ablagern von Al auf oder in einer oder mehreren der Oberflächen in dem Chipgehäuse aufweisen, zum Beispiel mindestens inklusive Chipoberflächen mit ungeschützten Cu-Bereichen. Nach einem Temperprozess, kann sich Al in Cu verteilen, um eine intermetallische CuAl-Verbindung zu bilden. Nicht umgesetztes Al kann selektiv geätzt werden, und die Cu-Oberfläche kann durch die intermetallische AlCu-Verbindung geschützt werden.
  • Bei diversen Ausführungsformen kann die Schutzschicht eine Beschichtung des Kerndrahtmaterials mit einem oder mehreren Metallen der Gruppe aus Nickel (Ni), Cobalt (Co), Chrom (Cr), Titan (Ti), Vanadium (V), Mangan (Mn), Zircon (Zr), Molybdän (Mo), Zinn (Sn) und Zink (Zn) usw., eine Beschichtung des Kerndrahtmaterials mit einer oder mehreren Legierungen, die aus dem Kerndrahtmaterial (zum Beispiel Cu) und einem oder mehreren der Metalle der Gruppe aus Nickel (Ni), Cobalt (Co), Chrom (Cr), Titan (Ti), Vanadium (V), Mangan (Mn), Zinn (Sn), Palladium (Pd), Gold (Au), Zink (Zn), Zircon (Zr) und Molybdän (Mo), bestehen, die auch Legierungen aufweist, die im Handel erhältlich sind und in industrieller Verwendung sind, wie zum Beispiel „Monel” (Ni0.66Cu0.33-Legierung), ein Warenzeichen der Special Metals Corporation, Huntington (West Virginia), USA, eine Beschichtung des Kerndrahtmaterials mit einer oder mehreren binären oder ternären Legierungen, intermetallischen Phasen oder Mischkristallen der Gruppe aus Nickel (Ni), Cobalt (Co), Chrom (Cr), Titan (Ti), Vanadium (V), Mangan (Mn), Zinn (Sn), Palladium (Pd), Gold (Au), Silber (Ag), Zink (Zn), Zircon (Zr) und Molybdän (Mo), eine Beschichtung des Kerndrahtmaterials mit einem Nitrid, Carbid, Bond oder Aluminat der Gruppe aus Nickel (Ni), Cobalt (Co), Chrom (Cr), Titan (Ti), Vanadium (V), Mangan (Mn), Zinn (Sn), Palladium (Pd), Gold (Au), Zink (Zn), Zircon (Zr) und Molybdän (Mo), oder eine Dotierung des Kerndrahtmaterials (entweder beschichtet oder unbeschichtet) mit einem oder mehreren Metallen der Gruppe aus Nickel (Ni), Cobalt (Co), Chrom (Cr), Titan (Ti), Vanadium (V), Mangan (Mn), Zinn (Sn), Palladium (Pd), Gold (Au), Silber (Ag), Zink (Zn), Zircon (Zr), Molybdän (Mo) und Asbest (Sb) aufweisen oder daraus bestehen.
  • Edelmetalle, wie zum Beispiel Au, Ag und Pd sind hier explizit aufgelistet, weil bestimmte Legierungen, wie zum Beispiel PdNi mit einem Nickel-Gewichtsanteil in dem Bereich von 0,2 bis 0,7 (mit anderen Worten die PdNi-Legierung, die 20% bis 70% Nickel enthält), dafür bekannt sind, dass sie ausgezeichnete Schutzeigenschaften haben, aber die Zerlegung adsorbierter Spezies, insbesondere adsorbierter Schwefelspezies nicht katalysieren, verstärken oder unterstützen, wie reine Edelmetalle es tun. Das Verteilen solcher adsorbierter Spezies entlang den Oberflächen solcher Legierungen ist auch weniger ausgeprägt oder sogar vollständig unterdrückt.
  • Bei diversen Ausführungsformen kann entweder nur der Bonddraht mit den Metallen oder Legierungen, die oben spezifiziert sind, beschichtet oder dotiert sein, oder mehrere oder alle Metalloberflächen in dem Gehäuse (zum Beispiel auch Leiterrahmen-Oberflächen) können mit einem/einer oder mehreren der oben spezifizierten Metalle oder Legierungen beschichtet oder dotiert sein. An Stelle des Bonddrahts kann eine unterschiedliche Metallkontaktstruktur verwendet und mit der Schutzschicht wie oben beschrieben versehen werden.
  • Bei diversen Ausführungsformen, durch Verwenden von Bonddrähten (und anderen Metalloberflächen), in welchen das Kernmaterial (zum Beispiel Cu, Ag usw.) durch eine effektivere Beschichtung oder Dotierung als Edelmetalle geschützt oder abgeschirmt werden kann, können die folgenden Prozesse vermieden oder mindestens signifikant verringert werden: eine katalytische Zerlegung schwefelhaltiger oder anderer Verbindungen an Metalloberflächen, eine rasche Verteilung zum Beispiel von Metall-Sx-Verbindungen entlang dem Draht oder anderen Metalloberflächen, und eine Kriechkorrosion von Reaktions-, zum Beispiel Cu-Sx-Verbindungen.
  • Bei diversen Ausführungsformen können die Schutzschicht, zum Beispiel die Beschichtung oder Dotierung, auch auf/in anderen Oberflächen in dem Gehäuse ausgebildet sein, zum Beispiel andere als der Bonddraht oder andere als die Metalloberflächen.
  • Bei diversen Ausführungsformen kann das Gehäuse keine Oberfläche aufweisen, die entweder aus einem Edelmetall (Au, Pd, Pt) oder einer Legierung oder Mischkristall dieser Edelmetalle besteht.
  • Bei diversen Ausführungsformen kann eine Stärke einer Edelmetallschichtoberfläche an einem oder mehreren Teilen des Gehäuses weniger als 20 nm, zum Beispiel weniger als 10 nm, sein.
  • Bei diversen Ausführungsformen kann das Gehäuse eine oder mehrere Oberflächen aufweisen, die ein Edelmetall (Au, Pd, Pt) oder eine Legierung oder Mischkristall dieser Edelmetalle aufweisen oder aus ihnen bestehen. Eine oder mehrere dieser Oberflächen können jedoch eingebettete oder exponierte Inseln eines unterschiedlichen Metalls aufweisen (zum Beispiel eines Kernmetalls, wie oben beschrieben, zum Beispiel Kupfer oder Silber). Solche Inseln können als Fänger für korrosive Komponenten agieren. Muster und Dichte der eingebetteten oder exponierten Inseln können in einem weiten Bereich variieren.
  • Bei diversen Ausführungsformen kann eine Stärke der Schutzschicht, zum Beispiel der Beschichtungsschicht, die eine Mehrzahl einzelner Schichten aufweisen kann, in dem Bereich von 1 nm bis etwa 300 nm liegen, zum Beispiel in einem Bereich von 5 nm bis etwa 200 nm, zum Beispiel von etwa 10 nm bis etwa 100 nm, in Abhängigkeit von der Anzahl der einzelnen Schichten, zum Beispiel einzelner Beschichtungsschichten und von dem Kerndrahtdurchmesser.
  • Bei diversen Ausführungsformen können Konzentrationen von Dotierungselementen in einem Bereich von etwa 10 atomaren ppm zu etwa 10.000 atomaren ppm liegen, zum Beispiel von etwa 50 ppm zu etwa 5000 ppm, zum Beispiel von etwa 100 ppm zu etwa 1000 ppm, in Abhängigkeit von einer Anzahl von Dotierungselementen und von gewünschten Drahteigenschaften (zum Beispiel einer Drahthärte).
  • Bei diversen Ausführungsformen kann ein Prozess zum Dotieren oder Beschichten des Kerndrahts irgendein Prozess sein, der auf Industrieebene für den Zweck verfügbar ist, zum Beispiel elektrolytische Abscheidung, das heißt Beschichtung in einem elektrolytischen Bad, entweder vor oder nach dem Ziehen des Drahts auf seinen gewünschten Enddurchmesser.
  • Es ist klar, dass während einer Verarbeitung eines ersten Bonds (zum Beispiel während FAB-Bildung) und/oder während einer Verarbeitung eines zweiten Bonds (zum Beispiel Wedge-Prozess) solcher Drähte, wie oben beschrieben, das Kernmaterial des Drahts (zum Beispiel Cu oder Ag) an den Bereichen, an welchen die Verbindungen gebildet werden, exponiert sein kann. Das Kerndrahtmaterial kann folglich nicht mehr zum Beispiel durch die Beschichtung an diesen Stellen geschützt werden. Es wird jedoch darauf hingewiesen, dass die Beschichtungen und Dotierungen, die in den oben stehenden Ausführungsformen in Zusammenhang mit einer Schutzschicht, die auf/in der Metallkontaktstruktur gebildet wird, zum Beispiel dem Draht, vorgeschlagen werden, die Zerlegung zum Beispiel schwefelhaltiger Komponenten nicht verstärken oder sogar katalysieren können, das einfache und schnelle Verteilen zum Beispiel schwefelhaltiger Komponenten oder ihrer Fragmente, entlang der Drahtoberfläche nicht erlauben können, die Reaktion des Kerndrahtmaterials zum Beispiel mit schwefelhaltigen Komponenten oder Fragmenten nicht unterstützen, verstärken oder sogar katalysieren können, was zur Bildung von zum Beispiel CuSx oder AgSx führen würde, und die schnelle und leichte Kriechkorrosion von Reaktionsprodukten, wie zum Beispiel von CuSx oder AgSx, entlang ihren Oberflächen oder Schnittstellen in demselben Ausmaß, wie reine Edelmetalle (zum Beispiel Pd, Pt, Au) es tun, nicht unterstützen können.
  • Bei den diversen Ausführungsformen können daher der schädliche Korrosionsangriff und Verschlechterungen der Verbindungen signifikant verringert und die Verbindungszuverlässigkeit verbessert werden.
  • Bei diversen Ausführungsformen kann nur der Bonddraht mit den Metallen oder Legierungen, die oben angegeben sind, beschichtet oder dotiert werden.
  • Bei diversen Ausführungsformen können mehr oder alle Metalloberflächen in dem Gehäuse (zum Beispiel auch Leiterrahmenoberflächen) mit einem oder mehreren der Metalle oder Legierungen, die oben angegeben sind, beschichtet oder dotiert werden.
  • Bei diversen Ausführungsformen kann das Gehäuse keine Oberfläche enthalten, die entweder aus einem Edelmetall (Au, Pd, Pt) oder aus einer Legierung oder Mischkristallen dieser Edelmetalle besteht.
  • Bei diversen Ausführungsformen können Oberflächen in dem Gehäuse bereitgestellt sein, die das Verschlechtern von Bondverbindungen aufgrund der beschriebenen Korrosionsreaktionen entweder nicht oder mindestens in einem geringeren Ausmaß unterstützen, verstärken oder katalysieren. Solche Oberflächen können spezifische Bonddrahtoberflächen und/oder andere Oberflächen von Metallkomponenten in dem Gehäuse sein, zum Beispiel von Metallkomponenten wie oben beschrieben, die entweder mit spezifischen Metallen dotiert oder beschichtet sein können oder die exponierte oder eingebettete Inseln solcher Metalle aufweisen können.
  • Bei diversen Ausführungsformen kann eine Stärke einer Edelmetallschichtoberfläche an einem oder mehreren Teilen des Gehäuses weniger als 20 nm, zum Beispiel weniger als 10 nm, sein. Experimente haben bestätigt, dass diese Einschränkung der Edelmetallschichtbeschichtungsstärke eine Lösung für das Korrosionsproblem bereitstellen kann. Das kann zum Beispiel insbesondere der Fall sein, falls die entsprechenden Oberflächen (zum Beispiel Leiterrahmenoberfläche) aufgeraut werden und/oder falls das Kernmaterial der speziellen Gehäusekomponente (zum Beispiel Leiterrahmen) zum Beispiel aus Nickel (Ni), Cobalt (Co), Chrom (Cr), Titan (Ti), Vanadium (V), Mangan (Mn), Zinn (Sn), Zink (Zn), Zircon (Zr), Molybdän (Mo) oder einem anderen Metall besteht, das beständige Verbindungen bilden kann, zum Beispiel Metall-Schwefel-Verbindungen, die jedoch keine Kriechkorrosion, sondern Selbst-Passivierung aufweisen und daher nicht zu Verbindungsverschlechterung führen können.
  • Bei diversen Ausführungsformen kann das Gehäuse eine oder mehrere Oberflächen aufweisen, die entweder aus einem Edelmetall (Au, Pd, Pt) oder aus einer Legierung oder einem Mischkristall von Edelmetallen bestehen. Eine oder mehrere dieser Oberflächen können jedoch eingebettete oder exponierte Inseln eines unterschiedlichen Metalls haben, das zum Beispiel Nickel (Ni), Cobalt (Co), Chrom (Cr), Titan (Ti), Vanadium (V), Mangan (Mn), Zinn (Sn), Zink (Zn), Zircon (Zr), Molybdän (Mo) oder ein anderes Metall aufweist oder aus ihm besteht, das beständige Verbindungen bilden kann, zum Beispiel Metall-Schwefel-Verbindungen, die keine Kriechkorrosion, sondern Selbst-Passivierung aufweisen und daher nicht zu Verbindungsverschlechterung führen können. Schwefel und/oder andere korrosive Fragmente können an diesen eingebetteten oder exponierten Metallinseln unwiderruflich gebondet und fixiert werden. Sie können daher nicht für einen Korrosionsangriff des Kerndrahtmaterials (zum Beispiel Cu, Ag) verfügbar sein und Korrosionsverschlechterung der Bondverbindung kann daher vermieden oder mindestens signifikant verringert werden. Muster und Dichte der vorgeschlagenen eingebetteten oder exponierten Inseln aus einem unterschiedlichen Metall können in einem weiten Bereich variieren.
  • Bei diversen Ausführungsformen können die eingebetteten oder exponierten Inseln eine Größe größer als etwa 1 nm, zum Beispiel größer als etwa 2 nm, zum Beispiel größer als etwa 5 nm, zum Beispiel größer als etwa 10 nm, zum Beispiel größer als etwa 50 nm, zum Beispiel größer als etwa 100 nm, haben. Hier kann der Begriff Größe auf einen Durchmesser einer im Wesentlichen kreisförmigen Insel oder auf eine Länge eines größten Ausmaßes in einem Fall, in dem die Insel keine im Wesentlichen kreisförmige Form hat, sondern eher elliptisch, vieleckig oder in irgendeiner anderen Form ist, verweisen. Bei diversen Ausführungsformen kann ein Gesamtflächenanteil, der von der Mehrzahl von Inseln bedeckt wird, zum Beispiel ein Flächenprozentsatz, der von der Mehrzahl von Inseln bedeckt wird, im Vergleich zu einer Gesamtfläche der Metalloberfläche, zum Beispiel des Leiterrahmens, größer sein als etwa 5%, zum Beispiel größer als etwa 10%, zum Beispiel größer als etwa 20%.
  • Bei diversen Ausführungsformen können elektrisch nicht leitende anorganische Materialien selektiv auf elektrisch leitenden Oberflächen und Schnittstellen der Vorrichtung abgelagert werden, zum Beispiel auf dem Chip und der Metallkontaktstruktur, oder nicht selektiv auf irgendeiner Oberfläche der Vorrichtung, nachdem der Verbindungsprozess, zum Beispiel das Drahtbonden, ausgeführt wurde. Die elektrisch nicht leitenden organischen Materialien können Al2O3, AlNx, SiO2, SiNx mit oder ohne eingebettete Fänger für bestimmte Elemente aufweisen oder aus diesen bestehen.
  • Bei diversen Ausführungsformen kann ein Chipgehäuse bereitgestellt werden. Das Chipgehäuse kann einen Chip, der eine Chipmetalloberfläche aufweist, eine Metallkontaktstruktur, wobei die Metallkontaktstruktur die Chipmetalloberfläche elektrisch kontaktiert, ein Packagingmaterial und eine Schutzschicht aufweisen, die einen Abschnitt, der an einer Schnittstelle zwischen einem Abschnitt der Metallkontaktstruktur und dem Packagingmaterial gebildet ist, aufweist oder aus ihm besteht, wobei die Schutzschicht mindestens ein Material einer Gruppe anorganischer Materialien aufweisen oder im Wesentlichen aus diesem bestehen kann, wobei die Gruppe aus Aluminiumoxid, Kupferoxid, amorphem oder kristallinem Siliciumdioxid, Tetraethylorthosilicat, einem Nitrid, einem Phosphat, einem Karbid, einem Bond, einem Aluminat, aus amorphem Kohlenstoff oder anderem kohlenstoffreichen Material, einer Verbindung, die Stickstoff und das Metall der Chipmetalloberfläche und/oder der Metallkontaktstruktur umfasst, und einer Verbindung, die Silicium und das Metall der Chipmetalloberfläche und/oder der Metallkontaktstruktur aufweist, besteht.
  • Bei diversen Ausführungsformen können Oberflächen, zum Beispiel alle Oberflächen der Vorrichtung Plasma-behandelt werden, zum Beispiel mit N-, C- oder O- (zum Beispiel N2-, NH3-, N2O) haltigem Plasma, nachdem der Prozess des elektrischen Kontaktierens (Verbindungsprozess), zum Beispiel das Drahtbonden, ausgeführt wurde. Bei diversen Ausführungsformen kann die Plasmabehandlung unmittelbar vor dem Bereitstellen der Formmasse zu dem Gehäuse ausgeführt werden. Dadurch kann eine Schutzschicht gebildet werden. Als das Plasma kann ein Funkfrequenz(HF-), Mikrowellen- oder Remote-Plasma verwendet werden.
  • Zum Beispiel kann eine Behandlung der Oberflächen mit dem N-haltigen Plasma (zum Beispiel N2, NH3, N2O) eine Schutzschicht bilden, zum Beispiel eine Schutzoberflächenbeschichtung, zum Beispiel eine Metall-Stickstoff-Oberflächenbeschichtung, wie zum Beispiel CuxN, CuxNH oder AgxN.
  • Zum Beispiel kann eine Behandlung der Oberflächen mit dem O-haltigen Plasma (zum Beispiel O2, O3, NxO) eine Schutzschicht bilden, zum Beispiel eine Schutzoberflächenbeschichtung, zum Beispiel eine Metalloxid- oder Metall-Sauerstoff-Stickstoff-Oberflächenbeschichtung, wie zum Beispiel CuO; CuxON.
  • Bei diversen Ausführungsformen kann bzw. können die Schutzschicht oder Schutzschichten, zum Beispiel die dünne(n) Beschichtung(en), die durch die Plasmabehandlung geschaffen wird bzw. werden, eine hohe Affinität mit Cu- und Ag-Oberflächen haben, und stark an ihnen und anderen Oberflächen haften und diese daher vor Korrosionsangriff schützen.
  • Ein Mustern der Schutzschicht, die durch die Plasmabehandlung gebildet wird, kann nicht erforderlich sein, weil die Schutzschicht nicht leitend sein kann.
  • Bei diversen Ausführungsformen können alle Oberflächen der Vorrichtung mit Si-haltigen Spezies, wie zum Beispiel mit Siloxanen oder Polysiloxanen (vor)behandelt werden.
  • Bei diversen Ausführungsformen kann eine Behandlung von Oberflächen, zum Beispiel aller Oberflächen in dem Gehäuse mit Si-haltigen Spezies (zum Beispiel mit SiH4-Derivaten, Siloxanen, Polysiloxanen) ausgeführt werden, um eine Schutzschicht zu bilden, zum Beispiel eine schützende Metall-Silicium-Oberflächenschicht, wie zum Beispiel CuSi, oder AgSix. Die Behandlung kann zum Beispiel kurz vor dem Formprozess in einem unterschiedlichen Werkzeug, unmittelbar vor dem Formprozess in dem Formwerkzeug als ein Vorbeschichtungsprozess oder als ein erster Teil des Formprozesses in dem Formwerkzeug ausgeführt werden.
  • Bei diversen Ausführungsformen können Materialien und Prozesse verwendet werden, die alle elektrisch leitenden Oberflächen beschichten, oder vorzugsweise und/oder selektiv das Material des ungeschützten Kerns 110a0 des Bonddrahts 100 (zum Beispiel Cu oder Ag) und seine Schnittstellen beschichten.
  • Bei diversen Ausführungsformen können Materialien verwendet werden, die keine M-Sx-Verbindungen bilden oder keine M-Sx-Kriechkorrosion auf Edelmetallen und/oder Kunststoffen unter typischen Anwendungs- oder Belastungsbedingungen erfahren. ZnS, MoS, SnS und NiS weisen zum Beispiel keine Kriechkorrosion auf.
  • Bei diversen Ausführungsformen können Materialien verwendet werden, die die Zerlegung zum Beispiel schwefelhaltiger Spezies an ihren Oberflächen nicht verstärken oder katalysieren, und die das Bilden von Metallsulfiden, insbesondere von CUSx oder AgSx, nicht verstärken oder katalysieren.
  • Bei diversen Ausführungsformen können elektrisch nicht leitende organische Materialien selektiv auf elektrisch leitenden Oberflächen und Schnittstellen der Vorrichtung abgelagert werden, zum Beispiel auf dem Chip und der Metallkontaktstruktur, oder nicht selektiv auf irgendeiner Oberfläche der Vorrichtung, nachdem der Verbindungsprozess, zum Beispiel das Drahtbonden, ausgeführt wurde. Mit anderen Worten kann eine selektive Beschichtung, zum Beispiel Ablagerung, elektrisch nicht leitender organischer Materialien auf elektrisch leitenden Oberflächen und Schnittstellen der Vorrichtung oder eine nicht selektive Beschichtung, zum Beispiel Ablagerung, auf irgendeiner Oberfläche und Schnittstelle der Vorrichtung nach dem Ausführen des Prozesses des elektrischen Kontaktierens, zum Beispiel des Drahtbondens, und vor dem Bereitstellen der Formmasse zu dem Gehäuse ausgeführt werden.
  • Bei diversen Ausführungsformen können Wahlmaterialien und -prozesse zum Bilden der Schutzschicht elektrisch nicht leitender organischer Materialien selektiv auf Metalloberflächen des Chipgehäuses oder nicht selektiv auf Oberflächen des Chipgehäuses N-haltige organische Materialien aufweisen, wie zum Beispiel Azole (Hetero-Aromate mit einem oder mehreren N-Atomen), Hydrazine, Amine oder Cyan-Verbindungen und deren Derivate, wie zum Beispiel Pyrazol, Triazole (zum Beispiel Benzotriazol (BTA), Imidazol (IMD)) oder Oxazole, Tetracyanquinodimethan (TCNQ), die auf die Oberfläche(n) durch Eintauchen, Sprühen oder irgendeinen anderen geeigneten physischen oder chemischen Prozess aufgetragen werden können. Verbindungen dieser Gruppe haben eine hohe Bondingaffinität mit bestimmten Metalloberflächen und sind dafür bekannt, dass sie starke Komplexe mit Metallen bilden, und insbesondere und teilweise selektiv mit Cu (zum Beispiel BTA und andere Azole, TCNQ).
  • Die Wahlmaterialien und -prozesse zum Bilden der Schutzschicht der elektrisch nicht leitenden organischen Materialien selektiv auf Metalloberflächen des Chipgehäuses oder nicht selektiv auf Oberflächen des Chipgehäuses können ferner Imide, Polyimide, Parylene (zum Beispiel durch CVD-Beschichtung (Abscheidung aus der Gasphase) oder Hochleistungs-Thermoplast (zum Beispiel durch Beschichten durch eine Lösung der Polymere) oder andere Farben oder Lacke, wie zum Beispiel SU-8-Lacke, aufweisen.
  • Die Wahlmaterialien zum Bilden der Schutzschicht der elektrisch nicht leitenden organischen Materialien selektiv auf Metalloberflächen des Chipgehäuses oder nicht selektiv auf Oberflächen des Chipgehäuses können ferner funktionalisierte Polymere aufweisen, wie zum Beispiel Polystyrol oder Polyethylenglykol, mit Ankergruppen sowohl für Metalle als auch Form (eine Ankergruppe, wie hier verwendet, kann auf eine funktionale Gruppe verweisen, die vorzugsweise mit Metallen oder Formbestandteilen bondet).
  • C-S-Bonding in funktionalen Gruppen von Polymeren oder Oligomeren kann gegenüber Zerlegung widerstandsfähiger sein als dieselbe funktionale Gruppe in einem Monomer. Bei diversen Ausführungsformen können solche Polymere und/oder Oligomere daher verwendet werden, um die nicht leitende organische Schutzschicht zu bilden.
  • Bei diversen Ausführungsformen können Materialien, die eine hohe Affinität für Cu- und/oder Ag-Oberflächen haben, die stark an ihnen haften und sie daher vor Korrosionsangriff schützen, zum Bilden der Schutzschicht verwendet werden. Solche Materialien können zum Beispiel elektronenreiche N-haltige organische Verbindungen aufweisen. Die Materialien, die eine hohe Affinität für Cu- und/oder Ag-Oberfläche haben, können mit kostengünstigen Prozessen leicht auftragbar sein.
  • Bei diversen Ausführungsformen kann eine selektive Beschichtung, zum Beispiel selektive Ablagerung, elektrisch nicht leitender anorganischer Materialien auf elektrisch leitenden Oberflächen und Schnittstellen der Vorrichtung oder eine nicht selektive Beschichtung, zum Beispiel Ablagerung, auf irgendeiner Oberfläche und Schnittstelle der Vorrichtung nach dem Ausführen des Prozesses des elektrischen Kontaktierens, zum Beispiel des Drahtbondens und vor dem Bereitstellen der Formmasse zu dem Gehäuse ausgeführt werden.
  • Bei diversen Ausführungsformen können Wahlmaterialien und -prozesse zum Bilden der Schutzschicht elektrisch nicht leitender anorganischer Materialien selektiv auf Metalloberflächen des Chipgehäuses oder nicht selektiv auf Oberflächen des Chipgehäuses das Ablagern dünner Schichten von Al-Oxid (Al2O3) oder Al-Nitrid (AlNx) entweder durch ALD, PECVD oder PLCVD (selektiv oder nicht selektiv) oder durch PVD (nicht selektiv), das Ablagern dünner Schichten von Si-Oxid (SiO2) oder Si-Nitrid (SiNx) entweder durch ALD, PECVD oder PLCVD (selektiv oder nicht selektiv) oder durch PVD (nicht selektiv) aufweisen. Behandlung mit flüssigen Chemikalien, die zur Bildung von Oberflächenoxiden (zum Beispiel Cu2O: von einer alkalischen Cu-Tatrat-Lösung kann Cu2O auf Oberflächen abgelagert werden), die die entsprechenden Metalloberflächen mit solchen Oxiden beschichten können (zum Beispiel Tetraethylorthosilicat, TEOS), führen kann oder die zur Bildung von Metall-Stickstoff-Komplexen an der Oberfläche (zum Beispiel Cu-Amino-Komplexe), amorphem Kohlenstoff oder anderen kohlenstoffreichen Schichten, SiO2 oder Si3N4-Schichten oder irgendeiner anderen keramischen Schicht, die zum Beispiel durch PLCVD abgelagert wird, und Ablagerung dünner Schichten von Si-Oxid (SiO2) oder Si-Nitrid (SiNx) entweder durch ALD, PECVD oder PLCVD mit gleichzeitiger Co-Adsorption von Silanen mit entsprechenden funktionalen Gruppen führen kann. Durch Ablagern des Siliciumoxids oder Siliciumnitrids können funktionalisierte Silicagele gebildet werden, wie sie für Metall-Fänger oder Katalysatoren in Gebrauch sind. Metalloxide, die in dem anorganischen Si-O- oder SiN-Netzwerk eingebettet sein können, können als Ionen- oder Elementfänger wirken. Sn, Zn, Mo oder Zr können als Schwefelfänger wirken, Ca kann Chlorid fangen.
  • Bei diversen Ausführungsformen ist eventuell keine Musterung erforderlich, weil die anorganischen Materialien nicht leitend sind.
  • Bei diversen Ausführungsformen kann für die oben stehenden Materialien und Verfahren zum Bilden der Schutzschicht (alle Varianten, das heißt leitend und nicht leitend, selektiv und nicht selektiv) auch ein Satz alternativer und ziemlich neuer Ansätze angewandt werden, zum Beispiel eine Analogie zum Tintenstrahldrucken, eine Analogie zum DoD(Drop On Demand)-Drucken oder Ähnliches, oder andere Ansätze so genannter „Rapid Prototyping”-oder „Rapid Manufacturing”-Methoden.
  • Diese Ansätze können für Metalle, anorganische oder organische Materialien angewandt werden. Beim Tintenstrahldrucken können zum Beispiel kleine (einige nm bis μm Größe) Teilchen der jeweiligen Materialien (Metalle, anorganische oder organische Materialien) in einer flüssigen Emulsion oder Suspension bereitgestellt werden. Solche Tropfen oder Blasen können auf definierte Oberflächen entweder selektiv oder bereichsspezifisch durch Bereitstellen entsprechender Koordinaten, oder nicht selektiv gesprüht werden. Das flüssige Lösemittel kann dann durch Erhitzen auf Temperaturen bis zu etwa 200°C verdampft werden, so dass das abgelagerte oder beschichtete Material auf der jeweiligen Oberfläche zurückbleibt. Einige organische Materialien können in einem geschmolzenen (bereits flüssigen) Zustand ohne zusätzliches Lösemittel aufgetragen werden, die dann abkühlen und ihre Form an der jeweiligen Oberfläche annehmen.
  • Bei diversen Ausführungsformen können dieselben Verfahren, zum Beispiel die Analogie zum Tintenstrahldrucken oder zum DoD-Drucken, auch zum direkten Mustern der Schutzschicht verwendet werden. Das Drucken kann zum Zuführen spezifischer Ätzmittel an vordefinierten Stellen verwendet werden, um unerwünschte Materialien von diesen Stellen zu entfernen, was zu einer direkt gemusterten Struktur führt. Die erforderlichen Informationen über spezifische Stellen können zum Beispiel durch ein Bonding-Diagramm auf eine digitale Art bereitgestellt werden.
  • Bei diversen Ausführungsformen können für die oben stehenden Materialien und Verfahren zum Bilden der elektrisch nicht leitenden Schutzschicht digitale Lichtverarbeitung für zum Beispiel natürliche oder synthetische Harze in flüssigem Zustand, Fused Deposition Modeling, zum Beispiel für Kunststoffe oder Harze, oder spezifische Änderungen an diesen Ansätzen verwendet werden.
  • Ein Vorteil der oben beschriebenen Ausführungsformen kann sein, dass ein Korrosionsangriff von Metalloberflächen, zum Beispiel des Drahts, entweder signifikant verringert oder vollständig vermieden werden kann. Daher kann eine Verschlechterung zum Beispiel der Drahtverbindungen minimiert oder völlig unterdrückt werden, und eine schädliche Auswirkung auf eine Zuverlässigkeit und Lebensdauer einer elektrischen (zum Beispiel Draht) Verbindung kann signifikant verringert werden.
  • Bei diversen Ausführungsformen kann einer Drahtbond-Verbindungsverschlechterung durch optimierte Bonddraht- und Metalloberflächen vorgebeugt werden. Bonddrähte (und/oder andere Metalloberflächen) können in dem Chipgehäuse, in dem ein Kernmaterial (zum Beispiel Cu, Ag usw.) teilweise oder vollständig durch eine effektivere Schutzschicht, zum Beispiel eine Beschichtung oder Dotierung, als Edelmetalle geschützt oder abgeschirmt sein kann, verwendet werden. Das kann zum Beispiel die katalytische Zerlegung schwefelhaltiger Verbindungen und anderer Verbindungen, die oben an Metalloberflächen beschrieben sind, die schnelle Verteilung von zum Beispiel Metall-Sx-Verbindungen entlang dem Draht oder anderen Metalloberflächen und/oder die Kriechkorrosion von Reaktionsverbindungen, zum Beispiel Cu-Sx-Verbindungen, vermeiden oder wenigstens signifikant verringern.
  • Bei diversen Ausführungsformen kann ein neues Verfahren zum Bilden eines zuverlässigen Cu-Cu-Metallbondens unabhängig von einem Cu-Barrierenstapel (das heißt unabhängig von der Zusammensetzung, Schichtstärken usw. eines mehrschichtigen Cu-Barrierenstapels) bereitgestellt werden. Eine Gefahr des Zuverlässigkeitsverlusts aufgrund des Cu-Bondingprozesses kann stark unabhängig von der Barrierenstruktur und Cu-Stärke minimiert werden.
  • Bei diversen Ausführungsformen kann nach dem Cu-Bonden eine zusätzliche chemische Ablagerung von Cu, zum Beispiel aus einer flüssigen Lösung (zum Beispiel aus einem Elektrolyt), zum Beispiel durch galvanische Abscheidung ausgeführt werden. Auf den zusätzlichen Ablagerungsprozess kann eine Wärmebehandlung zum Zerstören der Schnittstelle der zwei Metalle (das heißt vor- und nach abgelagert) folgen. Unter Verwenden der beschriebenen Abfolge von Prozessen, kann ein Standard-Cu-Bondingprozess effektiver gemacht werden, und die Verbindung kann stabilisiert werden und daher eine höhere Zuverlässigkeit haben. Ferner kann Spannung aus der Kupferschicht freigegeben werden.
  • Die 3A bis 3C zeigen schematische Querschnitte 300, 301 und 302 für jeweilige Chipgehäuse gemäß diversen Ausführungsformen.
  • Bei diversen Ausführungsformen kann ein Chipgehäuse bereitgestellt werden.
  • Das Chipgehäuse kann im Allgemeinen ähnliche oder identische Teile aufweisen und/oder durch ähnliche oder identische Prozesse, wie in Zusammenhang mit 1A, 1B und 2 beschrieben, gebildet sein. Für solche Teile können dieselben Bezugszeichen verwendet werden, und eine wiederholte Beschreibung wurde eventuell weggelassen.
  • Das Chipgehäuse kann einen Chip 106, der eine Chipmetalloberfläche 106m (mit oder ohne Haubenschicht 106c) aufweist, eine Metallkontaktstruktur 110, wobei die Metallkontaktstruktur 110 die Chipmetalloberfläche 106m (oder die Haubenschicht 106c, zum Beispiel in einem Fall, in dem die Haubenschicht 106c elektrisch leitend ist) elektrisch kontaktiert, ein Packagingmaterial 224 und eine Schutzschicht 336a, 336b, 336c, 336d, 336e aufweisen, die an einer Schnittstelle zwischen einem Abschnitt 110a, 110b der Metallkontaktstruktur 110 und dem Packagingmaterial 224 gebildet ist, wobei die Schutzschicht 336a, 336b, 336c, 336d, 336e mindestens ein Material einer Gruppe anorganischer Materialien aufweisen oder im Wesentlichen aus diesem bestehen kann, wobei die Gruppe aus Aluminiumoxid, Kupferoxid, amorphem oder kristallinem Siliciumdioxid, Tetraethylorthosilicat, einem Nitrid, einem Phosphat, einem Karbid, einem Bond, einem Aluminat, amorphem Kohlenstoff oder anderem kohlenstoffreichen Material, einer Verbindung, die Stickstoff und das Metall der Chipmetalloberfläche und/oder der Metallkontaktstruktur umfasst, und einer Verbindung, die Silicium und das Metall der Chipmetalloberfläche 106m und/oder der Metallkontaktstruktur 110 umfasst, besteht.
  • Bei diversen Ausführungsformen kann die Metallkontaktstruktur 110 zum Beispiel einen Draht und/oder einen Leiterrahmen und/oder einen Bump und/oder einen Mikro-Bump und/oder einen Ständer und/oder einen Clip und/oder eine Feder und/oder eine Metallfüllung in zum Beispiel „Durchverkapselung-” oder „Durchformmassen-” oder „Durchsilicium”-Durchkontaktierung und/oder eine beliebige andere Verbindung für dreidimensionale oder vertikale Verbindung und/oder Metallschichten auf oder in einem (zum Beispiel Polymer-)Substrat des Gehäuses und/oder eine Chip-Oberseiten-Vorderseitenmetallisierung und/oder eine Neuverteilungsschicht und/oder eine Chip-Rückseitenmetallisierung aufweisen oder daraus bestehen.
  • Metalloberflächen, die bei diversen Ausführungsformen zusätzlich in dem Chipgehäuse (nicht gezeigt) vorhanden sein können, können passive Komponenten, zum Beispiel Induktoren, Kondensatoren oder Widerstände entweder auf dem Chip 106 oder anderswo in dem Gehäuse aufweisen. Bei diversen Ausführungsformen kann zwischen den zusätzlichen Metalloberflächen und dem Packagingmaterial 224 ein Abschnitt der Schutzschicht 336 ebenfalls ausgebildet sein.
  • Bei diversen Ausführungsformen sind eventuell nicht alle Abschnitte 336a, 336b, 336c, 336d, 336e der Schutzschicht 336 in dem Chipgehäuse ausgebildet. Wie in 3A gezeigt, können zum Beispiel nur die Abschnitte 336a und 336b (oder nur einer von ihnen, nicht gezeigt) ausgebildet sein. Der Abschnitt 336a kann an einem Kontaktbereich 218 ausgebildet sein, wo die Metallkontaktstruktur 110 den Chip 106, zum Beispiel die Chipmetalloberfläche 106m, physisch und elektrisch kontaktiert. Der Abschnitt 336b kann an einem Kontaktbereich 220 ausgebildet sein, wo ein erster Abschnitt 110a, zum Beispiel ein Draht, der Metallkontaktstruktur 110 einen zweiten Abschnitt 110b, zum Beispiel einen Leiterrahmen, der Metallkontaktstruktur 110 physisch und elektrisch kontaktiert. Wie in 3B gezeigt, können zum Beispiel nur die Abschnitte 336a, 336b und 336c (oder nur einer der zwei, nicht gezeigt, ausgenommen 3A) ausgebildet sein. Der Abschnitt 336c kann an dem ersten Abschnitt 110a, zum Beispiel einem Draht, der Metallkontaktstruktur 110 ausgebildet sein. Wie in 3C gezeigt, können zum Beispiel die Abschnitte 336a und/oder 336b und/oder 336c und/oder Abschnitt 336e ausgebildet sein, wobei der Abschnitt 336e an einem Schnittstellenbereich zwischen dem zweiten Abschnitt 110b der Metallkontaktstruktur 110 und dem Packagingmaterial 224 ausgebildet sein kann. Wie in 3C gezeigt, kann zusätzlich zu dem Abschnitt 336a und/oder dem Abschnitt 336b und/oder dem Abschnitt 336c und/oder dem Abschnitt 336e der Abschnitt 336d an einer Schnittstelle zwischen der Chipmetalloberfläche 106m und dem Packagingmaterial 224 ausgebildet sein.
  • Bei diversen Ausführungsformen kann ein Material der Schutzschicht 336a, 336b, 336c, 336d, 336e (der Kürze halber hier auch Schutzschicht 336 genannt) nicht oder nicht nur aus einem oder mehreren Edelmetallen bestehen, die dafür bekannt sein können, dass sie zum Beispiel schwefelhaltige Verbindungen stark adsorbieren und katalytisch zerlegen, und/oder die dafür bekannt sein können, dass sie die schnelle Verteilung zum Beispiel schwefelhaltiger Fragmente entlang ihren Oberflächen unterstützen, und/oder die dafür bekannt sein können, dass sie Kriechkorrosion von Reaktionsprodukten, wie zum Beispiel CuSx oder AgSx, erlauben. Die Schicht 336, zum Beispiel das Beschichtungs- oder Dotierungsmaterial, kann ein oder mehrere Metalle aufweisen, die beständige Verbindungen bilden können, zum Beispiel mit korrosiven Elementen, zum Beispiel Metall-Schwefel-Verbindungen. Schwefel oder andere korrosive Fragmente können daher unwiderruflich gebondet und fixiert werden, und können zum Korrosionsangriff der Metalloberfläche, zum Beispiel des Metalls des Drahtkerns 110a3, nicht verfügbar sein.
  • Einer Drahtbondverbindungsverschlechterung kann daher in Übereinstimmung mit diversen Ausführungsformen durch optimierte, zum Beispiel schützend beschichtete oder Plasma-behandelte, Bonddrähte 110a und Metalloberflächen vorgebeugt werden. Bei diversen Ausführungsformen kann die Metallkontaktstruktur 110, die zum Beispiel Cu, Ag usw. enthalten oder daraus bestehen kann, teilweise oder vollständig durch eine effektivere Schicht 336, zum Beispiel eine Beschichtung oder Dotierung, als durch Edelmetalle geschützt oder abgeschirmt werden. Das kann zum Beispiel die katalytische Zerlegung schwefelhaltiger Verbindungen 212 und anderer Verbindungen, die oben an Metalloberflächen beschrieben sind, die schnelle Verteilung von zum Beispiel Metall-Sx-Verbindungen entlang dem Draht 110a oder anderen Metalloberflächen und/oder die Kriechkorrosion von Reaktionsverbindungen, zum Beispiel Cu-Sx-Verbindungen, vermeiden oder wenigstens signifikant verringern.
  • Bei diversen Ausführungsformen kann das Bilden der Schutzschicht 336 nach dem elektrischen Kontaktieren des Chips 106 mit der Metallkontaktstruktur 110, zum Beispiel mit dem Drahtbonding, aber vor dem Formen, zum Beispiel vor dem Einrichten, zum Beispiel in physischem Kontakt, des Packagingmaterials 224 (der Formmasse 224) mindestens teilweise um den Chip 106 und die Chipkontaktstruktur 110 ausgeführt werden.
  • Bei diversen Ausführungsformen kann die Schutzschicht 336 den Korrosionsangriff verhindern oder verlangsamen. Die Schutzschicht 336 kann gemäß diversen Ausführungsformen entweder nur das ungeschützte Kerndrahtmaterial (die Abschnitte 336a und 336b in den Bereichen 218 und 220, wie in 3A gezeigt), oder den vollständigen Bonddraht 110a (die Abschnitte 336a, 336b sowie 336c, wie in 3B gezeigt), oder alle elektrisch leitenden Oberflächen (die Abschnitte 336a, 336b, 336c, 336d und 336e, wie in 3C gezeigt), oder alle Oberflächen in dem Gehäuse (nicht gezeigt) abdecken.
  • Bei diversen Ausführungsformen, zum Beispiel in einem Fall, in dem die Schutzschicht 336 ein oder mehrere elektrisch leitende (metallische, metallartige oder halbleitende) Materialien aufweist oder aus ihnen besteht, kann die Schutzschicht 336 selektiv auf elektrisch leitenden Oberflächen und Schnittstellen der Vorrichtung, zum Beispiel auf der Chipmetalloberfläche 106m und der Metallkontaktstruktur 110 nach dem Ausführen des Verbindungsprozesses, zum Beispiel des Drahtbondens, abgelagert werden. Die abgelagerten elektrisch leitenden Materialien können Metalle, Legierungen, Oxide, Phosphate, Vanadate und/oder Molybdate, zum Beispiel Al, Ta, Co, Ti, W, Co(P), CoWP, V, Mn, Zr, Mo, Au, Ru, Rh, Zr, Re, Ir, amorphen Kohlenstoff oder anderes kohlenstoffreiches Material aufweisen oder daraus bestehen.
  • Bei diversen Ausführungsformen, zum Beispiel in einem Fall, in dem die Schutzschicht 336 ein oder mehrere elektrisch leitende (metallische, metallartige oder halbleitende) Materialien aufweist oder aus ihnen besteht, kann die Schutzschicht 336 nicht selektiv auf Oberflächen und Schnittstellen der Vorrichtung, zum Beispiel auf dem Chip und der Metallkontaktstruktur, nach dem Ausführen des Verbindungsprozesses, zum Beispiel des Drahtbondens, abgelagert werden. Die abgelagerten elektrisch leitenden Materialien können Metalle, Legierungen, Oxide, Phosphate, Vanadate und/oder Molybdate, zum Beispiel Al, Ta, Co, Ti, W, Co(P), CoWP, V, Mn, Zr, Mo, Au, Ru, Rh, Zr, Re, Ir, amorphen Kohlenstoff oder anderes kohlenstoffreiches Material aufweisen oder daraus bestehen. Eine Aktivierung kann zum Beispiel durch Wärme, Laser, Strahlung und/oder Vorspannung ausgeführt werden. Überschüssiges, nicht umgesetztes Material des elektrisch leitenden Materials, auch Overburden genannt, kann nach der Aktivierung entfernt werden, zum Beispiel physisch oder chemisch.
  • Bei diversen Ausführungsformen kann die Schutzschicht 336 elektrisch nicht leitendes organisches Material aufweisen oder daraus bestehen. Die Schutzschicht 336 kann selektiv auf elektrisch leitenden Oberflächen und Schnittstellen der Vorrichtung, zum Beispiel auf der Metallkontaktstruktur 110, der Chipmetalloberfläche 106m usw., oder nicht selektiv auf irgendeiner Oberfläche der Vorrichtung nach dem Ausführen des Verbindungsprozesses, zum Beispiel des Drahtbondens, abgelagert werden. Das elektrisch nicht leitende organische Material der Schutzschicht 336 kann Azole, Hydrazine, Amine oder Cyan-Verbindungen aufweisen oder daraus bestehen.
  • Bei diversen Ausführungsformen kann die Schutzschicht 336 elektrisch nicht leitendes anorganisches Material aufweisen oder aus diesem bestehen. Die Schutzschicht 336 kann selektiv auf elektrisch leitenden Oberflächen und Schnittstellen der Vorrichtung, zum Beispiel auf der Metallkontaktstruktur 110, der Chipmetalloberfläche 106m usw., oder nicht selektiv auf irgendeiner Oberfläche der Vorrichtung nach dem Ausführen des Verbindungsprozesses, zum Beispiel des Drahtbondens, abgelagert werden. Die elektrisch nicht leitenden organischen Materialien können Al2O3, AlNx, SiO2, SiNx mit oder ohne eingebettete Fänger für bestimmte Elemente aufweisen oder aus diesen bestehen.
  • Bei diversen Ausführungsformen können alle Oberflächen der Vorrichtung Plasma-behandelt werden, zum Beispiel mit N-, C- oder O-haltigem Plasma, nachdem der Verbindungsprozess, zum Beispiel das Drahtbonden, ausgeführt wurde.
  • Bei diversen Ausführungsformen können alle Oberflächen der Vorrichtung mit Si-haltigen Spezies, wie zum Beispiel mit Siloxanen oder Polysiloxanen, (vor)behandelt werden.
  • Bei diversen Ausführungsformen können Wahlmaterialien zum Bilden einer elektrisch leitenden Schutzschicht 336 auf oder in einer oder mehreren der Metalloberflächen in dem Chipgehäuse, zum Beispiel auf oder in der Metallkontaktstruktur 110, zum Beispiel in dem Draht 110a oder dem Abschnitt 110b, oder auf oder in der Chipmetalloberfläche 106m, Pd, Al, Ni, Ta, Co, Ti, W und/oder andere aufweisen. Die elektrisch leitenden Materialien können bei diversen Ausführungsformen als die Schutzschicht 336 durch einen selektiven Atomlagenabscheidungs-(ALD)-Prozess, einen selektiven chemischen Prozess des Abscheidens aus der Gasphase (CVD), einen einen selektiven Prozess des Plasma-verstärkten Ablagerns aus der Gasphase (PECVD) oder einen selektiven chemischen Prozess des Niederdruck-Ablagerns aus der Gasphase (LPCVD) abgelagert werden.
  • Pd, Ni, Ni(P), NiMoP, Co, Co(P), CoWP, Mo, Cr, Au und/oder Legierungen können bei diversen Ausführungsformen als die Schutzschicht 336 durch selektive stromlose Abscheidung abgelagert werden.
  • Zn, Cr, Au, Pd, Ni, Sn, Mo, Co, V, Mn, Ru, Rh, Zr, Ta, W, Re, Ir, und/oder Kombinationen dieser, Vanadate und/oder Molybdate dieser Materialien, darunter zum Beispiel (handelsübliche) Materialien, zum Beispiel Beschichtungen, wie zum Beispiel Beschichtungen auf Zinnbasis (wie Olin Messing, das von Olin Metal Research Laboratories geliefert wird und Änderungen daran) können bei diversen Ausführungsformen als die Schutzschicht 336 durch selektive e-Bias-Ablagerung (ein elektrolytisches Ablagerungsverfahren), zum Beispiel Galvanotechnik, abgelagert werden.
  • Bei diversen Ausführungsformen der Schutzschicht 336, die elektrisch leitendes Material aufweist oder aus ihm besteht, kann das elektrisch leitende Material durch eine nicht selektive Beschichtung, zum Beispiel Ablagerung, auf den elektrisch leitenden (metallischen, metallartigen oder halbleitenden) Materialien auf Oberflächen und Schnittstellen der Vorrichtung aufgetragen werden, was nach dem Prozess des elektrischen Kontaktierens, zum Beispiel des Drahtbondens, und vor dem Bereitstellen der Formmasse zu dem Gehäuse ausgeführt werden kann. Nach einer kurzen Behandlung (zum Beispiel Wärme, Laser, Strahlung, Vorspannung), kann die Schutzschicht 336 mit elektrisch leitenden Oberflächen reagieren, um Legierungen, intermetallische Verbindungen, Mischkristalle oder Ähnliches zu bilden. Overburden, das heißt nicht umgesetztes Material, auf anderen Oberflächen kann durch physische oder chemische Behandlung entfernt werden.
  • Bei diversen Ausführungsformen können Wahlmaterialien und -prozesse zum Bilden der elektrisch leitenden Schutzschicht 336 nicht selektiv auf oder in einer oder mehreren der Oberflächen in dem Chipgehäuse das Ablagern von Al mindestens auf der/den Metall-(zum Beispiel Cu)-Oberfläche(n), zum Beispiel auf der Chipmetalloberfläche 106m, und/oder auf der Metallkontaktstruktur 110 mit ungeschützten Cu-Bereichen aufweisen. Nach einem Temperprozess, kann sich Al in Cu verteilen, um eine intermetallische CuAl-Verbindung zu bilden. Nicht umgesetztes Al kann selektiv geätzt werden, und die Cu-Oberfläche kann durch die intermetallische AlCu-Verbindung geschützt werden.
  • Bei diversen Ausführungsformen können Materialien und Prozesse verwendet werden, die alle elektrisch leitenden Oberflächen beschichten, oder vorzugsweise und/oder selektiv das Material des ungeschützten Kerns 110a0 des Bonddrahts 110a (zum Beispiel Cu oder Ag) und seine Schnittstellen beschichten.
  • Bei diversen Ausführungsformen kann die Schutzschicht 336 ein oder mehrere Materialien, die keine M-Sx-Verbindungen bilden oder keiner M-Sx-Kriechkorrosion auf Edelmetallen und/oder Kunststoffen unter typischen Anwendungs- oder Belastungsbedingungen unterliegen, aufweisen oder aus ihnen bestehen. ZnS, MoS, SnS und NiS weisen zum Beispiel keine Kriechkorrosion auf.
  • Bei diversen Ausführungsformen kann die Schutzschicht 336 ein oder mehrere Materialien, die die Zerlegung zum Beispiel schwefelhaltiger Spezies an ihren Oberflächen nicht verstärken oder katalysieren, und die das Bilden von Metallsulfiden, insbesondere von CuSx oder AgSx nicht verstärken oder katalysieren, aufweisen oder aus ihnen bestehen.
  • Bei diversen Ausführungsformen kann eine Stärke der elektrisch leitenden Schutzschicht 336 in einem Bereich von etwa 1 nm bis etwa 200 nm, zum Beispiel von etwa 20 nm bis etwa 150 nm, zum Beispiel von etwa 50 nm bis etwa 100 nm liegen.
  • Bei diversen Ausführungsformen können Verarbeitungstemperaturen während eines Bildens der elektrisch leitenden Schutzschicht 336 in einem Bereich von etwa 180°C bis etwa 240°C, zum Beispiel von etwa 200°C bis etwa 220°C, liegen. Der Temperaturbereich kann von Materialien abhängen, die in dem Chipgehäuse verwendet werden, zum Beispiel von einem Material eines Substrats (zum Beispiel des Chipsubstrats 106b und/oder des Chipträgers 102) und von einem Klebematerial 104 (zum Beispiel eines Chipträgers und eines Klebematerials, siehe 1A).
  • Bei diversen Ausführungsformen kann eine selektive Beschichtung, zum Beispiel Ablagerung, elektrisch nicht leitender organischer Materialien auf elektrisch leitenden Oberflächen und Schnittstellen der Vorrichtung, oder eine nicht selektive Beschichtung, zum Beispiel Ablagerung, auf irgendeiner Oberfläche und Schnittstelle der Vorrichtung zum Bilden der Schutzschicht 336 nach dem Ausführen des Prozesses des elektrischen Kontaktierens, zum Beispiel des Drahtbondens, und vor dem Bereitstellen der Formmasse zu dem Gehäuse ausgeführt werden.
  • Bei diversen Ausführungsformen können Wahlmaterialien und -prozesse zum Bilden der Schutzschicht 336 elektrisch nicht leitender organischer Materialien selektiv auf Metalloberflächen des Chipgehäuses oder nicht selektiv auf Oberflächen des Chipgehäuses N-haltige organische Materialien aufweisen, wie zum Beispiel Azole (Hetero-Aromate mit einem oder mehreren N-Atomen), Hydrazine, Amine oder Cyan-Verbindungen und deren Derivate, wie zum Beispiel Pyrazol, Triazole (zum Beispiel Benzotriazol (BTA), Imidazol (IMD)) oder Oxazole, Tetracyanquinodimethan (TCNQ), die auf die Oberflächen) durch Eintauchen, Sprühen oder irgendeinen anderen geeigneten physischen oder chemischen Prozess aufgetragen werden können. Verbindungen dieser Gruppe haben eine hohe Bondingaffinität mit bestimmten Metalloberflächen und sind dafür bekannt, dass sie starke Komplexe mit Metallen bilden, und insbesondere und teilweise selektiv mit Cu (zum Beispiel BTA und andere Azole, TCNQ).
  • Die Wahlmaterialien und -prozesse zum Bilden der Schutzschicht der elektrisch nicht leitenden organischen Materialien selektiv auf Metalloberflächen des Chipgehäuses oder nicht selektiv auf Oberflächen des Chipgehäuses, können ferner Imide, Polyimide, Parylene (zum Beispiel durch CVD-Beschichtung (Abscheidung aus der Gasphase) oder Hochleistungs-Thermoplast (zum Beispiel durch Beschichten durch eine Lösung der Polymere) oder andere Farben oder Lacke, wie zum Beispiel SU-8-Lacke, aufweisen.
  • Die Wahlmaterialien und -prozesse zum Bilden einer Schutzschicht der elektrisch nicht leitenden organischen Materialien selektiv auf Metalloberflächen des Chipgehäuses oder nicht selektiv auf Oberflächen des Chipgehäuses können ferner funktionalisierte Polymere aufweisen, wie zum Beispiel Polystyrol oder Polyethylenglykol, mit Ankergruppen sowohl für Metalle als auch Form (eine Ankergruppe, wie hier verwendet, kann auf eine funktionale Gruppe verweisen, die vorzugsweise mit Metallen oder Formbestandteilen bondet).
  • Bei diversen Ausführungsformen kann C-S-Bonding in funktionalen Gruppen von Polymeren oder Oligomeren gegenüber Zerlegung widerstandsfähiger sein als dieselbe funktionale Gruppe in einem Monomer.
  • Bei diversen Ausführungsformen können Materialien, die eine hohe Affinität für Cu- und/oder Ag-Oberflächen haben und die stark an ihnen haften und sie daher vor Korrosionsangriff schützen, zum Bilden der Schutzschicht verwendet werden. Solche Materialien können zum Beispiel elektronenreiche N-haltige organische Verbindungen aufweisen. Die Materialien, die eine hohe Affinität für Cu- und/oder Ag-Oberflächen haben, können mit kostengünstigen Prozessen leicht auftragbar sein.
  • Bei diversen Ausführungsformen kann eine Stärke der elektrisch nicht leitenden organischen Schutzschicht in einem Bereich von etwa 1 nm bis etwa 1000 nm, zum Beispiel von etwa 20 nm bis etwa 700 nm, zum Beispiel von etwa 50 nm bis etwa 500 nm, zum Beispiel von etwa 100 nm bis etwa 250 nm, liegen.
  • Bei diversen Ausführungsformen können Verarbeitungstemperaturen während eines Bildens der elektrisch nicht leitenden organischen Schutzschicht in einem Bereich von etwa 180°C bis etwa 240°C, zum Beispiel von etwa 200°C bis etwa 220°C liegen. Der Temperaturbereich kann von Materialien, die in dem Chipgehäuse verwendet werden, zum Beispiel von einem Material des Substrats und von dem Klebematerial, abhängen.
  • Bei diversen Ausführungsformen kann eine selektive Beschichtung, zum Beispiel Ablagerung, der elektrisch nicht leitenden anorganischen Materialien auf elektrisch leitenden Oberflächen und Schnittstellen der Vorrichtung, oder eine nicht selektive Beschichtung, zum Beispiel Ablagerung, auf irgendeiner Oberfläche und Schnittstelle der Vorrichtung zum Bilden der Schutzschicht 336 nach dem Ausführen des Prozesses des elektrischen Kontaktierens, zum Beispiel des Drahtbondens, und vor dem Bereitstellen der Formmasse zu dem Gehäuse ausgeführt werden.
  • Bei diversen Ausführungsformen können Wahlmaterialien und -prozesse zum Bilden der Schutzschicht 336 elektrisch nicht leitender anorganischer Materialien selektiv auf Metalloberflächen des Chipgehäuses oder nicht selektiv auf Oberflächen des Chipgehäuses das Ablagern dünner Schichten von Al-Oxid (Al2O3) oder Al-Nitrid (AlNx) entweder durch ALD, PECVD oder PLCVD (selektiv oder nicht selektiv) oder durch PVD (nicht selektiv), das Ablagern dünner Schichten von Si-Oxid (SiO2) oder Si-Nitrid (SiNx) entweder durch ALD, PECVD oder PLCVD (selektiv oder nicht selektiv) oder durch PVD (nicht selektiv) aufweisen. Behandlung mit flüssigen Chemikalien, die zur Bildung von Oberflächenoxiden (zum Beispiel Cu2O: von einer alkalischen Cu-Tatrat-Lösung kann Cu2O auf Oberflächen abgelagert werden), die die entsprechenden Metalloberflächen mit solchen Oxiden beschichten können (zum Beispiel Tetraethylorthosilicat, TEOS), führen kann oder die zur Bildung von Metall-Stickstoff-Komplexen an der Oberfläche (zum Beispiel Cu-Amino-Komplexe), amorphem Kohlenstoff oder anderen kohlenstoffreichen Schichten, SiO2 oder Si3N4-Schichten oder irgendeiner anderen keramischen Schicht, die zum Beispiel durch PLCVD abgelagert wird, und Ablagerung dünner Schichten von Si-Oxid (SiO2) oder Si-Nitrid (SiNx) entweder durch ALD, PECVD oder PLCVD mit gleichzeitiger Co-Adsorption von Silanen mit entsprechenden funktionalen Gruppen führen kann. Durch Ablagern des Siliciumoxids oder Siliciumnitrids können funktionalisierte Silicagele gebildet werden, wie sie für Metall-Fänger oder Katalysatoren in Gebrauch sind. Metalloxide, die in dem anorganischen Si-O- oder SiN-Netzwerk eingebettet sein können, können als Ionen- oder Elementfänger wirken. Sn, Zn, Mo oder Zr können als Schwefelfänger wirken, Ca kann Chlorid fangen.
  • Bei diversen Ausführungsformen ist eventuell keine Musterung der Schutzschicht 336 erforderlich, weil die anorganischen Materialien nicht leitend sind.
  • Bei diversen Ausführungsformen kann eine Stärke der elektrisch nicht leitenden anorganischen Schutzschicht 336 in einem Bereich von etwa 2 nm bis etwa 50 nm, zum Beispiel von etwa 5 nm bis etwa 30 nm, zum Beispiel von etwa 10 nm bis etwa 20 nm, liegen.
  • Bei diversen Ausführungsformen können Verarbeitungstemperaturen während eines Bildens der elektrisch nicht leitenden anorganischen Schutzschicht 336 in einem Bereich von etwa 180°C bis etwa 240°C, zum Beispiel von etwa 200°C bis etwa 220°C, liegen. Der Temperaturbereich kann von Materialien, die in dem Chipgehäuse verwendet werden, zum Beispiel von einem Material des Substrats und von einem Klebematerial, abhängen.
  • Bei diversen Ausführungsformen kann für die oben stehenden Materialien und Verfahren zum Bilden der Schutzschicht 336 (alle Varianten, das heißt leitend und nicht leitend, selektiv und nicht selektiv) auch ein Satz alternativer und ziemlich neuer Ansätze angewandt werden, zum Beispiel eine Analogie zum Tintenstrahldrucken, eine Analogie zum DoD(Drop On Demand)-Drucken oder Ähnliches, oder andere Ansätze so genannter „Rapid Prototyping”- oder „Rapid Manufacturing”-Methoden.
  • Diese Ansätze können für Metalle, anorganische oder organische Materialien angewandt werden. Beim Tintenstrahldrucken können zum Beispiel kleine (einige nm bis μm Größe) Teilchen der jeweiligen Materialien (Metalle, anorganische oder organische Materialien) in einer flüssigen Emulsion oder Suspension bereitgestellt werden. Solche Tropfen oder Blasen können auf definierte Oberflächen entweder selektiv oder bereichsspezifisch durch Bereitstellen entsprechender Koordinaten, oder nicht selektiv gesprüht werden. Das flüssige Lösemittel kann dann durch Erhitzen auf Temperaturen bis zu etwa 200°C verdampft werden, so dass das abgelagerte oder beschichtete Material auf der jeweiligen Oberfläche zurückbleibt. Einige organische Materialien können in einem geschmolzenen (bereits flüssigen) Zustand ohne zusätzliches Lösemittel aufgetragen werden, die dann abkühlen und ihre Form an der jeweiligen Oberfläche annehmen.
  • Bei diversen Ausführungsformen können dieselben Verfahren, zum Beispiel die Analogie zum Tintenstrahldrucken oder zum DoD-Drucken, auch zum direkten Mustern der Schutzschicht 336 verwendet werden. Das Drucken kann zum Zuführen spezifischer Ätzmittel an vordefinierten Stellen verwendet werden, um unerwünschte Materialien von diesen Stellen zu entfernen, was zu einer direkt gemusterten Struktur führt. Die erforderlichen Informationen über spezifische Stellen können zum Beispiel durch ein Bonding-Diagramm auf eine digitale Art bereitgestellt werden.
  • Bei diversen Ausführungsformen können für die oben stehenden Materialien und Verfahren zum Bilden der elektrisch nicht leitenden Schutzschicht 336 digitale Lichtverarbeitung für zum Beispiel natürliche oder synthetische Harze in flüssigem Zustand, Fused Deposition Modeling, zum Beispiel für Kunststoffe oder Harze, oder spezifische Änderungen an diesen Ansätzen verwendet werden.
  • Bei diversen Ausführungsformen kann eine Plasma-Behandlung aller Oberflächen und Schnittstellen der Vorrichtung mit N-, C- oder O-(zum Beispiel N2-, NH3-, N2O)-haltigem Plasma nach dem Ausführen des Prozesses des elektrischen Kontaktierens, zum Beispiel des Drahtbondens, und unmittelbar vor dem Bereitstellen der Formmasse zu dem Gehäuse ausgeführt werden. Dadurch kann die Schutzschicht 336 gebildet werden. Als das Plasma kann ein Funkfrequenz(HF-), Mikrowellen- oder Remote-Plasma verwendet werden.
  • Die Behandlung der Oberflächen mit dem N-haltigen Plasma (zum Beispiel N2, NH3, N2O) kann die Schutzschicht 336 bilden, zum Beispiel eine Schutzoberflächenbeschichtung, zum Beispiel eine Metall-Stickstoff-Oberflächenbeschichtung, wie zum Beispiel CuxN, CuxNH oder AgxN.
  • Die Behandlung der Oberflächen mit dem O-haltigen Plasma (zum Beispiel O2, O3, NxO) kann die Schutzschicht 336 bilden, zum Beispiel eine Schutzoberflächenbeschichtung, zum Beispiel eine Metalloxid- oder Metall-Sauerstoff-Stickstoff-Oberflächenbeschichtung, wie zum Beispiel CuO; CuxON.
  • Bei diversen Ausführungsformen kann bzw. können die Schutzschicht(en) 336, zum Beispiel die dünne(n) Beschichtung(en), die durch die Plasmabehandlung geschaffen wird/werden, eine hohe Affinität mit Cu- und Ag-Oberflächen haben, und kann bzw. können stark an Ihnen und anderen Oberflächen haften und diese daher vor Korrosionsangriff schützen.
  • Ein Mustern der Schutzschicht 336, die durch die Plasmabehandlung gebildet wird, kann nicht erforderlich sein, weil die Schutzschicht nicht leitend sein kann.
  • Bei diversen Ausführungsformen kann eine Stärke der Schutzschicht 336, die durch die Plasmabehandlung gebildet wird, in einem Bereich von etwa 1 nm bis etwa 5 nm, zum Beispiel von etwa 2 nm bis etwa 4 nm, zum Beispiel von etwa 3 nm, liegen.
  • Bei diversen Ausführungsformen können Verarbeitungstemperaturen während des Bildens der elektrisch nicht leitenden Schutzschicht 336 durch Plasmabehandlung in einem Bereich von etwa 180°C bis etwa 240°C, zum Beispiel von etwa 200°C bis etwa 220°C, liegen. Der Temperaturbereich kann von Materialien, die in dem Chipgehäuse verwendet werden, zum Beispiel von einem Material des Substrats und von einem Klebematerial, abhängen.
  • Bei diversen Ausführungsformen kann eine Behandlung aller Oberflächen mit Si-haltigen Spezies (zum Beispiel mit SiH4-Derivaten, Siloxanen, Polysiloxanen) ausgeführt werden, um die Schutzschicht 336 zu bilden, zum Beispiel eine schützende Metall-Silicium-Oberflächenschicht, wie zum Beispiel CuSi, oder AgSix. Die Behandlung kann zum Beispiel kurz vor dem Formprozess in einem unterschiedlichen Werkzeug, unmittelbar vor dem Formprozess in dem Formwerkzeug als ein Vorbeschichtungsprozess oder als ein erster Teil des Formprozesses in dem Formwerkzeug ausgeführt werden.
  • Ein Vorteil der oben beschriebenen Ausführungsformen kann sein, dass ein Korrosionsangriff von Metalloberflächen, zum Beispiel des Drahts, entweder signifikant verringert oder vollständig vermieden werden kann. Daher kann eine Verschlechterung zum Beispiel der Drahtverbindungen (in Bereichen 218 und 220 gezeigt) minimiert oder völlig unterdrückt werden, und eine schädliche Auswirkung auf eine Zuverlässigkeit und Lebensdauer einer Drahtverbindung kann signifikant verringert werden.
  • Die 4A bis 4C zeigen schematische Querschnitte 400, 401 und 402 von Chipgehäusen gemäß diversen Ausführungsformen.
  • Bei diversen Ausführungsformen kann ein Chipgehäuse bereitgestellt werden.
  • Das Chipgehäuse kann im Allgemeinen ähnliche oder identische Teile aufweisen und/oder durch ähnliche oder identische Prozesse, wie in Zusammenhang mit 1A, 1B, 2 und/oder 3A bis 3C beschrieben, gebildet sein. Für solche Teile können dieselben Bezugszeichen verwendet werden, und eine wiederholte Beschreibung kann weggelassen worden sein.
  • Das Chipgehäuse kann einen Chip 106, der eine Chipmetalloberfläche 106m (mit oder ohne die Haubenschicht 106c) aufweist, eine Metallkontaktstruktur 110, wobei die Metallkontaktstruktur 110 die Chipmetalloberfläche 106m (oder die Haubenschicht 106c zum Beispiel in einem Fall, in dem die Haubenschicht elektrisch leitend ist) elektrisch kontaktiert, ein Packagingmaterial 224 und eine Schutzschicht aufweisen, die unterschiedliche Abschnitte haben kann, zum Beispiel die Schutzschicht 440a, die über einem ersten Abschnitt 110a der Metallkontaktstruktur 110 ausgebildet ist, und/oder die Schutzschicht 440b, die über einem zweiten Abschnitt 110b der Metallkontaktstruktur 110 ausgebildet ist. Alle Schutzschichten 440a, 440b (und/oder möglicherweise andere) in dem Gehäuse können auch die Schutzschicht(en) 440 genannt werden.
  • Bei diversen Ausführungsformen können Metalloberflächen, die durch die Schutzschicht 440 gebildet werden, in dem Gehäuse bereitgestellt sein, die die Verschlechterung von Bondverbindungen aufgrund der beschriebenen Korrosionsreaktionen entweder nicht oder wenigstens in einem geringeren Ausmaß unterstützen, verstärken oder katalysieren. Solche Oberflächen können als eine spezifische Bonddrahtoberfläche den Abschnitt 440a der Schutzschicht 440 und/oder andere Oberflächen von Metallkomponenten in dem Gehäuse aufweisen, zum Beispiel von Metallkomponenten wie oben beschrieben, die entweder mit spezifischen Metallen als die Schutzschicht 440 dotiert oder beschichtet sein können, oder die exponierte oder eingebettete Inseln solcher Metalle aufweisen können.
  • Bei diversen Ausführungsformen, wie in 4A bis 4C gezeigt, können die Schutzschichten 440 als eine selektive Beschichtung, zum Beispiel eine Ablagerung, elektrisch leitender (metallischer, metallartiger oder halbleitender) Materialien auf elektrisch leitenden Oberflächen und Schnittstellen der Vorrichtung, zum Beispiel auf der Metallkontaktstruktur 110a, 110b und/oder auf dem Chip 106, zum Beispiel auf der Chipmetalloberfläche 106m, ausgebildet sein.
  • Die abgelagerten elektrisch leitenden Materialien, das heißt die Schutzschicht(en) 440, können Metalle, Legierungen, Oxide, Phosphate, Vanadate und/oder Molybdate, zum Beispiel Al, Ta, Co, Ti, W, Co(P), CoWP, V, Mn, Zr, Mo, Au, Ru, Rh, Zr, Re, Ir, amorphen Kohlenstoff oder anderes kohlenstoffreiches Material aufweisen oder daraus bestehen.
  • In einem Fall nicht selektiver Ablagerung, kann eine Aktivierung ausgeführt werden, zum Beispiel durch Wärme, Laser, Strahlung und/oder Vorspannen. Überschüssiges, nicht umgesetztes Material des elektrisch leitenden Materials, auch Overburden genannt, kann entfernt werden, zum Beispiel physisch oder chemisch (nicht gezeigt).
  • Bei diversen Ausführungsformen können die Wahlmaterialien und -prozesse zum Bilden der elektrisch leitenden Schutzschicht 440 auf oder in einer oder mehreren der Metalloberflächen in dem Chipgehäuse, zum Beispiel auf oder in der Metallkontaktstruktur 110, zum Beispiel dem Draht 110a (das heißt Bilden der Schutzschicht 440a) oder dem Abschnitt 110b (das heißt Bilden der Schutzschicht 440b), oder auf oder in der Chipmetalloberfläche 106m (nicht gezeigt) das Ablagern von Pd, Al, Ni, Ta, Co, Ti, W und/oder anderer durch einen selektiven Atomlagenabscheidungsprozess (ALD), einen selektiven chemischen Prozess des Abscheidens aus der Gasphase (CVD), einen selektiven Prozess des Plasma-verstärkten Ablagerns aus der Gasphase (PECVD) oder einen selektiven chemischen Prozess des Niederdruck-Ablagerns aus der Gasphase (LPCVD), Ablagern von Pd, Ni, Ni(P), NiMoP, Co, Co(P), CoWP, Mo, Cr, Au und/oder Legierungen durch selektive stromlose Abscheidung und/oder Ablagern von Zn, Cr, Au, Pd, Ni, Sn, Mo, Co, V, Mn, Ru, Rh, Zr, Ta, W, Re und/oder Ir durch selektives e-Bias-Sputtering, zum Beispiel Galvanotechnik, aufweisen.
  • Bei diversen Ausführungsformen können die Kombinationen, Legierungen, Vanadate und/oder Molybdate der oben erwähnten Materialien, inklusive zum Beispiel der (handelsüblichen) Beschichtungen wie zum Beispiel Beschichtungen auf Zinnbasis (wie zum Beispiel Olin Messing geliefert von Olin Metal Research Laboratories und Änderungen daran), durch selektives e-Bias-Sputtering (ein elektrolytischer Prozess), zum Beispiel Galvanotechnik, abgelagert werden.
  • Bei diversen Ausführungsformen können Wahlmaterialien und -prozesse zum Bilden der elektrisch leitenden Schutzschicht 440 ferner das nicht selektive Ablagern von Al auf oder in einer oder mehreren der Oberflächen in dem Chipgehäuse (nicht gezeigt) aufweisen, zum Beispiel mindestens inklusive Chipoberflächen 106m mit ungeschützten Cu-Bereichen. Nach einem Temperprozess, kann sich Al in Cu verteilen, um eine intermetallische CuAl-Verbindung zu bilden. Nicht umgesetztes Al kann selektiv geätzt werden, und die Cu-Oberfläche kann durch die intermetallische AlCu-Verbindung als die Schutzschicht 440 geschützt werden.
  • Bei diversen Ausführungsformen kann die Schutzschicht 440 eine Beschichtung des Kerndrahtmaterials 110a0 (siehe 1B) mit einem oder mehreren Metallen der Gruppe aus Nickel (Ni), Cobalt (Co), Chrom (Cr), Titan (Ti), Vanadium (V), Mangan (Mn), Zircon (Zr), Molybdän (Mo), Zinn (Sn) und Zink (Zn) usw., eine Beschichtung des Kerndrahtmaterials 110a0 mit einer oder mehreren Legierungen, die aus dem Kerndrahtmaterial (zum Beispiel Cu) und einem oder mehreren der Metalle der Gruppe aus Nickel (Ni), Cobalt (Co), Chrom (Cr), Titan (Ti), Vanadium (V), Mangan (Mn), Zinn (Sn), Palladium (Pd), Gold (Au), Zink (Zn), Zircon (Zr) und Molybdän (Mo) bestehen, die auch Legierungen aufweist, die im Handel erhältlich und in industrieller Verwendung sind, wie zum Beispiel „Monel” (Ni0.66Cu0.33-Legierung), ein Warenzeichen der Special Metals Corporation, Huntington (West Virginia), USA, eine Beschichtung des Kerndrahtmaterials mit einer oder mehreren binären oder ternären Legierungen, intermetallischen Phasen oder Mischkristallen der Gruppe aus Nickel (Ni), Cobalt (Co), Chrom (Cr), Titan (Ti), Vanadium (V), Mangan (Mn), Zinn (Sn), Palladium (Pd), Gold (Au), Silber (Ag), Zink (Zn), Zircon (Zr) und Molybdän (Mo), eine Beschichtung des Kerndrahtmaterials mit einem Nitrid, Carbid, Bord oder Aluminat der Gruppe aus Nickel (Ni), Cobalt (Co), Chrom (Cr), Titan (Ti), Vanadium (V), Mangan (Mn), Zinn (Sn), Palladium (Pd), Gold (Au), Zink (Zn), Zircon (Zr) und Molybdän (Mo), oder eine Dotierung des Kerndrahtmaterials (entweder beschichtet oder unbeschichtet) mit einem oder mehreren Metallen der Gruppe aus Nickel (Ni), Cobalt (Co), Chrom (Cr), Titan (Ti), Vanadium (V), Mangan (Mn), Zinn (Sn), Palladium (Pd), Gold (Au), Silber (Ag), Zink (Zn), Zircon (Zr), Molybdän (Mo) und Asbest (Sb) aufweisen oder daraus bestehen.
  • Bei diversen Ausführungsformen kann entweder nur der Bonddraht 110a mit den Metallen oder Legierungen, die oben spezifiziert sind, beschichtet oder dotiert sein, wodurch die Schutzschicht 440a gebildet wird, oder mehrere oder alle Metalloberflächen in dem Gehäuse (zum Beispiel auch Leiterrahmen-Oberflächen 110b) können mit einem/einer oder mehreren der oben spezifizierten Metalle oder Legierungen beschichtet oder dotiert sein, wodurch andere Schutzschichten, zum Beispiel 440b usw., gebildet werden. An Stelle des Bonddrahts 110a kann eine unterschiedliche Metallkontaktstruktur 110 verwendet und mit der Schutzschicht 440a wie oben beschrieben versehen werden.
  • Bei diversen Ausführungsformen, durch Verwenden von Bonddrähten 110a (und anderen Metalloberflächen), in welchen das Kernmaterial 110a0 (zum Beispiel Cu, Ag usw.) durch die Schutzschicht 440 geschützt oder abgeschirmt werden kann, können die folgenden Prozesse vermieden oder mindestens signifikant verringert werden: eine katalytische Zerlegung schwefelhaltiger oder anderer Verbindungen an Metalloberflächen, eine rasche Verteilung zum Beispiel von Metall-Sx-Verbindungen entlang dem Draht 110a oder anderen Metalloberflächen, und eine Kriechkorrosion von Reaktionsverbindungen, zum Beispiel Cu-Sx-Verbindungen.
  • Bei diversen Ausführungsformen kann die Schutzschicht 440, zum Beispiel die Beschichtung oder Dotierung, auch auf/in anderen Oberflächen in dem Gehäuse ausgebildet sein, zum Beispiel anderen als der Bonddraht 110a oder anderen als die Metalloberflächen.
  • Bei diversen Ausführungsformen kann das Gehäuse keine Oberfläche aufweisen, die entweder aus einem Edelmetall (Au, Pd, Pt) oder einer Legierung oder Mischkristall dieser Edelmetalle besteht. Die Schutzschicht 440 kann zum Beispiel frei von Edelmetallen sein.
  • Bei diversen Ausführungsformen kann die Schutzschicht 440 ein Edelmetall (Au, Pd, Pt) oder eine Legierung oder Mischkristall dieser Edelmetalle aufweisen oder aus ihnen bestehen. In diesem Fall kann die Schutzschicht 440 eine Stärke von weniger als 20 nm, zum Beispiel weniger als 10 nm aufweisen.
  • Bei diversen Ausführungsformen können eine oder mehrere dieser Oberflächen (eine beispielhafte Ausführungsform ist in 4C gezeigt, siehe Schutzschicht 440b) eingebettete oder exponierte Inseln 422 eines unterschiedlichen Metalls (zum Beispiel eines Kernmetalls, zum Beispiel der Metallkontaktstruktur 110, zum Beispiel des Leiterrahmens 110b, wie oben beschrieben, zum Beispiel Kupfer oder Silber oder ein abgelagertes Nicht-Edelmetall) aufweisen. Solche Inseln 442 können als Fänger für korrosive Komponenten agieren. Muster und Dichte der eingebetteten oder exponierten Inseln 442 können in einem weiten Bereich variieren.
  • Bei diversen Ausführungsformen kann eine Stärke der Schutzschicht 440, zum Beispiel die Beschichtungsschicht, die eine Mehrzahl einzelner Schichten (nicht gezeigt) aufweisen kann, in dem Bereich von 1 nm bis etwa 300 nm liegen, zum Beispiel in einem Bereich von 5 nm bis etwa 200 nm, zum Beispiel von etwa 10 nm bis etwa 100 nm, in Abhängigkeit von der Anzahl der einzelnen Schichten, zum Beispiel einzelner Beschichtungsschichten, und von dem Kerndrahtdurchmesser.
  • Bei diversen Ausführungsformen kann die Schutzschicht 440 vor dem Bondingprozess gebildet werden. In diesem Fall ist klar, dass während einer Verarbeitung eines ersten Bonds (zum Beispiel während FAB-Bildung) und/oder während einer Verarbeitung eines zweiten Bonds (zum Beispiel Wedge-Prozess) zum Beispiel eines Drahts 110a, der eine Schutzschicht 440 wie oben beschrieben hat, das Kernmaterial 110a0 des Drahts (zum Beispiel Cu oder Ag) an den Bereichen 218, 220, an welchen die Verbindungen gebildet werden, exponiert sein kann. Das Kerndrahtmaterial kann folglich nicht mehr zum Beispiel durch die Beschichtung 440a an diesen Stellen geschützt werden. Es wird jedoch darauf hingewiesen, dass die Beschichtungen und Dotierungen, die in den oben stehenden Ausführungsformen in Zusammenhang mit der Schutzschicht 440, die auf/in der Metallkontaktstruktur 110 gebildet wird, zum Beispiel dem Draht 110a, vorgeschlagen werden, die Zerlegung zum Beispiel schwefelhaltiger Komponenten 212 nicht verstärken oder sogar katalysieren können, das einfache und schnelle Verteilen zum Beispiel schwefelhaltiger Komponenten 212 oder ihrer Fragmente 214 entlang der Drahtoberfläche nicht erlauben können, die Reaktion des Kerndrahtmaterials zum Beispiel mit schwefelhaltigen Komponenten 212 oder Fragmenten 214 nicht unterstützen, verstärken oder sogar katalysieren können, was zur Bildung von zum Beispiel CuSx oder AgSx führen würde, und die schnelle und leichte Kriechkorrosion von Reaktionsprodukten, wie zum Beispiel von CuSx oder AgSx entlang ihren Oberflächen oder Schnittstellen in demselben Ausmaß, wie reine Edelmetalle (zum Beispiel Pd, Pt, Au) es tun, nicht unterstützen können.
  • Das Bilden der Schutzschicht 440 über, zum Beispiel auf, der Metallkontaktstruktur, zum Beispiel dem Draht 110a und/oder dem Leiterrahmen 110b, vor dem elektrischen Kontaktieren des Chips 106, kann eine Herstellung des Chipgehäuses erleichtern, weil die Schutzschicht 440 als ein Prozess in einer Produktion der Metallkontaktstruktur 110 ausgebildet werden kann. Die Schutzschicht 440 kann bei diversen Ausführungsformen jedoch nach dem Ausführen des Prozesses des elektrischen Kontaktierens, zum Beispiel des Drahtbondens, und vor dem Bereitstellen des Packagingmaterials 224 zu dem Gehäuse ausgebildet werden.
  • Bei den diversen Ausführungsformen können daher der schädliche Korrosionsangriff und Verschlechterung der Verbindungen durch Verwenden der Schutzschicht 440 in dem Chipgehäuse signifikant verringert und die Verbindungszuverlässigkeit verbessert werden.
  • Bei diversen Ausführungsformen, wie zum Bespiel in 4A gezeigt, kann nur der Bonddraht 110a mit den Metallen oder Legierungen, die oben angegeben sind, beschichtet oder dotiert werden.
  • Bei diversen Ausführungsformen können mehrere oder alle Metalloberflächen in dem Gehäuse (zum Beispiel auch Leiterrahmenoberflächen 110b) mit einem oder mehreren der Metalle oder Legierungen, die oben angegeben sind, beschichtet oder dotiert werden.
  • Bei diversen Ausführungsformen kann eine Stärke einer Edelmetall-Schutzschicht 440 an einem oder mehreren Teilen des Gehäuses weniger als 20 nm, zum Beispiel weniger als 10 nm, sein. Experimente haben bestätigt, dass diese Einschränkung der Edelmetallschichtbeschichtungsstärke eine Lösung für das Korrosionsproblem bereitstellen kann. Das kann zum Beispiel insbesondere der Fall sein, falls die entsprechenden Oberflächen (zum Beispiel Leiterrahmenoberfläche 110b) aufgeraut werden und/oder falls das Kernmaterial der speziellen Gehäusekomponente (zum Beispiel Leiterrahmen 110b) zum Beispiel aus Nickel (Ni), Cobalt (Co), Chrom (Cr), Titan (Ti), Vanadium (V), Mangan (Mn), Zinn (Sn), Zink (Zn), Zircon (Zr), Molybdän (Mo) oder einem anderen Metall besteht, das beständige Verbindungen bilden kann, zum Beispiel Metall-Schwefel-Verbindungen, die jedoch keine Kriechkorrosion, sondern Selbst-Passivierung aufweisen und daher nicht zu Verbindungsverschlechterung führen können.
  • Bei diversen Ausführungsformen kann das Gehäuse eine oder mehrere Oberflächen aufweisen, die entweder aus einem Edelmetall (Au, Pd, Pt) oder aus einer Legierung oder einem Mischkristall von Edelmetallen bestehen. Eine oder mehrere dieser Oberflächen können eingebettete oder exponierte Inseln 442 eines unterschiedlichen Metalls haben, das zum Beispiel Nickel (Ni), Cobalt (Co), Chrom (Cr), Titan (Ti), Vanadium (V), Mangan (Mn), Zinn (Sn), Zink (Zn), Zircon (Zr), Molybdän (Mo) oder ein anderes Metall aufweist oder aus ihm besteht, das beständige Verbindungen bilden kann, zum Beispiel Metall-Schwefel-Verbindungen, die keine Kriechkorrosion, sondern Selbst-Passivierung aufweisen und daher nicht zu Verbindungsverschlechterung führen können. Schwefel und/oder andere korrosive Fragmente 214 können an diesen eingebetteten oder exponierten Metallinseln 442 unwiderruflich gebondet und fixiert werden. Sie können daher nicht für einen Korrosionsangriff des Kerndrahtmaterials (zum Beispiel Cu, Ag) verfügbar sein und Korrosionsverschlechterung der Bondverbindung kann daher vermieden oder mindestens signifikant verringert werden. Muster und Dichte der vorgeschlagenen eingebetteten oder exponierten Inseln 214 aus einem unterschiedlichen Metall können in einem weiten Bereich variieren.
  • Bei diversen Ausführungsformen können die eingebetteten oder exponierten Inseln 214 eine Größe größer als etwa 1 nm, zum Beispiel größer als etwa 2 nm, zum Beispiel größer als etwa 5 nm, zum Beispiel größer als etwa 10 nm, zum Beispiel größer als etwa 50 nm, zum Beispiel größer als etwa 100 nm, haben. Hier kann der Begriff Größe auf einen Durchmesser einer im Wesentlichen kreisförmigen Insel oder auf eine Länge eines größten Ausmaßes in einem Fall, in dem die Insel keine im Wesentlichen kreisförmige Form hat, sondern eher elliptisch, vieleckig oder in irgendeiner anderen Form ist, verweisen. Bei diversen Ausführungsformen kann ein Gesamtflächenanteil, der von der Mehrzahl von Inseln 214 bedeckt wird, zum Beispiel ein Flächenprozentsatz, der von der Mehrzahl von Inseln 214 bedeckt wird, im Vergleich zu einer Gesamtfläche der Metalloberfläche, zum Beispiel des Leiterrahmens 110b, größer sein als etwa 5%, zum Beispiel größer als etwa 10%, zum Beispiel größer als etwa 20%. Bei diversen Ausführungsformen kann ein Gleichgewicht zwischen einer Funktionalität, die von den Oberflächen bereitgestellt wird, die entweder aus einem Edelmetall (Au, Pd, PT) oder aus einer Legierung oder einem Mischkristall von Edelmetallen (Schutz vor Oxidation, der verbesserte Löt- oder Drahtbondingleistung oder verbesserte Haftung erlauben kann) bestehen, und einem Korrosionsschutz, der durch die exponierten Inseln bereitgestellt wird, erhalten werden. Je größer die exponierten Inseln sind und/oder je größer der Flächenanteil, der von den exponierten Inseln abgedeckt wird, ist, desto besser kann ein Schutz vor Korrosion sein. Ausgehend von etwa 5% einer Fläche, die durch die exponierten Inseln abgedeckt ist, und/oder einer Mindestgröße von 1 nm, kann Schutz vor Korrosion bei diversen Ausführungsformen bereitgestellt werden. Ein Höchstwert für einen Bereich, der durch die exponierten Inseln abgedeckt werden kann, und/oder eine maximale Größe der Inseln kann bei diversen Ausführungsformen von diversen Parametern abhängen, wie zum Beispiel von dem Metall der Metalloberfläche, von dem Prozess, der zum Bilden einer elektrisch leitenden Verbindung verwendet wird (zum Beispiel Löten oder Drahtbonden), einer Haftungsanforderung (zum Beispiel des Packagingmaterials 224) usw., so dass ein Ausgleichen und daher ein oberes Limit für eine maximale Größe der exponierten Inseln und/oder eines Flächenanteils, der von den exponierten Inseln abgedeckt wird, von den Umständen abhängen kann.
  • 5A zeigt als schematische Querschnitte 500 diverse Stufen von zwei alternativen Prozessen zum Bilden eines elektrischen Kontakts gemäß diversen Ausführungsformen. Die zwei alternativen Prozesse haben zwei gemeinsame Stufen, a und e, und drei Stufen (b bis d), die für den einen oder anderen der alternativen Prozesse individuell sind. Der Prozess, der links gezeigt ist (inklusive der sequenziellen Stufen a, b1, c1, d1 und e), kann der Kontaktprozess genannt werden, und der Prozess, der rechts gezeigt ist (inklusive der sequenziellen Stufen a, b2, c2, d2 und e), kann der Nicht-Kontaktprozess genannt werden.
  • Bei diversen Ausführungsformen kann ein Verfahren zum Bilden eines elektrischen Kontakts bereitgestellt werden. Der elektrische Kontakt kann zwischen einer Metallkontaktstruktur oder einem Teil von ihr, wie zum Beispiel der Metallkontaktstruktur 110a, und einer Metalloberfläche 106s gebildet werden.
  • Die Metallkontaktstruktur 110a kann bei diversen Ausführungsformen einen Draht, zum Beispiel einen Kupferdraht, aufweisen oder aus ihm bestehen. Bei diversen Ausführungsformen kann die Kontaktstruktur 110a irgendeine Art elektrischen Leiters sein und kann Leitungsgeometrien aufweisen, die sich von einem Draht unterscheiden, wie zum Beispiel Clips, Federn, 3D-Platten usw., für die die beschriebenen Ausführungsformen in der gemeinsamen Bedeutung der Wörter einen elektrochemischen Fügeprozess darstellen würden.
  • Bei diversen Ausführungsformen kann das Material der Metallkontaktstruktur 110a von (zum Beispiel reinem) Kupfer unterschiedlich sein, kann zum Beispiel ein unterschiedliches Metall, zum Beispiel Silber, aufweisen oder aus ihm bestehen. Mit anderen Worten kann Cu hier nur eine spezifische Ausführungsform darstellen. Tabellen von Daten können in der Literatur verfügbar sein, aus welchen spezifische Kombinationen von Metall und Badlösung ausgewählt werden können, um eine unterschiedliche Kombination von Metall/Verbindungsablagerung zu optimieren und/oder eine Ablagerungsrate von/auf unterschiedlichen Schichten (Mehrstärkenschichten) selektiv auszuwählen.
  • Die Metalloberfläche 106s kann eine Oberfläche einer Metallschicht 106m sein, die Kupfer oder ein unterschiedliches Metall enthält oder daraus besteht, zum Beispiel dasselbe Metall wie die Metallkontaktstruktur 110a.
  • Bei diversen Ausführungsformen kann die Metallkontaktstruktur 110a und/oder der Chip 106 oder ein Teil des Chips 106, zum Beispiel die Metallschicht 106m oder ihre Oberfläche 106s oder ein Teil dieser, gleichmäßig, ungleichmäßig oder auf strukturierte Art durch eine zusätzliche Schicht (die ähnlich wie oder identisch mit der obenstehenden Haubenschicht 106c sein kann) vor dem Prozess, der durch die Stufen, die in den Tafeln c1 und c2 der 5A gezeigt sind, dargestellt ist, abgedeckt werden. Verschiedene Ausführungsformen sind in den 5C b1-1 und b2-1 dargestellt, die jeweils als gezoomte Ansichten der 5A b1 und b2 betrachtet werden können, mit der zusätzlichen Schicht 106c, die auf der Metallschicht 106m ausgebildet ist. Auf die Stufe, die in der Tafel b1-1 der 5C gezeigt ist, können die Prozesse, die von den Tafeln c1, d1 und e dargestellt sind, folgen, und auf die Stufe, die in der Tafel b2-1 der 5C gezeigt ist, können die Prozesse folgen, die jeweils durch die Tafeln c2, d2 und e dargestellt sind.
  • Bei diversen Ausführungsformen kann die Metalloberfläche 106s (und die Metallschicht 106m) Teil einer Halbleitervorrichtung 106 sein, zum Beispiel eines Chips 106, zum Beispiel eines wie oben beschriebenen Chips 106. Der Chip kann bei diversen Ausführungsformen, ohne darauf beschränkt zu sein, einen Halbleiter 106b, ein strukturiertes Zwischenschichtoxid 106z (auch ILOX genannt), das Kontaktbohrungen 106h zu dem Halbleiter 106b aufweist, eine Cu-Barrierenschicht (oder irgendeine Art von Füllung, Schutz- oder gestapeltem Metall oder leitende Schicht) 106mb und ein dickes Cu (106mt) aufweisen. Der Chip 106 kann nach dem elektrischen Kontaktieren mit Packagingmaterial (hier nicht gezeigt) gepackt werden. Bei diversen Ausführungsformen kann die Metalloberfläche 106s Teil einer unterschiedlichen Vorrichtung sein, zum Beispiel eines zweiten Abschnitts 110b einer Metallkontaktstruktur, zum Beispiel eines Leiterrahmens, oder irgendeine andere Metalloberfläche, zum Beispiel wie oben beschrieben, darunter zum Beispiel Kupfer und/oder Silber, die ein elektrisches Kontaktieren erfordern kann.
    • b1 zeigt eine Stufe nach dem Bondingprozess, wobei ein (zum Beispiel dünner) Cu-Bonddraht 110a mit der Metalloberfläche 106s gebondet werden kann.
    • b2 zeigt den Draht 110a als nicht vollständig in Berührung mit der Cu-Oberfläche 106s der Vorrichtung 106 eingerichtet. Stattdessen kann der Bonddraht 110a mit einem Abstand d zwischen einer Unterkante des Bonddrahts 110a und der Metalloberfläche 106s eingerichtet sein.
    • b3 (siehe 5B) zeigt eine Stufe nach einem Bondingprozess, die als eine Kombination von b1 und b2 betrachtet werden kann, mit einem Abschnitt des Bonddrahts 110a an die Metalloberfläche 106s gebondet, und einem anderen Abschnitt, der nicht vollständig in Berührung mit der Cu-Oberfläche 106s der Vorrichtung 106 eingerichtet ist. Die Einrichtung von b3 kann bei diversen Ausführungsformen als eine Alternative zu den Einrichtungen, die jeweils in den Tafeln b1 und b2 der 5A gezeigt sind, verwendet werden.
    • c1 und c2 zeigen jeweils die Einrichtungen von b1 und b2 als einem zusätzlichen Cu-Ablagerungsprozess unterzogen.
  • Bei diversen Ausführungsformen kann in c1 eine galvanische Abscheidung (Anlegen eines Stromflusses in einem Elektrolyt 550, der Kupferionen aufweist) verwendet werden, um eine zusätzliche abgelagerte Schicht 106d zu erhalten (bei der beispielhaften Ausführungsform ist die zusätzliche abgelagerte Schicht eine Kupferschicht). Für die elektrochemische (Kupfer-)Ablagerung, kann ein elektrischer Weg erforderlich sein. Ein solcher Ablagerungsprozess kann wie allgemein gemäß dem Stand der Technik bekannt ausgeführt werden. Die zusätzliche Schicht 106d kann in Abhängigkeit von der spezifischen Ausführungsform, nur auf der Metalloberfläche 106s, nur auf dem Draht 110a, auf einem Teil dieser oder auf beiden eingerichtet, abgelagert werden.
  • Bei c2 kann eine stromlose Technik, die ein Elektrolyt 552 verwendet, an das kein externer Strom bereitzustellen ist, um eine Ablagerung von Ionen, zum Beispiel Kupferionen, die in dem Elektrolyt 552 enthalten sind, zu erhalten, verwendet werden, um die zusätzliche abgelagerte Schicht 106d zu erhalten.
  • Eine Gesamtreaktion für die beispielhafte stromlose Kupferablagerung, die in 5 d2 gezeigt ist, kann Formaldehyd (HCHO) als ein Reduktionsmittel verwenden und kann wie folgt zusammengefasst werden: Cu2+ + 2HCHO + 4OH– → Cu + 2HCOO– + 2H2O + H2 (1)
  • Hier kann HCOO– (Ameisensäure) ein Oxidationsprodukt des Reduktionsmittels sein.
  • Die chemische Gleichung (1) kann in eine einfache Reduktionsreaktion (die teilweise kathodische Reaktion „k”) und eine Oxidationsreaktion (die teilweise anodische Reaktion „a”) aufgegliedert werden:
    Figure DE102016015777A1_0002
  • Diese zwei teilweisen Reaktionen können jedoch an ein und derselben Elektrode auftreten, nämlich an einer Metall-Lösungs-Phasengrenzfläche. Jede dieser Reaktionen kann bestrebt sein, ihr eigenes potentielles Gleichgewicht zu erreichen.
  • Wie in M. Paunovic, Plating, 55, 1161 (1986) beschrieben und schematisch in 6 gezeigt, kann der Mechanismus der Dünnfilmbildung durch drei gleichzeitige Kristallbildungsprozesse charakterisiert sein: Nukleation (auch Bildung genannt, siehe Ansicht der 6 am weitesten links), Wachstum (siehe mittlere Ansicht der 6) und Koaleszenz der dreidimensionalen Kristallite 600 (TDCs, siehe Ansicht am weitesten rechts der 6) in Verbindung mit ihren Korngrenzen (GBs) 660. Solche Wachstumsmechanismen können zu einer Bildung kontinuierlicher dünner Cu-Filme bis zu einer Stärke von etwa 3 μm führen. Für eine Cu-Stärke von mehr als etwa 2 μm kann das Gesamtfilmwachstum gemäß einer spezifischen bevorzugten TDC-Kristallausrichtung, Inhibition vertikalen Wachstums ungünstiger Kristallausrichtung, seitlichem Fügen von Körnern (zum Beispiel an den Korngrenzen 660) und einem Wachstum neuer Schichtkörner 662 folgen.
  • Bei diversen Ausführungsformen kann eine Cu-Stärke von mehr als etwa 2 bis 3 μm (zum Beispiel bis zu 5 μm oder mehr) erhalten werden, zum Beispiel durch Verwenden unterschiedlicher Chemie, oder durch Einschließen von Leerräumen in der zusätzlich abgelagerten Schicht 106d, zum Beispiel, weil sie in Abhängigkeit von dem Zweck nicht schädlich oder sogar gewünscht sein können.
  • In 6 (links) ist die Cu-Nukleation zum Bilden dreidimensionaler Kristalle 600, die schlussendlich die abgelagerte Schicht 106d bilden können, gezeigt. Wie in der Mitte der 6 gezeigt, können die dreidimensionalen Kristalle 600 koaleszieren und Korngrenzen 660 bilden. Schließlich kann in einem Fall, bei dem der Ablagerungsprozess sogar noch weiter geht (in der rechten Tafel der 6 gezeigt), eine Bildung von Leerräumen 664 aufgrund von Wettbewerb der mehreren involvierten Wachstumsmechanismen nicht vermieden werden.
  • Um das Bilden von Leerräumen 664 innerhalb des abschließenden Cu-Stapels während des Prozesses, der für das Bonden vorgeschlagen wird, wie in der Prozessabfolge (a, b2, c2, d2, e) oder in (a, b3, c2, d2), oder in irgendeiner Variation dieser zu verhindern, könnte man die Cu-Drähte 110a in einem Abstand d von 106s, nicht größer als 3 μm, zum Beispiel in einem Bereich von etwa 0 μm bis etwa 3 μm, zum Beispiel von etwa 0,5 μm bis etwa 2 μm, zum Beispiel um 1 μm, setzen.
  • Bei diversen Ausführungsformen sollte eine Modulanordnung mit dem Bondingprozess vor dem Ablagerungsprozess stattfinden. Daher kann das gesamte Modul in das Ablagerungsbad 550, 552 eingetaucht werden.
  • Als eine Folge kann die Metallablagerung auf den Direct Copper Bonded(DCB)-Metallen oder Metallen gedruckter Leiterplatten (PCB) auftreten oder auf irgendeinem Kontakt oder Trägermetall ebenfalls (Leiter, Platte oder irgendeinem Systemteil, bei dem die Gleichung „k” zu einer Ionenabscheidung führen kann). Spezifische Konzeptionsregeln können verwendet werden, um eine Metallablagerung von dem Ablagerungsbad 550, 552 in unterschiedlichen Bereichen des Systems zu verringern oder zu verstärken.
  • In d1 und d2 ist die zusätzliche abgelagerte Schicht 106d für jede der Ausführungsformen gezeigt. Als ein erklärendes Beispiel ist die abgelagerte Schicht 106d als eine gleichmäßig abgelagerte Schicht sowohl auf der Metalloberfläche 106s als auch auf dem Draht 110a, ohne darauf beschränkt zu sein, gezeigt. Der Ablagerungsprozess, der in c1/c2 gezeigt ist, kann ausreichend lang ausgeführt werden, damit sich die abgelagerte Schicht 106d als eine Schicht bildet, die mindestens einen Abschnitt der Metalloberfläche 106s abdeckt und gleichzeitig mindestens einen Abschnitt der Metallkontaktstruktur 110a umhüllt, wobei im Fall von d1 ein Kontaktbereich umhüllt und gestärkt wird, in dem die Metallkontaktstruktur 110a die Metallschicht 106m kontaktiert, und in dem Fall von d2 ein physischer und elektrischer Kontakt zwischen der Metallkontaktstruktur 110a und der Metallschicht 106m (mit anderen Worten Überbrücken des Abstands d zwischen der Unterkante des Bonddrahts 110a und der Metalloberfläche 106s) geschaffen und ferner der Kontaktbereich, wie für d1 beschrieben, umhüllt und gestärkt wird. Ein oder mehrere Kontaktbereiche können gebildet werden (bei der beispielhaften Ausführungsform der 5A: zwei Kontaktbereiche).
  • Bei diversen Ausführungsformen kann die zusätzliche abgelagerte Schicht 106d sowohl auf der Metallkontaktstruktur 110a als auch auf der Metalloberfläche 106s (wie gezeigt) wachsen, oder nur auf der Metalloberfläche 106s (wie oben beschrieben), oder nur auf der Metallkontaktstruktur 110a, oder nur auf Bereichen oder jeweils entweder oder sowohl auf der Metalloberfläche 106s als auch der Metallkontaktstruktur 110a (nicht gezeigt).
  • Wie in e gezeigt, kann ein Ausglühvorgang im Anschluss an den Ablagerungsprozess jeweils von c1/d1 und c2/d2 ausgeführt werden. Dadurch kann die Cu-Cu-Schnittstelle, wie in d1 und d2 gezeigt, verschwinden. Mit anderen Worten können sich nach dem Ausglühvorgang die Vorablagerungs-Metallschicht 106mt und die abgelagerte Metallschicht 106d verbunden haben, um eine homogene oder stärker verbundene Metallschicht 554 zu bilden. In der Metallschicht 554 kann die Metallkontaktstruktur 110a mindestens teilweise eingebettet sein/resultieren, siehe Kontaktbereiche 556. Solche oder zusätzliche Bedingungen nach der Verarbeitung, wie zum Beispiel Temperatur oder Umgebung, können sich in Abhängigkeit von dem spezifischen Anwendungsbereich dieser Erfindung ändern. Das Ausglühen kann zum Beispiel bei diversen Ausführungsformen als ein Erhitzungsprozess ausgeführt werden, wobei die Vorrichtung auf eine Temperatur unter 450°C, zum Beispiel in einem Bereich von etwa 250°C bis etwa 420°C, zum Beispiel von etwa 300°C bis etwa 400°C, erhitzt werden kann.
  • Der Prozess mit niedriger Temperatur (unter 450°C) für das Ausglühen, zum Beispiel zum Eliminieren/Entfernen der Metallkorngrenzen, kann völlig mit fertigen Halbleitervorrichtungen und Standard-Passivierungsschichten verträglich sein.
  • Bei diversen Ausführungsformen können zusätzliche optionale Prozesse enthalten sein, zum Beispiel ein Reinigungsprozess vor oder nach dem Ausglühen, oder ein zusätzlicher Metallisierungsprozess (zum Beispiel eine Schutzschichtablagerung), oder irgendeine Kombination solcher zusätzlicher Prozesse.
  • Bei diversen Ausführungsformen kann der Ausglühprozess, zum Beispiel ein Ausglühprozess bei niedriger Temperatur, in dessen Verlauf interstitieller Wasserstoff aus den GBs der Cu-Schicht freigegeben werden kann, wo nur nicht flüchtiger H in starker Bindung zu Cu bleibt, nach dem Ablagern der abgelagerten Schicht 106d ausgeführt werden. Dadurch kann die Streckbarkeit und Festigkeit von Cu zurückgewonnen werden.
  • Bei diversen Ausführungsformen können abschließende zusätzliche Prozesse, zum Beispiel ein Prozess wie in Tafel f in 5D dargestellt, der nach dem Prozess, der in Tafel e der 5A gezeigt ist, ausgeführt werden kann, ausgeführt werden, zum Beispiel ein Bilden einer Schutzabdeckungsschicht 558, um den geformten/verstärkten Kontakt und/oder die Metalloberfläche zu schützen.
  • Bei diversen Ausführungsformen können vor dem Bilden der Schutzabdeckungschicht 558 Reinigungs- und/oder Konditionierungs-(zum Beispiel Plasmaätz-)Prozesse zum Anpassen der Oberflächeneigenschaften der abgelagerten Cu-Schicht 106d ausgeführt werden.
  • Die chemische Gleichung (2) für die kathodische Ablagerung (die Nicht-Kontaktalternative der 5A) kann auch für galvanische Cu-Ablagerung (die Kontaktalternative der 5A) verallgemeinert werden, wobei die zwei Elektronen, die für eine Aktivierung der Cu-Ablagerung erforderlich sein können, durch einen elektrischen Strom bereitgestellt werden können.
  • Gemäß diversen Ausführungsformen kann ein ausreichend hoher Strom zu der Kathode zugeführt werden, die elektrisch mit einer externen Vorspannung verbunden (zum Beispiel kurzgeschlossen) sein kann. Eine solche Vorspannung kann durch die DCB (oder PCB oder irgendein Kontaktmetall) bereitgestellt werden, zum Beispiel durch ein zweites Ende des Bonddrahts 110a (gestrichelter Teil in 5A). In diesem Fall kann der Cu-Bonddraht 110a an demselben Potenzial sein wie das Cu-Pad, so dass beide gleichzeitig während des galvanischen Prozesses überzogen werden können.
  • 7 zeigt schematische Querschnitte von zwei Stufen eines Verfahrens zum Bilden eines elektrischen Kontakts gemäß diversen Ausführungsformen.
  • Diverse Teile und Prozesse können identisch oder ähnlich wie entsprechende Teile und Prozesse, wie in Zusammenhang mit den 5A, 5B, 5C, 5D und 6 beschrieben, sein. Ihre Beschreibung wurde eventuell weggelassen.
  • Während des Bondingprozesses (in dem Sinne einer anfänglichen Einrichtung/Kontaktierung, wie zum Beispiel in 5A b1 gezeigt), können sich in der Metallkontaktschicht 106mt Risse 772 unter Bondingfüßen oder an anderen Stellen, die von dem Bondingfuß unterschiedlich sind, aufgrund mechanischer Belastung bilden, die zu der Metallkontaktschicht 106mt von dem Bondingprozess zugeführt wird. Die Risse 772 können bei diversen Ausführungsformen durch das Verfahren zum Bilden eines elektrischen Kontakts, wie oben beschrieben, abgedichtet werden (siehe 7, rechte Tafel).
  • Bei diversen Ausführungsformen könnten kleine Risse, die während des Soft-Bondingprozesses eingeleitet werden, daher entweder durch Ausführen eines „Füllprozesses”, durch den die Risse 772 im Wesentlichen vollständig ausgefüllt werden können (nicht gezeigt), entfernt werden, oder durch Ausführen eines „Überkappungsprozesses”, durch den die Risse von der Umgebung durch eine Haubenschicht in Abhängigkeit von einer Größe und einer Amplitude sowie der Menge der Risse abgedichtet oder teilweise abgedichtet werden können, von einer Oberseite geschlossen werden.
  • Bei diversen Ausführungsformen kann das Verfahren zum Bilden eines elektrischen Kontakts als ein „reines Überkappungs”-Verfahren, nachdem irgendein Bonden aufgetreten ist, auf eine Standardart ausgeführt werden, um zu verhindern, dass bereits ausgebildete Risse es schädlichen Ionen ermöglichen, zu der Halbleiter-, zum Beispiel Si-, Schnittstelle einzudringen. Bei dieser Ausführungsform kann ein Verstärken des Bonds zweitrangig sein.
  • Bei diversen Ausführungsformen können schädliche Effekte der Risse 772, die durch das Metallpad 106mt eindringen, gemindert oder eliminiert werden. Das Metallbarrierendesign kann versuchen, eine Gegenwart kleiner Risse zu berücksichtigen, indem zum Beispiel Ionenfangen umgesetzt oder Schichten aufgenommen werden, deren Zweck darin besteht, Ionenverteilung zu verzögern. Bei diversen Ausführungsformen kann, wie oben beschrieben, eine Verfügbarkeit der schädlichen Ionen verringert werden. Falls nach dem Bondingprozess das Verfahren zum Bilden eines elektrischen Kontakts gemäß diversen Ausführungsformen angewandt wird, können die Risse geschlossen (abgedichtet) werden, wie in 7 (rechts) gezeigt. Die Ionenverteilung kann folglich minimiert werden, indem einem Eindringen zusätzlicher externer schädlicher Elemente vorgebeugt wird.
  • Bei diversen Ausführungsformen kann ein Vorteil der Ausführungsformen, die in Zusammenhang mit den 5A bis 9 beschrieben sind, der sein, dass der Bondingprozess (in dem Sinne einer anfänglichen Einrichtung/Kontaktierung, zum Beispiel wie in 5A b1 gezeigt) nicht erforderlich ist, um der Metallkontaktoberfläche 106s und/oder der Metallkontaktschicht 106m, auch Metallpad genannt, ausreichend Stärke bereitzustellen, was anderenfalls ein Bilden von Rissen 772 in dem Pad selbst induzieren kann, was Funktionsprobleme verursachen kann, falls Risse tief unter das Cu-Pad eindringen. Bei diversen Ausführungsformen kann ein Soft-Bondingprozess ausreichen, um sicherzustellen, dass nur der Metalldraht 110a nahe genug oder knapp in Kontakt mit der Kathode (der Metalloberfläche 106s) ist. Kein Eindringen des Bonddrahts 110a und/oder keine Änderung der Metalloberfläche 106s kann erforderlich sein, weil der Draht 110a in einem Abstand von der Metalloberfläche 106s platziert ist. Die mechanische Zuverlässigkeit einer Bondingverbindung, die während eines gemeinsamen Bonding-Eindringprozesses erhalten werden kann, kann hier aufgrund des Wachstumsmechanismus, der gleichzeitig auf dem Cu-Pad (der Metalloberfläche 106s der Metallkontaktschicht 106m) und auf dem Cu-Draht 110a stattfinden kann, obsolet sein, bis ein kontinuierliches Material oder eine kontinuierliche Verbindung erhalten wird.
  • Jede der 8 zeigt als als schematische Querschnitte diverse Stufen eines Prozesses zum Bilden eines elektrischen Kontakts gemäß diversen Ausführungsformen.
  • Diverse Teile und Prozesse können mit entsprechenden Teilen und Prozessen, wie oben beschrieben, identisch oder ähnlich sein. Ihre Beschreibung wurde eventuell weggelassen.
  • Bei diversen Ausführungsformen kann das Verfahren zum Bilden einer elektrischen Verbindung zusätzliche Zwischenprozesse oder dem galvanischen Bondingprozess folgende Prozesse aufweisen.
  • Bei diversen Ausführungsformen kann das Verfahren zum Bilden einer elektrischen Verbindung zusätzlich einen Zwischenablagerungsprozess aufweisen, wodurch eine strukturierte Schicht 882 gebildet wird. Der Zwischenablagerungsprozess kann zum Beispiel einen lithografischen Prozess aufweisen oder ein Siebdruck-, Schablonen- oder Mikrokontakt-Druckvorgang sein, wie zum Beispiel in B. Micel et al., IBM J. RES & DEV, 45, 5 (2001) beschrieben. Dadurch könnte die Metalloberfläche 106s zusätzlich für den darauf folgenden galvanischen Bondingprozess vorbereitet/vorbehandelt werden. Weitere zusätzliche Zwischenprozesse können bei diversen Ausführungsformen ebenfalls enthalten sein, wie zum Beispiel Wärmebehandlung oder Reinigungsprozesse oder ein Einschließen einer dünnen Schicht. Als ein Beispiel des Zwischenablagerungsprozesses kann ein Schablonendrucken, das gut etabliert und umfassend zum Zusammenfügen von Leiterplatten, wie zum Beispiel SMDs oder Einzel-Dies, verwendet wird, als Vorprozess vor der galvanischen Abscheidung ausgeführt werden. Dabei kann eine Schablone 880 aus rostfreiem Stahl verwendet werden, um auf der Oberseite der Metallschicht 106mt (auf dem Vorrichtungsmetallpad) ein Muster zu übertragen, indem Metallpaste/-Emulsion 882, die Material wie zum Beispiel SnAgCu<SAC>-Legierung, Sn, Zn, In, Mn usw., wie in der a-b-c-d-Sequenz der 8A gezeigt, enthält, verwendet wird. Die Metallpaste/-Emulsion 882 kann in Öffnungen der Schablone durch Verwenden einer Rakel 886 gequetscht werden. Anschließend kann die Schablone entfernt werden, was die strukturierte Metallpaste/-Emulsion 882 auf der Metalloberfläche 106s hinterlässt.
  • Eine dünne Schicht 884 kann bei diversen Ausführungsformen durch einen Ablagerungsprozess gebildet werden, wie zum Beispiel durch ALD, PVD oder andere Verfahren, um eine Schicht mit dünner Stärke bis zu etwa 20 nm, zum Beispiel etwa 10 nm, zu erhalten. Die dünne Schicht kann zum Beispiel Sauerstoff oder Stickstoff oder andere schützende oder haftvermittelnde Materialien aufweisen. Der Ablagerungsprozess der dünnen Schicht kann zum Beispiel vor dem Prozess zum Bilden der strukturierten Schicht 882, wie in 8B gezeigt, ausgeführt werden. Bei diversen Ausführungsformen kann der Ablagerungsprozess der dünnen Schicht im Anschluss an die Prozesse, die in den 8A und 8B gezeigt sind, ausgeführt werden (nicht gezeigt).
  • Bei diversen Ausführungsformen können in Abhängigkeit von einer chemischen Zusammensetzung, einer Rheologie und von einer gemusterten Geometrie des gedruckten Pads unterschiedliche Resultate erhalten werden. Zum Beispiel kann eine weitere Differenzierung der Ablagerungsrate in unterschiedlichen Bereichen des Systems erzielt werden, eine Bonddraht-Verlagerungseffizienz kann verbessert werden, eine Gefahr von Rissen kann gemindert werden, eine Gefahr von Lösungskapselung in Leerstellen kann gemindert werden usw.
  • 9 zeigt als schematische Querschnitte diverse Stufen eines Prozesses zum Bilden eines elektrischen Kontakts gemäß diversen Ausführungsformen.
  • Diverse Teile und Prozesse können identisch oder ähnlich wie entsprechende Teile und Prozesse, wie oben beschrieben, sein. Ihre Beschreibung wurde eventuell weggelassen.
  • Bei diversen Ausführungsformen kann Mikrokontakt-Lithographie zum Beispiel als ein Beispiel zum Verhindern lokaler Metallablagerung verwendet werden. Als ein anderes Beispiel kann eine Lithographietechnik, wie zum Beispiel die Mikrokontakt-Lithographie, anhand welcher man Maskenschichten 992 auf der Padoberfläche 106s mit einem großen Durchsatz ablagern kann, verwendet werden. Während eines Mikrolithographieprozesses kann eine Maskenschicht 992, zum Beispiel eine Polymer-Einzelschicht gebildet werden, zum Beispiel gestempelt werden, indem ein strukturierter Stempel 990 auf der Oberseite der Metallkontaktschicht 106m (dem Metallpad) verwendet wird. Die Polymer-Einzelschicht kann fähig sein, das Wachsen zusätzlichen Metalls bei einem darauf folgenden elektrochemischen Ablagerungsprozess zu verhindern, und kann das Wachsen zusätzlichen Metalls (der abgelagerten Metallschicht 106d) nur in Bereichen 994, die von der Maskenschicht 992 unbedeckt sind, erlauben. Dieser Ansatz ist schematisch in der a-b-c-Sequenz der 9 veranschaulicht und kann als einen komplementären Ansatz des oben beschriebenen Siebdruck-/Schablonendruckansatzes darstellend betrachtet werden. Diese beiden Prozesse können Vorkonditionierungsprozesse darstellen, das heißt, sie können vor dem elektrochemischen Bonden erfolgen.
  • Bei diversen Ausführungsformen kann bei einem Postprozess eine Lötpaste stellenweise auf dem elektrochemisch gebondeten Kontakt/der elektrochemisch gebondeten Schnittstelle (nicht gezeigt) abgelagert werden.
  • Bei diversen Ausführungsformen kann als ein Postprozess eine Schutzschicht, zum Beispiel wie oben beschrieben, abgelagert werden.
  • Bei diversen Ausführungsformen können Zwischenpozesse, zum Beispiel Reinigen, ein Plasma-Haftvermittlungsprozess oder Wärmekonditionierung, optional an irgendeiner geeigneten Stelle in der Abfolge der oben beschriebenen Prozesse ausgeführt werden.
  • 10 zeigt schematische Zeichnungen von zwei Stufen eines Verfahrens zum Bilden eines elektrischen Kontakts gemäß diversen Ausführungsformen.
  • Bei diversen Ausführungsformen kann ein Verfahren zum Bilden eines elektrischen Kontakts bereitgestellt werden. Der elektrische Kontakt kann zwischen einer Metallkontaktstruktur 110a und einer Metalloberfläche 110bs gebildet werden. Die Metallkontaktstruktur 110a kann elektrisch mit einem Chip 106, auch ein Die genannt, verbunden sein.
  • Bei diversen Ausführungsformen kann die Metallkontaktstruktur 110a einen Bonddraht, zum Beispiel einen Kupferbonddraht, aufweisen oder aus ihm bestehen. Die Metallkontaktstruktur 110a kann, an Stelle eines Drahts, als irgendein anderes geeignetes Kontaktierungsmittel, wie oben beschrieben, für die ersten Abschnitte 110a der Metallkontaktstrukturen 110 gebildet werden.
  • Bei diversen Ausführungsformen kann die Metalloberfläche 110bs eine Oberfläche eines Metallelements 110b sein. Das Metallelement 110b kann dem zweiten Abschnitt 110b der Metallkontaktstrukturen 110, die oben beschrieben sind, entsprechen, zum Beispiel einem Leiterrahmen, zum Beispiel einem Leiterrahmen, der aus Kupfer besteht oder Kupfer aufweist. Das Metallelement 110b kann an Stelle eines Leiterrahmens als irgendeine andere Metallstruktur ausgebildet sein, die die Metallkontaktstruktur 110a elektrisch kontaktieren kann und die Kupfer aufweisen oder daraus bestehen kann.
  • Bei diversen Ausführungsformen kann das Verfahren zum Bilden eines elektrischen Kontakts das Ablagern durch Atomlagenabscheidung einer Passivierungsschicht 1098a über mindestens einem Bereich der Metalloberfläche 110bs aufweisen, wobei die Passivierungsschicht Aluminiumoxid aufweisen kann. Der ALD-Prozess kann sehr winkelgetreu und unabhängig von einer Geometrie der Metalloberfläche 110bs, zum Beispiel von einer Leiterrahmen-Geometrie, sein. Eine Stärke der Passivierungsschicht 1098a kann im Wesentlichen gleichförmig sein.
  • Die Passivierungsschicht 1098a kann das Kupfer der Metalloberfläche 110bs vor Oxidation schützen, zum Beispiel während der Lagerung und insbesondere während des Zusammenfügens, das bei erhöhten Temperaturen ausgeführt werden kann (zum Beispiel kann der Bondingprozess Temperaturen von mehr als 200°C erfordern), die anderenfalls zu einer Oxidation des Kupfers führen könnten. Durch Verwenden einer geeigneten Schichtstärke, zum Beispiel einer Stärke in einem Bereich von etwa 1 nm bis etwa 100 nm, zum Beispiel von etwa 5 nm bis etwa 50 nm, zum Beispiel von etwa 5 nm bis etwa 20 nm, zum Beispiel von etwa 5 nm bis etwa 10 nm, kann die Metalloberfläche 110bs, zum Beispiel die Leiterrahmenoberfläche, geschützt werden und Drahtbonden kann immer noch möglich sein.
  • Bei diversen Ausführungsformen kann das Verfahren zum Bilden eines elektrischen Kontakts ferner das elektrische Kontaktieren des Bereichs der Metalloberfläche 110bs mit der Metallkontaktstruktur 110a aufweisen, wobei die Metallkontaktstruktur 110a Kupfer aufweisen kann.
  • Bei diversen Ausführungsformen kann es möglich sein, dass vor dem Anwenden des ALD-Prozesses eine Auswirkung von Anlaufschutzbeschichtungen in Betracht gezogen werden muss, und die Metalloberfläche 110bs muss eventuell richtig gereinigt werden, wie gemäß dem Stand der Technik bekannt ist.
  • 11 zeigt einen Prozessfluss 1100 für ein Verfahren zum Bilden eines Chipgehäuses gemäß diversen Ausführungsformen.
  • Bei diversen Ausführungsformen kann das Verfahren zum Bilden eines Chipgehäuses das elektrische Kontaktieren eines Chips mit einer Metallkontaktstruktur (in 1110), vor oder nach dem elektrischen Kontaktieren des Chips, Aufrauen mindestens eines Abschnitts der Metallkontaktstruktur, so dass eine Oberflächenrauheit Ra von mindestens 50 nm erhalten wird (in 1120), Bilden einer Schutzschicht, die ein Edelmetall aufweist, mindestens über dem Abschnitt der Metallkontaktstruktur, wobei die Schutzschicht eine Stärke von weniger als 10 nm hat (in 1130) und, nach dem elektrischen Kontaktieren des Chips und nach dem Einrichten der Schutzschicht, Packaging des Chips und der Metallkontaktstruktur mit dem Packagingmaterial, so dass die Schutzschicht an einer Schnittstelle zwischen dem mindestens einen Abschnitt der Metallkontaktstruktur und dem Packagingmaterial eingerichtet ist (in 1140), aufweisen.
  • Bei diversen Ausführungsformen kann die Oberflächenrauheit Ra mindestens 100 nm betragen, zum Beispiel mindestens 200 nm, zum Beispiel mindestens 500 nm, zum Beispiel mindestens 1 μm.
  • Die Oberflächenrauheit Ra kann ein arithmetisches Mittel von Absolutwerten vertikaler Abweichungen von einem Oberflächenrauheitsprofil für eine mittlere Linie der vertikalen Abweichungen betreffen.
  • 12 zeigt einen Prozessfluss 1200 für ein Verfahren zum Bilden eines Chipgehäuses gemäß diversen Ausführungsformen.
  • Bei diversen Ausführungsformen kann das Verfahren zum Bilden eines Chipgehäuses das elektrische Kontaktieren eines Chips mit einer Metallkontaktstruktur (in 1210), das Bilden einer Schutzschicht, die ein Edelmetall umfasst, mindestens über einem Abschnitt der Metallkontaktstruktur (in 1220), das teilweise Entfernen der Schutzschicht über der Metallkontaktstruktur, wodurch eine Mehrzahl von Bereichen gebildet wird, die frei von dem Edelmetall sind, wobei die Bereiche, die frei von dem Edelmetall sind, eine Schnittstelle zwischen dem Packagingmaterial und einem Nicht-Edelmetall der Metallkontaktstruktur bereitstellen (in 1230), und, nach dem elektrischen Kontaktieren des Chips und nach dem Einrichten und teilweisen Entfernen der Schutzschicht, Packaging des Chips und der Metallkontaktstruktur mit dem Packagingmaterial, so dass die Schutzschicht an einer Schnittstelle zwischen dem mindestens einen Abschnitt der Metallkontaktstruktur und dem Packagingmaterial eingerichtet ist (in 1240), aufweisen.
  • 13 zeigt einen Prozessfluss 1300 für ein Verfahren zum Bilden eines Chipgehäuses gemäß diversen Ausführungsformen.
  • Bei diversen Ausführungsformen kann das Verfahren zum Bilden eines Chipgehäuses das elektrische Kontaktieren eines Chips mit einer Metallkontaktstruktur (in 1310), das Behandeln der Metallkontaktstruktur und der Chipmetalloberfläche mit einem Plasma, wodurch eine Schutzschicht auf oder in mindestens einem Abschnitt der Metallkontaktstruktur und/oder der Chipmetalloberfläche gebildet wird (in 1320), und, nach dem elektrischen Kontaktieren des Chips und nach dem Einrichten der Schutzschicht, Packaging des Chips und der Metallkontaktstruktur mit dem Packagingmaterial, so dass die Schutzschicht an einer Schnittstelle zwischen dem mindestens einen Abschnitt der Metallkontaktstruktur und dem Packagingmaterial eingerichtet ist (in 1330), aufweisen.
  • 14 zeigt einen Prozessfluss 1400 für ein Verfahren zum Bilden eines elektrischen Kontakts gemäß diversen Ausführungsformen.
  • Bei diversen Ausführungsformen kann das Verfahren zum Bilden eines Chipgehäuses das Einrichten einer Metallkontaktstruktur über oder auf einer Metalloberfläche (in 1410) und das Metallisieren einer Metallschicht auf der Metalloberfläche und auf der Metallkontaktstruktur, wodurch die Metallkontaktstruktur an der Metalloberfläche fixiert wird und ein elektrischer Kontakt zwischen der Metallkontaktstruktur und der Metalloberfläche gebildet wird oder ein existierender elektrischer Kontakt zwischen der Metallkontaktstruktur und der Metalloberfläche verstärkt wird (in 1420), aufweisen.
  • 5 zeigt einen Prozessfluss 1500 für ein Verfahren zum Bilden eines elektrischen Kontakts gemäß diversen Ausführungsformen.
  • Bei diversen Ausführungsformen kann das Verfahren zum Bilden eines Chipgehäuses das Ablagern durch Atomlagenabscheidung einer Passivierungsschicht über mindestens einem Bereich eines ersten Abschnitts einer Metallkontaktstruktur, wobei die Passivierungsschicht Aluminiumoxid aufweisen kann, und eine Oberfläche des Bereichs des ersten Abschnitts der Metallkontaktstruktur Kupfer aufweisen kann (in 1510), und elektrisches Kontaktieren des Bereichs des ersten Abschnitts der Metallkontaktstruktur mit einem zweiten Abschnitt der Metallkontaktstruktur, wobei der zweite Abschnitt der Metallkontaktstruktur Kupfer aufweisen kann (in 1520), aufweisen.
  • Bei diversen Ausführungsformen wird ein Chipgehäuse bereitgestellt. Das Chipgehäuse kann einen Chip, der eine Chipmetalloberfläche aufweist, eine Metallkontaktstruktur, wobei die Metallkontaktstruktur die Chipmetalloberfläche elektrisch kontaktiert, ein Packagingmaterial und eine Schutzschicht aufweisen, die einen Abschnitt, der an einer Schnittstelle zwischen einem Abschnitt der Metallkontaktstruktur und dem Packagingmaterial gebildet ist, aufweist oder aus ihm besteht, wobei die Schutzschicht mindestens ein Material einer Gruppe anorganischer Materialien aufweisen oder im Wesentlichen aus diesem bestehen kann, wobei die Gruppe aus Aluminiumoxid, Kupferoxid, amorphem oder kristallinem Siliciumdioxid, Tetraethylorthosilicat, einem Nitrid, einem Phosphat, einem Karbid, einem Bond, einem Aluminat, aus amorphem Kohlenstoff oder anderem kohlenstoffreichen Material, einer Verbindung, die Stickstoff und das Metall der Chipmetalloberfläche und/oder der Metallkontaktstruktur umfasst, und einer Verbindung, die Silicium und das Metall der Chipmetalloberfläche und/oder der Metallkontaktstruktur aufweist, besteht.
  • Bei diversen Ausführungsformen wird ein Chipgehäuse bereitgestellt. Das Chipgehäuse kann einen Chip, der eine Chipmetalloberfläche aufweist, eine Metallkontaktstruktur, wobei die Metallkontaktstruktur die Chipmetalloberfläche elektrisch kontaktiert, wobei die Metallkontaktstruktur Kupfer und/oder Silber aufweist, ein Packagingmaterial und eine Schutzschicht aufweisen, die einen Abschnitt, der an einer Schnittstelle zwischen einem Abschnitt der Metallkontaktstruktur und dem Packagingmaterial gebildet ist, aufweist oder aus ihm besteht, wobei die Schutzschicht ein Polymer, das von dem Packagingmaterial unterschiedlich ist, aufweisen oder im Wesentlichen daraus bestehen kann.
  • Bei diversen Ausführungsformen wird ein Chipgehäuse bereitgestellt. Das Chipgehäuse kann einen Chip, der eine Chipmetalloberfläche aufweist, eine Metallkontaktstruktur, wobei die Metallkontaktstruktur die Chipmetalloberfläche elektrisch kontaktiert, ein Packagingmaterial und eine Schutzschicht aufweisen, die einen Abschnitt, der an einer Schnittstelle zwischen einem Abschnitt der Metallkontaktstruktur und dem Packagingmaterial gebildet ist, aufweist oder im Wesentlichen aus ihm besteht, wobei die Schutzschicht mindestens ein Metall einer Gruppe aus Metallen aufweisen oder im Wesentlichen aus diesem bestehen kann, wobei die Gruppe aus Al, Ta, Co, Ti, W, Co(P), CoWP, V, Mn, Zr, Mo, Au, Ru, Rh, Zr, Re und Ir besteht.
  • Bei diversen Ausführungsformen wird ein Chipgehäuse bereitgestellt. Das Chipgehäuse kann einen Chip, der eine Chipmetalloberfläche aufweist, eine Metallkontaktstruktur, wobei die Metallkontaktstruktur die Chipmetalloberfläche elektrisch kontaktiert, ein Packagingmaterial und eine Schutzschicht aufweisen, die einen Abschnitt, der an einer Schnittstelle zwischen einem Abschnitt der Metallkontaktstruktur und dem Packagingmaterial gebildet ist, aufweist oder im Wesentlichen aus ihm besteht, wobei die Schutzschicht ein Edelmetall aufweisen kann, das eine Stärke von weniger als 10 nm hat.
  • Bei diversen Ausführungsformen kann der Abschnitt der Metallkontaktstruktur eine Oberflächenrauheit von mindestens 50 nm haben.
  • Bei diversen Ausführungsformen wird ein Chipgehäuse bereitgestellt. Das Chipgehäuse kann einen Chip, eine Metallkontaktstruktur, die eine Nicht-Edelmetall aufweist und den Chip elektrisch kontaktiert, ein Packagingmaterial und eine Schutzschicht aufweisen, die einen Abschnitt, der an einer Schnittstelle zwischen einem Abschnitt der Metallkontaktstruktur und dem Packagingmaterial gebildet ist, aufweist oder im Wesentlichen aus ihm besteht, wobei die Schutzschicht ein Edelmetall aufweisen kann, wobei der Abschnitt der Schutzschicht eine Mehrzahl von Bereichen aufweisen kann, die frei von dem Edelmetall sind, und wobei die Bereiche, die frei von dem Edelmetall sind, eine Schnittstelle zwischen dem Packagingmaterial und einem Nicht-Edelmetall bereitstellen können.
  • Bei diversen Ausführungsformen kann das Nicht-Edelmetall das Metall der Metallkontaktstruktur sein.
  • Bei diversen Ausführungsformen kann das Nicht-Edelmetall in den Bereichen, die frei von dem Edelmetall sind, abgelagert werden.
  • Bei diversen Ausführungsformen kann jeder Bereich der Mehrzahl von Bereichen, die frei von dem Edelmetall sind, einen Mindestdurchmesser von 1 nm haben.
  • Bei diversen Ausführungsformen kann eine kumulative Fläche der Bereiche, die frei von dem Edelmetall sind, mindestens 5% der Fläche des Abschnitts der Schutzschicht betragen.
  • Bei diversen Ausführungsformen wird ein Verfahren zum Bilden eines Chipgehäuses bereitgestellt, wobei das Chipgehäuse einen Chip, eine Metallkontaktstruktur und Packagingmaterial aufweist. Das Verfahren kann das elektrische Kontaktieren des Chips mit der Metallkontaktstruktur, vor oder nach dem elektrischen Kontaktieren des Chips, das Aufrauen mindestens eines Abschnitts der Metallkontaktstruktur derart, dass eine Oberflächenrauheit von mindestens 50 nm erhalten wird, das Bilden einer Schutzschicht, die ein Edelmetall umfasst, mindestens über dem Abschnitt der Metallkontaktstruktur, wobei die Schutzschicht eine Stärke von weniger als 10 nm hat, und nach dem elektrischen Kontaktieren des Chips und nach dem Einrichten der Schutzschicht, das Packaging des Chips und der Metallkontaktstruktur mit dem Packagingmaterial derart aufweisen, dass die Schutzschicht an einer Schnittstelle zwischen dem mindestens einen Abschnitt der Metallkontaktstruktur und dem Packagingmaterial eingerichtet werden kann.
  • Bei diversen Ausführungsformen wird ein Verfahren zum Bilden eines Chipgehäuses bereitgestellt, wobei das Chipgehäuse einen Chip, eine Metallkontaktstruktur und Packagingmaterial aufweist. Das Verfahren kann das elektrische Kontaktieren des Chips mit der Metallkontaktstruktur, das Bilden einer Schutzschicht, die ein Edelmetall aufweist, mindestens über einem Abschnitt der Metallkontaktstruktur, das teilweise Entfernen der Schutzschicht über der Metallkontaktstruktur, wodurch eine Mehrzahl von Bereichen, die frei von dem Edelmetall sind, gebildet wird, wobei die Bereiche, die frei von dem Edelmetall sind, eine Schnittstelle zwischen dem Packagingmaterial und einem Nicht-Edelmetall der Metallkontaktstruktur bereitstellen können, und, nach dem elektrischen Kontaktieren des Chips und nach dem Einrichten und teilweisen Entfernen der Schutzschicht, das Packaging des Chips und der Metallkontaktstruktur mit dem Packagingmaterial derart aufweisen, dass die Schutzschicht an einer Schnittstelle zwischen dem mindestens einen Abschnitt der Metallkontaktstruktur und dem Packagingmaterial eingerichtet werden kann.
  • Bei diversen Ausführungsformen wird ein Verfahren zum Bilden eines Chipgehäuses bereitgestellt, wobei das Chipgehäuse einen Chip, eine Metallkontaktstruktur und Packagingmaterial aufweist. Das Verfahren kann das Bilden einer Schutzschicht, die ein Edelmetall umfasst, mindestens über einem Abschnitt der Metallkontaktstruktur, das teilweise Entfernen der Schutzschicht über der Metallkontaktstruktur, wodurch eine Mehrzahl von Bereichen, die von dem Edelmetall frei sind, gebildet wird, das elektrische Kontaktieren des Chips mit der Metallkontaktstruktur und, nach dem elektrischen Kontaktieren des Chips und nach dem Einrichten und teilweisen Entfernen der Schutzschicht, das Packaging des Chips und der Metallkontaktstruktur mit dem Packagingmaterial aufweisen, wodurch die Bereiche, die frei von dem Edelmetall sind, mit dem Packagingmaterial physisch kontaktiert werden, wobei in den Bereichen, die frei von dem Edelmetall sind, ein Nicht-Edelmetall exponiert werden kann.
  • Bei diversen Ausführungsformen kann das exponierte Nicht-Edelmetall das Nicht-Edelmetall der Metallkontaktstruktur sein.
  • Bei diversen Ausführungsformen kann das Verfahren ferner das Ablagern eines Nicht-Edelmetalls in den Bereichen, die frei von dem Edelmetall sind, aufweisen. Das exponierte Nicht-Edelmetall kann das abgelagerte Nicht-Edelmetall sein.
  • Bei diversen Ausführungsformen kann das elektrische Kontaktieren des Chips nach dem Einrichten und teilweisen Entfernen der Schutzschicht ausgeführt werden.
  • Bei diversen Ausführungsformen wird ein Verfahren zum Bilden eines Chipgehäuses bereitgestellt, wobei das Chipgehäuse einen Chip, eine Metallkontaktstruktur und Packagingmaterial aufweist. Das Verfahren kann das elektrische Kontaktieren der Chipmetalloberfläche mit der Metallkontaktstruktur, das Behandeln der Metallkontaktstruktur und der Chipmetalloberfläche mit einem Plasma, wodurch eine Schutzschicht auf oder in mindestens einem Abschnitt der Metallkontaktstruktur und/oder der Chipmetalloberfläche gebildet wird, und, nach dem elektrischen Kontaktieren des Chips und nach dem Einrichten der Schutzschicht, das Packaging des Chips und der Metallkontaktstruktur mit dem Packagingmaterial derart aufweisen, dass die Schutzschicht an einer Schnittstelle zwischen dem mindestens einen Abschnitt der Metallkontaktstruktur und dem Packagingmaterial eingerichtet werden kann.
  • Bei diversen Ausführungsformen kann das Plasma ein Plasma einer Gruppe von Plasmen aufweisen oder aus ihm bestehen, wobei die Gruppe aus N2, NH3, N2O, O2, O3 und NxO besteht.
  • Bei diversen Ausführungsformen wird ein Verfahren zum Bilden eines elektrischen Kontakts bereitgestellt. Das Verfahren kann das Einrichten einer Metallkontaktstruktur über oder auf einer Metalloberfläche, das Metallisieren einer Metallschicht auf der Metalloberfläche und auf der Metallkontaktstruktur, wodurch die Metallkontaktstruktur auf der Metalloberfläche fixiert wird und ein elektrischer Kontakt zwischen der Metallkontaktstruktur und der Metalloberfläche gebildet wird oder ein existierender elektrischer Kontakt zwischen der Metallkontaktstruktur und der Metalloberfläche verstärkt oder verdickt wird, aufweisen.
  • Bei diversen Ausführungsformen kann das Verfahren ferner vor dem Metallisieren der Metallschichtstruktur auf der Metalloberfläche und der Metallkontaktstruktur das Behandeln der Metalloberfläche und der Metallkontaktstruktur durch einen Prozess aufweisen, der Nasschemie, Trockenchemie und/oder Plasma involviert, um eine Oberfläche der Metalloberfläche und der Metallkontaktstruktur auf das Metallisieren vorzubereiten.
  • Bei diversen Ausführungsformen kann das Verfahren ferner vor dem Einrichten einer Metallkontaktstruktur das Einrichten einer Zwischenschicht auf der Metalloberfläche aufweisen.
  • Bei diversen Ausführungsformen kann das Verfahren ferner vor dem Einrichten einer Metallkontaktstruktur das Einrichten einer strukturierten Zwischenschicht auf der Metalloberfläche aufweisen.
  • Bei diversen Ausführungsformen kann das Verfahren ferner nach dem Einrichten einer Metallkontaktstruktur das Einrichten einer abschließenden Schutzschicht auf der Metalloberfläche und auf der Kontaktstruktur aufweisen.
  • Bei diversen Ausführungsformen kann die strukturierte Zwischenschicht einen Haftvermittler aufweisen, und das Einrichten einer Metallkontaktstruktur kann das Einrichten der Metallkontaktstruktur auf oder in oder teilweise in dem Haftvermittler aufweisen.
  • Bei diversen Ausführungsformen kann das Einrichten der Zwischenschicht Ablagerung, zum Beispiel ALD, Schablonendruck oder Siebdruck aufweisen.
  • Bei diversen Ausführungsformen kann die Zwischenschicht konfiguriert sein, um einem Metallisieren des Metalls auf der Zwischenschicht vorzubeugen.
  • Bei diversen Ausführungsformen kann das Verfahren ferner nach dem Metallisieren der Metallschicht das Einrichten von Lot über einem Kontaktabschnitt, wo der elektrische Kontakt zwischen der Metallkontaktstruktur und der Metalloberfläche gebildet werden kann, aufweisen.
  • Bei diversen Ausführungsformen kann die Metalloberfläche eine Chipmetalloberfläche, eine gedruckte Leiterplatte oder ein direktes Kupferbond sein.
  • Bei diversen Ausführungsformen kann die Metallkontaktstruktur eine Kontaktstruktur eines Gehäuseverbindungsniveaus sein, die einen elektrischen Kontakt zwischen einem ersten Gehäuse und einem zweiten Gehäuse bereitstellt.
  • Bei diversen Ausführungsformen wird ein Verfahren zum Bilden eines elektrischen Kontakts bereitgestellt. Das Verfahren kann das Ablagern durch Atomlagenabscheidung einer Passivierungsschicht über mindestens einem Bereich einer Metalloberfläche, wobei die Passivierungsschicht Aluminiumoxid aufweisen kann, und der Bereich der Metalloberfläche Kupfer aufweisen kann, und das elektrische Kontaktieren des Bereichs der Metalloberfläche mit einer Metallkontaktstruktur, wobei die Metallkontaktstruktur Kupfer aufweisen kann, aufweisen.
  • Bei diversen Ausführungsformen kann die Metallkontaktstruktur ein Draht sein.
  • Bei diversen Ausführungsformen kann die Metalloberfläche eine Oberfläche eines Leiterrahmens sein.
  • Bei diversen Ausführungsformen kann das elektrische Kontaktieren der Metalloberfläche mit einer Metallkontaktstruktur einen Bondingprozess aufweisen.
  • Bei diversen Ausführungsformen kann der Bondingprozess ein Wedge-Bondingprozess sein.
  • Bei diversen Ausführungsformen wird ein Verfahren zum Bilden eines Chipgehäuses bereitgestellt. Das Verfahren kann das Verfahren zum Bilden eines elektrischen Kontakts aufweisen.
  • Bei diversen Ausführungsformen kann das Verfahren zum Bilden eines Chipgehäuses ferner das elektrische Kontaktieren eines Chips mit dem zweiten Abschnitt der Metallkontaktstruktur aufweisen.
  • Bei diversen Ausführungsformen kann das Verfahren ferner mindestens teilweise das Kapseln des Chips und der Metallkontaktstruktur mit einem Packagingmaterial aufweisen.
  • Bei einem ersten Beispiel wird ein Chipgehäuse bereitgestellt, das Folgendes umfasst: einen Chip, der eine Chipmetalloberfläche umfasst, eine Metallkontaktstruktur, wobei die Metallkontaktstruktur die Chipmetalloberfläche elektrisch kontaktiert, ein Packagingmaterial, und eine Schutzschicht, die einen Abschnitt, der an einer Schnittstelle zwischen einem Abschnitt der Metallkontaktstruktur und dem Packagingmaterial gebildet ist, umfasst oder aus ihm besteht, wobei die Schutzschicht mindestens ein Material einer Gruppe anorganischer Materialien umfasst oder im Wesentlichen aus diesem besteht, wobei die Gruppe aus Folgendem besteht: Aluminiumoxid, Kupferoxid, amorphem oder kristallinem Siliciumdioxid, Tetraethylorthosilikat, einem Nitrid, einem Phosphat, einem Karbid, einem Bond, einem Aluminat, amorphem Kohlenstoff oder anderem kohlenstoffreichen Material, Al, Ta, Co, Ti, W, Co(P), CoWP, V, Mn, Zr, Mo, Au, Ru, Rh, Zr, Re, Ir, Si, einer Verbindung, die Stickstoff und das Metall der Chipmetalloberfläche und/oder der Metallkontaktstruktur umfasst, und einer Verbindung, die Silicium und das Metall der Chipmetalloberfläche und/oder der Metallkontaktstruktur umfasst.
  • Bei einem zweiten Beispiel wird ein Chipgehäuse bereitgestellt, das Folgendes umfasst: einen Chip, der eine Chipmetalloberfläche umfasst, eine Metallkontaktstruktur, wobei die Metallkontaktstruktur die Chipmetalloberfläche elektrisch kontaktiert, wobei die Metallkontaktstruktur Kupfer und/oder Silber umfasst, ein Packagingmaterial, und eine Schutzschicht, die einen Abschnitt, der an einer Schnittstelle zwischen einem Abschnitt der Metallkontaktstruktur und dem Packagingmaterial gebildet ist, umfasst oder aus ihm besteht, wobei die Schutzschicht ein Polymer, das von dem Packagingmaterial unterschiedlich ist, umfasst oder im Wesentlichen daraus besteht.
  • Bei einem dritten Beispiel wird ein Chipgehäuse bereitgestellt, das Folgendes umfasst: einen Chip, eine Metallkontaktstruktur, die den Chip elektrisch kontaktiert, ein Packagingmaterial, und eine Schutzschicht, die einen Abschnitt, der an einer Schnittstelle zwischen einem Abschnitt der Metallkontaktstruktur und dem Packagingmaterial gebildet ist, umfasst oder im Wesentlichen aus ihm besteht, wobei die Schutzschicht ein Edelmetall umfasst, das eine Stärke von weniger als 10 nm hat.
  • Bei einem Aspekt des dritten Beispiels kann der Abschnitt der Metallkontaktstruktur eine Oberflächenrauheit von mindestens 50 nm haben.
  • Bei einem vierten Beispiel wird ein Chipgehäuse bereitgestellt, das Folgendes umfasst: einen Chip, eine Metallkontaktstruktur, die ein Nicht-Edelmetall umfasst und den Chip elektrisch kontaktiert, ein Packagingmaterial, und eine Schutzschicht, die einen Abschnitt, der an einer Schnittstelle zwischen einem Abschnitt der Metallkontaktstruktur und dem Packagingmaterial gebildet ist, umfasst oder im Wesentlichen aus ihm besteht, wobei die Schutzschicht ein Edelmetall umfasst, wobei der Abschnitt der Schutzschicht eine Mehrzahl von Bereichen, die von dem Edelmetall frei sind, umfasst, und wobei die Bereiche, die von dem Edelmetall frei sind, eine Schnittstelle zwischen dem Packagingmaterial und einem Nicht-Edelmetall bereitstellen.
  • Bei einem ersten Aspekt des vierten Beispiels kann jeder Bereich der Mehrzahl von Bereichen, die frei von dem Edelmetall sind, einen Mindestdurchmesser von 1 nm haben.
  • Bei einem zweiten Aspekt des vierten Beispiels oder einem weiteren Aspekt des ersten Aspekts des vierten Beispiels kann eine kumulative Fläche der Bereiche, die frei von dem Edelmetall sind, mindestens 5% der Fläche des Abschnitts der Schutzschicht betragen.
  • Bei einem fünften Beispiel wird ein Verfahren zum Bilden eines Chipgehäuses bereitgestellt, wobei das Chipgehäuse einen Chip, eine Metallkontaktstruktur und Packagingmaterial umfasst, wobei das Verfahren Folgendes umfasst: elektrisches Kontaktieren des Chips mit der Metallkontaktstruktur, vor oder nach dem elektrischen Kontaktieren des Chips, Aufrauen mindestens eines Abschnitts der Metallkontaktstruktur, so dass eine Oberflächenrauheit von mindestens 50 nm erhalten wird, Bilden einer Schutzschicht, die ein Edelmetall umfasst, mindestens über dem Abschnitt der Metallkontaktstruktur, wobei die Schutzschicht eine Stärke von weniger als 10 nm hat, und nach dem elektrischen Kontaktieren des Chips und nach dem Einrichten der Schutzschicht, Packaging des Chips und der Metallkontaktstruktur mit dem Packagingmaterial, so dass die Schutzschicht an einer Schnittstelle zwischen dem mindestens einen Abschnitt der Metallkontaktstruktur und dem Packagingmaterial eingerichtet ist.
  • Bei einem sechsten Beispiel wird ein Verfahren zum Bilden eines Chipgehäuses bereitgestellt, wobei das Chipgehäuse einen Chip, eine Metallkontaktstruktur und Packagingmaterial umfasst, wobei das Verfahren Folgendes umfasst: Bilden einer Schutzschicht, die ein Edelmetall umfasst, mindestens über einem Abschnitt der Metallkontaktstruktur, teilweises Entfernen der Schutzschicht über der Metallkontaktstruktur, wodurch eine Mehrzahl von Bereichen, die von dem Edelmetall frei sind, gebildet wird, elektrisches Kontaktieren des Chips mit der Metallkontaktstruktur, und nach dem Einrichten und teilweisen Entfernen der Schutzschicht und nach dem elektrischen Kontaktieren des Chips, Packaging des Chips und der Metallkontaktstruktur mit dem Packagingmaterial, wobei die Bereiche, die von dem Edelmetall frei sind, in welchen ein Nicht-Edelmetall exponiert ist, mit dem Packagingmaterial physisch kontaktiert werden.
  • Bei einem siebten Beispiel wird ein Verfahren zum Bilden eines Chipgehäuses bereitgestellt, wobei das Chipgehäuse einen Chip, der eine Chipmetalloberfläche hat, eine Metallkontaktstruktur und Packagingmaterial umfasst, wobei das Verfahren Folgendes umfasst: elektrisches Kontaktieren der Chipmetalloberfläche mit der Metallkontaktstruktur, Behandeln der Metallkontaktstruktur und der Chipmetalloberfläche mit einem Plasma, wodurch eine Schutzschicht auf oder in mindestens einem Abschnitt der Metallkontaktstruktur und/oder der Chipmetalloberfläche gebildet wird, und nach dem elektrischen Kontaktieren des Chips und nach dem Einrichten der Schutzschicht, Packaging des Chips und der Metallkontaktstruktur mit dem Packagingmaterial, so dass die Schutzschicht an einer Schnittstelle zwischen dem mindestens einen Abschnitt der Metallkontaktstruktur und dem Packagingmaterial eingerichtet ist.
  • Bei einem Aspekt des siebten Beispiels kann das Plasma ein Plasma einer Gruppe von Plasmen umfassen, wobei die Gruppe aus Folgendem besteht: N2, NH3, N2O, O2, O3 und NxO.
  • Bei einem achten Beispiel wird ein Verfahren zum Bilden eines elektrischen Kontakts bereitgestellt, das Folgendes umfasst: Ablagern durch Atomlagenabscheidung einer Passivierungsschicht über mindestens einem Bereich einer Metalloberfläche, wobei die Passivierungsschicht Aluminiumoxid umfasst, und der Bereich der Metalloberfläche Kupfer umfasst, undelektrisches Kontaktieren des Bereichs der Metalloberfläche mit einer Metallkontaktstruktur, wobei die Metallkontaktstruktur Kupfer umfasst.
  • Ausführungsbeispiel 9 stellt ein Verfahren zum Bilden eines elektrischen Kontakts bereit. Das Verfahren kann das Einrichten einer Metallkontaktstruktur über oder auf einer Metalloberfläche, das Metallisieren einer Metallschicht auf der Metalloberfläche und auf der Metallkontaktstruktur, wodurch die Metallkontaktstruktur auf der Metalloberfläche fixiert wird und ein elektrischer Kontakt zwischen der Metallkontaktstruktur und der Metalloberfläche gebildet wird oder ein existierender elektrischer Kontakt zwischen der Metallkontaktstruktur und der Metalloberfläche verstärkt oder verdickt wird, aufweisen.
  • Ausführungsbeispiel 10 ist ein Verfahren gemäß Ausführungsbeispiel 9, wobei das Verfahren ferner vor dem Metallisieren der Metallschichtstruktur auf der Metalloberfläche und der Metallkontaktstruktur das Behandeln der Metalloberfläche und der Metallkontaktstruktur durch einen Prozess aufweist, der Nasschemie, Trockenchemie und/oder Plasma involviert, um eine Oberfläche der Metalloberfläche und der Metallkontaktstruktur auf das Metallisieren vorzubereiten.
  • Ausführungsbeispiel 11 ist ein Verfahren gemäß Ausführungsbeispiel 9 oder 10, wobei die Metallkontaktstruktur, die Metalloberfläche und/oder ein Material der Metallisierung Kupfer aufweist oder daraus besteht.
  • Ausführungsbeispiel 12 ist ein Verfahren gemäß einem der Ausführungsbeispiele 9 bis 11, wobei die Metallkontaktstruktur dasselbe Metall wie die Metalloberfläche enthält oder daraus besteht.
  • Ausführungsbeispiel 13 ist ein Verfahren gemäß einem der Ausführungsbeispiele 9 bis 12, wobei das Metallisieren eine galvanische Ablagerung oder eine stromlose Ablagerung aufweist.
  • Ausführungsbeispiel 14 ist ein Verfahren gemäß einem der Ausführungsbeispiele 9 bis 13, wobei das Verfahren ferner ein Ausglühen nach dem Metallisieren aufweist.
  • Ausführungsbeispiel 15 ist ein Verfahren gemäß Ausführungsbeispiel 14, wobei beim Ausglühen die Temperatur in einem Bereich zwischen 250°C und 420°C liegt.
  • Ausführungsbeispiel 16 ist ein Verfahren gemäß einem der Ausführungsbeispiele 9 bis 15, wobei das Verfahren ferner vor dem Einrichten einer Metallkontaktstruktur das Einrichten einer Zwischenschicht auf der Metalloberfläche aufweist.
  • Ausführungsbeispiel 17 ist ein Verfahren gemäß Ausführungsbeispiel 16, wobei das Einrichten der Zwischenschicht das Einrichten der Zwischenschicht als eine strukturierte Zwischenschicht aufweist.
  • Ausführungsbeispiel 18 ist ein Verfahren gemäß Ausführungsbeispiel 16 oder 17, wobei die Zwischenschicht einen Haftvermittler umfasst und das Einrichten einer Metallkontaktstruktur das Einrichten der Metallkontaktstruktur auf oder in oder teilweise in dem Haftvermittler aufweist.
  • Ausführungsbeispiel 19 ist ein Verfahren gemäß einem der Ausführungsbeispiele 16 bis 18, wobei das Einrichten der Zwischenschicht Ablagerung, Schablonendruck oder Siebdruck umfasst.
  • Ausführungsbeispiel 20 ist ein Verfahren gemäß einem der Ausführungsbeispiele 16 bis 19, wobei die Zwischenschicht konfiguriert ist, um einem Metallisieren des Metalls auf der Zwischenschicht vorzubeugen.
  • Ausführungsbeispiel 21 ist ein Verfahren gemäß einem der Ausführungsbeispiele 16 bis 20, wobei die Zwischenschicht eine Metallpaste oder -emulsion aufweist.
  • Ausführungsbeispiel 22 ist ein Verfahren gemäß einem der Ausführungsbeispiele 16 bis 21, wobei das Verfahren ferner Folgendes aufweist, nach dem Metallisieren der Metallschicht, Einrichten von Lot über einem Kontaktabschnitt, wo der elektrische Kontakt zwischen der Metallkontaktstruktur und der Metalloberfläche gebildet ist.
  • Ausführungsbeispiel 23 ist ein Verfahren gemäß einem der Ausführungsbeispiele 9 bis 22, wobei das Verfahren ferner Folgendes aufweist: nach dem Einrichten der Metallkontaktstruktur, Einrichten einer abschließenden Schutzschicht auf der Metalloberfläche und auf der Kontaktstruktur.
  • Ausführungsbeispiel 24 ist ein Verfahren gemäß Ausführungsbeispiel 23, wobei das Verfahren ferner vor dem Einrichten der abschließenden Schutzschicht ein Reinigen und/oder Konditionieren der Metallschicht zum Anpassen ihrer Oberflächeneigenschaften aufweist.
  • Ausführungsbeispiel 25 ist ein Verfahren gemäß einem der Ausführungsbeispiele 9 bis 24, wobei das Einrichten der Metallkontaktstruktur derart vorgenommen wird, dass die Metallkontaktstruktur nicht in Kontakt ist mit der Metalloberfläche.
  • Ausführungsbeispiel 26 ist ein Verfahren gemäß Ausführungsbeispiel 25, wobei die Metallkontaktstruktur von der Metalloberfläche einen Abstand von kleiner oder gleich 3 μm aufweist.
  • Ausführungsbeispiel 27 ist ein Verfahren gemäß einem der Ausführungsbeispiele 9 bis 26, wobei das Einrichten der Metallkontaktstruktur ein Soft-Bonding zwischen der Metallkontaktstruktur und der Metalloberfläche aufweist.
  • Ausführungsbeispiel 28 ist ein Verfahren gemäß einem der Ausführungsbeispiele 9 bis 27, wobei das Metallisieren ein gleichzeitiges Aufwachsen der Metallschicht auf der Metallkontaktstruktur und der Metalloberfläche aufweist.
  • Obwohl die Erfindung inbesondere unter Bezugnahme auf spezifische Ausführungsformen gezeigt und beschrieben wurde, versteht der Fachmann, dass diverse Änderungen der Form und der Einzelheiten an ihr ausgeführt werden können, ohne vom Sinn und Geltungsbereich der Erfindung, wie sie durch die anliegenden Ansprüche definiert ist, abzuweichen. Der Geltungsbereich der Erfindung wird daher von den anliegenden Ansprüchen angegeben, und alle Änderungen, die in die Bedeutung und den Äquivalenzbereich der Ansprüche fallen, sind daher einzuschließen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Nicht-Patentliteratur
    • M. Paunovic, Plating, 55, 1161 (1986) [0239]
    • B. Micel et al., IBM J. RES & DEV, 45, 5 (2001) [0265]

Claims (20)

  1. Verfahren zum Bilden eines elektrischen Kontakts, das Folgendes umfasst: Einrichten einer Metallkontaktstruktur über oder auf einer Metalloberfläche, Metallisieren einer Metallschicht auf der Metalloberfläche und auf der Metallkontaktstruktur, wodurch die Metallkontaktstruktur an der Metalloberfläche fixiert wird und ein elektrischer Kontakt zwischen der Metallkontaktstruktur und der Metalloberfläche gebildet wird oder ein existierender elektrischer Kontakt zwischen der Metallkontaktstruktur und der Metalloberfläche verstärkt oder verdickt wird.
  2. Verfahren nach Anspruch 1, das ferner Folgendes umfasst: vor dem Metallisieren der Metallschichtstruktur auf der Metalloberfläche und auf der Metallkontaktstruktur, Behandeln der Metalloberfläche und der Metallkontaktstruktur durch einen Prozess, der Nasschemie, Trockenchemie und/oder Plasma involviert, um eine Oberfläche der Metalloberfläche und der Metallkontaktstruktur auf das Metallisieren vorzubereiten.
  3. Verfahren gemäß Anspruch 1 oder 2, wobei die Metallkontaktstruktur, die Metalloberfläche und/oder ein Material der Metallisierung Kupfer aufweist oder daraus besteht.
  4. Verfahren gemäß einem der Ansprüche 1 bis 3, wobei die Metallkontaktstruktur dasselbe Metall wie die Metalloberfläche enthalten oder daraus bestehen kann.
  5. Verfahren gemäß einem der Ansprüche 1 bis 4, wobei das Metallisieren eine galvanische Ablagerung oder eine stromlose Ablagerung aufweist.
  6. Verfahren gemäß einem der Ansprüche 1 bis 5, ferner aufweisend: ein Ausglühen nach dem Metallisieren.
  7. Verfahren gemäß Anspruch 6, wobei beim Ausglühen die Temperatur in einem Bereich zwischen 250°C und 420°C liegt.
  8. Verfahren gemäß einem der Ansprüche 1 bis 7, das ferner Folgendes umfasst: vor dem Einrichten einer Metallkontaktstruktur, Einrichten einer Zwischenschicht auf der Metalloberfläche.
  9. Verfahren nach Anspruch 8, wobei das Einrichten der Zwischenschicht das Einrichten der Zwischenschicht als eine strukturierte Zwischenschicht umfasst.
  10. Verfahren nach Anspruch 8 oder 9, wobei die Zwischenschicht einen Haftvermittler umfasst und das Einrichten einer Metallkontaktstruktur das Einrichten der Metallkontaktstruktur auf oder in oder teilweise in dem Haftvermittler umfasst.
  11. Verfahren nach einem der Ansprüche 8 bis 10, wobei das Einrichten der Zwischenschicht Ablagerung, Schablonendruck oder Siebdruck umfasst.
  12. Verfahren nach einem der Ansprüche 8 bis 11, wobei die Zwischenschicht konfiguriert ist, um einem Metallisieren des Metalls auf der Zwischenschicht vorzubeugen.
  13. Verfahren nach einem der Ansprüche 8 bis 12, wobei die Zwischenschicht eine Metallpaste oder -emulsion aufweist.
  14. Verfahren nach einem der Ansprüche 1 bis 13, das ferner Folgendes umfasst: nach dem Metallisieren der Metallschicht, Einrichten von Lot über einem Kontaktabschnitt, wo der elektrische Kontakt zwischen der Metallkontaktstruktur und der Metalloberfläche gebildet ist.
  15. Verfahren nach einem der Ansprüche 1 bis 14, das ferner Folgendes umfasst: nach dem Einrichten der Metallkontaktstruktur, Einrichten einer abschließenden Schutzschicht auf der Metalloberfläche und auf der Kontaktstruktur.
  16. Verfahren gemäß Anspruch 15, ferner aufweisend: vor dem Einrichten der abschließenden Schutzschicht, Reinigen und/oder Konditionieren der Metallschicht zum Anpassen ihrer Oberflächeneigenschaften.
  17. Verfahren gemäß einem der Ansprüche 1 bis 16, wobei das Einrichten der Metallkontaktstruktur derart vorgenommen wird, dass die Metallkontaktstruktur nicht in Kontakt ist mit der Metalloberfläche.
  18. Verfahren gemäß Anspruch 17, wobei die Metallkontaktstruktur von der Metalloberfläche einen Abstand von kleiner oder gleich 3 μm aufweist.
  19. Verfahren gemäß einem der Ansprüche 1 bis 16, wobei das Einrichten der Metallkontaktstruktur ein Soft-Bonding zwischen der Metallkontaktstruktur und der Metalloberfläche aufweist.
  20. Verfahren gemäß einem der Ansprüche 1 bis 19, wobei das Metallisieren ein gleichzeitiges Aufwachsen der Metallschicht auf der Metallkontaktstruktur und der Metalloberfläche aufweist.
DE102016015777.1A 2016-05-20 2016-05-20 Chipgehäuse, Verfahren zum Bilden eines Chipgehäuses und Verfahren zum Bilden eines elektrischen Kontakts Ceased DE102016015777A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102016015777.1A DE102016015777A1 (de) 2016-05-20 2016-05-20 Chipgehäuse, Verfahren zum Bilden eines Chipgehäuses und Verfahren zum Bilden eines elektrischen Kontakts

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102016015777.1A DE102016015777A1 (de) 2016-05-20 2016-05-20 Chipgehäuse, Verfahren zum Bilden eines Chipgehäuses und Verfahren zum Bilden eines elektrischen Kontakts

Publications (1)

Publication Number Publication Date
DE102016015777A1 true DE102016015777A1 (de) 2017-12-21

Family

ID=60481022

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016015777.1A Ceased DE102016015777A1 (de) 2016-05-20 2016-05-20 Chipgehäuse, Verfahren zum Bilden eines Chipgehäuses und Verfahren zum Bilden eines elektrischen Kontakts

Country Status (1)

Country Link
DE (1) DE102016015777A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110097742A (zh) * 2018-01-30 2019-08-06 博泽(班贝格)汽车零部件有限公司 电子控制器

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
B. Micel et al., IBM J. RES & DEV, 45, 5 (2001)
M. Paunovic, Plating, 55, 1161 (1986)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110097742A (zh) * 2018-01-30 2019-08-06 博泽(班贝格)汽车零部件有限公司 电子控制器
CN110097742B (zh) * 2018-01-30 2021-10-29 博泽(班贝格)汽车零部件有限公司 电子控制器

Similar Documents

Publication Publication Date Title
DE102016109349A1 (de) Chipgehäuse, verfahren zum bilden eines chipgehäuses und verfahren zum bilden eines elektrischen kontakts
DE102005028951B4 (de) Anordnung zur elektrischen Verbindung einer Halbleiter-Schaltungsanordnung mit einer äusseren Kontakteinrichtung
DE102008016427B4 (de) Drahtbonden auf reaktiven Metalloberflächen einer Metallisierung eines Halbleiterbauelements durch Vorsehen einer Schutzschicht
DE102013111452B4 (de) Halbleitervorrichtungen und Halbleiterverarbeitungsverfahren
DE102006036798B4 (de) Elektronisches Bauteil und Verfahren zum Herstellen
DE102013108704B4 (de) Ein verfahren zum herstellen einer metallpadstruktur eines die, ein verfahren zum herstellen eines bondpads eines chips, eine die-anordnung und eine chipanordnung
DE4313980B4 (de) Integrierte Hybridschaltung und Verfahren zu deren Herstellung
DE102016109352B4 (de) Chipgehäuse und verfahren zum bilden eines chipgehäuses
DE112012006812T5 (de) Elektronische Komponente und Fertigungsverfahren für elektronische Komponente
EP1838897B1 (de) Verfahren zur abscheidung von palladiumschichten und palladiumbad hierfür
DE102016109356A1 (de) Chipgehäuse und verfahren zum bilden eines chipgehäuses
DE102012113012A1 (de) Elektronische Vorrichtung und Verfahren zum Herstellen einer elektronischen Vorrichtung
DE102016015777A1 (de) Chipgehäuse, Verfahren zum Bilden eines Chipgehäuses und Verfahren zum Bilden eines elektrischen Kontakts
DE10318078A1 (de) Verfahren zum Schutz der Umverdrahtung auf Wafern/Chips
DE10301510A1 (de) Verkleinertes Chippaket und Verfahren zu seiner Herstellung
DE102012103157A1 (de) Halbleitervorrichtung und Bonddraht
DE10239081B4 (de) Verfahren zur Herstellung einer Halbleitereinrichtung
DE102019101061B4 (de) Verfahren zum ausbilden einer kontaktstruktur, verfahren zum ausbilden eines chipgehäuses und chipgehäuse
DE102015101571B4 (de) Wafer-basierter beol-prozess für die chip-einbettung und vorrichtung
DE102015100868B4 (de) Integrierte Schaltung und Verfahren zum Herstellen einer integrierten Schaltung
DE10238816B4 (de) Verfahren zur Herstellung von Anschlussbereichen einer integrierten Schaltung und integrierte Schaltung mit Anschlussbereichen
DE102016115338A1 (de) Ein Verfahren, eine Halbleitervorrichtung und eine Schichtanordnung
EP2028686B1 (de) Verfahren zum galvanischen Aufbringen eines Metalls, insbesondere von Kupfer, und Verwendung dieses Verfahrens
DE102019119348B4 (de) Beschichtetes Trägerband und Verwendung desselben zum Bonden einer Leistungselektronik
DE102008030849B4 (de) Verfahren zur Reduzierung der Leckströme in dielektrischen Materialien mit Metallgebieten und einer Metalldeckschicht in Halbleiterbauelementen

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R129 Divisional application from

Ref document number: 102016109349

Country of ref document: DE

R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final