JP2015053322A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2015053322A JP2015053322A JP2013184016A JP2013184016A JP2015053322A JP 2015053322 A JP2015053322 A JP 2015053322A JP 2013184016 A JP2013184016 A JP 2013184016A JP 2013184016 A JP2013184016 A JP 2013184016A JP 2015053322 A JP2015053322 A JP 2015053322A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- silicone gel
- manufacturing
- curing
- sealing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
【課題】 半導体装置の絶縁基板周縁部での部分的な絶縁破壊を生じにくくする。
【解決手段】 少なくとも、電極導体層13a、bを備える絶縁基板14と、前記電極導体層13aに実装される一以上の半導体素子15とを封止材2により封止する工程を含む半導体装置の製造方法であって、前記封止材2が、シリコーンゲル母材21と、前記封止材全体の質量に対して10質量%以下の添加材22であって、該シリコーンゲル母材21よりも誘電率が高い添加材22とを含み、前記封止する工程が、前記電極導体層電極導体層13a、b間に電圧を印加した状態で前記封止材2を硬化させる工程を含む、半導体装置の製造方法。
【選択図】 図1
【解決手段】 少なくとも、電極導体層13a、bを備える絶縁基板14と、前記電極導体層13aに実装される一以上の半導体素子15とを封止材2により封止する工程を含む半導体装置の製造方法であって、前記封止材2が、シリコーンゲル母材21と、前記封止材全体の質量に対して10質量%以下の添加材22であって、該シリコーンゲル母材21よりも誘電率が高い添加材22とを含み、前記封止する工程が、前記電極導体層電極導体層13a、b間に電圧を印加した状態で前記封止材2を硬化させる工程を含む、半導体装置の製造方法。
【選択図】 図1
Description
本発明は、半導体装置の製造方法に関し、特には、電界集中箇所の電界緩和を行うことができ、これにより、部分放電の開始電圧および絶縁破壊電圧を向上させることができる高耐圧の半導体装置の製造方法に関するものである。
高耐圧パワーモジュールの開発において、小型化による絶縁基板沿面距離の縮小、高耐圧化による電界強度の上昇、高温対応化による絶縁基板厚の薄化といった要求が進み、絶縁基板周辺に加わる電界強度は、ますます上昇する傾向にある。高耐圧パワーモジュールの接続線に対する緩衝材、およびパッケージ内部、絶縁基板の電気絶縁封止材として、従来から、シリコーンゲルが用いられている。このシリコーンゲルは、モジュール内で最も高い電界に晒されるため、高耐圧化に伴い絶縁特性の改善が求められるようになった。
絶縁基板の導体箔電極周辺および絶縁基板の露出部に、絶縁基板の誘電率と同等の誘電率を持つ樹脂をコーティングすることで、電極周辺の電界緩和を行うパワー半導体装置が知られている(特許文献1)。
絶縁基板の導体箔端部に固化したエポキシ樹脂部材を供え、樹脂部材に粉末状のアルミナAl2O3または窒化アルミニウムAlNを混合し、樹脂の比誘電率をAlNとシリコーンゲルの中間の値とし、導体箔端部の電界緩和を行うことを特徴とする半導体装置もまた知られている(特許文献2)。
シリコーン樹脂にチタン酸化合物粉末を充填したことを特徴とする熱硬化性樹脂を絶縁基板の被覆材として、絶縁基板周囲の絶縁性を向上させたインバーターモジュールも知られている(特許文献3)。
直流電圧を印加しながらシリコーンゲルを硬化させ、分子を配向させることで、樹脂の誘電率を高くし、また直流抵抗を高く保つことができる、樹脂で被覆した高耐電圧半導体装置及びその製造方法が知られている(特許文献4)。
シリコーンゲルに、高熱伝導性微粒子(窒化アルミニウムAlN、酸化ベリリウムBeO、アルミナAl2O3)を混合したことを特徴とする高熱伝導絶縁材料を絶縁封止材として用いた高耐熱合成高分子化合物により被覆した高耐電圧半導体装置が知られている(特許文献5)。
液相のモールド樹脂に、比誘電率の高い充填材を混合し、電圧を印加しながら硬化させ
ることで、高電界部の電界強度を緩やかにすることができるとした傾斜誘電率電気絶縁モールド製造方法が知られている(特許文献6)
ることで、高電界部の電界強度を緩やかにすることができるとした傾斜誘電率電気絶縁モールド製造方法が知られている(特許文献6)
特許文献1〜3に開示された発明においては、絶縁基板の被覆に、封止樹脂の大部分を占めるシリコーンゲルとは別に、異なる熱硬化性の樹脂を用いている。このため、シリコーンゲルの封止とは別工程にて熱硬化性の樹脂の被覆を施工する必要があり、製造プロセスが長くなるという問題があった。
特許文献4では、シリコーンゲルに特別な操作を加えることなく、直流電圧を印加しながらゲルの硬化を行うことで、誘電率特性を改善している。しかし、シリコーンゲルの比誘電率が、絶縁基板の比誘電率よりも高くなる見込みがないため、電界緩和効果が充分に高くはないと予想される。特許文献5では、高熱伝導性微粒子の混合により、熱伝導特性を改善しているが、絶縁性については言及されていない。また、特許文献5によれば、熱伝導性に対する対策は、混合材をゲル全体に均一に分散させる必要があり、その混合比率も、10wt%以上にする必要があった。
特許文献6では、モールド樹脂として、エポキシ樹脂やシリコーンゴム等を使用し、これに誘電率の高い充填材を混合し、電界緩和を行うことを目的としている。しかし、特許文献6において具体的に開示されているのは、変電所等で用いられる高電圧の負荷がかかるモールド変圧器を対象とするものであって、絶縁封止には、エポキシ樹脂やシリコーンゴムといった完全に硬化する高耐圧性の樹脂が必須である。そして、これらの完全に硬化する樹脂材料を用いた場合、いったん、絶縁破壊が生じた後に、電界緩和効果を再度発揮することは不可能であった。
本発明者らはまた、絶縁封止シリコーンゲルに部分放電が発生すると、気泡が数珠状に連なりながら樹枝状に進展する放電痕跡が観察されることを確認している(非特許文献1)。
早瀬悠二、山城啓輔、華表宏隆、高野哲美、西村芳孝、「シリコーンゲルにおける部分放電と泡トリーの進展観測」、平成24年電気学会全国大会論文集、2012年3月、No.1-090
半導体装置の絶縁基板周辺での部分的な絶縁破壊、すなわち部分放電の発生が懸念され、対策が求められている。
図7は、従来技術によるシリコーンゲルの絶縁封止を実施した半導体装置の一例であるパワー半導体モジュールにおいて、部分放電の発生後に生じる現象を模式的に説明するものである。図7において、パワー半導体モジュールは、半導体素子105を積載した上部電極導体層103aと、上部電極導体層に接合導体層102を介して接合された絶縁基板104と、該絶縁基板に接合導体層102を介して接合された下部電極導体層103bと、該下部電極導体層に接合導体層102を介して接合されたベース導体101とを少なくとも含んでなる構造体を、パッケージ(図示せず)内に収容し、該パッケージ内に封止材2であるシリコーンゲル201を注入し、封止してなる。このように絶縁封止されたパワー半導体モジュールにおいて、絶縁基板104と、上部電極導体層103aと、シリコーンゲル201とによって、3つの材料が重なる3重点401が形成されており、当該パワー半導体モジュールは、この3重点において最も高電界となる。3重点は、絶縁基板104と電極導体層との接合界面であるため、製造工程上の気泡が残存する場合が多く、通常、3重点において部分放電が発生する。
部分放電が発生すると、H2、O2、N2、CO2といったガスが発生するため、シリコーンゲル201の炭化劣化が発生し、先端の鋭い導電路を形成する。これにより、さらなる電界の集中が起こり部分放電を誘発する。シリコーンゲル201自体の絶縁性を直接向上させることは難しく、特に3重点401及びその周辺における電界の集中をいかに抑制し、部分放電の発生および進展を抑制することができるかが対策の課題となる。
本発明者らは、部分放電の発生自体を抑制することに加え、部分放電によるシリコーンゲルの劣化を進展させないために、半導体装置を稼動させながら電界緩和を可能にする構成を実現し、本発明を完成するに至った。
すなわち、本発明は、一実施形態によれば、半導体装置の製造方法であって、少なくとも、電極導体層を上面及び下面に備える絶縁基板と、前記上面の電極導体層に実装される一以上の半導体素子とを封止材により封止する工程を含み、前記封止材が、シリコーンゲル母材と、前記封止材全体の質量に対して10質量%以下の添加材であって、該シリコーンゲル母材よりも誘電率が高い添加材とを含み、前記封止する工程が、前記電極導体層間に電圧を印加した状態で前記封止材を硬化させる工程を含む、半導体装置の製造方法に関する。
前記半導体装置の製造方法において、前記封止材を硬化させる工程が、前記シリコーンゲル母材の硬化後の針入度が30〜80となる条件で加熱硬化させることを含むことが好ましい。
前記半導体装置の製造方法において、前記添加材の比誘電率が3.5より大きいことが好ましい。
前記半導体装置の製造方法において、前記添加材が、アルミナ(Al2O3)、シリカ(SiO2)、酸化チタン(TiO2)、酸化マグネシウム(MgO)、チタン酸バリウム(BaTiO3)、炭酸カルシウム(CaCO3)、炭酸マグネシウム(MgCO3)、水酸化アルミニウム(Al(OH)3)、マイカ(H2KAl3(SiO4)3)、あるいはそれらの二以上を含んでなる混合物から選択される無機粒子であることが好ましい。
前記半導体装置の製造方法において、前記無機粒子が、平均粒径もしくは平均長径が1μm以下の、球形状、紡錘形状、もしくは板形状の無機粒子であることが好ましい。
前記半導体装置の製造方法において、前記添加材が、有機高分子材料であることが好ましい。
前記半導体装置の製造方法において、前記有機高分子材料が、比誘電率が3.5より大きいシリコーンゲルであることが好ましい。
さらに、前記添加材が、有機高分子材料である半導体装置の製造方法において、前記封止する工程が、前記硬化させる工程の前に、前記上面の電極導体層と前記絶縁基板との界面、及び/または、前記下面の電極導体層と前記絶縁基板との界面を覆うように、前記有機高分子材料を、前記界面に載置する工程と、前記載置した有機高分子材料を硬化させる前に、シリコーンゲル母材を注入する工程とを含むことが好ましい。
前記半導体装置の製造方法において、印加する電圧が、交流実効値で5kV未満であり、電圧の印加の開始時点が、前記封止材を硬化させる工程の開始時点より前であり、電圧の印加の終了時点が、前記封止材を硬化させる工程の終了時点より後であることが好ましい。
本発明は、また別の局面によれば、上記半導体装置の製造方法により製造される半導体装置に関する。
本発明によれば、シリコーンゲル母材に混合されて封止材を構成する高誘電率の添加材が、電界の集中する箇所に選択的に誘導されることにより、電界集中箇所の電位分担を低下させ、電界緩和を行うことができる。これにより、部分放電の開始電圧および絶縁破壊電圧を向上させることができ、製品の耐圧向上による信頼性向上、動作電圧の向上による大容量化が可能となる。また、添加材が電界集中箇所に選択的に誘導されるため、添加材を封止材全体に均一に分散させて誘電率の改善を行う場合よりも、添加材の混合量は少なくて済む。さらに、誘電率の改善以外の特性を大きく変えることなく実施可能であるという利点もある。母材としてのシリコーンゲルに添加材を混合することにより、工程が短縮化され、低コストにて電界緩和効果の実現が可能である。
このようにして製造された動作中の半導体装置において、経年により封止材を構成する材料の劣化やサージ電圧により部分放電が発生した場合に、シリコーンゲル母材の炭化劣化が発生し鋭い導電路を形成すると考えられる。本発明においては、その導電路周辺に周囲電界が集中することにより、シリコーンゲル母材に混合した高誘電率の添加材が再度誘引され、集中的に電界緩和を行い、劣化の進展を妨げることが期待できる。さらに、添加材の粒子径を例えば50nm以下と、十分に小さくすることで、粒子の拡散を容易にし、製造時には電界が高く、混合材が誘引された箇所において、運転時の電界が小さい場合、混合材が拡散し、より電界の集中する箇所へ移動する効果が期待できる。この効果により、絶縁劣化を最小限に留めることが可能となる。そして、パワー半導体モジュール等の半導体装置の安全度を高めることができる。
以下に、図面を参照して、本発明の実施の形態を説明する。ただし、本発明は、以下に説明する実施の形態によって限定されるものではない。
[第1実施形態]
本発明は、第1実施形態によれば、少なくとも、電極導体層を上面及び下面に備える絶縁基板と、前記上面の電極導体層に実装される一以上の半導体素子とを封止材により封止する工程を含む半導体装置の製造方法であって、該封止材が、シリコーンゲル母材と、該シリコーンゲル母材よりも誘電率が高い粒子状添加材とを含み、封止する工程が、前記電極導体層間に電界を印加した状態で前記封止材を硬化させる工程を含む半導体装置の製造方法に関する。
本発明は、第1実施形態によれば、少なくとも、電極導体層を上面及び下面に備える絶縁基板と、前記上面の電極導体層に実装される一以上の半導体素子とを封止材により封止する工程を含む半導体装置の製造方法であって、該封止材が、シリコーンゲル母材と、該シリコーンゲル母材よりも誘電率が高い粒子状添加材とを含み、封止する工程が、前記電極導体層間に電界を印加した状態で前記封止材を硬化させる工程を含む半導体装置の製造方法に関する。
本実施形態において、製造対象となる半導体装置の一例であるパワーモジュールを、図1を参照して説明する。図1において、絶縁基板14の上面に上部電極導体層13aが接合導体層12を介して接合され、下面に下部電極導体層13bが、接合導体層12を介して接合されている。絶縁基板14の周囲は、上部電極導体層13a及び下部電極導体層13bから露出し、沿面を構成する。上部電極導体層13aには、接合導体層12を介して半導体素子15が実装され、下部電極導体層13bは、接合導体層12を介して接合されたベース導体11と接合されている。ここで、上面、下面は、図1中における相対的な位置関係を意味し、パワーモジュールのパッケージの底部側に位置する電極導体層を下部電極導体層13b、半導体素子15が実装される電極導体層を上部電極導体層13aと指称するものとする。図示するパワーモジュールは、これらの構成要素からなる積層構造体1を、パッケージ(図示せず)内に収容し、該パッケージ内を封止材2で部分的に封止してなる。
半導体素子としては、IGBT、MOS−FET、ダイオードなどが挙げられるが、これらには限定されず、任意の半導体素子を上部電極導体層13aに実装することができる。また、図示する形態では、一つの半導体素子15が、上部電極導体層13a上に実装されているが、複数の半導体素子が実装されていてもよく、駆動回路や保護回路を構成する他の素子が実装されていてもよい。封止材による封止は、図示するように、積層構造体1の周辺のみを部分封止するものであってもよく、パッケージ内部全体を封止するものであってもよく、いずれの場合も、本実施形態による製造方法により製造することができる。
なお、本発明の製造方法による製造対象は、少なくとも、電極導体層を上面及び下面に備える絶縁基板と、前記上面の電極導体層に実装される一以上の半導体素子とを封止材により封止してなるものであればよく、半導体装置は、接合導体層12や、ベース導体11を含まないものであってもよい。
図1に示す半導体装置の製造方法は、積層構造体1を製造する工程と、積層構造体1をパッケージ内に収容し、封止材により封止する工程と備えてなる。封止工程は、さらに、パッケージあるいは部分封止のための型に封止材を注入する注入工程と、注入した封止材中の気泡を除去する脱泡工程と、封止材を加熱硬化させる硬化工程とを少なくとも備え、硬化工程が、前記電極導体層間に電界を印加した状態で実施される。
本実施形態において用いる封止材2は、母材としてのシリコーンゲル21と、粒子状添加材22とから、主として構成される。
シリコーンゲル母材21としては、半導体封止用に通常用いられるシリコーンゲルを用いることができる。シリコーンゲルは、液体的な形状追随性と固体的な形状安定性とを併せ持ち、エポキシ樹脂等と比較して扱いやすく、かつ、エポキシ樹脂やシリコーンゴム等と異なり完全に固化しない特性を有するため、本発明の封止材の母材として用いられる。例えば、ジメチルシリコーンを主成分とするゲル等が挙げられるが、これらには限定されない。
特には、シリコーンゲル母材は、硬化前の動粘度が、0.4〜1.0Pa・sの範囲とのものを用いることができ、例えば、0.6〜0.8の範囲のものを用いることができる。
特には、シリコーンゲル母材は、硬化前の動粘度が、0.4〜1.0Pa・sの範囲とのものを用いることができ、例えば、0.6〜0.8の範囲のものを用いることができる。
封止材における、シリコーンゲル母材の含有量は、添加材およびそのほかの任意成分の残部とすることができる。
本実施形態においては、添加材としては、シリコーンゲル母材と比較して比誘電率が高い粒子状添加材を用いる。封止用として通常使用されるシリコーンゲル母材の比誘電率は、約3.0〜3.4程度であり、比誘電率が特に高いシリコーンゲル母材では、4.0程度である。したがって、比誘電率が、3.5以上の粒子状添加材を用いることが好ましく、特には比誘電率がさらに高い粒子状添加材を用いることが好ましい。後述する、印加電圧による電界勾配力は、電界と粒子状添加材の双極子モーメントの積に比例するため、粒子状添加材の誘電率が大きいほど、粒子状添加材に大きな電界勾配力が働き、電界緩和効果を発揮するためである。
粒子状添加材としては、例えば、無機粒子、有機高分子からなる粒状ゲル、有機高分子ナノ粉末、あるいはこれらの混合物を用いることができる。
無機粒子の例としては、アルミナ(Al2O3)、窒化アルミニウム(AlN)、シリカ(SiO2)、酸化チタン(TiO2)、酸化マグネシウム(MgO)、チタン酸バリウム(BaTiO3)、炭酸カルシウム(CaCO3)、炭酸マグネシウム(MgCO3)、水酸化アルミニウム(Al(OH)3)、マイカ(H2KAl3(SiO4)3)、あるいは、それらの二以上を含んでなる混合物が挙げられるが、これらには限定されない。
無機粒子の形状としては、平均粒径もしくは平均長径が10nm以上、1μm以下の、球形状、紡錘形状、もしくは板形状の無機粒子であって、鋭利な角状の構造を有さないものであることが好ましい。また、粒子同士の凝集を防止するためにSiO2コーティングを施したものを用いても良い。ここで、平均粒径もしくは平均長径とは、レーザー回折・散乱法で測定した値をいうものとする。より好ましくは、平均粒径が、30〜100nm、さらに好ましくは、40〜60nm程度の無機粒子を用いることができる。
有機高分子からなる粒状ゲルとしては、比誘電率が、3.5以上のシリコーンゲル粒子等を用いることができるが、これらには限定されない。粒状ゲルは、特には、硬化時に、母材となるゲルと架橋することができるものを用いることができる。
有機高分子ナノ粉末の例として、フッ素系高分子である、ポリテトラフルオロエチレン(PTFE)、テトラフルオロエチレン−エチレン共重合体(ETFE)、四フッ化エチレン−パーフルオロアルコキシエチレン共重合体(PFA)、あるいは、それらの二以上を含んでなる混合物が挙げられるが、これらには限定されない。
粒子状添加材の添加量は、封止材全体の質量を100%としたときに、10質量%以下であることが好ましく、5〜10質量%であることが好ましい。粒子状添加材の添加量が少ないと電界緩和効果を達成できない場合があり、多すぎると、シリコーンゲル母材の特性を失うためである。
封止材には、そのほかに、半導体封止材に通常添加される任意成分を含んでも良い。任意成分としては、例えば、難燃剤、樹脂を着色するための顔料、耐クラック性を向上するための可塑剤やシリコンエラストマーが挙げられるが、これらには限定されない。これらの任意成分の添加量は、半導体装置の仕様に応じて、当業者が適宜決定することができる。いっぽう、封止材には、硫黄(S)やリン(P)を有する化合物や、あるいは水分を含む有機材料を添加することは好ましくない。シリコーンゲルの硬化を阻害する、あるいは絶縁基板の電極を腐食する恐れがあるためである。
封止材2は、上記シリコーンゲル母材21と、粒子状添加材22と、必要に応じて任意成分とを所定の量で単に混合することにより調製することができる。封止材の調製においては、周囲雰囲気の気泡が入らないようにすることが好ましい。本実施形態においては、封止材をパワーモジュールのパッケージ内に注入する前に、シリコーンゲル母材と粒子状添加材と別々に添加するのではなく、これらを混合して、液状の封止材を調製しておく。なお、上記の好ましい濃度範囲内の濃度を有する単一の封止材を調製してもよく、粒子状添加材の含有量(質量%)の異なる二種類以上の封止材を調製してもよい。粒子状添加材の含有量の異なる二種類以上の封止材を調製する場合には、一例として、粒子状添加材の含有量が5〜10質量%の第1の封止材と、粒子状添加材の含有量が2〜3質量%の第2の封止材とを別々に調製することができる。別の例として、粒子状添加材の含有量が8〜10質量%の第1の封止材と、粒子状添加材の含有量が3〜5質量%の第2の封止材と、粒子状添加材を添加していない第3の封止材とを別々に調製することができる。
注入工程では、通常の方法に従って、調製した封止材2をパッケージ内あるいは部分封止のための型に注入する。ここで、封止材2が、単一の封止材から構成される場合には、通常の方法に従って、単一の封止材を一度にパッケージ内あるいは部分封止のための型に注入することができる。一方、封止材2が、粒子状添加材の含有量の異なる第1の封止材と、第2の封止材とから、別々に構成される場合には、粒子状添加材の含有量が多い第1の封止材が、三重点の近傍に、粒子状添加材の含有量が少ない第2の封止材が、三重点から離れた箇所に位置するように、第1の封止材と第2の封止材を別々に注入することができる。具体的には、最初に、三重点が充分浸漬されるまで第1の封止材を注ぎ、次いで、硬化工程等を間に挟むことなく連続的に、あるいは断続的に、第2の封止材を注入することができる。封止材が、第1、第2、第3の封止材の三種類から構成する場合も同様にすることができる。なお、封止材が、複数種類の封止材から構成される場合は、封止後の封止材全体における粒子状添加材の含有量が、10質量%以下となるように、複数種類の封止材におけるそれぞれの粒子状添加材の含有量を決定する。
封止材をパッケージあるいは部分封止のための型に注入した後、脱泡工程を実施する。脱泡工程では、通常の方法にしたがって、減圧脱泡、あるいは真空脱泡を行い、封止材に混入した空気等の泡を除去する。
電圧の印加は、上部電極導体層13a及び下部電極導体層13bに、電源3を接続することにより実施することができる。本実施形態において、電圧の印加の開始時点は、注入工程の後であって、封止材2を加熱してシリコーンゲルを硬化させる硬化工程の前の時点とすることが好ましい。すなわち、積層構造体1が完全に封止材で覆われた後、封止材2を構成するシリコーンゲル母材が架橋反応を概ね開始していない、液体の状態から電圧の印加を開始する。しがたって、電圧印加の開始時点は、注入工程後、脱泡工程の前であってもよく、脱泡工程後、硬化工程の前であってもよい。脱泡工程の前とは、減圧脱泡において、減圧を開始する時点であっても良く、所望の圧力に達した時点でもよく、それらの間の任意の時点であっても良い。脱泡工程後とは、減圧雰囲気から大気雰囲気に戻すために気体のリークを開始する時点であっても良く、大気雰囲気になった時点でもよく、それらの間の任意の時点であっても良い。硬化工程の前とは、加熱硬化のための加熱炉(恒温槽、あるいは乾燥炉であってもよい)に入れる前の時点であってもよく、加熱炉に入れるのと同時であってもよい。一方、電圧の印加の終了時点は、ゲルの硬化反応を終了させる時点までとすることが好ましい。ゲルの硬化反応を終了させる時点とは、加熱炉から出すのと同時であってもよく、加熱炉から出した直後であってもよい。加熱炉から出した後、長くとも、5分以内に電圧印加を終了することが好ましい。
印加する電圧は、交流電圧でも直流電圧でもよく、あるいはそれらの両方であってもよい。いずれであっても同様に電界緩和効果を得ることができる。印加する電圧の上限値は、半導体装置の部分放電開始電圧よりも低い範囲内で設定することができる。その範囲内で、上限値に近い値の電圧を印加することが好ましい。封止材を構成する粒子状添加材に働く電界勾配力は、電界と粒子状添加材の双極子モーメントの積に比例するため、電界が大きいほど大きい電界勾配力が粒子状添加材にかかるためである。特には、交流電圧を印加する場合、実効値で5kV未満とすることが好ましい。一方、印加する電圧の下限値は、シリコーンゲル母材の形状保持力、すなわち粒子状添加材に対する静止摩擦力よりも大きな電界勾配力が発生する値とすることができる。このような値は、シリコーンゲル母材の種類等により大きく異なるため、封止材として使用するシリコーンゲル母材によって適宜決定することができる。印加する電圧が直流電圧の場合には、上限値は、7.1kV未満とすることが好ましい。下限値については、交流電圧の場合と同様に、シリコーンゲル母材の種類に合わせて設定することができる。
なお、交流電圧を印加する場合であっても、直流電圧を印加する場合であっても、これらを重畳的に印加する場合であっても、印加開始時点から印加終了時点まで、一定の電圧を印加してもよいし、電圧を途中で変動させることもできる。
硬化工程では、パッケージの外部から、例えば加熱炉等で加熱することにより、シリコーンゲル母材を所定の程度にまで硬化させる。加熱温度は、シリコーンゲル母材の種類によって異なり、特定の条件に限定されるものではないが、例えば、100℃で2時間、150℃で1時間といった硬化条件を用いることができる。本実施形態においては、特には、硬化後のシリコーンゲル母材の、針入度が30〜80、好ましくは40〜60の範囲となるように、硬化温度ならびに硬化時間を設定することが好ましい。ここで、針入度とは、JIS K 2220に従って測定した値をいうものとする。硬化後も、シリコーンゲル母材中で、添加材となる粒子状添加材が電界勾配に沿って移動しやすくするためである。
図1は、第1の実施形態による製造工程に従って得られた、封止されたパワーモジュールを示す概念図である。図1においては、硬化した封止材2において、シリコーンゲル母材21中に粒子状添加材22が均一に存在するのではなく、図7を用いて説明した三重点にあたる箇所に集中して存在している。また、粒子状添加材22は、電界勾配に応じた濃度分布で、硬化された封止材2中に存在する。図3は、電極導体層13a、13b間に電圧を印加した場合に生ずる電界勾配を図示する概念図である。図1に示す積層構造体1と同じ構成を備える積層構造体においては、三重点付近が相対的に、高電界領域(図中、highで示す)となり、それをとり囲むように中くらいの電界領域(図中、midで示す)となり、さらにその周囲に相対的に低電界の領域(図中、lowで示す)が分布する。図3と比較すると、図1の粒子状添加材22は、シリコーンゲル母材21中に、図3のhigh、mid、lowにほぼ対応した濃度分布で、分布している。そして、粒子状添加材22は、シリコーンゲル母材21の硬化度を適切に調整したことにより、シリコーンゲル母材21中に、さらなる電界の印加により移動可能な状態で存在する。
上記のように製造された半導体装置を製品として稼働させるとき、上部電極導体層13aと、下部電極導体層13bとの間に電圧を印加するため、図3に示すような電界勾配が発生する。そして、場合により、図7に示されるように、三重点401から部分放電が生じ、絶縁基板と封止材との界面に沿って、空気の泡により形成される樹状構造体402が成長する場合が生じる。この場合、樹状構造体の存在する箇所は、比誘電率の低い空気層であり、場合により導電性をもつ炭化路で構成される針形状の先端という理由により高電界になる。本発明によれば、そういった場合に、粒子状添加材22が電界勾配に応じて、樹状構造体の存在する箇所に移動し、集中することができる。これにより、部分的な絶縁破壊後にも電界緩和効果を再度発揮するという、従来技術においては達成不可能であったことが可能になる。
[第2実施形態]
本発明は、第2実施形態によれば、少なくとも、電極導体層を上面及び下面に備える絶縁基板と、前記上面の電極導体層に実装される一以上の半導体素子とを封止材により封止する工程を含む半導体装置の製造方法であって、該封止材が、シリコーンゲル母材と、該シリコーンゲル母材よりも誘電率が高い有機高分子材料からなる添加材とを含み、封止する工程が、前記電極導体層間に電界を印加した状態で前記封止材を硬化させる工程を含む半導体装置の製造方法に関する。
本発明は、第2実施形態によれば、少なくとも、電極導体層を上面及び下面に備える絶縁基板と、前記上面の電極導体層に実装される一以上の半導体素子とを封止材により封止する工程を含む半導体装置の製造方法であって、該封止材が、シリコーンゲル母材と、該シリコーンゲル母材よりも誘電率が高い有機高分子材料からなる添加材とを含み、封止する工程が、前記電極導体層間に電界を印加した状態で前記封止材を硬化させる工程を含む半導体装置の製造方法に関する。
図2は、第2実施形態における半導体装置の製造方法を模式的に示す図である。第2実施形態において、封止材2以外の、積層構造体1の構成は、第1実施形態と同様であり、図中、同一の符号は同一の構成を指すものとする。
第2実施形態においては、封止材2が、シリコーンゲル母材21と、該シリコーンゲル母材よりも誘電率が高い有機高分子材料からなる添加材23とから構成されることを特徴とする。シリコーンゲル母材は、第1実施形態において説明したものと同様のものを用いることができる。有機高分子材料からなる添加材は、比誘電率が3.5より大きく、硬化前に流体状態の熱硬化可能な有機高分子材料であって、硬化反応温度(付加反応温度)が、シリコーンゲル母材とほぼ等しいものであることが好ましい。流体状態の有機高分子材料からなる添加材とシリコーンゲル母材とを同時に硬化させるためである。
熱硬化可能な有機高分子材料の具体例としては、高誘電率シリコーンゲルとなる、メチルフェニルシリコーン、フェニルビニルジメチコンを主成分あるいはこれらを高含有率としたシリコーンゲル等が挙げられる。母材の主成分となるジメチルシリコーンとの架橋が容易なためである。以下においては、流体状態の有機高分子材料からなる添加剤として、シリコーンゲル添加剤を具体例として説明する。
第2実施形態において、封止材2は、シリコーンゲル添加材23が液体状態の場合は、シリコーンゲル母材21とシリコーンゲル添加材23とが、注入前に混合されることなく、別々に調製され、別々に注入されることを特徴とする。したがって、注入し、硬化した後に、封止材2全体の質量を100%としたときに、シリコーンゲル添加材の含有量が10質量%以下となるように、シリコーンゲル母材21とシリコーンゲル添加材23とをそれぞれ調製する。
次に、第2実施形態による半導体の製造方法について、図2を参照して説明する。図2に示す半導体装置の製造方法は、積層構造体1を製造する工程と、積層構造体1をパッケージ内に収容し、封止材により封止する工程と備えてなる。封止工程は、さらに、パッケージあるいは部分封止のための型に封止材を注入する注入工程と、注入した封止材中の気泡を除去する脱泡工程と、封止材を加熱硬化させる硬化工程とを少なくとも備え、硬化工程が、前記電極導体層間に電界を印加した状態で実施される。
第2実施形態において、注入工程では、下部電極13bと絶縁基板14との接合界面、及び上部電極13aと絶縁基板14との接合界面を覆うように、シリコーンゲル添加材23を、接合界面に載置する工程と、載置したシリコーンゲル添加材23を硬化させる前に、シリコーンゲル母材21をパッケージあるいは部分封止のための型に注入する工程とを含む。
シリコーンゲル添加材23を、接合界面に載置する工程は、シリコーンゲル添加材23を、例えば部分封止のための型とシリンジ等を用いて、三重点にあたる接合界面に注入することにより実施することができる。
次いで、シリコーンゲル母材21を、第1の実施形態と同様に、通常の方法により注入する。シリコーンゲル添加材23の載置と、シリコーンゲル母材21の注入との間には硬化工程を実施しない。シリコーンゲル添加材23とシリコーンゲル母材21の間に界面が生じて、亀裂が生じ、絶縁破壊が生じやすくなるためである。
封止材2をパッケージあるいは部分封止のための型に注入した後は、第1実施形態で説明したのと同様に、脱泡工程、硬化工程を順次行い、硬化工程は、電源3により、電圧を印加した状態で実施する。すなわち、電圧印加の開始時点は、注入工程後、脱泡工程の前であってもよく、脱泡工程後、硬化工程の前であってもよい。一方、電圧の印加の終了時点は、ゲルの硬化反応を終了させる時点までとすることが好ましい。印加電圧の種類及び強度についても、第1実施形態で説明したのと同様とすることができる。
第2実施形態においても、第1実施形態と同様に、部分的な破壊が起きた際に、未架橋の高誘電率有機高分子が破壊箇所にひきつけられ、比誘電率の差により電界緩和効果を発揮し、破壊の進展を抑制することができる。
以下に、実施例により、本発明をより詳細に説明する。以下の実施例は、本発明の例示であって、本発明を限定するものではない。
[実施例1]
図1の構成にしたがい、シリコーンゲル母材として、比誘電率が約3のジメチルシリコーン系シリコーンゲルが97質量%、比誘電率が、3.8、平均粒径が50nmのSiO2粒子が3質量%の封止材を調製した。
図1の構成にしたがい、シリコーンゲル母材として、比誘電率が約3のジメチルシリコーン系シリコーンゲルが97質量%、比誘電率が、3.8、平均粒径が50nmのSiO2粒子が3質量%の封止材を調製した。
実施例では、図1または2におけるベース導体11及び接合層12は除いたダイレクト接合構造のDBC基板を用いた。すなわち、Cu下部電極13b及びCu上部電極13aを窒化アルミニウムからなる絶縁基板14の裏面及び表面に設けた。窒化アルミニウム基板の厚みは、0.635mm、沿面距離は表(上部電極側)が0.8mm、裏(下部電極側)を0.6mmとした。これをパワーモジュールのパッケージ内部に収納し、上記封止材を注入した。注入後に封止材を減圧脱泡後、熱硬化のための炉に入れる前に、上記Cu電極間に直流3kVの直流電界の印加を開始した。その後、100℃に設定した加熱炉で、1時間にわたり加熱して、ゲルの針入度が80以下となるまで硬化した。直流電圧の印加は、加熱炉から半導体装置を出した時点で終了させ、実施例1の半導体装置を製造した。
[実施例2]
図2の構成にしたがい、シリコーンゲル母材として、比誘電率が約3のジメチルシリコーン系シリコーンゲル、添加材として比誘電率が、4.5のシリコーンゲルを、予め混合することはなく、別々に準備する。封止後の封止材全体において、シリコーンゲル母材が90質量%、添加材のシリコーンゲルが10質量%となるように分量を調整する。ついで、添加材のシリコーンゲルを、Cu電極13bと絶縁基板14との界面、及びCu電極13aと絶縁基板14との界面を覆うように、界面に、シリンジを用いて載置する。その後、載置した添加材のシリコーンゲルに対して加熱硬化を行うことなく、その上から、シリコーンゲル母材を注いで、DBC基板全体を封止材に浸漬する。シリコーンゲル母材の注入後は、実施例1と同様にして、実施例2の半導体装置を製造する。
図2の構成にしたがい、シリコーンゲル母材として、比誘電率が約3のジメチルシリコーン系シリコーンゲル、添加材として比誘電率が、4.5のシリコーンゲルを、予め混合することはなく、別々に準備する。封止後の封止材全体において、シリコーンゲル母材が90質量%、添加材のシリコーンゲルが10質量%となるように分量を調整する。ついで、添加材のシリコーンゲルを、Cu電極13bと絶縁基板14との界面、及びCu電極13aと絶縁基板14との界面を覆うように、界面に、シリンジを用いて載置する。その後、載置した添加材のシリコーンゲルに対して加熱硬化を行うことなく、その上から、シリコーンゲル母材を注いで、DBC基板全体を封止材に浸漬する。シリコーンゲル母材の注入後は、実施例1と同様にして、実施例2の半導体装置を製造する。
[比較例1]
実施例1と同様に、これを半導体モジュールのパッケージ内部に収納して、従来技術による方法で封止した。すなわち、添加材を入れずに、上記実施例1及び2で用いる比誘電率が約3のジメチルシリコーン母材のみからなる封止材を用い、電圧を印加せずに硬化させた。
実施例1と同様に、これを半導体モジュールのパッケージ内部に収納して、従来技術による方法で封止した。すなわち、添加材を入れずに、上記実施例1及び2で用いる比誘電率が約3のジメチルシリコーン母材のみからなる封止材を用い、電圧を印加せずに硬化させた。
[部分放電開始電圧及び部分放電耐量の測定]
上記の半導体装置を、図4に示す回路の「Sample」の箇所に接続し、デジタル・ストレージ・オシロスコープ(DSO)を用いて部分放電開始電圧を測定した。部分放電開始電圧は、比較例の装置においては、実測値が4.8kVであったのに対し、実施例1の装置では、平均実測値約5.7kV、最高実測値約6.7kVにまで上昇した。実施例2の装置では、計算上、約6.0kVにまで上昇する。
上記の半導体装置を、図4に示す回路の「Sample」の箇所に接続し、デジタル・ストレージ・オシロスコープ(DSO)を用いて部分放電開始電圧を測定した。部分放電開始電圧は、比較例の装置においては、実測値が4.8kVであったのに対し、実施例1の装置では、平均実測値約5.7kV、最高実測値約6.7kVにまで上昇した。実施例2の装置では、計算上、約6.0kVにまで上昇する。
比較例の装置においては、部分放電開始約20秒後の部分放電電荷量が、200pC程度であり、実施例1の装置においては、部分放電開始約20秒後の部分放電電荷量が、300pC程度であった。比較例1において、印加電圧を部分放電開始電圧より上昇させ、実施例1の部分放電開始電圧相当の電圧を印加した状態では、1000pCを超える部分放電が計測され、やがて破壊に至ることが確認された。一方、実施例1においては、部分放電開始電圧にて、約5分放置しても、破壊には至らなかった。このことから、添加材が部分放電箇所に誘引されたことによる部分放電進展の抑制が推定される。この効果は、実施例2においても発揮されると推測される。
[電界勾配力による添加材の移動検証]
母材に添加した微粒子状の添加材は、電界勾配力により、電界の不平衡を減少させる方向に移動する。そのため、十分な粒子数が存在すれば、ある範囲において、不平等電界場を平等電界に近づけることが可能である。電界印加時に移動可能な距離を概算することで、電界緩和が行われる範囲を求めることができる。微粒子は、電界勾配力とともに、粘性による摩擦力を受けることになるため、電界勾配力と摩擦力の釣合いにより移動速度が定まる。絶縁基板においては、三重点周辺の約1mmの範囲が電界緩和されれば部分放電に対し効果を発揮すると考えられ、粒子の移動速度が0.001mm/s以上であれば、電界緩和が実施できるとし、下記のように導出した。
母材に添加した微粒子状の添加材は、電界勾配力により、電界の不平衡を減少させる方向に移動する。そのため、十分な粒子数が存在すれば、ある範囲において、不平等電界場を平等電界に近づけることが可能である。電界印加時に移動可能な距離を概算することで、電界緩和が行われる範囲を求めることができる。微粒子は、電界勾配力とともに、粘性による摩擦力を受けることになるため、電界勾配力と摩擦力の釣合いにより移動速度が定まる。絶縁基板においては、三重点周辺の約1mmの範囲が電界緩和されれば部分放電に対し効果を発揮すると考えられ、粒子の移動速度が0.001mm/s以上であれば、電界緩和が実施できるとし、下記のように導出した。
この場合、μを1.0、urを10−6、εr1を3.0、εr2を3.8、aを25nmとして算出すると、∇E2=1.9×1010と非常に大きな値となり、終端速度に至らないことがわかる。したがって、実際の粒子の挙動は上記式に従っていないと考えられる。
実施例1の場合、3kVの電圧印加により、およそ1mmの範囲にわたり、添加剤が誘引されることが実験により判明している。このことから、三重点より1mmの∇E2=80を印加電圧3kV時の電界勾配力有効範囲の指標として、印加電圧と、電界勾配力有効範囲を概算した。結果を図5、6に示す。より広範囲より添加材を誘引するためには高い電圧が必要となるが、施工時の印加電圧は部分放電発生電圧より低くする必要がある。
本発明に係る半導体装置の製造方法は、高耐圧パワーモジュール、特には、IGBT、MOS−FET、ダイオードを搭載した高耐圧パワーモジュールの製造において好ましく使用することができる。さらに、Siを用いた半導体素子、SiCを用いた半導体素子、もしくはGaNを用いた半導体素子を搭載した高耐圧パワーモジュールの製造においても使用することができる。
1 積層構造体
2 封止材
3 電源
11 ベース導体
12 接合層
13a 上部電極導体層
13b 下部電極導体層
14 絶縁基板
15 半導体素子
21 シリコーンゲル母材
22 粒子状添加材
23 シリコーンゲル添加材
2 封止材
3 電源
11 ベース導体
12 接合層
13a 上部電極導体層
13b 下部電極導体層
14 絶縁基板
15 半導体素子
21 シリコーンゲル母材
22 粒子状添加材
23 シリコーンゲル添加材
Claims (10)
- 少なくとも、電極導体層を上面及び下面に備える絶縁基板と、前記上面の電極導体層に実装される一以上の半導体素子とを封止材により封止する工程を含む半導体装置の製造方法であって、
前記封止材が、シリコーンゲル母材と、前記封止材全体の質量に対して10質量%以下の添加材であって、該シリコーンゲル母材よりも誘電率が高い添加材とを含み、
前記封止する工程が、前記電極導体層間に電圧を印加した状態で前記封止材を硬化させる工程を含む、半導体装置の製造方法。 - 前記封止材を硬化させる工程が、前記シリコーンゲル母材の硬化後の針入度が30〜80となる条件で加熱硬化させることを含む、請求項1に記載の半導体装置の製造方法。
- 前記添加材の比誘電率が3.5より大きい、請求項1または2に記載の半導体装置の製造方法。
- 前記添加材が、アルミナ(Al2O3)、シリカ(SiO2)、酸化チタン(TiO2)、酸化マグネシウム(MgO)、チタン酸バリウム(BaTiO3)、炭酸カルシウム(CaCO3)、炭酸マグネシウム(MgCO3)、水酸化アルミニウム(Al(OH)3)、マイカ(H2KAl3(SiO4)3)、あるいはそれらの二以上を含んでなる混合物から選択される無機粒子である、請求項1〜3のいずれかに記載の半導体装置の製造方法。
- 前記無機粒子が、平均粒径もしくは平均長径が1μm以下の、球形状、紡錘形状、もしくは板形状の無機粒子である、請求項4に記載の半導体装置の製造方法。
- 前記添加材が、有機高分子材料である、1〜3のいずれかに記載の半導体装置の製造方法。
- 前記有機高分子材料が、比誘電率が3.5より大きいシリコーンゲル、フッ素系高分子(PTFE、ETFE、PFA)である、請求項6に記載の半導体装置の製造方法。
- 前記封止する工程が、
前記硬化させる工程の前に、前記上面の電極導体層と前記絶縁基板との界面、及び/または、前記下面の電極導体層と前記絶縁基板との界面を覆うように、前記有機高分子材料を、前記界面に載置する工程と、
前記載置した有機高分子材料を硬化させる前に、シリコーンゲル母材を注入する工程と
を含む、請求項6または7に記載の半導体装置の製造方法。 - 前記印加する電圧が、交流実効値で5kV未満であり、電圧の印加の開始時点が、前記封止材を硬化させる工程の開始時点より前であり、電圧の印加の終了時点が、前記封止材を硬化させる工程の終了時点より後である、請求項1〜8のいずれかに記載の半導体装置の製造方法。
- 請求項1〜9のいずれかに記載の製造方法により製造された半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013184016A JP2015053322A (ja) | 2013-09-05 | 2013-09-05 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013184016A JP2015053322A (ja) | 2013-09-05 | 2013-09-05 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015053322A true JP2015053322A (ja) | 2015-03-19 |
Family
ID=52702157
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013184016A Pending JP2015053322A (ja) | 2013-09-05 | 2013-09-05 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2015053322A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017034075A (ja) * | 2015-07-31 | 2017-02-09 | 富士電機株式会社 | 電子デバイス |
JP2017531320A (ja) * | 2014-09-19 | 2017-10-19 | マイクロソフト テクノロジー ライセンシング,エルエルシー | 張力を用いる画像センサの曲げ |
JP2019520715A (ja) * | 2016-06-06 | 2019-07-18 | ユニヴェルシテ トゥールーズ トロワズィエム−ポール サバティエ | 電気部品のための電気絶縁材料に自動調整電界緩和特性を与える、電気絶縁材料を処理する方法 |
-
2013
- 2013-09-05 JP JP2013184016A patent/JP2015053322A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017531320A (ja) * | 2014-09-19 | 2017-10-19 | マイクロソフト テクノロジー ライセンシング,エルエルシー | 張力を用いる画像センサの曲げ |
JP2017034075A (ja) * | 2015-07-31 | 2017-02-09 | 富士電機株式会社 | 電子デバイス |
JP2019520715A (ja) * | 2016-06-06 | 2019-07-18 | ユニヴェルシテ トゥールーズ トロワズィエム−ポール サバティエ | 電気部品のための電気絶縁材料に自動調整電界緩和特性を与える、電気絶縁材料を処理する方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Donzel et al. | Nonlinear resistive electric field control for power electronic modules | |
Yao et al. | Characterization of encapsulants for high-voltage high-temperature power electronic packaging | |
JP4339267B2 (ja) | 高耐熱電力用静止機器 | |
KR20200033879A (ko) | 열전도성 실리콘 겔 조성물, 열전도성 부재 및 방열 구조체 | |
US20130056883A1 (en) | Semiconductor device and method of manufacturing the same | |
JP7221579B2 (ja) | 樹脂組成物 | |
WO2010092905A1 (ja) | 絶縁回路基板、インバータ装置、及びパワー半導体装置 | |
JP2009252838A (ja) | 半導体装置 | |
CN108292655B (zh) | 功率模块 | |
JP2015053322A (ja) | 半導体装置の製造方法 | |
US9123639B2 (en) | Power semiconductor module | |
AU2015363625A1 (en) | A method of manufacturing a high-voltage DC cable joint, and a high-voltage DC cable joint | |
JP5328827B2 (ja) | パワーモジュール構造、その構造を有するパワーモジュール、およびその構造の製造方法 | |
WO2006038644A1 (ja) | 樹脂で被覆した高耐電圧半導体装置及びその製造方法 | |
JP6829809B2 (ja) | 半導体装置 | |
KR102181912B1 (ko) | 전자 부품 및 그의 제조 방법 | |
CN112041411A (zh) | 导热性组合物及使用了其的导热性片材 | |
JP6246057B2 (ja) | 半導体装置 | |
JP6519305B2 (ja) | 封止材用シリコーン樹脂組成物及び該組成物を用いたパワー半導体モジュール | |
JP6101507B2 (ja) | 半導体装置の製造方法 | |
WO2016019723A1 (en) | Varistor having multilayer coating and fabrication method | |
Yao et al. | Assessment of encapsulants for high-voltage, high-temperature power electronic packaging | |
JP2005032879A (ja) | 半導体装置 | |
US10892203B2 (en) | Power semiconductor module | |
CN111033723A (zh) | 功率半导体模块 |