JPH09270483A - 半導体装置とその製造方法及び電力変換装置 - Google Patents

Abstract

(57)【要約】 【課題】高い信頼性の半導体装置を提供する。 【解決手段】ｐ−ｎ接合部分が側面に露出した半導体基
体１８における前記ｐ−ｎ接合部分の表面に２層以上の
絶縁保護膜層５，８を積層した半導体装置において、前
記第１層目の絶縁保護膜層５と第２層目の絶縁保護膜層
８の界面近傍に生じる界面分極電荷Ｑｒ[クーロン／ｃ
ｍ²]が１．６×１０^-8≧｜Ｑｒ｜の関係となるようにす
ることにより、界面分極を低減して漏れ電流変動や増加
を抑制する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はサイリスタやダイオ
−ド等の高電圧が印加される半導体装置とその製造方法
及びこの半導体装置を使用した電力変換装置に係わり、
特に、高電圧印加時においても安定な電圧阻止特性を有
する半導体装置に関する。

【０００２】

【従来の技術】高耐圧半導体装置としては、例えば、IE
E PROC. Vol129 Pt.I No5 173 (1982)に記載がある。

【０００３】そして、高耐圧半導体装置の高信頼化に関
しては、従来から種々の技術が提案されている。

【０００４】従来のサイリスタやゲートターンオフサイ
リスタ、ダイオード等の高耐圧半導体装置では、半導体
基体の側面がベベル形状に加工され、この側面に安定化
保護膜が形成されている。例えば、特開平６-５３４８
５号公報に半導体装置の高信頼化に関する技術として記
載された技術が知られている。この従来技術では、サイ
リスタの厚みの中央部分の側面が窪みを有するように該
側面を傾斜させて加工している。このように側面を傾斜
させることにより、半導体基体の側面のｐ−ｎ−ｐ構造
部分の１つのｐ−ｎ接合に逆バイアス電圧が印加された
場合に、前記ｐ−ｎ接合の表面の空乏層がポジティブベ
ベル構造によって主にｎ層側に拡がり、半導体装置の耐
圧を高くすることができ、一方、側面の窪んだところは
逆に前記空乏層が拡がり難くなるために、側面のｐ−ｎ
−ｐ構造部分におけるパンチスルーを防止することがで
きるという効果が得られる。これらの半導体装置のｐ−
ｎ接合が露出する側面及び半導体基体が露出する表面は
ポリイミド等の絶縁膜とその上に配置されたシリコーン
ゴムなどの絶縁膜で保護されており、高信頼化が達成で
きる。

【０００５】

【発明が解決しようとする課題】しかしながら、従来技
術では、電圧を印加したまま高温にさらす、いわゆる高
温電圧印加試験で、絶縁保護膜の導電率差に起因した絶
縁保護膜中に生じる電荷が半導体装置の阻止特性に悪影
響を与える問題を解決する方法は提案されていない。

【０００６】半導体装置の高耐圧化が要求されて絶縁保
護膜に印加される電界強度が高くなると、この絶縁保護
膜の特性が半導体装置の信頼性に大きな影響を及ぼすよ
うになる。

【０００７】絶縁保護膜が半導体装置の阻止特性に影響
を及ぼす重要な因子に、半導体の電荷密度がある。この
電荷密度が変化すると半導体素子の漏れ電流の増加や耐
圧低下などの不良を引き起こす。一般に、前記電荷密度
は、半導体と絶縁保護膜との界面の近傍における電荷に
よって左右される。

【０００８】絶縁保護膜を形成するパッシベーション工
程では、まず、半導体基体の端部（側面）を研削してダ
ブルポジティブベベル形状に加工する。研削面のチッピ
ングや汚れを洗浄するために、前記加工面をケミカルエ
ッチングする。エッチングした表面にポリイミド等の樹
脂を塗布して乾燥・硬化を行う。従来、この乾燥・硬化
を高温槽によって行っていた。高温槽による乾燥では、
塗布された樹脂は表面から徐々に乾燥する。このときダ
ブルポジティブベベルの窪みに溜まっている樹脂は徐々
に流れ出し、上部端面では樹脂が少なく下部端面では多
くなるといった偏積が生じ、このまま硬化する（図１１
参照）。第１層目の絶縁保護膜層が偏積した状態で第２
層目の絶縁保護膜層を形成した半導体素子の耐圧を評価
すると、樹脂の膜厚が薄い側の耐圧が悪いこと分かる。
更に、この半導体素子の高温電圧印加試験を行うと、膜
厚が薄い側の電流−電圧特性が劣化することが分かっ
た。

【０００９】本発明の目的は、半導体装置の動作時の漏
れ電流の発生を抑え、且つ、長期にわたり特性が安定し
た高い信頼性を有する半導体装置及びこの半導体装置を
使用した電力変換装置を提供することにある。

【００１０】

【課題を解決するための手段】図２に示すように、半導
体基板１８における低不純物濃度ベース層（ｎベース
層）１の電荷密度は、絶縁保護膜層５，８の導電率差に
起因して該絶縁保護膜層を形成するポリイミド／シリコ
ーンゴム界面近傍に生じる界面分極９，１０によって大
きく影響される。すなわち、この界面分極により生じた
電荷によってｎベース層１の表面に電荷が誘起され、こ
の誘起電荷によって前記電荷密度が変化し、阻止特性が
劣化して半導体装置の長期信頼性に悪影響を及ぼす。従
って、半導体装置の阻止特性を改善するためには、低不
純物濃度ベース層（ｎベース層）１に誘起される電荷が
少なくなるように絶縁保護膜層を形成することが重要で
ある。

【００１１】本発明の１つの半導体装置は、一方及び他
方の主面を有し少なくとも１つのｐ−ｎ接合部分が側面
に露出した半導体基体と、前記半導体基体側面に露出し
たｐ−ｎ接合部分の表面に積層した２層以上の絶縁保護
膜層を備えた半導体装置において、前記半導体基体の側
面の表面に設置された第１層目の絶縁保護膜層と前記第
１層目の絶縁保護膜層の表面に設置された第２層目の絶
縁保護膜層の界面近傍に生じる界面分極電荷Ｑｒ[クー
ロン／cm²]が（数１） １．６×１０^-8＞｜Ｑｒ｜ ……（数１） に示す関係となるようにするものである。

【００１２】前記半導体基体の側面の表面に設置された
第１層目の絶縁保護膜層と前記第１層目の絶縁保護膜層
の表面に設置された第２層目の絶縁保護膜層の界面近傍
に生じる界面分極電荷Ｑｒは、それぞれの絶縁保護膜層
の静電容量分担分だけ半導体（シリコン）表面に電荷を
誘起する。前記界面分極電荷によってシリコン表面に誘
起された電荷をＱｓ’とするとＱｒとＱｓ’の関係は
（数３） Ｑｓ’=（Ｃ₁／Ｃ₁+Ｃ₂）×Ｑｒ ……（数３） で表される。ここで、Ｃ₁とＣ₂は、それぞれ前記第１層
目の絶縁保護膜層の静電容量と前記第２層目の絶縁保護
膜層の静電容量である。静電容量は、誘電率を膜厚で割
ったものである。例えば、ポリイミドの比誘電率は２．
５〜３．５（１ｋHz，室温）、シリコーンゴムの比誘電
率は２．５〜３．０（１ｋHz，室温）である。一方、第
１層目の絶縁保護膜層の膜厚と第２層目の絶縁保護膜層
の膜厚を比較すると＜第１層目の膜厚の方が小さいこと
からＣ₂≦Ｃ₁となり、その結果、１／２≦（Ｃ₁／Ｃ₁+
Ｃ₂）＜１となる。

【００１３】ここで、電荷密度の適正値は、シミュレー
ションより、+１×１０¹¹[ｃｍ^-2]〜+３×１０¹¹[ｃｍ
^-2]であることから、Ｑｓ’の適正値を絶対値で考える
と、｜Ｑｒ｜＜１．６×１０^-8[クーロン／ｃｍ²]とな
る。

【００１４】本発明の他の半導体装置は、一方及び他方
の主面を有し少なくとも１つのp-n接合部分が側面に露
出した半導体基体と、前記側面に露出したｐ−ｎ接合部
分の上に積層された２層以上の絶縁保護膜層を備え、前
記露出したp-n接合部分に接する絶縁保護膜層(第１層目
の絶縁保護膜層)の導電率σ₁と前記第１層目の絶縁保護
膜層に接する絶縁保護層(第２層目の絶縁保護膜層)の導
電率σ₂との比σ₂／σ₁が（数２） ０.０５≦σ₂／σ₁≦１０ ……（数２） に示す関係となるようにするものである。

【００１５】半導体の電荷密度は、絶縁保護膜層中に発
生する電荷により変化し、特に前記第１層目と前記第２
層目の絶縁保護膜層の界面に生じる界面分極による影響
を受ける。この界面分極は、誘電率と導電率の異なる物
質の界面に生じ、特に導電率の影響（寄与）が大きい。
この電荷密度に影響を及ぼす界面分極は、前記第１層目
の絶縁保護膜層の導電率と前記第２層目の絶縁保護膜層
の導電率に差が大きいときに生じる。計算によって求め
た電荷密度とσ₂／σ₁の関係を図３に示す。第１層目の
絶縁保護膜層の導電率σ₁と第２層目の絶縁保護膜層の
導電率σ₂の比σ₂／σ₁を０．０５〜１０とすることに
より、表面電荷密度の変動を±５０％以内に収めること
ができる。

【００１６】更に、本発明の他の半導体装置は、ｎベー
ス層の厚さを空乏層が拡がる幅と考えたとき、ｎベース
層の厚さを１００μm〜５０００μmとすることで、前記
ｎベース層の不純物濃度が１．０×１０¹⁴の半導体基体
で１kＶから、前記ｎベース層の不純物濃度が２．０×
１０¹²の半導体基体で３０kＶまでの耐電圧を達成する
ことができるようにするものである。

【００１７】更に、本発明の他の半導体装置は、ｎベー
ス層の比抵抗率を５００±５０Ωcmとしたとき、その厚
さを１０００μm〜２０００μmとすることにより、定格
電圧が６kＶ級から１２kＶ級の耐電圧を達成できるよう
にするものである。

【００１８】更に、本発明の他の半導体装置は、半導体
基体の側面の表面に設置された第１層目の絶縁保護膜層
として、ガラス転移温度Ｔｇが１５０℃〜４００℃の有
機材料を用いることで、装置の動作温度範囲である−４
０℃〜１２５℃で安定な物性値を有し、電荷密度の変動
の原因の１つであるイオン性不純物の移動・拡散を低下
させて半導体の表面を安定に保つことができるようにす
るものである。前記有機材料としては、例えば、ポリイ
ミド，ポリアミド，ポリベンゾオキサゾール，ポリベン
ズイミダゾール，ポリキノキサリン，ポリエーテルエー
テルケトン，ポリアリレートやこれらの混合材料などが
ある。ガラス転移温度Ｔｇを４００℃以下とする理由
は、半導体素子中のキャリヤのライフタイムにある。イ
ンバータやコンバータに使用される高耐圧半導体装置
は、電力変換時の損失を最小限に抑えるために半導体中
を流れるキャリヤのライフタイムを制御している。前記
ライフタイム制御は、半導体基体に放射線を照射してで
きた結晶欠陥を熱処理することで適切なライフタイムを
得るように行う。絶縁保護膜層を形成するために半導体
基体を４００℃以上に加熱すると、適正値に制御してあ
る前記ライフタイムが変動して十分な装置性能が発揮で
きなくなってしまう。ここで、ガラス転移温度Ｔｇが４
００℃以上の有機材料、例えば一部のポリイミドは、絶
縁保護膜層を形成するときに完全にイミド化反応を終了
させるために、これ以上の温度での熱処理を必要とする
ためにこの半導体装置には使用することができない。

【００１９】更に、本発明の他の半導体装置は、前記第
１層目の絶縁保護膜層の表面に設置された第２層目の絶
縁保護膜層のエラストマが付加型シリコーンゴムで形成
するものである。シリコーンゴムは、広い温度範囲にわ
たって電気的特性に優れた絶縁材料である。シリコーン
ゴムは、その硬化反応メカニズムの観点で大別すると、
縮合型と付加型に分けることができる。縮合型シリコー
ンゴムは、水分を助触媒として室温で硬化反応が進行
し、反応に伴い低分子量の反応副生成物を生じるタイプ
である。一方、付加型シリコーンゴムは、熱によって硬
化反応が進行し、反応副生成物が生じないタイプであ
る。電力用半導体装置の多くは、セラミックパッケーッ
ジ中に気密封止されている。縮合型シリコーンゴムは、
これを密封中で高温放置すると、ゴムが逆硬化反応によ
って分解することから、密封中での耐熱性に弱い材料で
ある。図１３は、縮合型シリコーンゴムを用いて作成し
た半導体装置の高温放置試験結果を示している。縮合型
シリコーンゴムを用いて作製した半導体装置は、その阻
止特性が劣化していることが分かる。これは、前述した
理由によるものである。

【００２０】更に、本発明の他の半導体装置は、前記第
１層目の絶縁保護膜層としてＳiＯ₂やＳiＮなどの無機
材料を用いることで、より不純物の少ない絶縁保護膜層
を形成するものである。しかし、無機材料は弾性率が高
く、厚膜に形成すると、半導体との熱膨張差から生じる
応力によって絶縁保護膜層にクラックが入る可能性があ
る。そこで、第１層目の絶縁保護膜層として無機材料を
使用したときは、第２層目の絶縁保護膜層、更には第３
層目の絶縁保護膜層が必要となる。このとき、第２層目
及び第３層目の絶縁保護膜層の材料としては、上述した
ガラス転移温度Ｔｇが１５０℃〜４００℃の有機材料や
シリコーンゴムが望ましい。

【００２１】更に、本発明の他の半導体装置は、半導体
基体の周辺部分の端面を一定角度で傾斜させることによ
り高耐圧化に適したダイオードやゲートターンオフター
ンオフサイリスタ（ＧＴＯ）を作製するものである。

【００２２】更に、本発明の他の半導体装置は、半導体
基体の周辺部分の端面を中心が滑らかに窪んだΣ字形状
に加工することにより、高耐圧大電流化に適したサイリ
スタを作製するものである。

【００２３】更に、本発明の他の半導体装置は、一方及
び他方の主面を有し少なくとも１つのｐ−ｎ接合部分が
側面に露出した半導体基体と、前記側面に露出したｐ−
ｎ接合部分の表面に積層した２層以上の絶縁保護膜層を
備えた半導体装置において、前記半導体基体の側面の表
面に設置された第１層目の絶縁保護膜層の最大膜厚がｎ
ベース層の表面になるように形成されている。電荷密度
が敏感に影響する拡散層は、不純物濃度が低いｎベース
層である。また、ダブルポジティブベベルの変曲点は電
界が集中するところであり、この点もまたｎベース層に
なる。つまり、この発明のように第１層目の絶縁保護膜
層を形成することにより、前記界面分極の影響を低減す
ることができると共に順逆両方向の電流−電圧特性を等
価で且つ長期信頼性に優れた半導体装置を得ることがで
きる。

【００２４】図７に示すような膜厚分布を有する第１層
目の絶縁保護膜層の形成方法として、半導体基体に前記
樹脂を塗布した後に、この半導体基体を回転させること
により余分な樹脂をスピンオフする。これを所定温度に
加熱したホットプレートに移動させて乾燥・硬化を行
う。この乾燥・硬化方法によれば、熱は半導体基体から
樹脂へ伝わって該樹脂をほぼ均一に乾燥することがで
き、樹脂が流れ出すのを防ぐと共に乾燥・硬化時間を従
来の約１／１０〜１／２０に大幅短縮することができ
る。また、ホットプレートでの乾燥が十分であるなら
ば、該樹脂の硬化は高温槽で行っても該樹脂が流れ出す
ことはない。

【００２５】更に、本発明の他の半導体装置は、一方及
び他方の主面を有し少なくとも１つのｐ−ｎ接合部分が
側面に露出した半導体基体と、前記半導体基体の側面に
露出したｐ−ｎ接合部分の表面に積層した２層以上の絶
縁保護膜層を備えた半導体装置において、第１層目の絶
縁保護膜層と第２層目の絶縁保護膜層との界面近傍に生
じる界面分極を抑えることにより、半導体装置の耐久性
試験方法である高温電圧印加試験で、半導体素子を接合
温度が１００℃になるように設定し、半導体装置の定格
電圧の７０％の直流電圧を連続的に１０００時間印加す
る試験条件で、２５℃で前記半導体装置の定格電圧にお
ける漏れ電流の変動率が試験前後で±５０％以内にする
ことができ、高い信頼性を有する半導体装置を作製する
ことができる。

【００２６】本発明の前記各半導体装置は、前記第１層
目の絶縁保護膜層の膜厚は、低不純物濃度ベース層（ｎ
ベース層）の表面部分での厚さが重要であり、その値は
５μｍ以上で熱履歴によりクラッキングが発生しない程
度までの厚さであることが望ましい。低不純物濃度ベー
ス層の表面部分で最も電界が集中する部分は、ダブルポ
ジティブベベル形状の変曲点（Σ形状の中心）部分であ
って、この部分の膜厚は１０μｍ以上あることが望まし
く、３０〜１００μｍの範囲に形成することが好まし
い。低不純物濃度ベース層部分以外の領域（ｐベース層
やｐエミッタ層の表面部分）では、低不純物濃度ベース
層に影響しない程度に遠く離れた位置であれば、１μｍ
程度あるいはそれ以下の膜厚まで薄くなっても良い。

【００２７】また、本発明の電力変換装置は、従来より
も高信頼の高耐圧大電流の半導体装置を使用することに
より、直流送電システムの低コスト化を実現する。具体
的には、送電容量が１４００MＷの直流送電システムを
建設する場合、定格電圧が６ｋＶのサイリスタでは１４
４０個の半導体装置が必要であるのに対し、定格電圧が
８ｋＶのサイリスタを使用すれば、約２／３の９６０個
で足りる。このことにより、付帯設備も大幅に削減する
ことが可能となり、電力変換所敷地を約３２％も削減す
ることができ、工費節減が達成できる。

【００２８】更に、本発明の半導体装置は、定格電圧が
８ｋＶ以上の装置において、素子の損失を４０００Ｗ以
下、好ましくは３６００Ｗ以下とすることにより、従来
製品よりも損失容量比を数パーセント向上させることを
可能にする。ここで、素子損失とは（最大オン電圧）×
（平均オン電流）／（位相数）、損失容量比とは（素子
損失）/（定格容量）と定義する。具体的には、定格電
圧と定格電流がそれぞれ８kＶ、３．５kＡの光サイリス
タと、６kＶ、２．５kＡの光サイリスタを比較すると、
８kＶ、３．５kＡの光サイリスタの素子損失は２．８Ｖ
×３５００Α／３相≒３２７０Ｗであり、６kＶ、２．
５kＡの光サイリスタの素子損失は２．３Ｖ×２５００
Α／３相≒１９２０Ｗである。また、８kＶ、３．５kＡ
の光サイリスタの損失容量比は３２７０Ｗ／（８０００
Ｖ×３５００Α）＝１．１６e-４であり、６kＶ、２．
５kＡの光サイリスタの損失容量比は１９２０Ｗ／（６
０００Ｖ×２５００Α）＝１．２８e-４である。これに
より、電力変換装置として６kＶ、２．５kＡの光サイリ
スタを使用するよりも８kＶ、３．５kＡの光サイリスタ
を使用した方が全体損失の内の素子損失の部分で約９．
４％の損失低減を達成することができる。

【００２９】

【発明の実施の形態】以下、本発明の実施形態について
図面を用いて説明する。各実施形態における導電率は以
下の方法で求めた。

【００３０】予めＡlを厚さ１mmに真空蒸着した４イン
チシリコンウェハ（信越化学工業（株）製）上にサンプ
ル樹脂をスピンコート法により塗布し、所定の条件で硬
化させ、この樹脂膜の上にＡlの上部電極（φ３０〜５
０）を真空蒸着して測定用サンプルを作製した。樹脂の
膜厚は測定用サンプルから薄膜の３カ所を切り取り、触
針式膜厚計(Dectak 3030、Sloan Technology Corporati
on 製）を用いて測定した。吸湿水分の影響を少なくす
るために、測定用サンプルを190℃で16時間真空乾燥し
た後に、窒素ガス気流中、３０℃でUltra high resista
nce mater（R8340 ADVANTEST社 製）を用いて、樹脂中
を流れる電流を測定し、次式（数４）により導電率σを
求めた。

【００３１】 σ＝（Ｉｒ×ｄ）／（Ｖ×Ｓ）……（数４） （但し、Ｖ；印加電圧、Ｓ；電極面積、Ｉｒ；漏れ電
流、ｄ；膜厚である。)また、半導体装置からミクロト
ームを用いて樹脂を約１μｍの厚さで切り出し、Ａl電
極を真空蒸着して導電率を測定した。これらの測定結果
を（表１）に示す。

【００３２】

【表１】

【００３３】（実施例１）図１は、この実施例１におけ
る圧接型電力用半導体装置であるサイリスタの断面図で
ある。

【００３４】図１において、１は低不純物濃度ベース層
であるｎベース層、２はｐベース層、３はｐエミッタ
層、４はｎエミッタ層、５は第１層目の絶縁保護膜層、
６はカソード電極、７はアノード電極、８は第２層目の
絶縁保護膜層である。

【００３５】この実施例のサイリスタの製造工程を図４
を用いて説明する。まず、低不純物濃度のｎベース層１
となる高抵抗のｎ型シリコン基板に、ｐベース層２，ｐ
エミッタ層３，更にｎエミッタ層４を拡散して半導体基
体１８を作製する（ａ）。

【００３６】次に、ホトレジスト加工によって主サイリ
スタ部のｎエミッタ層４ａ，、補助サイリスタ部のｎエ
ミッタ層４ｂ，受光サイリスタ部のｎエミッタ層４ｃを
それぞれ形成し、次に、カソード電極６及びアノード電
極７を蒸着により形成する（ｂ）。

【００３７】次に、半導体基体１８の端部１６を研削機
械あるいはサンドブラストなどにより、ダブルポジティ
ブベベル形状であるΣ形状に加工し、この半導体基体１
８の端部１６のチッピングや汚れを洗浄するために該半
導体基体１８の露出部を化学エッチングし、水洗乾燥し
た後に、第１の絶縁保護膜用の樹脂をスピンコート（ま
たは、ディップコート，筆塗りあるいはディスペンサー
など）により塗布し、図９に示すように８０℃のホット
プレート１９に載置して５分間乾燥する。これを窒素雰
囲気下で加熱硬化して第１の絶縁保護膜層５を形成する
（ｃ）。この第１の絶縁保護膜層５を形成するための樹
脂（ワニス）は、ポリイミド（信越化学工業株式会社
製、ＫＪＲ６５２）で、硬化条件は、１００℃で１時
間、１５０℃で１時間、２５０℃で４時間である。この
条件で硬化した絶縁保護膜層の導電率は、１.６６×１
０^-17[S/cm]である。また、ガラス転移温度Ｔｇは、２
４０℃（示差走査熱量計：ＤＳＣ）である。このポリイ
ミドの第１の絶縁保護膜層５の膜厚は、ｎベース層１の
表面部分で最大となり、その値は５μｍ以上であって熱
履歴によりクラッキングが発生しない程度までの厚さと
なるようにする。ｎベース層１の表面部分で最も電界が
集中する部分は、ダブルポジティブベベル形状の変曲点
（Σ形状の中心）部分であって、この部分の膜厚は１０
μｍ以上あることが望ましく、好ましい膜厚は、３０〜
１００μｍである。この部分の膜厚は、塗布する樹脂の
粘度や塗布方法及び乾燥方法によって変わるが、この実
施例で得られる該部の膜厚は、５５μｍ〜６５μｍであ
る。この第１の絶縁保護膜層５の膜厚は、ｎベース層１
の表面部分におけるΣ形状の中心部分からずれた領域で
は次第に薄くなる。そして、ｐベース層２とｐエミッタ
層３の表面部分では１μｍ程度まで薄くなっても良い。

【００３８】次に、前記第１の絶縁保護膜層５の表面に
第２の絶縁保護膜用の樹脂を型を使用して流し込み、加
熱硬化させて第２の絶縁保護膜層８を形成する（ｄ）。
この第２の絶縁保護膜層８を形成するための樹脂は、付
加型シリコーンゴム（信越化学工業株式会社製、ＫＪＲ
９０６０）であり、硬化条件は１００℃で１時間、１５
０℃で１時間、２００℃で２時間である。この条件で硬
化した前記シリコーンゴムの導電率は、１.４２×１０
^-18[S/cm]である。

【００３９】最後に、この半導体素子をセラミックパッ
ケージ(図示せず)中に納め、パッケージ内部の雰囲気を
乾燥窒素とした後に密閉して半導体装置を完成する。

【００４０】この実施例の半導体装置の電流−電圧特性
を図５に示す。

【００４１】（実施例２）実施例１と同様に半導体基体
１８を加工し、化学エッチングし、水洗乾燥した後に、
第１の絶縁保護膜樹脂（信越化学工業株式会社製、ＫＪ
Ｒ６５２）をスピンコートにより塗布し、図９に示すよ
うに８０℃のホットプレート１９に載置して５分間乾燥
する。これを乾燥窒素雰囲気下で加熱硬化することによ
り第１の絶縁保護膜層５を形成する。なお、硬化条件
は、１００℃で１時間、１５０℃で１時間、２５０℃で
４時間である。この条件で硬化した第１の絶縁保護膜層
５の導電率は、１.６６×１０^-17[S/cm]である。また、
ガラス転移温度Ｔｇは、２４０℃（示差走査熱量計：Ｄ
ＳＣ）である。このポリイミドの第１の絶縁保護膜層５
の膜厚は、前述した実施例と同様に、ｎベース層１の表
面部分におけるΣ形状の中心部分で最大となり、その最
大値は５５〜６５μｍであり、ｐベース層２及びｐエミ
ッタ層３の表面部分では薄くなる。

【００４２】次に、この第１の絶縁保護膜層５の表面に
第２の絶縁保護膜用の樹脂を型を使用して流し込み、加
熱硬化して第２の絶縁保護膜層８を形成する。この第２
の絶縁保護膜用の樹脂は、付加型シリコーンゴム（信越
化学工業株式会社製、ＫＪＲ９０６３）であり、硬化条
件は、１００℃で１時間、１５０℃で１時間、２００℃
で２時間である。この条件で硬化したシリコーンゴムの
導電率は、３．１８×１０^-18[S/cm]である。

【００４３】最後に、この半導体素子をセラミックパッ
ケージ中に納め、パッケージ内部の雰囲気を乾燥窒素と
した後にこれを密閉して半導体装置を完成する。この実
施例による半導体装置の電流−電圧特性を図５に示す。

【００４４】（実施例３）実施例１と同様に半導体基体
１８を加工し、化学エッチングし、水洗乾燥した後に、
第１の絶縁保護膜用樹脂（信越化学工業株式会社製、Ｋ
ＪＲ６５２）をスピンコートにより塗布し、図９に示す
ように８０℃のホットプレート１９に載置して５分間乾
燥する。これを乾燥窒素雰囲気下で加熱硬化することに
より第１の絶縁保護膜層５を形成する。なお、硬化条件
は、１００℃で１時間、１５０℃で１時間、２５０℃で
４時間である。この条件で硬化した第１の絶縁保護膜層
５の導電率は、１.６６×１０^-17[S/cm]である。また、
ガラス転移温度Ｔｇは、２４０℃（示差走査熱量計：Ｄ
ＳＣ）である。このポリイミドの第１の絶縁保護膜層５
の膜厚は、前述した実施例と同様に、ｎベース層１の表
面部分におけるΣ形状の中心部分で最大となり、その最
大値は５５〜６５μｍであり、ｐベース層２及びｐエミ
ッタ層３の表面部分では薄くなる。

【００４５】次に、この第１の絶縁保護膜層５の表面に
第２の絶縁保護膜用の樹脂を型を使用して流し込み、加
熱硬化して第２の絶縁保護膜層８を形成する。この第２
の絶縁保護膜用の樹脂は、付加型シリコーンゴム（信越
化学工業株式会社製、ＫＪＲ９０２５）であり、硬化条
件は８０℃で２時間、１５０℃で１時間、２００℃で２
時間である。この条件で硬化したシリコーンゴムの導電
率は、２.９４×１０^-17[S/cm]である。

【００４６】最後にこの半導体素子をセラミックパッケ
ージ中に納め、パッケージ内部の雰囲気を乾燥窒素とし
た後にこれを密閉して半導体装置を完成する。この実施
例による半導体装置の電流−電圧特性を図５に示す。

【００４７】（実施例４）実施例１と同様に半導体基体
１８を加工し、化学エッチングし、水洗乾燥した後に、
第１の絶縁保護膜樹脂（信越化学工業株式会社製、ＫＪ
Ｒ６５２）をスピンコートにより塗布し、図９に示すよ
うに８０℃のホットプレート１９に載置して５分間乾燥
する。これを乾燥窒素雰囲気下で加熱硬化することによ
り、第１の絶縁保護膜層５を形成する。なお、硬化条件
は１００℃で１時間、１５０℃で１時間、２５０℃で４
時間である。この条件で硬化した絶縁保護膜層５の導電
率は、１.６６×１０^-17[S/cm]である。また、ガラス転
移温度Ｔｇは２４０℃（示差走査熱量計：ＤＳＣ）であ
る。この第１の絶縁保護膜層５の膜厚は、前述した実施
例と同様に、ｎベース層１の表面部分におけるΣ形状の
中心部分で最大となり、その最大値は５５〜６５μｍで
あり、ｐベース層２及びｐエミッタ層３の表面部分では
薄くなる。

【００４８】次に、この第１の絶縁保護膜層５の表面に
第２の絶縁保護膜用の樹脂を型を使用して流し込み、加
熱硬化して第２の絶縁保護膜層８を形成する。この第２
の絶縁保護膜用の樹脂は、付加型シリコーンゴム（東レ
・ダウコーニング・シリコーン株式会社製、ＪＣＲ６１
２１）であり、硬化条件は１００℃で１時間、１５０℃
で１時間、２００℃で２時間である。この条件で硬化し
たシリコーンゴムの導電率は、８.７０×１０^-17[S/cm]
である。

【００４９】最後にこの半導体素子をセラミックパッケ
ージ中に納め、パッケージ内部の雰囲気を乾燥窒素とし
た後にこれを密閉して半導体装置を完成する。この実施
例による半導体装置の電流−電圧特性を図５に示す。

【００５０】（実施例５）図６を用いて実施例５を説明
する。実施例１と同様に半導体基体１８を加工し、化学
エッチングし、水洗乾燥した後に、第１の絶縁保護膜樹
脂（信越化学工業株式会社製、ＫＪＲ６５２）をスピン
コートにより塗布し、図９に示すように８０℃のホット
プレート１９に載置して５分間乾燥する。これを乾燥窒
素雰囲気下で１００℃で１時間、１５０℃で１時間、２
５０℃で４時間加熱硬化することにより絶縁保護膜層５
を形成し、更に、この絶縁保護膜層５の表面に同じ成分
の樹脂を同様に塗布した後に加熱硬化して２重に第１の
絶縁保護膜層５，１１を形成する。この条件で硬化した
絶縁保護膜層５，１１の導電率は、１.６６×１０^-17[S
/cm]である。また、ガラス転移温度Ｔｇは２４０℃（示
差走査熱量計：ＤＳＣ）である。この第１の絶縁保護膜
層５，１１の膜厚は、前述した実施例と同様に、ｎベー
ス層１の表面部分におけるΣ形状の中心部分で最大とな
り、その最大値は５５〜６５μｍであり、ｐベース層２
及びｐエミッタ層３の表面部分では薄くなる。

【００５１】次に、前記絶縁保護膜層１１の表面に第２
の絶縁保護膜樹脂を型を使用して流し込み、加熱硬化し
て第２の絶縁保護膜層８を形成する。この第２の絶縁保
護膜用の樹脂は、付加型シリコーンゴム（信越化学工業
株式会社製、ＫＪＲ９０６３）であり、硬化条件は１０
０℃で１時間、１５０℃で１時間、２００℃で２時間で
ある。この条件で硬化した第２の絶縁保護膜層８の導電
率は、３.１８×１０^-18[S/cm]である。

【００５２】最後に、この半導体素子をセラミックパッ
ケージ中に納め、パッケージ内部の雰囲気を乾燥窒素と
した後にこれを密閉して半導体装置を完成する。この実
施例による半導体装置の電流−電圧特性を図５に示す。

【００５３】（実施例６）図７を用いて実施例６を説明
する。実施例１と同様に半導体基体１８を加工し、化学
エッチングし、水洗乾燥した後に、第１の絶縁保護膜樹
脂（信越化学工業株式会社製、ＫＪＲ６５２）をスピン
コートにより塗布し、これを図１０に示すように種々の
温度に設定したホットプレート１９に、低い温度から順
番に乗せ換えるように載置して乾燥・硬化する。それぞ
れのホットプレート１９の温度と放置時間は、８０℃で
５分間、１５０℃で５分間、２５０℃で５分間である。
この条件で硬化した絶縁保護膜層５の導電率は、１.７
５×１０^-17[S/cm]である。また、ガラス転移温度Ｔｇ
は２４０℃（示差走査熱量計：ＤＳＣ）である。この第
１の絶縁保護膜層５の膜厚は、前述した実施例と同様
に、ｎベース層１の表面部分におけるΣ形状の中心部分
で最大となり、その最大値は５５〜６５μｍであり、ｐ
ベース層２及びｐエミッタ層３の表面部分では薄くな
る。

【００５４】次に、この第１の絶縁保護膜層５の表面に
第２の絶縁保護膜樹脂を型を使用して流し込み、加熱硬
化して第２の絶縁保護膜層８を形成する。この第２の絶
縁保護膜用の樹脂は、付加型シリコーンゴム（信越化学
工業株式会社製、ＫＪＲ９０６３）であり、硬化条件は
１００℃で１時間、１５０℃で１時間、２００℃で２時
間である。この条件で硬化したシリコーンゴムの導電率
は、３.１８×１０^-18[S/cm]である。

【００５５】最後に、この半導体素子をセラミックパッ
ケージ中に納め、パッケージ内部の雰囲気を乾燥窒素と
した後にこれを密閉して半導体装置を完成する。この実
施例による半導体装置の電流−電圧特性を図１２に示
す。

【００５６】（実施例７）図８を用いてこの実施例７を
説明する。実施例１と同様に半導体基体１８を加工し、
化学エッチングし、水洗乾燥した後に、第１の絶縁保護
膜層１７としてＳiＮ膜をプラズマＣＶＤで形成する。
この第１の絶縁保護膜層１７は、その膜厚が１μｍであ
り、導電率が２．２２×１０^-16[S/cm]である。

【００５７】次に、この第１の絶縁保護膜層１７の表面
に第２の絶縁保護膜樹脂（信越化学工業株式会社製、Ｋ
ＪＲ６５２）をスピンコートにより塗布し、図９に示す
ように８０℃のホットプレート１９に載置して５分間乾
燥する。これを乾燥窒素雰囲気下で１００℃で１時間、
１５０℃で１時間、２５０℃で４時間加熱硬化すること
により第２の絶縁保護膜層１１を形成する。この条件で
硬化した絶縁保護膜層１１の導電率は、１.６６×１０
^-17[S/cm]である。また、ガラス転移温度Ｔｇは２４０
℃（示差走査熱量計：ＤＳＣ）である。この第２の絶縁
保護膜層１１の膜厚は、前述した実施例における第１の
絶縁保護膜層と同様に、ｎベース層１の表面部分におけ
るΣ形状の中心部分で最大となり、その最大値は５５〜
６５μｍであり、ｐベース層２及びｐエミッタ層３の表
面部分では薄くなる。

【００５８】更に前記絶縁保護膜層１１の表面に第３の
絶縁保護膜樹脂を型を使用して流し込み、加熱硬化して
第３の絶縁保護膜層８を形成する。この第３の絶縁保護
膜用の樹脂は、付加型シリコーンゴム（信越化学工業株
式会社製、ＫＪＲ９０６３）であり、硬化条件は１００
℃で１時間、１５０℃で１時間、２００℃で２時間であ
る。この条件で硬化した第３の絶縁保護膜層８の導電率
は、３.１８×１０^-18[S/cm]である。

【００５９】最後に、この半導体素子をセラミックパッ
ケージ中に納め、パッケージ内部の雰囲気を乾燥窒素と
した後にこれを密閉して半導体装置を完成する。この実
施例による半導体装置の電流−電圧特性を図５に示す。

【００６０】（実施例８）図１４を用いてこの実施例８
を説明する。この実施例８は、実施例２の絶縁保護膜層
をゲートターンオフサイリスタ（ＧＴＯ）に適用したも
のである。なお、１２はゲート電極、１３はｎ＋層であ
る。

【００６１】絶縁保護膜層の形成方法は実施例２と同様
であり、半導体基体１８を加工し、化学エッチングし、
水洗乾燥した後に、第１の絶縁保護膜層５を形成し、引
き続いて第２の絶縁保護膜層８を形成する。

【００６２】最後に、この半導体素子をセラミックパッ
ケージ(図示せず)中に納め、パッケージ内部の雰囲気を
乾燥窒素とした後にこれを密閉して半導体装置を完成す
る。

【００６３】（実施例９）図１５を用いてこの実施例９
を説明する。この実施例９は、実施例２の絶縁保護膜層
をダイオードに適用したものである。なお、１４はｐ＋
層、１５はｎ−層である。

【００６４】絶縁保護膜層の形成方法は実施例２と同様
であり、半導体基体１８を加工し、化学エッチングし、
水洗乾燥した後に、第１の絶縁保護膜層５を形成し、引
き続いて第２の絶縁保護膜層８を形成する。

【００６５】最後に、この半導体素子をセラミックパッ
ケージ(図示せず)中に納め、パッケージ内部の雰囲気を
乾燥窒素とした後にこれを密閉して半導体装置を完成す
る。

【００６６】実施例８，実施例９の半導体装置につい
て、長期信頼性試験である高温直流電圧印加加速試験を
行った。試験条件は、接合温度１２５℃においてそれぞ
れの素子の定格電圧の７５％の電圧を１６８時間連続し
て印加し続けるものである。その結果、試験後の電流−
電圧特性も試験前と変化無く、信頼性の高い素子である
ことが分かった。

【００６７】（比較例１）実施例１と同様に半導体基体
を加工，化学エッチングして水洗乾燥した後に、第１の
絶縁保護膜樹脂をスピンコートし、図９に示すように８
０℃のホットプレート１９に載置して５分間乾燥した。
これを窒素雰囲気下で加熱硬化して第１の絶縁保護膜層
５を形成する。この第１の絶縁保護膜用の樹脂は、ポリ
イミド（信越化学工業株式会社製、ＫＪＲ６５２）であ
り、硬化条件は１００℃で１時間、１５０℃で１時間、
２５０℃で４時間である。この条件で硬化した絶縁保護
膜層の導電率は、１.６６×１０^-17[S/cm]である。ま
た、ガラス転移温度Ｔｇは２４０℃（示差走査熱量計：
ＤＳＣ）である。

【００６８】次に、前記第１の絶縁保護膜層５の表面に
第２の絶縁保護膜樹脂を型を使用して流し込み、加熱硬
化して第２の絶縁保護膜層８を形成する。この第２の絶
縁保護膜用の樹脂は、付加型シリコーンゴム（信越化学
工業株式会社製、ＫＪＲ９０２８）であり、硬化条件は
１００℃で１時間、１５０℃で１時間、２００℃で２時
間であ。この条件で硬化したシリコーンゴムの導電率
は、５.３２×１０^-19[S/cm]である。

【００６９】最後に、この半導体素子をセラミックパッ
ケージ中に納め、パッケージ内部の雰囲気を乾燥窒素と
した後にこれを密閉して半導体装置を完成する。この半
導体装置の電流−電圧特性を図５に示す。

【００７０】（比較例２）実施例１と同様に半導体基体
を加工し、化学エッチングし、水洗乾燥した後に、第１
の絶縁保護膜樹脂（信越化学工業株式会社製、ＫＪＲ６
５２）をスピンコートにより塗布し、図９に示すように
８０℃のホットプレート１９に載置して５分間乾燥す
る。これを乾燥窒素雰囲気下で加熱硬化することにより
第１の絶縁保護膜層５を形成する。なお、硬化条件は１
００℃で１時間、１５０℃で１時間、２５０℃で４時間
である。この条件で硬化した絶縁保護膜層の導電率は、
１.６６×１０^-17[S/cm]である。また、ガラス転移温度
Ｔｇは２４０℃（示差走査熱量計：ＤＳＣ）である。

【００７１】次に、この第１の絶縁保護膜層５の表面に
第２の絶縁保護膜樹脂を型を使用して流し込み、加熱硬
化して第２の絶縁保護膜層８を形成する。この第２の絶
縁保護膜用の樹脂は、付加型シリコーンゴム（東芝シリ
コーン株式会社製、ＴＳＪ３１５０）であり、硬化条件
は１００℃で１時間、１５０℃で１時間、２００℃で２
時間である。この条件で硬化した第２の絶縁保護膜層８
の導電率は、４.９６×１０^-16[S/cm]である。

【００７２】最後に、この半導体素子をセラミックパッ
ケージ中に納め、パッケージ内部の雰囲気を乾燥窒素と
した後にこれを密閉して半導体装置を完成する。この半
導体装置の電流−電圧特性を図５に示す。

【００７３】図５は、実施例１，実施例２，実施例３，
実施例４，実施例５及び比較例１，比較例２の半導体装
置のアノード電極とカソード電極間の電流−電圧特性を
示している。この図５によれば、比較例１，比較例２の
電流−電圧特性は、電圧印加初期から漏れ電流が増加し
ていることが分かる。これは、逆バイアスされたｐ−ｎ
接合端面における空乏層の拡がりが異常となり、ここで
の漏れ電流が大きいために目的とする耐圧を満足してい
ない状態、いわゆる特性不良である。これに対して、実
施例１，実施例２，実施例３，実施例４では、何れの場
合においても比較例１にみられるような漏れ電流増加は
みられず、良好な特性を示している。

【００７４】また、実施例１，実施例２，実施例３，実
施例４，実施例５及び比較例１，比較例２の半導体装置
について、長期信頼性試験である高温直流電圧印加加速
試験を行った。試験条件は、接合温度１２５℃において
それぞれの素子の定格電圧の７５％の電圧を１６８時間
連続して印加し続けるものである。比較例１，比較例２
は試験開始後約５時間で破壊したのに対して、実施例
１，実施例２，実施例３，実施例４は、何れも、漏れ電
流が変動すること無く試験を終えた。また、試験後の電
流−電圧特性も試験前と変化無く、信頼性の高い素子で
あることが分かった。（比較例３）図１１は比較例３の
半導体装置を示している。実施例１と同様に半導体基体
１８を加工，化学エッチングし、水洗乾燥した後に、第
１の絶縁保護膜樹脂をスピンコートし、これを高温槽に
て窒素雰囲気下で加熱硬化して第１の絶縁保護膜層５を
形成する。この第１の絶縁保護膜用の樹脂は、ポリイミ
ド（信越化学工業株式会社製、ＫＪＲ６５２）で、硬化
条件は１００℃で１時間、１５０℃で１時間、２５０℃
で４時間であり、この条件で硬化した絶縁保護膜層の導
電率は１.７６×１０^-17[S/cm]である。また、ガラス転
移温度Ｔｇは２４０℃（示差走査熱量計：ＤＳＣ）であ
る。

【００７５】次に、前記第１の絶縁保護膜層５の表面に
第２の絶縁保護膜樹脂を型を使用して流し込み、加熱硬
化して第２の絶縁保護膜層８を形成する。この第２の絶
縁保護膜用の樹脂は、付加型シリコーンゴム（信越化学
工業株式会社製、ＫＪＲ９０６３）であり、硬化条件は
１００℃で１時間、１５０℃で１時間、２００℃で２時
間であり、この条件で硬化したシリコーンゴムの導電率
は５.３２×１０^-19[S/cm]である。このようにして作製
した半導体素子の第１の絶縁保護膜層５は、塗布後に高
温槽にて窒素雰囲気下で加熱硬化させて形成したことか
ら、図１１に示すように、下側に流れ出した状態で硬化
している。

【００７６】最後に、この半導体素子をセラミックパッ
ケージ中に納め、パッケージ内部の雰囲気を乾燥窒素と
した後にこれを密閉して半導体装置を完成する。この半
導体装置の電流−電圧特性を図１２に示す。

【００７７】図１２は、実施例６及び比較例３の半導体
装置のアノード電極にプラス電圧を印加し、カソード電
極にマイナスの電圧を印加したときの電流−電圧特性を
示している。図１２から、比較例３の電流−電圧特性
は、実施例６と比較して漏れ電流が大きいことが分か
る。

【００７８】また、実施例６と比較例３の半導体装置に
ついて、長期信頼性試験である高温直流電圧印加加速試
験を行った。試験条件は、接合温度１２５℃においてそ
れぞれの素子の定格電圧の７５％の電圧を１６８時間連
続して印加し続けるものである。比較例３は試験終了後
の電流−電圧特性が劣化しているのに対し、実施例６は
試験後の電流−電圧特性も試験前と変化無く、信頼性の
高い素子であることが分かった。

【００７９】（比較例４）実施例１と同様に半導体基体
１８を加工し、化学エッチングし、水洗乾燥した後に、
第１の絶縁保護膜樹脂（信越化学工業株式会社製、ＫＪ
Ｒ６５２）をスピンコートにより塗布し、図９に示すよ
うに８０℃のホットプレート１９に載置して５分間乾燥
した。これを乾燥窒素雰囲気下で加熱硬化することによ
り第１の絶縁保護膜層５を形成する。なお、硬化条件
は、１００℃で１時間、１５０℃で１時間、２５０℃で
４時間である。この条件で硬化した絶縁保護膜層の導電
率は、１.６６×１０^-17[S/cm]である。また、ガラス転
移温度Ｔｇは２４０℃（示差走査熱量計：ＤＳＣ）であ
る。

【００８０】次に、前記第１の絶縁保護膜層５の表面に
第２の絶縁保護膜樹脂を型を使用して流し込み、室温で
湿度９５％の高湿槽に２４時間放置してゴムを硬化す
る。これの型をはずした後に熱処理して第２の絶縁保護
膜層８を形成する。この第２の絶縁保護膜用樹脂は、縮
合型シリコーンゴム（信越化学工業株式会社製、ＫＪＲ
４０１３）であり、熱処理条件は１００℃で１時間、１
５０℃で１時間、２００℃で２時間である。この条件で
硬化したシリコーンゴムの導電率は、２.３５×１０^-17
[S/cm]である。

【００８１】最後に、この半導体素子をセラミックパッ
ケージ中に納め、パッケージ内部の雰囲気を乾燥窒素と
した後にこれを密閉して半導体装置を完成する。

【００８２】この半導体装置について高温放置加速試験
前後の電流−電圧特性を図１３に示す。試験条件は、こ
の半導体装置を１５０℃で１６８時間放置し続けるもの
である。比較例４は試験終了後の電流−電圧特性が劣化
しており、長期信頼性の低い装置であることが分かる。

【００８３】（実施例１０）図１６は、本発明になる高
耐圧半導体装置を他励式整流回路に適用した一例を示し
ている。ＶＲ，ＶＳ，ＶＴは三相の交流電圧（電源）、
Ｔはサイリスタ素子、ＲＬは抵抗（負荷）、Ｌはリアク
トルを表す。サイリスタ素子Ｔはバルブとしての耐圧を
満たすように複数段直列接続されており、個々のサイリ
スタ素子Ｔには素子間の電圧分担を均等化するためにコ
ンデンサＣと抵抗Ｒが並列に接続されている。

【００８４】このような三相ブリッジ整流回路によれ
ば、三相の交流電圧ＶＲ，ＶＳ，ＶＴを直流に安定して
変換して抵抗ＲＬに供給することができる。

【００８５】（実施例１１）図１７は、本発明になる高
耐圧半導体装置を他励式インバータ回路に適用した一例
を示している。Ｅは直流電源、ＶＵ，ＶＶ，ＶＷは負荷
側の三相の交流電圧、Ｔはサイリスタ素子、Ｌはリアク
トルを表している。

【００８６】サイリスタ素子Ｔは、バルブとしての耐圧
を満たすように複数段直列接続されており、個々のサイ
リスタ素子Ｔには素子間の電圧分担を均等化するために
コンデンサＣと抵抗Ｒが並列に接続されている。

【００８７】このような三相ブリッジ回路によれば、直
流電源Ｅを安定して三相の交流電圧ＶＵ，ＶＶ，ＶＷに
変換することができる。

【００８８】（実施例１２）図１８は、本発明になる高
耐圧半導体装置を他励式サイクロコンバータ回路に適用
した一例を示している。ＶＲ，ＶＳ，ＶＴは三相の交流
電圧（電源）、Ｔはサイリスタ素子、ＲＬは抵抗（負
荷）、Ｌはリアクトルを表している。サイリスタ素子Ｔ
はバルブとしての耐圧を満たすように複数段直列接続さ
れており、個々のサイリスタ素子Ｔには素子間の電圧分
担を均等化するためにコンデンサＣと抵抗Ｒが並列に接
続されている。

【００８９】このように三相ブリッジ整流回路を逆並列
に接続して、正弦波状の出力電圧電流を得るように出力
波形を制御することにより、入力周波数に対して出力周
波数を３／１や６／１に変換することができる。

【００９０】（実施例１３）図１９は、本発明になるダ
イオードをゲートターンオフサイリスタのスナバ回路に
応用した例を示している。図１９において、ＧＴＯは端
子Ｔ₁，Ｔ₂間に接続されたゲートターンオフサイリス
タ、ＤＳ及びＣＳは直列接続してゲートターンオフサイ
リスタＧＴＯと並列に接続されたスナバダイオード及び
スナバコンデンサ、ＲＳはスナバダイオードＤＳに並列
接続されたスナバ抵抗である。

【００９１】（実施例１４）図２０は、本発明になるダ
イオード及びゲートターンオフサイリスタを電圧型イン
バータに適用した例を示している。図２０において、３
０は直列接続して一対の直流端子Ｔ₃，Ｔ₄間に交流側の
相数と同数列だけ並列に接続したゲートターンオフサイ
リスタ（ＧＴＯ）、４０は各ＧＴＯ３０に逆並列に接続
して負荷電流を還元させるダイオード、Ｔ₅，Ｔ₆，Ｔ₇
はＧＴＯ３０の直列接続点に接続された交流端子であ
る。

【００９２】通常、大容量インバータでは、半導体素子
の耐圧が要求される電圧よりも低いので、ＧＴＯ３０及
びダイオード４０は図２１に示すようにそれぞれ複数個
のＧＴＯ素子及びダイオード素子を直列接続して使用し
ている。図２１の直列接続回路において、ＬＡはアノー
ドリアクトル、ＲＡはアノードリアクトル回路の減流抵
抗、ＤＡはアノードリアクトル回路の環流ダイオード、
ＤＦは負荷電流を還元させるダイオードである。ＤＳ，
ＲＳ，ＣＳはそれぞれスナバダイオード，スナバ抵抗，
スナバコンデンサである。

【００９３】このように、図１６，１７，１８，１９，
２０及び２１に示した電力変換器に本発明になる高耐圧
半導体装置を用いることによって、システムの高信頼性
化を図ることができる。

【００９４】（実施例１５）実施例１においてｎベース
層の厚さがそれぞれ１０５０，１４００，１７００，１
９５０μｍになるように４種類の半導体基体１８をそれ
ぞれ作製した。これらの半導体基体１８に対して、それ
ぞれ実施例２と同様に、加工，エッチング，絶縁保護膜
層形成を行い、この半導体素子をセラミックパッケージ
の中に納め、パッケージ内部の雰囲気を乾燥窒素とした
後にこれを密閉して半導体装置を完成した。

【００９５】これらの半導体装置の耐電圧（ピーク繰り
返し逆電圧及びピー繰り返しオフ電圧）は、それぞれ
６，８，１０，１２kＶであった。

【００９６】

【発明の効果】本発明によれば、漏れ電流の変動や増加
を抑えた長期信頼性の高い半導体装置と電力変換装置を
得ることができる。

【図面の簡単な説明】

【図１】本発明の実施例１における圧接型電力用半導体
装置であるサイリスタの断面図である。

【図２】半導体装置における界面分極の説明図である。

【図３】第１層目の絶縁保護膜層の導電率σ₁と第２層
目の絶縁保護膜層の導電率σ₂の比σ₂／σ₁と電荷密度
の関係を示す図である。

【図４】本発明の実施例１における半導体装置の製造方
法を示す工程図である。

【図５】本発明の実施例及び比較例の半導体装置の電流
−電圧特性を示す図である。

【図６】本発明の実施例５の半導体装置の断面図であ
る。

【図７】本発明の実施例６の半導体装置の断面図であ
る。

【図８】本発明の実施例７の半導体装置の断面図であ
る。

【図９】本発明の実施例における乾燥工程の説明図であ
る。

【図１０】本発明の実施例における乾燥・硬化工程の説
明図である。

【図１１】従来の半導体装置の断面図である。

【図１２】本発明の実施例及び比較例の半導体装置の電
流−電圧特性を示す図である。

【図１３】比較例の半導体装置の高温放置試験前後の電
流−電圧特性を示す図である。

【図１４】本発明の実施例８におけるゲートターンオフ
サイリスタの断面図である。

【図１５】本発明の実施例９のダイオードの断面図であ
る。

【図１６】本発明になる半導体装置を用いた他励式整流
回路（実施例１０）の回路図である。

【図１７】本発明になる半導体装置を用いた他励式イン
バータ回路（実施例１１）の回路図である。

【図１８】本発明になる半導体装置を用いた他励式サイ
クロコンバータ回路（実施例１２）の回路図である。

【図１９】本発明になるダイオードを用いたゲートター
ンオフサイリスタのスナバ回路（実施例１３）の回路図
である。

【図２０】本発明になるダイオード及びゲートターンオ
フサイリスタを用いたインバータ回路（実施例１４）の
回路図である。

【図２１】図２０に示したインバータ回路の一部詳細図
である。

【符号の説明】

１…ｎベース層、２…ｐベース層、３…ｐエミッタ層、
４，４a，４b，４c…ｎエミッタ層、５…絶縁保護膜
層、６…カソード電極、７…アノード電極、８…絶縁保
護膜層、９…絶縁膜界面に蓄積した陽電荷、１０…絶縁
膜界面に蓄積した陰電荷、１１…絶縁保護膜層、１２…
ゲート電極、１３…ｎ＋層、１４…ｐ＋層、１５…ｎ−
層、１６…半導体基体の端部、１７…ＳiＮ膜、１８…
半導体基体、１９…ホットプレート。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/74 Ｂ (72)発明者 小野瀬 保夫 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内

Claims (28)

【特許請求の範囲】
1. 【請求項１】一方及び他方の主面を有し少なくとも１つ
   のｐ−ｎ接合部分が側面に露出した半導体基体と、前記
   半導体基体の側面に露出したｐ−ｎ接合部分の表面に積
   層した２層以上の絶縁保護膜層を備えた半導体装置にお
   いて、 前記半導体基体の側面の表面に設置された第１層目の絶
   縁保護膜層とこの第１層目の絶縁保護膜層の表面に設置
   された第２層目の絶縁保護膜層の界面近傍に生じる界面
   分極電荷Ｑｒ[クーロン／ｃｍ²]が（数１） １．６×１０^-8≧｜Ｑｒ｜ ……（数１） に示す関係となるようにしたことを特徴とする半導体装
   置。
2. 【請求項２】一方及び他方の主面を有し少なくとも１つ
   のｐ−ｎ接合部分が側面に露出した半導体基体と、前記
   半導体基体の側面に露出したｐ−ｎ接合部分の表面に積
   層した２層以上の絶縁保護膜層を備えた半導体装置にお
   いて、 前記半導体基体の側面の表面に設置された第１層目の絶
   縁保護膜層の導電率σ₁と前記第１層目の絶縁保護膜層
   の表面に設置された第２層目の絶縁保護膜層の導電率σ
   ₂とが（数２） ０.０５≦σ₂ ／σ₁≦１０ ……（数２） に示す関係となるようにしたことを特徴とする半導体装
   置。
3. 【請求項３】一方及び他方の主面を有し少なくとも１つ
   のｐ−ｎ接合部分が側面に露出した半導体基体と、前記
   半導体基体の側面に露出したｐ−ｎ接合部分の表面に積
   層した２層以上の絶縁保護膜層を備えた半導体装置にお
   いて、 前記半導体基体の側面の表面に設置された第１層目の絶
   縁保護膜層と前記第１層目の絶縁保護膜層の表面に設置
   された第２層目の絶縁保護膜層の界面近傍に生じる界面
   分極電荷Ｑｒ[クーロン／ｃｍ²]が（数１） １．６×１０^-8≧｜Ｑｒ｜ ……（数１） に示す関係となり、前記第１層目の絶縁保護膜層の導電
   率σ₁と前記第２層目の絶縁保護膜層の導電率σ₂とが
   （数２） ０.０５≦σ₂ ／σ₁≦１０ ……（数２） に示す関係となるようにしたことを特徴とする半導体装
   置。
4. 【請求項４】一方及び他方の主面を有し少なくとも１つ
   のｐ−ｎ接合部分が側面に露出した半導体基体と、前記
   半導体基体の側面に露出したｐ−ｎ接合部分の表面に積
   層した２層以上の絶縁保護膜層を備えた半導体装置にお
   いて、 前記半導体基体の側面の表面に設置された第１層目の絶
   縁保護膜層の導電率σ₁と前記第１層目の絶縁保護膜層
   の表面に設置された第２層目の絶縁保護膜層の導電率σ
   ₂とが（数２） ０.０５≦σ₂ ／σ₁≦１０ ……（数２） に示す関係となるようにし、この半導体装置の定格電圧
   が８kＶ以上であることを特徴とする半導体装置。
5. 【請求項５】一方及び他方の主面を有し少なくとも１つ
   のｐ−ｎ接合部分が側面に露出した半導体基体と、前記
   半導体基体の側面に露出したｐ−ｎ接合部分の表面に積
   層した２層以上の絶縁保護膜層を備えた半導体装置にお
   いて、 前記半導体基体の側面の表面に設置された第１層目の絶
   縁保護膜層と前記第１層目の絶縁保護膜層の表面に設置
   された第２層目の絶縁保護膜層の界面近傍に生じる界面
   分極電荷Ｑｒ[クーロン／ｃｍ²]が（数１） １．６×１０^-8≧｜Ｑｒ｜ ……（数１） に示す関係を有し、前記第１層目の絶縁保護膜層の導電
   率σ₁と前記第２層目の絶縁保護膜層の導電率σ₂とが
   （数２） ０.０５≦σ₂ ／σ₁≦１０ ……（数２） に示す関係となるようにし、この半導体装置の定格電圧
   が８kＶ以上であることを特徴とする半導体装置。
6. 【請求項６】一方及び他方の主面を有し少なくとも１つ
   のｐ−ｎ接合部分が側面に露出した半導体基体と、前記
   半導体基体の側面に露出したｐ−ｎ接合部分の表面に積
   層した２層以上の絶縁保護膜層を備えた半導体装置にお
   いて、 前記半導体基体の側面の表面に設置された第１層目の絶
   縁保護膜層の導電率σ₁と前記第１層目の絶縁保護膜層
   の表面に設置された第２層目の絶縁保護膜層の導電率σ
   ₂とが（数２） ０.０５≦σ₂ ／σ₁≦１０ ……（数２） に示す関係を有し、前記半導体基体のｎベース層の厚さ
   を１００μm〜５０００μmに形成し、この半導体装置の
   定格電圧が６kＶ以上であることを特徴とする半導体装
   置。
7. 【請求項７】一方及び他方の主面を有し少なくとも１つ
   のｐ−ｎ接合部分が側面に露出した半導体基体と、前記
   半導体基体の側面に露出したｐ−ｎ接合部分の表面に積
   層した２層以上の絶縁保護膜層を備えた半導体装置にお
   いて、 前記半導体基体の側面の表面に設置された第１層目の絶
   縁保護膜層と前記第１層目の絶縁保護膜層の表面に設置
   された第２層目の絶縁保護膜層の界面近傍に生じる界面
   分極電荷Ｑｒ[クーロン／ｃｍ²]が（数１） １．６×１０^-8≧｜Ｑｒ｜ ……（数１） に示す関係を有し、前記第１層目の絶縁保護膜層の導電
   率σ₁と前記第２層目の絶縁保護膜層の導電率σ₂とが
   （数２） ０.０５≦σ₂ ／σ₁≦１０ ……（数２） に示す関係を有し、前記半導体基体のｎベース層の厚さ
   を１００μm〜５０００μmに形成し、この半導体装置の
   定格電圧が８kＶ以上であることを特徴とする半導体装
   置。
8. 【請求項８】請求項２または３において、前記半導体基
   体のｎベース層の厚さが１００μm〜５０００μmである
   ことを特徴とする半導体装置。
9. 【請求項９】請求項６または７において、この半導体装
   置の定格電圧は６kＶ以上で、前記半導体基体のｎベー
   ス層の厚さが１０００μm〜２０００μmであることを特
   徴とする半導体装置。
10. 【請求項１０】請求項１〜７の１項において、前記半導
    体基体の側面の表面に設置された第１層目の絶縁保護膜
    層は、ガラス転移温度が１５０℃〜４００℃の有機材料
    としたことを特徴とする半導体装置。
11. 【請求項１１】請求項１〜７の１項において、前記第１
    層目の絶縁保護膜層の表面に設置された第２層目の絶縁
    保護膜層は、付加型シリコーン化合物としたことを特徴
    とする半導体装置。
12. 【請求項１２】請求項１〜７の１項において、前記第１
    層目の絶縁保護膜層は、ポリイミドであることを特徴と
    する半導体装置。
13. 【請求項１３】一方及び他方の主面を有し少なくとも１
    つのｐ−ｎ接合部分が側面に露出した半導体基体と、前
    記半導体基体の側面に露出したｐ−ｎ接合部分の表面に
    積層した２層以上の絶縁保護膜層を備えたた半導体装置
    において、 前記半導体基体の側面の表面に設置された第１層目の絶
    縁保護膜層がポリイミドで形成され、前記第１層目の絶
    縁保護膜層の表面に設置された第２層目の絶縁保護膜層
    が付加型シリコーン化合物で形成され、前記第１層目の
    絶縁保護膜層の導電率σ₁と前記第２層目の絶縁保護膜
    層の導電率σ₂とが（数２） ０.０５≦σ₂ ／σ₁≦１０ ……（数２） に示す関係となるようにしたことを特徴とする半導体装
    置。
14. 【請求項１４】一方及び他方の主面を有し少なくとも１
    つのｐ−ｎ接合部分が側面に露出した半導体基体と、前
    記半導体基体側面に露出したｐ−ｎ接合部分の表面に積
    層した２層以上の絶縁保護膜層を備えた半導体装置にお
    いて、 前記半導体基体側面表面に設置された第１層目の絶縁保
    護膜層は、無機材料としたことを特徴とする半導体装
    置。
15. 【請求項１５】請求項１４において、前記第１層目の絶
    縁保護膜層の表面に設置された第２層目の絶縁保護膜層
    は、付加型シリコーン化合物であることを特徴とする半
    導体装置。
16. 【請求項１６】請求項１４において、前記無機材料は、
    ＳiＯ₂、ＳiＮ、ＳiＣの何れかであることを特徴とする
    半導体装置。
17. 【請求項１７】請求項１〜７の１項において、前記半導
    体基体の側面部分は、ポジティブベベル形状であること
    を特徴とする半導体装置。
18. 【請求項１８】請求項１〜７の１項において、前記半導
    体基体の側面部分は、ダブルポジティブベベル形状であ
    ることを特徴とする半導体装置。
19. 【請求項１９】請求項１４において、前記第１層目の絶
    縁保護膜層の表面に設置された第２層目の絶縁保護膜層
    は、ガラス転移温度が１５０℃〜４００℃の有機材料で
    あることを特徴とする半導体装置。
20. 【請求項２０】請求項１４において、前記第２層目の絶
    縁保護膜層の表面に設置された第３層目の絶縁保護膜層
    は、付加型シリコーン化合物であることを特徴とする半
    導体装置。
21. 【請求項２１】一方及び他方の主面を有し少なくとも１
    つのｐ−ｎ接合部分が側面に露出した半導体基体の前記
    側面部分がダブルポジティブベベル形状をなすように加
    工され、前記半導体基体の側面に露出したｐ−ｎ接合部
    分の表面に２層以上の絶縁保護膜層を積層した半導体装
    置において、 前記半導体基体の側面の表面に設置された第１層目の絶
    縁保護膜層の膜厚がｎベース層の側面で最大値となるよ
    うに形成されていることを特徴とする半導体装置。
22. 【請求項２２】一方及び他方の主面を有し少なくとも１
    つのｐ−ｎ接合部分が側面に露出した半導体基体と、前
    記半導体基体の側面に露出したｐ−ｎ接合部分の表面に
    積層した２層以上の絶縁保護膜層を備えた半導体装置に
    おいて、 半導体装置の耐久性試験方法である高温電圧印加試験に
    おいて、この半導体装置を半導体基体のｐ−ｎ接合温度
    が１００℃になるように設定し、定格電圧が６kＶ以上
    のこの半導体装置に定格電圧の７０％の直流電圧を連続
    的に１０００時間印加する試験条件で、この半導体装置
    の定格電圧における２５℃での漏れ電流の試験前後の変
    動率が±５０％以内である半導体装置。
23. 【請求項２３】一方及び他方の主面を有し少なくとも１
    つのｐ−ｎ接合部分が側面に露出した半導体基体におけ
    る前記側面に露出したｐ−ｎ接合部分の表面に２層以上
    の絶縁保護膜層が積層され、前記半導体基体のｎベース
    層の厚さは１００μm〜５０００μmであり、前記半導体
    基体の側面の表面に設置された第１層目の絶縁保護膜層
    の導電率σ₁と前記第１層目の絶縁保護膜層の表面に設
    置された第２層目の絶縁保護膜層の導電率σ₂とが（数
    ２） ０.０５≦σ₂ ／σ₁≦１０ ……（数２） に示す関係を有する半導体装置を使用した他励式整流回
    路，他励式インバータ回路，他励式サイクロコンバータ
    回路，電圧型インバータ回路等を有する電力変換装置。
24. 【請求項２４】一方及び他方の主面を有し少なくとも１
    つのｐ−ｎ接合部分が側面に露出した半導体基体におけ
    る前記側面に露出したｐ−ｎ接合部分の表面に２層以上
    の絶縁保護膜層が積層されており、前記半導体基体のｎ
    ベース層の厚さが１００μm〜５０００μmであり、前記
    半導体基体の側面の表面に設置された第１層目の絶縁保
    護膜層の導電率σ₁と前記第１層目の絶縁保護膜層の表
    面に設置された第２層目の絶縁保護膜層の導電率σ₂と
    が（数２） ０.０５≦σ₂ ／σ₁≦１０ ……（数２） に示す関係を有する半導体装置を使用した自励式整流回
    路，自励式インバータ回路，自励式サイクロコンバータ
    回路，電圧型インバータ回路等を有する電力変換装置。
25. 【請求項２５】一方及び他方の主面を有し少なくとも１
    つのｐ−ｎ接合部分が側面に露出した半導体基体と、前
    記半導体基体側面に露出したｐ−ｎ接合部分の表面に積
    層した２層以上の絶縁保護膜層を備えた半導体装置にお
    いて、 定格電圧が８kＶ以上で素子の定常損失が４０００Ｗ以
    下となるようにしたことを特徴とする半導体装置。
26. 【請求項２６】半導体基体にｐ型及びｎ型半導体層を拡
    散する工程と、前記半導体基体の周辺部分をポジティブ
    ベベルまたはダブルポジティブベベル形状に加工する工
    程と、前記加工面をエッチングする工程と、前記エッチ
    ングした表面上に絶縁保護樹脂を塗布し加熱乾燥・硬化
    させて絶縁保護膜層を形成する工程を含む半導体装置の
    製造方法において、 前記エッチングした表面上に絶縁保護樹脂を塗布した後
    に、スピンオフして余分な樹脂を除去して樹脂を加熱乾
    燥・硬化することで、前記半導体基体の側面の表面に設
    置された第１層目の絶縁保護膜層の膜厚がｎベース層の
    側面で最大値となるように絶縁保護膜層を形成すること
    を特徴とする半導体装置の製造方法。
27. 【請求項２７】ｐ−ｎ接合部分が側面に露出した半導体
    基体と、前記半導体基体の側面に露出した前記ｐ−ｎ接
    合部分の表面に積層した２層以上の絶縁保護膜層を備え
    た半導体装置において、 前記半導体基体の側面の表面に設置された第１層目の絶
    縁保護膜層とこの第１層目の絶縁保護膜層の表面に設置
    された第２層目の絶縁保護膜層の界面近傍に生じる界面
    分極電荷Ｑｒ[クーロン／ｃｍ²]が（数１） １．６×１０^-8≧｜Ｑｒ｜ ……（数１） に示す関係で、前記第１層目の絶縁保護膜層の膜厚が低
    不純物濃度のベース層の側面で５μｍ以上となるように
    したことを特徴とする半導体装置。
28. 【請求項２８】ｐ−ｎ接合部分が側面に露出した半導体
    基体と、前記半導体基体の側面に露出した前記ｐ−ｎ接
    合部分の表面に積層した２層以上の絶縁保護膜層を備え
    た半導体装置において、 前記半導体基体の側面の表面に設置された第１層目の絶
    縁保護膜層の導電率σ₁とこの第１層目の絶縁保護膜層
    の表面に設置された第２層目の絶縁保護膜層の導電率σ
    ₂が（数２） ０.０５≦σ₂ ／σ₁≦１０ ……（数２） に示す関係で、前記第１層目の絶縁保護膜層の膜厚が低
    不純物濃度のベース層の側面で５μｍ以上となるように
    したことを特徴とする半導体装置。