JPH08148482A - 半導体装置及びそれを用いた電力変換装置およびその製造方法 - Google Patents
半導体装置及びそれを用いた電力変換装置およびその製造方法Info
- Publication number
- JPH08148482A JPH08148482A JP28477094A JP28477094A JPH08148482A JP H08148482 A JPH08148482 A JP H08148482A JP 28477094 A JP28477094 A JP 28477094A JP 28477094 A JP28477094 A JP 28477094A JP H08148482 A JPH08148482 A JP H08148482A
- Authority
- JP
- Japan
- Prior art keywords
- protective film
- semiconductor device
- semiconductor
- insulating protective
- film layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thyristors (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【構成】ｐ−ｎ接合を有し、ｐ−ｎ接合の端部が露出し
ている半導体と、半導体基体の露出した表面領域とその
表面に露出したｐ−ｎ接合上に配置された絶縁保護膜層
を有する半導体装置において、保護膜層が複数層の有機
絶縁保護膜を積層した保護膜を備える。 【効果】半導体表面に接する絶縁保護膜へ、保護膜の外
部からイオン性の不純物の浸入，移動や拡散を防ぐこと
ができる、絶縁保護膜中に残留電化が偏析するといった
問題を防ぐことができ、漏れ電流の発生を抑えることが
できる。
ている半導体と、半導体基体の露出した表面領域とその
表面に露出したｐ−ｎ接合上に配置された絶縁保護膜層
を有する半導体装置において、保護膜層が複数層の有機
絶縁保護膜を積層した保護膜を備える。 【効果】半導体表面に接する絶縁保護膜へ、保護膜の外
部からイオン性の不純物の浸入，移動や拡散を防ぐこと
ができる、絶縁保護膜中に残留電化が偏析するといった
問題を防ぐことができ、漏れ電流の発生を抑えることが
できる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置及びそれを
用いた電力変換装置に係り、特に、サイリスタやダイオ
ード等の高い電圧を印加する半導体装置について、高電
圧印加時においても安定な電圧阻止特性を有する高耐圧
半導体装置及びそれを用いた電力変換装置に関する。
用いた電力変換装置に係り、特に、サイリスタやダイオ
ード等の高い電圧を印加する半導体装置について、高電
圧印加時においても安定な電圧阻止特性を有する高耐圧
半導体装置及びそれを用いた電力変換装置に関する。
【０００２】
【従来の技術】半導体装置としてサイリスタやダイオー
ド等の高耐圧半導体装置では、半導体基体の端部を適当
に傾斜させている。これは、側面のｐ−ｎ−ｐ構造部分
の一つのｐ−ｎ接合に逆バイアス電圧が印加された場合
に、ｐ−ｎ接合の表面の空乏層は正ベベル構造によって
主にｎ層側に拡がるようになるので、半導体装置の高耐
圧化ができ、一方、端面の窪んだところは逆に空乏層が
拡がり難くなるので、端面のｐ−ｎ−ｐ構造部における
パンチスルーを防止することができるという利点がある
ためである。これら半導体装置のｐ−ｎ接合が露出する
端面及び半導体基体が露出する表面はポリイミド等の絶
縁膜と更にその上に配置されたシリコーンゴムなどの絶
縁膜で保護されている。このように、端面の保護安定化
を行った半導体装置は、例えば、特開平3−245536 号公
報に知られている。
ド等の高耐圧半導体装置では、半導体基体の端部を適当
に傾斜させている。これは、側面のｐ−ｎ−ｐ構造部分
の一つのｐ−ｎ接合に逆バイアス電圧が印加された場合
に、ｐ−ｎ接合の表面の空乏層は正ベベル構造によって
主にｎ層側に拡がるようになるので、半導体装置の高耐
圧化ができ、一方、端面の窪んだところは逆に空乏層が
拡がり難くなるので、端面のｐ−ｎ−ｐ構造部における
パンチスルーを防止することができるという利点がある
ためである。これら半導体装置のｐ−ｎ接合が露出する
端面及び半導体基体が露出する表面はポリイミド等の絶
縁膜と更にその上に配置されたシリコーンゴムなどの絶
縁膜で保護されている。このように、端面の保護安定化
を行った半導体装置は、例えば、特開平3−245536 号公
報に知られている。
【０００３】
【発明が解決しようとする課題】しかし、半導体装置の
高耐圧化が進み絶縁保護膜に印加される電界強度が高く
なると、保護膜に対する負担が大きくなり、半導体装置
の信頼性に大きな影響を及ぼすようになる。
高耐圧化が進み絶縁保護膜に印加される電界強度が高く
なると、保護膜に対する負担が大きくなり、半導体装置
の信頼性に大きな影響を及ぼすようになる。
【０００４】従来はポリイミド膜が一層のものであるた
め、ポリイミドを半導体基体に塗布する際の気泡や塗れ
性不良によるボイド，ピンホール、さらにポリイミドの
加熱硬化時に生じる半導体基体とポリイミド膜界面の熱
応力によるクラック等の欠陥が膜中に発生していた。こ
のような欠陥が生じるとその部分における電界強度が他
の正常な膜の部分に比べて高くなる。また、ポリイミド
層の外側にあるシリコーンゴム層に大きな電界がかかる
ことになり、この部分での絶縁不良や半導体基体表面の
表面電荷密度が変化し、このことによる半導体素子の漏
れ電流の増加や半導体素子不良といった悪影響が生じ
る。漏れ電流の増加は、半導体装置の電力変換効率を低
減させるばかりでなく、素子破壊に至ることもある。一
方、上述した欠陥は、ポリイミド膜外側に設けたシリコ
ーンゴム層中に含まれている不純物（ナトリウムイオン
やカリウムイオン等）等の半導体基体表面への浸入を容
易にするばかりでなく、ゴムを硬化させるときに必須の
金属触媒が、薄いポリイミド層を通してｐ−ｎ接合界面
における表面電荷に影響を及ぼす。表面電荷が変化する
ことによる半導体素子の不良モードについては上述した
通りである。また、絶縁保護膜の膜厚について、その膜
厚が小さいとその部分での漏れ電流が大きくなるばかり
でなく、十分な絶縁ができないことによる材料の絶縁劣
化が生じることとなり、半導体装置の信頼性に大きな影
響を与える。さらに、絶縁保護膜の誘電率についてその
誘電率が大きすぎると、長時間装置に電圧をかけ続ける
とその膜中に電荷が蓄積し、これによって表面電荷が変
化する。この問題は、当然、半導体装置及びそれを用い
た電力変換装置の長期信頼性にも悪影響を及ぼす。
め、ポリイミドを半導体基体に塗布する際の気泡や塗れ
性不良によるボイド，ピンホール、さらにポリイミドの
加熱硬化時に生じる半導体基体とポリイミド膜界面の熱
応力によるクラック等の欠陥が膜中に発生していた。こ
のような欠陥が生じるとその部分における電界強度が他
の正常な膜の部分に比べて高くなる。また、ポリイミド
層の外側にあるシリコーンゴム層に大きな電界がかかる
ことになり、この部分での絶縁不良や半導体基体表面の
表面電荷密度が変化し、このことによる半導体素子の漏
れ電流の増加や半導体素子不良といった悪影響が生じ
る。漏れ電流の増加は、半導体装置の電力変換効率を低
減させるばかりでなく、素子破壊に至ることもある。一
方、上述した欠陥は、ポリイミド膜外側に設けたシリコ
ーンゴム層中に含まれている不純物（ナトリウムイオン
やカリウムイオン等）等の半導体基体表面への浸入を容
易にするばかりでなく、ゴムを硬化させるときに必須の
金属触媒が、薄いポリイミド層を通してｐ−ｎ接合界面
における表面電荷に影響を及ぼす。表面電荷が変化する
ことによる半導体素子の不良モードについては上述した
通りである。また、絶縁保護膜の膜厚について、その膜
厚が小さいとその部分での漏れ電流が大きくなるばかり
でなく、十分な絶縁ができないことによる材料の絶縁劣
化が生じることとなり、半導体装置の信頼性に大きな影
響を与える。さらに、絶縁保護膜の誘電率についてその
誘電率が大きすぎると、長時間装置に電圧をかけ続ける
とその膜中に電荷が蓄積し、これによって表面電荷が変
化する。この問題は、当然、半導体装置及びそれを用い
た電力変換装置の長期信頼性にも悪影響を及ぼす。
【０００５】本発明の目的は、半導体装置の動作時のあ
らゆる周辺環境状態において、前記装置の漏れ電流の発
生を抑え、かつ、長期にわたり特性の安定した半導体装
置を提供することにある。
らゆる周辺環境状態において、前記装置の漏れ電流の発
生を抑え、かつ、長期にわたり特性の安定した半導体装
置を提供することにある。
【０００６】
【課題を解決するための手段】上記課題を達成する本発
明の要旨は次の通りである。すなわち、 (1）一つ以上のｐ−ｎ接合を有し、前記ｐ−ｎ接合の少
なくとも一つについての端部が露出している半導体と、
前記半導体基体の露出した表面領域とその表面に露出し
た少なくとも一つのｐ−ｎ接合上に配置された２層以上
の有機絶縁保護膜層を有する半導体装置において、前記
保護膜層が複数層の有機絶縁保護膜を積層した保護膜を
備える半導体装置にある。
明の要旨は次の通りである。すなわち、 (1）一つ以上のｐ−ｎ接合を有し、前記ｐ−ｎ接合の少
なくとも一つについての端部が露出している半導体と、
前記半導体基体の露出した表面領域とその表面に露出し
た少なくとも一つのｐ−ｎ接合上に配置された２層以上
の有機絶縁保護膜層を有する半導体装置において、前記
保護膜層が複数層の有機絶縁保護膜を積層した保護膜を
備える半導体装置にある。
【０００７】(2）前記保護膜層のガラス転移温度が１２
５〜４００℃である有機保護膜を備える半導体装置にあ
る。
５〜４００℃である有機保護膜を備える半導体装置にあ
る。
【０００８】まず（１）について説明する。本発明では
有機絶縁保護膜を２層以上形成することによって、有機
絶縁保護膜が一層のもので生じていた膜の欠陥による問
題や薄い有機絶縁保護膜を通してｐ−ｎ接合界面におけ
る表面電荷に影響を及ぼさないようにする。
有機絶縁保護膜を２層以上形成することによって、有機
絶縁保護膜が一層のもので生じていた膜の欠陥による問
題や薄い有機絶縁保護膜を通してｐ−ｎ接合界面におけ
る表面電荷に影響を及ぼさないようにする。
【０００９】次に(2）について説明する。半導体装置と
してサイリスタやダイオード等の高耐圧半導体装置で
は、半導体表面の表面電荷がその半導体装置の性能を左
右する。この表面電荷の適正なものとして有機絶縁材料
が挙げられる。一般に絶縁強度は用いる絶縁材料の密度
と比例関係にあり、高密度の有機絶縁保護膜を使用する
ことにより絶縁強度を高め、かつ有機絶縁保護膜のガラ
ス転移温度を半導体装置の動作温度である１２５℃より
も高くすることにより、半導体装置に悪影響を及ぼすイ
オン性不純物の浸入，移動及び透過を防ぐことができ
る。このような性質も持った有機材料としては、ポリア
ミド，ポリイミド，ポリアミドイミド，ポリエーテルイ
ミド，ポリイミドシロキサン，ポリアリレート，ポリベ
ンズイミダゾール，ポリベンゾオキサゾール等があり、
その中でも接着性等の観点から好ましくはポリイミドシ
ロキサンが有望である。
してサイリスタやダイオード等の高耐圧半導体装置で
は、半導体表面の表面電荷がその半導体装置の性能を左
右する。この表面電荷の適正なものとして有機絶縁材料
が挙げられる。一般に絶縁強度は用いる絶縁材料の密度
と比例関係にあり、高密度の有機絶縁保護膜を使用する
ことにより絶縁強度を高め、かつ有機絶縁保護膜のガラ
ス転移温度を半導体装置の動作温度である１２５℃より
も高くすることにより、半導体装置に悪影響を及ぼすイ
オン性不純物の浸入，移動及び透過を防ぐことができ
る。このような性質も持った有機材料としては、ポリア
ミド，ポリイミド，ポリアミドイミド，ポリエーテルイ
ミド，ポリイミドシロキサン，ポリアリレート，ポリベ
ンズイミダゾール，ポリベンゾオキサゾール等があり、
その中でも接着性等の観点から好ましくはポリイミドシ
ロキサンが有望である。
【００１０】図２を用いて説明すると、ｐ−ｎ−ｐ−ｎ
拡散層を形成した半導体基体１の一方及び他方の主表面
に電極２を蒸着などにより形成する（ａ）。半導体基体
１の端部を研削機械あるいはサンドブラストなどによ
り、Σ形状に加工し（ｂ）、半導体基体１端部のチッピ
ングや汚れを洗浄するために半導体基体１露出部を化学
エッチングし、水洗乾燥した後、有機絶縁保護膜層３を
スピンコートやディップコート，筆塗りあるいはディス
ペンサーなどにより塗布した後、窒素雰囲気下で加熱硬
化して有機絶縁保護膜層３を形成する（ｃ）。前記有機
絶縁保護膜層３の表面に有機絶縁保護膜層４を有機絶縁
保護膜層３と同様に塗布した後、加熱硬化して有機絶縁
保護膜層４を形成し、半導体装置を製造する（ｄ）。さ
らにこの有機絶縁保護膜層４の表面に新たに有機絶縁保
護膜を形成してよい。
拡散層を形成した半導体基体１の一方及び他方の主表面
に電極２を蒸着などにより形成する（ａ）。半導体基体
１の端部を研削機械あるいはサンドブラストなどによ
り、Σ形状に加工し（ｂ）、半導体基体１端部のチッピ
ングや汚れを洗浄するために半導体基体１露出部を化学
エッチングし、水洗乾燥した後、有機絶縁保護膜層３を
スピンコートやディップコート，筆塗りあるいはディス
ペンサーなどにより塗布した後、窒素雰囲気下で加熱硬
化して有機絶縁保護膜層３を形成する（ｃ）。前記有機
絶縁保護膜層３の表面に有機絶縁保護膜層４を有機絶縁
保護膜層３と同様に塗布した後、加熱硬化して有機絶縁
保護膜層４を形成し、半導体装置を製造する（ｄ）。さ
らにこの有機絶縁保護膜層４の表面に新たに有機絶縁保
護膜を形成してよい。
【００１１】また、この有機絶縁積層保護膜層の膜厚は
最低でも３０μｍ好ましくは１００μｍ以上有すること
を必要とする。ここで有機絶縁積層保護膜の膜厚は、半
導体装置の断面観察などにより測定することができる。
一方、この有機絶縁保護膜層の誘電率は２〜３.５の間
の物質がよい。３.５以上の材料を用いると高電圧印加
により膜中に電荷の分極を生じ半導体／絶縁保護膜層界
面に電荷が蓄積し、これが界面電荷を変化させ半導体装
置の漏れ電流の増加を引き起こす。
最低でも３０μｍ好ましくは１００μｍ以上有すること
を必要とする。ここで有機絶縁積層保護膜の膜厚は、半
導体装置の断面観察などにより測定することができる。
一方、この有機絶縁保護膜層の誘電率は２〜３.５の間
の物質がよい。３.５以上の材料を用いると高電圧印加
により膜中に電荷の分極を生じ半導体／絶縁保護膜層界
面に電荷が蓄積し、これが界面電荷を変化させ半導体装
置の漏れ電流の増加を引き起こす。
【００１２】
【作用】本発明による半導体装置は、ｐ−ｎ接合の少な
くとも一つについての端部が露出している半導体と、半
導体基体の露出した表面領域とその表面に露出した少な
くとも一つのｐ−ｎ接合上に配置された絶縁保護膜層を
有する半導体装置において、保護膜層が、２層以上の有
機保護膜を積層した保護膜を備えることにより、高い電
界強度を保持させるとともに、外界からのナトリウムイ
オンやカリウムイオンといったイオン性不純物や金属触
媒などの界面電荷に影響を及ぼす不純物の浸入，移動や
拡散を防ぐことが可能となる。このため、半導体装置に
高電圧が印加されたとしても、外界から浸入した不純物
により膜中に残留電化が偏析するといった問題を防ぐこ
とができ、漏れ電流の発生を抑えることができる。
くとも一つについての端部が露出している半導体と、半
導体基体の露出した表面領域とその表面に露出した少な
くとも一つのｐ−ｎ接合上に配置された絶縁保護膜層を
有する半導体装置において、保護膜層が、２層以上の有
機保護膜を積層した保護膜を備えることにより、高い電
界強度を保持させるとともに、外界からのナトリウムイ
オンやカリウムイオンといったイオン性不純物や金属触
媒などの界面電荷に影響を及ぼす不純物の浸入，移動や
拡散を防ぐことが可能となる。このため、半導体装置に
高電圧が印加されたとしても、外界から浸入した不純物
により膜中に残留電化が偏析するといった問題を防ぐこ
とができ、漏れ電流の発生を抑えることができる。
【００１３】
【実施例】以下、本発明の実施例を図面を用いて説明す
る。
る。
【００１４】（実施例１）図１は本実施例による圧接型
電力用半導体装置であるサイリスタの断面図である。
電力用半導体装置であるサイリスタの断面図である。
【００１５】図１において、１は半導体基体、２は電
極、３はポリイミドシロキサン層、４はポリイミドシロ
キサン層である。
極、３はポリイミドシロキサン層、４はポリイミドシロ
キサン層である。
【００１６】具体的には、ｐ−ｎ−ｐ−ｎ拡散層を形成
したＳｉ半導体基体１の一方及び他方の主表面に電極２
を蒸着により形成し、Ｓｉ半導体基体１の端部を研削機
械により、Σ形状に加工した。半導体基体１端部のチッ
ピングや汚染を洗浄するために半導体基体１露出部を化
学エッチングし、水洗乾燥した後、ポリイミドシロキサ
ン前駆体ワニスをスピンコートより塗布した後、乾燥窒
素雰囲気下でステップキュアにより硬化した。すなわ
ち、１００℃で１時間，２００℃で１時間，300℃で１
時間加熱硬化してポリイミドシロキサン層３を形成し
た。ポリイミドシロキサン層３の表面にポリイミドシロ
キサン前駆体ワニスと同じワニスをポリイミドシロキサ
ン層３と同様に塗布した後、加熱硬化してポリイミドシ
ロキサン層４を形成し、最後にこの半導体素子をセラミ
ックパッケージ中に納め、パッケージ内部の雰囲気を乾
燥窒素とした後これを密閉して半導体装置を製造した。
この半導体装置の信頼性試験の結果を表１に示す。
したＳｉ半導体基体１の一方及び他方の主表面に電極２
を蒸着により形成し、Ｓｉ半導体基体１の端部を研削機
械により、Σ形状に加工した。半導体基体１端部のチッ
ピングや汚染を洗浄するために半導体基体１露出部を化
学エッチングし、水洗乾燥した後、ポリイミドシロキサ
ン前駆体ワニスをスピンコートより塗布した後、乾燥窒
素雰囲気下でステップキュアにより硬化した。すなわ
ち、１００℃で１時間，２００℃で１時間，300℃で１
時間加熱硬化してポリイミドシロキサン層３を形成し
た。ポリイミドシロキサン層３の表面にポリイミドシロ
キサン前駆体ワニスと同じワニスをポリイミドシロキサ
ン層３と同様に塗布した後、加熱硬化してポリイミドシ
ロキサン層４を形成し、最後にこの半導体素子をセラミ
ックパッケージ中に納め、パッケージ内部の雰囲気を乾
燥窒素とした後これを密閉して半導体装置を製造した。
この半導体装置の信頼性試験の結果を表１に示す。
【００１７】
【表１】
【００１８】表１は、実施例１，実施例２，実施例３及
び比較例１の信頼性試験の結果を示す。
び比較例１の信頼性試験の結果を示す。
【００１９】試験条件は、半導体素子を１２５℃に加熱
し、６０００Ｖの直流電圧を電極間に印加し続け、２０
０時間後の漏れ電流を測定した。合否の判定は６０００
Ｖでの漏れ電流の増加率が１０％以上のものを不合格と
した。
し、６０００Ｖの直流電圧を電極間に印加し続け、２０
０時間後の漏れ電流を測定した。合否の判定は６０００
Ｖでの漏れ電流の増加率が１０％以上のものを不合格と
した。
【００２０】表１から明らかなように、比較例１の信頼
性試験２００時間後の最終歩留まりは、８０％であるの
に対し、実施例１，実施例２，実施例３ではそれぞれ、
100％，９４％，１００％というように歩留まりが大き
く向上し、半導体装置の信頼性を著しく向上させること
ができた。
性試験２００時間後の最終歩留まりは、８０％であるの
に対し、実施例１，実施例２，実施例３ではそれぞれ、
100％，９４％，１００％というように歩留まりが大き
く向上し、半導体装置の信頼性を著しく向上させること
ができた。
【００２１】（実施例２）図３に実施例２を示す。
【００２２】実施例１と同様に半導体基体を加工し、化
学エッチングし、水洗乾燥した後、ポリイミドシロキサ
ン前駆体ワニスをスピンコートにより塗布、乾燥窒素雰
囲気下、加熱硬化することによりポリイミドシロキサン
層３を形成した。なお硬化条件は１００℃で１時間，２
００℃で１時間，３００℃で１時間である。ポリイミド
シロキサン層３の表面にポリイミドシロキサン前駆体ワ
ニスと同じワニスをポリイミドシロキサン層３と同様に
塗布した後、加熱硬化してポリイミドシロキサン層４を
形成した。さらにポリイミドシロキサン層４の表面にシ
リコーンゴムを塗布し２５℃，湿度９５％で４０時間硬
化した後、さらに６５℃で１時間，150℃で１時間，２
００℃で１０時間加熱硬化して、シリコーンゴム層５を
形成した。最後にこの半導体素子をセラミックパッケー
ジ中に納め、パッケージ内部の雰囲気を乾燥窒素とした
後、これを密閉して半導体装置を製造した。この半導体
装置の信頼性試験の結果を表１に示す。
学エッチングし、水洗乾燥した後、ポリイミドシロキサ
ン前駆体ワニスをスピンコートにより塗布、乾燥窒素雰
囲気下、加熱硬化することによりポリイミドシロキサン
層３を形成した。なお硬化条件は１００℃で１時間，２
００℃で１時間，３００℃で１時間である。ポリイミド
シロキサン層３の表面にポリイミドシロキサン前駆体ワ
ニスと同じワニスをポリイミドシロキサン層３と同様に
塗布した後、加熱硬化してポリイミドシロキサン層４を
形成した。さらにポリイミドシロキサン層４の表面にシ
リコーンゴムを塗布し２５℃，湿度９５％で４０時間硬
化した後、さらに６５℃で１時間，150℃で１時間，２
００℃で１０時間加熱硬化して、シリコーンゴム層５を
形成した。最後にこの半導体素子をセラミックパッケー
ジ中に納め、パッケージ内部の雰囲気を乾燥窒素とした
後、これを密閉して半導体装置を製造した。この半導体
装置の信頼性試験の結果を表１に示す。
【００２３】（実施例３）図４に実施例３を示す。
【００２４】実施例１と同様に半導体基体を加工し、化
学エッチングし、水洗乾燥した後、ポリイミドシロキサ
ン前駆体ワニスをスピンコートにより塗布，乾燥窒素雰
囲気下、加熱硬化することによりポリイミドシロキサン
層３を形成した。なお硬化条件は１００℃で１時間，２
００℃で１時間，３００℃で１時間である。このポリイ
ミドシロキサン層３の表面にポリイミドシロキサン前駆
体ワニスと同じワニスをポリイミドシロキサン層３と同
様に塗布した後、加熱硬化してポリイミドシロキサン層
４を形成し、さらにポリイミドシロキサン層４の表面に
ポリイミドシロキサン前駆体ワニスと異なるシロキサン
成分０％のポリイミドワニスを塗布，乾燥窒素雰囲気下
１００℃で１時間，２００℃で１時間，３００℃で１時
間加熱乾燥した。最後にこの半導体素子をセラミックパ
ッケージ中に納め、パッケージ内部の雰囲気を乾燥窒素
とした後、これを密閉して半導体装置を製造した。この
半導体装置の信頼性試験の結果を表１に示す。
学エッチングし、水洗乾燥した後、ポリイミドシロキサ
ン前駆体ワニスをスピンコートにより塗布，乾燥窒素雰
囲気下、加熱硬化することによりポリイミドシロキサン
層３を形成した。なお硬化条件は１００℃で１時間，２
００℃で１時間，３００℃で１時間である。このポリイ
ミドシロキサン層３の表面にポリイミドシロキサン前駆
体ワニスと同じワニスをポリイミドシロキサン層３と同
様に塗布した後、加熱硬化してポリイミドシロキサン層
４を形成し、さらにポリイミドシロキサン層４の表面に
ポリイミドシロキサン前駆体ワニスと異なるシロキサン
成分０％のポリイミドワニスを塗布，乾燥窒素雰囲気下
１００℃で１時間，２００℃で１時間，３００℃で１時
間加熱乾燥した。最後にこの半導体素子をセラミックパ
ッケージ中に納め、パッケージ内部の雰囲気を乾燥窒素
とした後、これを密閉して半導体装置を製造した。この
半導体装置の信頼性試験の結果を表１に示す。
【００２５】（比較例１）図５に本比較例である従来構
造の半導体装置を示す。
造の半導体装置を示す。
【００２６】実施例１と同様に半導体基体を加工・化学
エッチングし水洗乾燥した後、ポリイミドシロキサン前
駆体ワニスをスピンコートにより塗布し、乾燥窒素雰囲
気下１００℃で１時間，２００℃で１時間，３００℃で
１時間で加熱硬化後、ポリイミドシロキサン層３を形成
した。さらにポリイミドシロキサン層３の表面に縮合型
のシリコーンゴムを塗布し、２５℃，湿度９５％で４０
時間硬化した後、さらに６５℃で１時間，１５０℃で１
時間，２００℃で１０時間加熱硬化した後、シリコーン
ゴム層５を形成した。最後にこの半導体素子をセラミッ
クパッケージ中に納め、パッケージ内部の雰囲気を乾燥
窒素とした後これを密閉して半導体装置を製造した。こ
の半導体装置の信頼性試験の結果を表１に示す。
エッチングし水洗乾燥した後、ポリイミドシロキサン前
駆体ワニスをスピンコートにより塗布し、乾燥窒素雰囲
気下１００℃で１時間，２００℃で１時間，３００℃で
１時間で加熱硬化後、ポリイミドシロキサン層３を形成
した。さらにポリイミドシロキサン層３の表面に縮合型
のシリコーンゴムを塗布し、２５℃，湿度９５％で４０
時間硬化した後、さらに６５℃で１時間，１５０℃で１
時間，２００℃で１０時間加熱硬化した後、シリコーン
ゴム層５を形成した。最後にこの半導体素子をセラミッ
クパッケージ中に納め、パッケージ内部の雰囲気を乾燥
窒素とした後これを密閉して半導体装置を製造した。こ
の半導体装置の信頼性試験の結果を表１に示す。
【００２７】（実施例４）図６は、本発明の高耐圧半導
体装置を他励式整流回路に適用した一例を示す。ＶR，
ＶS，ＶT は三相の交流電圧、Ｔはサイリスタ素子、Ｒ
は抵抗、Ｌはリアクトルを表す。サイリスタ素子Ｔはバ
ルブとしての耐圧を満たすように数段直列接続されてお
り、個々のサイリスタ素子Ｔには素子間の電圧分担を均
等化するためにコンデンサＣと、抵抗Ｒが並列に接続さ
れている。このような三相ブリッジ整流回路によって、
三相の交流電圧ＶR，ＶS，ＶT を直流に変換することが
できる。
体装置を他励式整流回路に適用した一例を示す。ＶR，
ＶS，ＶT は三相の交流電圧、Ｔはサイリスタ素子、Ｒ
は抵抗、Ｌはリアクトルを表す。サイリスタ素子Ｔはバ
ルブとしての耐圧を満たすように数段直列接続されてお
り、個々のサイリスタ素子Ｔには素子間の電圧分担を均
等化するためにコンデンサＣと、抵抗Ｒが並列に接続さ
れている。このような三相ブリッジ整流回路によって、
三相の交流電圧ＶR，ＶS，ＶT を直流に変換することが
できる。
【００２８】（実施例５）図７は、本発明の高耐圧半導
体装置を他励式インバータ回路に適用した一例を示す。
Ｅは直流電源、ＶU，ＶV，ＶW は負荷側の三相の交流電
圧、Ｔはサイリスタ素子、Ｌはリアクトルを表す。サイ
リスタ素子Ｔはバルブとしての耐圧を満たすように数段
直列接続されており、個々のサイリスタ素子Ｔには素子
間の電圧分担を均等化するためにコンデンサＣと、抵抗
Ｒが並列に接続されている。このような三相ブリッジ回
路によって直流電源Ｅを三相の交流電圧ＶU，ＶV，ＶW
に変換することができる。
体装置を他励式インバータ回路に適用した一例を示す。
Ｅは直流電源、ＶU，ＶV，ＶW は負荷側の三相の交流電
圧、Ｔはサイリスタ素子、Ｌはリアクトルを表す。サイ
リスタ素子Ｔはバルブとしての耐圧を満たすように数段
直列接続されており、個々のサイリスタ素子Ｔには素子
間の電圧分担を均等化するためにコンデンサＣと、抵抗
Ｒが並列に接続されている。このような三相ブリッジ回
路によって直流電源Ｅを三相の交流電圧ＶU，ＶV，ＶW
に変換することができる。
【００２９】（実施例６）図８は、本発明の高耐圧半導
体装置を他励式サイクロコンバータ回路に適用した一例
を示す。ＶR，ＶS，ＶT は三相の交流電圧、Ｔはサイリ
スタ素子、Ｒは抵抗、Ｌはリアクトルを表す。サイリス
タ素子Ｔはバルブとしての耐圧を満たすように数段直列
接続されており、個々のサイリスタ素子Ｔには素子間の
電圧分担を均等化するためにコンデンサＣと、抵抗Ｒが
並列に接続されている。このように三相ブリッジ整流回
路を逆並列に接続して、正弦波状の出力電圧電流得るよ
うに出力波形を制御できるので入力周波数に対して出力
周波数を３／１や６／１に変換することができる。
体装置を他励式サイクロコンバータ回路に適用した一例
を示す。ＶR，ＶS，ＶT は三相の交流電圧、Ｔはサイリ
スタ素子、Ｒは抵抗、Ｌはリアクトルを表す。サイリス
タ素子Ｔはバルブとしての耐圧を満たすように数段直列
接続されており、個々のサイリスタ素子Ｔには素子間の
電圧分担を均等化するためにコンデンサＣと、抵抗Ｒが
並列に接続されている。このように三相ブリッジ整流回
路を逆並列に接続して、正弦波状の出力電圧電流得るよ
うに出力波形を制御できるので入力周波数に対して出力
周波数を３／１や６／１に変換することができる。
【００３０】図６，図７及び図８に示した電力変換器に
本発明による高耐圧半導体装置を用いることによって、
システムの高信頼性化を図ることができる。
本発明による高耐圧半導体装置を用いることによって、
システムの高信頼性化を図ることができる。
【００３１】
【発明の効果】本発明による半導体装置は、ｐ−ｎ接合
の少なくとも一つについての端部が露出している半導体
と、半導体基体の露出した表面領域とその表面に露出し
た少なくとも一つのｐ−ｎ接合上に配置された絶縁保護
膜層を有する半導体装置において、保護膜層が、２層以
上の有機保護膜を積層した保護膜を備えることにより、
高い電界強度を保持させるとともに、外界からの不純物
の浸入、移動や拡散を防ぐことが可能となる。このた
め、半導体装置に高電圧が印加されたとしても、膜中に
残留電化が偏析するといった問題を防ぐことができ、漏
れ電流の発生を抑えることができる。
の少なくとも一つについての端部が露出している半導体
と、半導体基体の露出した表面領域とその表面に露出し
た少なくとも一つのｐ−ｎ接合上に配置された絶縁保護
膜層を有する半導体装置において、保護膜層が、２層以
上の有機保護膜を積層した保護膜を備えることにより、
高い電界強度を保持させるとともに、外界からの不純物
の浸入、移動や拡散を防ぐことが可能となる。このた
め、半導体装置に高電圧が印加されたとしても、膜中に
残留電化が偏析するといった問題を防ぐことができ、漏
れ電流の発生を抑えることができる。
【図１】本発明による半導体装置の断面図。
【図２】本発明による半導体装置の製造工程図。
【図３】本発明による半導体装置の断面図。
【図４】本発明による半導体装置の断面図。
【図５】従来の半導体装置の断面図。
【図６】本発明による半導体装置を用いた他励式整流回
路図。
路図。
【図７】本発明による半導体装置を用いた他励式インバ
ータ回路図。
ータ回路図。
【図８】本発明による半導体装置を用いた他励式サイク
ロコンバータ回路図。
ロコンバータ回路図。
１…半導体基体、２…電極、３，４…ポリイミドシロキ
サン層、５…シリコ−ンゴム、６…ポリイミド層。
サン層、５…シリコ−ンゴム、６…ポリイミド層。
フロントページの続き (72)発明者 江口 州志 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内 (72)発明者 小野瀬 保夫 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内
Claims (8)
- 【請求項１】一つ以上のｐ−ｎ接合を有し、前記ｐ−ｎ
接合の少なくとも一つの端部が露出している半導体と、
前記半導体の基体の露出した表面領域と前記半導体の基
体の端面に露出した少なくとも一つのｐ−ｎ接合上に配
置された絶縁保護膜層を有する半導体装置において、前
記絶縁保護膜層が複数層の有機保護膜を積層した保護膜
を備えることを特徴とする半導体装置。 - 【請求項２】請求項１において、前記有機絶縁保護膜層
のガラス転移温度が１２５〜４００℃である有機保護膜
を複数層備える半導体装置。 - 【請求項３】請求項１において、前記有機絶縁保護膜層
の膜厚が３０〜１０００μｍである半導体装置。 - 【請求項４】請求項１において、前記有機絶縁保護膜層
の誘電率が２〜３.５ である半導体装置。 - 【請求項５】請求項１において、前記有機絶縁保護膜層
がポリアミド，ポリイミド，ポリアミドイミド，ポリエ
ーテルイミド，ポリイミドシロキサン，ポリアリレー
ト，ポリベンズイミダゾール，ポリベンゾオキサゾー
ル，ポリベンゾチアゾールであり、同一物質あるいは複
数種類の物質または前記化合物を２種類以上ブレンドす
ることにより得られた物質から形成されている半導体装
置。 - 【請求項６】請求項１において、前記有機絶縁保護膜層
の表面上にシリコーン樹脂により形成した保護膜を備え
る半導体装置。 - 【請求項７】ｎエミッタ層，ｐベース層，ｎベース層，
ｐエミッタ層の四層の半導体層から成るｐｎｐｎ構造を
有する半導体基体の端面をベベル加工し、前記半導体基
体のベベル加工部と電極のついた表面の半導体が露出し
た表面領域を電極の一部分までエッチングし乾燥した
後、電極の一部分及びエッチング領域表面に第一の有機
絶縁保護膜層を形成した後、第二の有機絶縁保護膜層を
形成し、場合によりさらに第三あるいはそれ以上の複数
の有機絶縁保護膜層を形成することを特徴とする半導体
装置の製造方法。 - 【請求項８】一つ以上のｐ−ｎ接合を有し、前記ｐ−ｎ
接合の少なくとも一つの端部が露出している半導体と、
前記半導体基体の露出した表面領域と前記半導体基体端
面に露出した少なくとも一つのｐ−ｎ接合上に配置され
た有機絶縁保護膜層を有する半導体装置において、前記
有機絶縁保護膜層のガラス転移温度が１２５〜４００℃
である有機保護膜を２層以上備えることを特徴とする電
力変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28477094A JPH08148482A (ja) | 1994-11-18 | 1994-11-18 | 半導体装置及びそれを用いた電力変換装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28477094A JPH08148482A (ja) | 1994-11-18 | 1994-11-18 | 半導体装置及びそれを用いた電力変換装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08148482A true JPH08148482A (ja) | 1996-06-07 |
Family
ID=17682795
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28477094A Pending JPH08148482A (ja) | 1994-11-18 | 1994-11-18 | 半導体装置及びそれを用いた電力変換装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08148482A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017022206A (ja) * | 2015-07-08 | 2017-01-26 | 東レエンジニアリング株式会社 | 半導体用絶縁保護膜およびその製造方法 |
-
1994
- 1994-11-18 JP JP28477094A patent/JPH08148482A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017022206A (ja) * | 2015-07-08 | 2017-01-26 | 東レエンジニアリング株式会社 | 半導体用絶縁保護膜およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5164218A (en) | Semiconductor device and a method for producing the same | |
| Ito et al. | Retardation of destructive breakdown of SiO2 films annealed in ammonia gas | |
| EP0709882B1 (en) | Semiconductor device with passivation layer made out of benzocyclobutene polymer and silicon powder | |
| US7782593B2 (en) | Mobile electrostatic carrier wafer with electrically isolated charge storage | |
| JP6833864B2 (ja) | パワー半導体装置およびパワー半導体装置を作製するための方法 | |
| US3160520A (en) | Method for coating p-nu junction devices with an electropositive exhibiting materialand article | |
| JPH08148482A (ja) | 半導体装置及びそれを用いた電力変換装置およびその製造方法 | |
| US3642597A (en) | Semiconductor passivating process | |
| EP0114106A2 (en) | Method for manufacturing a semiconductor memory device having a high radiation resistance | |
| JPH09270483A (ja) | 半導体装置とその製造方法及び電力変換装置 | |
| KR940010494B1 (ko) | 플라즈마법에 의한 스핀-온-글래스의 경화 및 표면 안정화법 및 이러한 방법으로 제조한 제품 | |
| CA2196365A1 (en) | Semiconductor device | |
| JPH01186629A (ja) | メサ型半導体素子の製造方法 | |
| JPH0831917A (ja) | 静電チャック及びその製造法 | |
| JP3106569B2 (ja) | 発光素子 | |
| JP2001230245A (ja) | 半導体装置の製造方法 | |
| JPH10294448A (ja) | 高耐圧半導体装置の製造方法 | |
| JPS58135645A (ja) | 半導体装置の製造方法 | |
| JP2000082825A (ja) | 半導体素子 | |
| JPS59158531A (ja) | 半導体素子の表面安定化法 | |
| JPH1027791A (ja) | 半導体装置及びその製造方法 | |
| JPS62150773A (ja) | Ｇｔｏサイリスタの製造方法 | |
| JPS6066469A (ja) | 半導体装置 | |
| Sun et al. | Comparative Evaluation of 10 kV SiC MOSFET Power Module Insulation Ability Through Chip Neighborhood Range Electric Field Modelling | |
| Zheng et al. | Investigation of dielectric properties of polymer laminates with polyvinylidene fluoride |