JPH08222724A - 高耐圧半導体装置 - Google Patents
高耐圧半導体装置Info
- Publication number
- JPH08222724A JPH08222724A JP2495795A JP2495795A JPH08222724A JP H08222724 A JPH08222724 A JP H08222724A JP 2495795 A JP2495795 A JP 2495795A JP 2495795 A JP2495795 A JP 2495795A JP H08222724 A JPH08222724 A JP H08222724A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- semiconductor region
- breakdown voltage
- semiconductor device
- insulator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 73
- 230000015556 catabolic process Effects 0.000 claims abstract description 35
- 239000012212 insulator Substances 0.000 claims abstract description 13
- 239000004642 Polyimide Substances 0.000 claims abstract description 10
- 229920001721 polyimide Polymers 0.000 claims abstract description 10
- 238000000034 method Methods 0.000 claims abstract description 7
- 229920002379 silicone rubber Polymers 0.000 claims abstract description 6
- 239000000758 substrate Substances 0.000 claims description 11
- 229920001296 polysiloxane Polymers 0.000 claims description 8
- 239000004945 silicone rubber Substances 0.000 claims description 5
- 239000002131 composite material Substances 0.000 claims description 4
- 239000000203 mixture Substances 0.000 claims description 4
- 239000011810 insulating material Substances 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 2
- 239000011521 glass Substances 0.000 claims description 2
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 2
- 239000013013 elastic material Substances 0.000 claims 1
- 239000003921 oil Substances 0.000 claims 1
- 238000002161 passivation Methods 0.000 abstract description 16
- 230000000087 stabilizing effect Effects 0.000 abstract description 3
- 230000002265 prevention Effects 0.000 abstract description 2
- 229910052710 silicon Inorganic materials 0.000 abstract description 2
- 239000010703 silicon Substances 0.000 abstract description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract 1
- 239000011248 coating agent Substances 0.000 description 12
- 238000000576 coating method Methods 0.000 description 12
- 239000012535 impurity Substances 0.000 description 6
- 239000000463 material Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000007790 scraping Methods 0.000 description 4
- 229920006268 silicone film Polymers 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- DGAQECJNVWCQMB-PUAWFVPOSA-M Ilexoside XXIX Chemical compound C[C@@H]1CC[C@@]2(CC[C@@]3(C(=CC[C@H]4[C@]3(CC[C@@H]5[C@@]4(CC[C@@H](C5(C)C)OS(=O)(=O)[O-])C)C)[C@@H]2[C@]1(C)O)C)C(=O)O[C@H]6[C@@H]([C@H]([C@@H]([C@H](O6)CO)O)O)O.[Na+] DGAQECJNVWCQMB-PUAWFVPOSA-M 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- ZLMJMSJWJFRBEC-UHFFFAOYSA-N Potassium Chemical compound [K] ZLMJMSJWJFRBEC-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011591 potassium Substances 0.000 description 1
- 229910052700 potassium Inorganic materials 0.000 description 1
- 229920002545 silicone oil Polymers 0.000 description 1
- 239000011734 sodium Substances 0.000 description 1
- 229910052708 sodium Inorganic materials 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
- H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thyristors (AREA)
Abstract
(57)【要約】
【構成】交互に導電型を異にする、少なくとも三つの半
導体領域が隣接してかつ相交互にｐｎ接合を形成するよ
う配置され、かつｐｎ接合がその端面に露出するように
された半導体基体と、半導体基体の一方の主表面に露出
する第一導電型の第一半導体領域に隣接する第二半導体
領域と、第二半導体領域及び第一半導体領域とは反対側
の第二半導体領域に隣接する第三半導体領域とを具備
し、半導体基体の端面には少なくとも曲率を有する二つ
の凸部および凸部に沿った傾斜面を有する。 【効果】歩留まり良く高信頼性の高耐圧半導体装置を得
ることができる。
導体領域が隣接してかつ相交互にｐｎ接合を形成するよ
う配置され、かつｐｎ接合がその端面に露出するように
された半導体基体と、半導体基体の一方の主表面に露出
する第一導電型の第一半導体領域に隣接する第二半導体
領域と、第二半導体領域及び第一半導体領域とは反対側
の第二半導体領域に隣接する第三半導体領域とを具備
し、半導体基体の端面には少なくとも曲率を有する二つ
の凸部および凸部に沿った傾斜面を有する。 【効果】歩留まり良く高信頼性の高耐圧半導体装置を得
ることができる。
Description
【０００１】
【産業上の利用分野】本発明は高耐圧半導体装置に係
り、特に、阻止特性の安定した高信頼の半導体装置に関
する。
り、特に、阻止特性の安定した高信頼の半導体装置に関
する。
【０００２】
【従来の技術】高耐圧半導体素子のベベルには、負ベベ
ル構造と正ベベル構造がある。例えば、高耐圧サイリス
タを例にとると、負ベベル構造はｐベース側へ空乏層を
広げて側面の表面電界を下げ、耐圧を得ようとする。と
ころが、通常ｐベース濃度はｎベース濃度に比べはるか
に高濃度であるため数キロボルト以上の耐圧を得るには
ベベル角度が１０°未満になるように高精度に加工する
必要がある。また、ベベルに要する面積が増加し、素子
の有効面積が減少する。一方、正ベベル構造は負ベベル
構造とは逆にｎベース側へ空乏層を広げて側面の表面電
界を下げ、耐圧を得ようとするものであり、空乏層はｎ
ベース側へ広がり易い為、負ベベル構造の様に高精度の
ベベリングや角度の制御が不要で、少ないベベル面積で
高耐圧素子を実現できる。
ル構造と正ベベル構造がある。例えば、高耐圧サイリス
タを例にとると、負ベベル構造はｐベース側へ空乏層を
広げて側面の表面電界を下げ、耐圧を得ようとする。と
ころが、通常ｐベース濃度はｎベース濃度に比べはるか
に高濃度であるため数キロボルト以上の耐圧を得るには
ベベル角度が１０°未満になるように高精度に加工する
必要がある。また、ベベルに要する面積が増加し、素子
の有効面積が減少する。一方、正ベベル構造は負ベベル
構造とは逆にｎベース側へ空乏層を広げて側面の表面電
界を下げ、耐圧を得ようとするものであり、空乏層はｎ
ベース側へ広がり易い為、負ベベル構造の様に高精度の
ベベリングや角度の制御が不要で、少ないベベル面積で
高耐圧素子を実現できる。
【０００３】正ベベル構造の従来の技術としては例え
ば、特公平3−245536号，IEE Conf.Publ.,Ｎｏ２６４
ｐ．３８−４２（１９８６）等に開示されている。これ
らのベベル構造によれば、ｐｎ接合に逆バイアスが印加
された場合、表面の空乏層は主にｎ層側に広がるので高
耐圧化が達成できる。
ば、特公平3−245536号，IEE Conf.Publ.,Ｎｏ２６４
ｐ．３８−４２（１９８６）等に開示されている。これ
らのベベル構造によれば、ｐｎ接合に逆バイアスが印加
された場合、表面の空乏層は主にｎ層側に広がるので高
耐圧化が達成できる。
【０００４】また、二重正ベベル構造を持つ他の技術は
特公昭58−42626 号公報に開示されているものがある。
この技術によれば、適当なｎベース厚，ｎベース抵抗率
および正ベベルを行う位置を決めることにより高耐圧化
が達成でき、またベベル面の縁が垂直にカットされてい
るため、側面の機械強度も向上させることができる。
特公昭58−42626 号公報に開示されているものがある。
この技術によれば、適当なｎベース厚，ｎベース抵抗率
および正ベベルを行う位置を決めることにより高耐圧化
が達成でき、またベベル面の縁が垂直にカットされてい
るため、側面の機械強度も向上させることができる。
【０００５】
【発明が解決しようとする課題】上記従来技術によれ
ば、理想的な界面状態の下では必要に応じた抵抗率のｎ
層基板を用いれば所望の耐圧を得ることができる。しか
し、実際にはベベルされた半導体側面の安定化，放電防
止等のためにパッシベーション膜が形成されるため、ベ
ベルされた半導体側面とパッシベーション膜との界面状
態や、パッシベーション膜中に含まれるカリウム，ナト
リウム等の可動イオンとにより界面電荷密度が変動し必
要な耐圧が得られないことがある。このような現象は、
負ベベルより正ベベルに現われやすく、また高耐圧素子
ほど顕著になる。なぜならば、高耐圧素子ほど空乏層を
広げて電界を緩和しなければならないためにｎベース層
の不純物濃度を低くするため、界面電荷の変動により半
導体素子表面が空乏化（さらには反転）または蓄積化し
やすくなるからである。このようなことからパッシベー
ション技術が重要となってきている。
ば、理想的な界面状態の下では必要に応じた抵抗率のｎ
層基板を用いれば所望の耐圧を得ることができる。しか
し、実際にはベベルされた半導体側面の安定化，放電防
止等のためにパッシベーション膜が形成されるため、ベ
ベルされた半導体側面とパッシベーション膜との界面状
態や、パッシベーション膜中に含まれるカリウム，ナト
リウム等の可動イオンとにより界面電荷密度が変動し必
要な耐圧が得られないことがある。このような現象は、
負ベベルより正ベベルに現われやすく、また高耐圧素子
ほど顕著になる。なぜならば、高耐圧素子ほど空乏層を
広げて電界を緩和しなければならないためにｎベース層
の不純物濃度を低くするため、界面電荷の変動により半
導体素子表面が空乏化（さらには反転）または蓄積化し
やすくなるからである。このようなことからパッシベー
ション技術が重要となってきている。
【０００６】現在、高耐圧素子のパッシベーションには
主にシリコンと接着性の良い有機膜が用いられ、回転塗
布または筆塗り等により形成されている。この際、パッ
シベーション膜厚が不十分である部分があればその部分
は外部電荷の影響を受けやすく耐圧不良を招くことにな
る。
主にシリコンと接着性の良い有機膜が用いられ、回転塗
布または筆塗り等により形成されている。この際、パッ
シベーション膜厚が不十分である部分があればその部分
は外部電荷の影響を受けやすく耐圧不良を招くことにな
る。
【０００７】従来のベベル構造のいずれの場合でも、端
部が曲率を有していない角の部分があるため、この角の
部分での塗布した膜厚が薄くなるという問題がある。前
述のように膜厚が薄いと初期耐圧不良を起こすほか、長
期に渡って素子を使用した場合パッシベーション膜中へ
の電荷の蓄積により耐圧不良を起こしやすくなるという
問題がある。
部が曲率を有していない角の部分があるため、この角の
部分での塗布した膜厚が薄くなるという問題がある。前
述のように膜厚が薄いと初期耐圧不良を起こすほか、長
期に渡って素子を使用した場合パッシベーション膜中へ
の電荷の蓄積により耐圧不良を起こしやすくなるという
問題がある。
【０００８】本発明の目的は、十分なパッシベーション
膜厚が得られ、安定した耐圧を確保できる高信頼性の高
耐圧半導体素子を提供することにある。
膜厚が得られ、安定した耐圧を確保できる高信頼性の高
耐圧半導体素子を提供することにある。
【０００９】
【課題を解決するための手段】上記目的は、交互に導電
型を異にする、少なくとも三つの半導体領域が隣接して
かつ交互にｐｎ接合を形成するよう配置され、かつ前記
ｐｎ接合がその端面に露出するようにされた半導体基体
と、前記半導体基体の一方の主表面に露出する第一導電
型の第一半導体領域に隣接する第二半導体領域と、前記
第二半導体領域及び前記第一半導体領域とは反対側の第
二半導体領域に隣接する第三半導体領域とを具備し、前
記半導体基体の端面には少なくとも曲率を有する二つの
凸部および前記凸部に沿った傾斜面を有する構造とする
ことにより解決される。
型を異にする、少なくとも三つの半導体領域が隣接して
かつ交互にｐｎ接合を形成するよう配置され、かつ前記
ｐｎ接合がその端面に露出するようにされた半導体基体
と、前記半導体基体の一方の主表面に露出する第一導電
型の第一半導体領域に隣接する第二半導体領域と、前記
第二半導体領域及び前記第一半導体領域とは反対側の第
二半導体領域に隣接する第三半導体領域とを具備し、前
記半導体基体の端面には少なくとも曲率を有する二つの
凸部および前記凸部に沿った傾斜面を有する構造とする
ことにより解決される。
【００１０】また上記目的は交互に導電型を異にする、
複数の半導体領域が、隣接してｐｎ接合を形成するよう
配置され、かつ前記ｐｎ接合がその両端に露出するよう
にされた半導体基体において、前記半導体基体の端面に
は少なくとも曲率を有する１つの凸部および前記凸部に
沿った傾斜面を有する構造とすることにより解決され
る。
複数の半導体領域が、隣接してｐｎ接合を形成するよう
配置され、かつ前記ｐｎ接合がその両端に露出するよう
にされた半導体基体において、前記半導体基体の端面に
は少なくとも曲率を有する１つの凸部および前記凸部に
沿った傾斜面を有する構造とすることにより解決され
る。
【００１１】
【作用】本発明によれば、主表面に接続している側面部
が傾斜し、かつ凸部に曲率を持たせ、側面全体の凹凸が
実質的に角をもたなくなるようにベベルされるため、パ
ッシベーション材を上記凸部に形成する際に再現性良く
必要な膜厚を形成でき、歩留まり良く高耐圧半導体装置
を得ることができる。
が傾斜し、かつ凸部に曲率を持たせ、側面全体の凹凸が
実質的に角をもたなくなるようにベベルされるため、パ
ッシベーション材を上記凸部に形成する際に再現性良く
必要な膜厚を形成でき、歩留まり良く高耐圧半導体装置
を得ることができる。
【００１２】
【実施例】以下、本発明による高耐圧半導体装置の実施
例を図面により詳細に説明する。図１は本発明による高
耐圧半導体装置の実施例の周辺部を示す断面図である。
図で、１０はｎベース層、２０はｐエミッタ層、２１は
ｐベース層，１１はｎエミッタ層、３０はカソードＡｌ
電極、３１はアノードＡｌ電極である。１０２，１０３
はそれぞれｐベース層２１とｎベース層１０によるｐ−
ｎ接合およびｐエミッタ層２０とｎベース層１０による
ｐ−ｎ接合に対し正ベベルとなる側面であり、１０１，
１０４はそれぞれ端部で傾斜を有するｐベース層２１お
よびｐエミッタ層２０の側面である。また、４０はベベ
ルされた側面および表面端部の表面安定化のための第一
の絶縁物であるポリイミドシリコーン膜、５０は側面の
保護，放電防止のための第二の絶縁物であるシリコーン
ゴムである。また、θ１は側面１０２と１０３のなす
角、θ２は側面１０１と１０２のなす角であり、ｒは曲
率半径である。
例を図面により詳細に説明する。図１は本発明による高
耐圧半導体装置の実施例の周辺部を示す断面図である。
図で、１０はｎベース層、２０はｐエミッタ層、２１は
ｐベース層，１１はｎエミッタ層、３０はカソードＡｌ
電極、３１はアノードＡｌ電極である。１０２，１０３
はそれぞれｐベース層２１とｎベース層１０によるｐ−
ｎ接合およびｐエミッタ層２０とｎベース層１０による
ｐ−ｎ接合に対し正ベベルとなる側面であり、１０１，
１０４はそれぞれ端部で傾斜を有するｐベース層２１お
よびｐエミッタ層２０の側面である。また、４０はベベ
ルされた側面および表面端部の表面安定化のための第一
の絶縁物であるポリイミドシリコーン膜、５０は側面の
保護，放電防止のための第二の絶縁物であるシリコーン
ゴムである。また、θ１は側面１０２と１０３のなす
角、θ２は側面１０１と１０２のなす角であり、ｒは曲
率半径である。
【００１３】図２は図１におけるθ２の角度を変えた時
のＡ部およびＢ部の第一の絶縁物であるポリイミドシリ
コーンの膜厚を示す。ポリイミドシリコーンはベベル加
工された図１に示した半導体装置の周辺部に塗布した
後、スピンナで１０００rpm の回転速度で回転塗布し
た。θ１は９０°、曲率半径ｒは１００μｍである。Ｂ
部の塗布膜厚は、θ２が小さいとＢ部は鋭角になるので
膜厚は薄くなり、θ２が大きくなる程厚くなる。一方、
Ａ部の塗布膜厚は、θ２が大きくなるとＡ部の角度（θ
３）は小さくなるので膜厚は薄くなる。なお、図２中、
θ２が１３５°以上は第一の側面１０１が正ベベルにな
ることを意味する。図２からθ２の角度は９０°〜１３
５°程度が適当であることがわかる。
のＡ部およびＢ部の第一の絶縁物であるポリイミドシリ
コーンの膜厚を示す。ポリイミドシリコーンはベベル加
工された図１に示した半導体装置の周辺部に塗布した
後、スピンナで１０００rpm の回転速度で回転塗布し
た。θ１は９０°、曲率半径ｒは１００μｍである。Ｂ
部の塗布膜厚は、θ２が小さいとＢ部は鋭角になるので
膜厚は薄くなり、θ２が大きくなる程厚くなる。一方、
Ａ部の塗布膜厚は、θ２が大きくなるとＡ部の角度（θ
３）は小さくなるので膜厚は薄くなる。なお、図２中、
θ２が１３５°以上は第一の側面１０１が正ベベルにな
ることを意味する。図２からθ２の角度は９０°〜１３
５°程度が適当であることがわかる。
【００１４】図３は図１におけるｒを変えたときのＢ部
のポリイミドシリコーン膜厚を示す。θ１およびθ２の
角度は９０°である。ｒが約１００μｍ以上になれば安
定した膜厚が得られることがわかる。
のポリイミドシリコーン膜厚を示す。θ１およびθ２の
角度は９０°である。ｒが約１００μｍ以上になれば安
定した膜厚が得られることがわかる。
【００１５】図４はＢ部の削り量Ｘを変えた時の塗布膜
厚と曲率半径ｒの関係を示す。削り量Ｘは図５に示した
ように、凸部において曲率が無いと仮定したときの先端
と曲率があるときの先端との距離を示す。θ１およびθ
２の角度は９０°である。曲率半径ｒは削り量Ｘで規格
化してある。削り量Ｘが５０μｍの場合、曲率半径ｒを
大きくしても塗布膜厚を十分厚くすることはできない。
削り量Ｘを１００μｍより大きくすれば、曲率半径ｒが
ばらついてもほぼ安定して膜厚を得られることがわか
る。しかし、極端に曲率半径ｒを大きくすると表面に対
し垂直に近付くため、塗布膜厚が減少する。また、削り
量Ｘを大きくするほど曲率半径ｒのばらつきに対して安
定に十分な膜厚を確保することができるが、極端に削り
量Ｘを大きくすると耐圧が低下する恐れがある。これは
図５に示すように、削り量Ｘが小さい場合の空乏層６０
の広がりは正ベベルとほぼ同様であるが、削り量Ｘを大
きくしてゆくと空乏層の広がりは負ベベルに近くなるた
めである。従って、耐圧に応じて削り量Ｘを決める必要
がある。
厚と曲率半径ｒの関係を示す。削り量Ｘは図５に示した
ように、凸部において曲率が無いと仮定したときの先端
と曲率があるときの先端との距離を示す。θ１およびθ
２の角度は９０°である。曲率半径ｒは削り量Ｘで規格
化してある。削り量Ｘが５０μｍの場合、曲率半径ｒを
大きくしても塗布膜厚を十分厚くすることはできない。
削り量Ｘを１００μｍより大きくすれば、曲率半径ｒが
ばらついてもほぼ安定して膜厚を得られることがわか
る。しかし、極端に曲率半径ｒを大きくすると表面に対
し垂直に近付くため、塗布膜厚が減少する。また、削り
量Ｘを大きくするほど曲率半径ｒのばらつきに対して安
定に十分な膜厚を確保することができるが、極端に削り
量Ｘを大きくすると耐圧が低下する恐れがある。これは
図５に示すように、削り量Ｘが小さい場合の空乏層６０
の広がりは正ベベルとほぼ同様であるが、削り量Ｘを大
きくしてゆくと空乏層の広がりは負ベベルに近くなるた
めである。従って、耐圧に応じて削り量Ｘを決める必要
がある。
【００１６】本実施例によれば、高耐圧半導体装置に最
適なベベル構造は、θ２の角度は、９０°〜１３５°程
度、曲率半径ｒ，削り量Ｘは約１００μｍ以上であるこ
とが望ましい。
適なベベル構造は、θ２の角度は、９０°〜１３５°程
度、曲率半径ｒ，削り量Ｘは約１００μｍ以上であるこ
とが望ましい。
【００１７】次に図１に示した本発明による高耐圧半導
体装置の製造方法の一例について図６を用いて説明す
る。まず、抵抗率が５００Ω−ｃｍの高抵抗のｎ型半導
体基板１０にｐ型不純物のアルミニウムを拡散する。こ
の場合の表面不純物濃度は単位体積あたり、１×１０の
１６乗、拡散深さは約１５０μｍである。このとき、ｐ
ベース層２１となるカソード側のｐ型不純物層は、最終
のｎエミッタ層下のシート抵抗が単位体積あたり約８０
０〜９００Ωとなるように、エッチングによりその厚さ
が調整される。続いて表面不純物濃度が単位面積当たり
約１×１０の１９乗から２１乗の高不純物濃度のｎ型半
導体層１１をリンの拡散により、深さが約８μｍとなる
ように形成する。引き続いて、公知のホトエッチング技
術により、カソード側の平面パターンを形成する。次に
カソード側にはｐベース層２１に部分的に短絡されてｎ
エミッタ層１１に接続されたカソードＡｌ電極３０，ア
ノードＡｌ電極３１をアルミニウム蒸着と、ホトエッチ
ングにより形成する。次に、図６(ａ)に示すように砥石
７０を用いてベベル形状８０を形成する。この時、ベベ
ル面の歪層ができるだけ少なくなるよう砥石の回転数，
移動速度等を調整する必要がある。本実施例では端面の
加工に砥石７０を用いたが、サンドブラストを使用して
も良い。
体装置の製造方法の一例について図６を用いて説明す
る。まず、抵抗率が５００Ω−ｃｍの高抵抗のｎ型半導
体基板１０にｐ型不純物のアルミニウムを拡散する。こ
の場合の表面不純物濃度は単位体積あたり、１×１０の
１６乗、拡散深さは約１５０μｍである。このとき、ｐ
ベース層２１となるカソード側のｐ型不純物層は、最終
のｎエミッタ層下のシート抵抗が単位体積あたり約８０
０〜９００Ωとなるように、エッチングによりその厚さ
が調整される。続いて表面不純物濃度が単位面積当たり
約１×１０の１９乗から２１乗の高不純物濃度のｎ型半
導体層１１をリンの拡散により、深さが約８μｍとなる
ように形成する。引き続いて、公知のホトエッチング技
術により、カソード側の平面パターンを形成する。次に
カソード側にはｐベース層２１に部分的に短絡されてｎ
エミッタ層１１に接続されたカソードＡｌ電極３０，ア
ノードＡｌ電極３１をアルミニウム蒸着と、ホトエッチ
ングにより形成する。次に、図６(ａ)に示すように砥石
７０を用いてベベル形状８０を形成する。この時、ベベ
ル面の歪層ができるだけ少なくなるよう砥石の回転数，
移動速度等を調整する必要がある。本実施例では端面の
加工に砥石７０を用いたが、サンドブラストを使用して
も良い。
【００１８】次に図６（ｂ）に示すように、フッ酸と硝
酸の混合液でベベル面８０を３０μｍ〜５０μｍ程度エ
ッチングして歪層を除去し、本発明によるベベル形状を
得る。このエッチング工程後のベベル形状は、図１にお
けるθ１の角度は９０°,θ２の角度が９０°〜１００
°，曲率半径ｒは１００〜１５０μｍ程度である。次に
図６（ｃ）に示すように、ベベル面、および主表面に半
導体基板が露出しているｐベース層２１，ｐエミッタ層
２０の周辺部を覆うように表面安定化のための第一の絶
縁物として、例えば、ポリイミドシリコーン膜４０を半
導体基板を回転させて塗布し、２５０℃で硬化する。ポ
リイミドシリコーン膜４０の膜厚は厚い程素子特性は安
定するが、膜厚を厚くする程膜中に気泡が発生しやす
く、また、クラックも入りやすくなる。そのため使用す
るパッシベーション材料に適した塗布膜厚になるよう塗
布回転数を設定することが重要である。従来のベベル構
造の場合、ベベル面の最小膜厚はｐベース層２１、およ
びｐエミッタ層２０表面の膜厚の２０％以下しか得られ
ないが、本発明のベベル構造ではｐベース層２１，ｐエ
ミッタ層２０表面の膜厚の６０％以上の膜厚得られた。
これにより、気泡の発生やクラック無しにパッシベーシ
ョン膜の厚膜化を図ることができる。引き続きベベル面
の保護，放電防止のための第二の絶縁物として例えばシ
リコーンゴム５０を塗布し、２００℃で硬化し、本発明
による半導体装置が完成する。
酸の混合液でベベル面８０を３０μｍ〜５０μｍ程度エ
ッチングして歪層を除去し、本発明によるベベル形状を
得る。このエッチング工程後のベベル形状は、図１にお
けるθ１の角度は９０°,θ２の角度が９０°〜１００
°，曲率半径ｒは１００〜１５０μｍ程度である。次に
図６（ｃ）に示すように、ベベル面、および主表面に半
導体基板が露出しているｐベース層２１，ｐエミッタ層
２０の周辺部を覆うように表面安定化のための第一の絶
縁物として、例えば、ポリイミドシリコーン膜４０を半
導体基板を回転させて塗布し、２５０℃で硬化する。ポ
リイミドシリコーン膜４０の膜厚は厚い程素子特性は安
定するが、膜厚を厚くする程膜中に気泡が発生しやす
く、また、クラックも入りやすくなる。そのため使用す
るパッシベーション材料に適した塗布膜厚になるよう塗
布回転数を設定することが重要である。従来のベベル構
造の場合、ベベル面の最小膜厚はｐベース層２１、およ
びｐエミッタ層２０表面の膜厚の２０％以下しか得られ
ないが、本発明のベベル構造ではｐベース層２１，ｐエ
ミッタ層２０表面の膜厚の６０％以上の膜厚得られた。
これにより、気泡の発生やクラック無しにパッシベーシ
ョン膜の厚膜化を図ることができる。引き続きベベル面
の保護，放電防止のための第二の絶縁物として例えばシ
リコーンゴム５０を塗布し、２００℃で硬化し、本発明
による半導体装置が完成する。
【００１９】本発明によれば、気泡の発生やクラック無
しにパッシベーション膜厚の均一化，厚膜化を図ること
ができるため高信頼性の高耐圧半導体装置を得ることが
できる。
しにパッシベーション膜厚の均一化，厚膜化を図ること
ができるため高信頼性の高耐圧半導体装置を得ることが
できる。
【００２０】図７は本発明の第二の実施例の構成を示す
断面図である。図において、Ｋはカソード端子であり、
３２は複数形成されたｎエミッタ層１１および、カソー
ドＡｌ電極３０を取り囲む用に形成されたゲート電極、
Ｇはゲート端子である。また、Ａはアノード端子であ
り、複数形成されたｐエミッタ層２０は、高濃度ｎ型半
導体層１２とアノードＡｌ電極３１によって短絡接続さ
れている。端面は、ｐベース層２１とｎベース層１１に
よるｐ−ｎ接合が正ベベルになるように、またｐベース
層２１の端部が傾斜し曲率を有する凸部を持つようにす
る。これにより、第一の実施例と同様の効果を得ること
ができる。
断面図である。図において、Ｋはカソード端子であり、
３２は複数形成されたｎエミッタ層１１および、カソー
ドＡｌ電極３０を取り囲む用に形成されたゲート電極、
Ｇはゲート端子である。また、Ａはアノード端子であ
り、複数形成されたｐエミッタ層２０は、高濃度ｎ型半
導体層１２とアノードＡｌ電極３１によって短絡接続さ
れている。端面は、ｐベース層２１とｎベース層１１に
よるｐ−ｎ接合が正ベベルになるように、またｐベース
層２１の端部が傾斜し曲率を有する凸部を持つようにす
る。これにより、第一の実施例と同様の効果を得ること
ができる。
【００２１】図８は本発明の第三の実施例の構成を示す
断面図である。図において、１２は高濃度のｎ型半導体
層、１３は高抵抗率のｎ型半導体層、２２はｐ型半導体
層である。端面は、ｐ型半導体層２２とｎ型半導体層１
２によるｐ−ｎ接合が正ベベルになるように、またｐ型
半導体層２２の端部が傾斜し曲率を有する凸部を持つよ
うにする。これにより、第一の実施例と同様の効果を得
ることができる。
断面図である。図において、１２は高濃度のｎ型半導体
層、１３は高抵抗率のｎ型半導体層、２２はｐ型半導体
層である。端面は、ｐ型半導体層２２とｎ型半導体層１
２によるｐ−ｎ接合が正ベベルになるように、またｐ型
半導体層２２の端部が傾斜し曲率を有する凸部を持つよ
うにする。これにより、第一の実施例と同様の効果を得
ることができる。
【００２２】なお、以上述べてきた実施例ではいずれも
第一の絶縁物にポリイミドシリコーンを用いたが、シリ
コン酸化膜，ガラス等またはこれらの混合物もしくは複
合膜としても良い。また、第二の絶縁物にはシリコーン
ゴムを用いたが、シリコーンゲル，シリコーンオイルま
たはこれらの混合物もしくは複合膜としても良い。
第一の絶縁物にポリイミドシリコーンを用いたが、シリ
コン酸化膜，ガラス等またはこれらの混合物もしくは複
合膜としても良い。また、第二の絶縁物にはシリコーン
ゴムを用いたが、シリコーンゲル，シリコーンオイルま
たはこれらの混合物もしくは複合膜としても良い。
【００２３】
【発明の効果】本発明によれば歩留まり良く高信頼性の
高耐圧半導体装置を得ることができる。
高耐圧半導体装置を得ることができる。
【図１】本発明による第一の実施例を示す高耐圧半導体
装置の断面図。
装置の断面図。
【図２】ベベル角度とパッシベーション材の塗布膜厚の
関係を示す説明図。
関係を示す説明図。
【図３】曲率半径とパッシベーション材の塗布膜厚の関
係を示す説明図。
係を示す説明図。
【図４】ベベル凸部の削り量を変えたときの曲率半径と
パッシベーション材の塗布膜厚の関係を示す説明図。
パッシベーション材の塗布膜厚の関係を示す説明図。
【図５】ベベル凸部の空乏層の広がりの説明図。
【図６】本発明による高耐圧半導体装置の製造方法の説
明図。
明図。
【図７】本発明による第二の実施例を示す高耐圧半導体
装置の断面図。
装置の断面図。
【図８】本発明による第三の実施例を示す高耐圧半導体
装置の断面図。
装置の断面図。
1０…ｎベース層、１１…ｎエミッタ層、２０…ｐエミ
ッタ層、２１…ｐベース層、３０…カソードＡｌ電極、
３１…アノードＡｌ電極、４０…ポリイミドシリコーン
膜、５０…シリコーンゴム。
ッタ層、２１…ｐベース層、３０…カソードＡｌ電極、
３１…アノードＡｌ電極、４０…ポリイミドシリコーン
膜、５０…シリコーンゴム。
Claims (6)
- 【請求項１】交互に導電型を異にする、少なくとも三つ
の半導体領域が隣接してかつ相交互にｐｎ接合を形成す
るよう配置され、前記ｐｎ接合がその端面に露出するよ
うにされた半導体基体と、前記半導体基体の一方の主表
面に露出する第一導電型の第一半導体領域に隣接する第
二半導体領域と、前記第二半導体領域及び前記第一半導
体領域とは反対側の第二半導体領域に隣接する第三半導
体領域とを具備し、前記半導体基体の端面には少なくと
も曲率を有する二つの凸部および前記凸部に沿った傾斜
面を有することを特徴とする高耐圧半導体装置。 - 【請求項２】請求項１において、前記第一の半導体領域
と第二半導体領域からなる第一ｐｎ接合、及び第二半導
体領域と第三半導体領域からなる第二ｐｎ接合がそれぞ
れ正ベベルとなる高耐圧半導体装置。 - 【請求項３】請求項１または２において、前記半導体基
体の一方の主表面に露出した第一半導体領域に導電接続
された一方の主電極と、他方の主表面に第三半導体領域
に隣接する第四半導体領域が複数形成され、前記第三半
導体領域と複数の第四半導体領域に導電接続された他方
の主電極を有する高耐圧半導体装置。 - 【請求項４】請求項３において、前記半導体基体の少な
くとも露出した端面を覆うように第一絶縁物及び第二絶
縁物が順次形成されている高耐圧半導体装置。 - 【請求項５】請求項４において、前記第一絶縁物には弾
性率が１０6dyn／cm2 以上、第二絶縁物には弾性率が１
０6dyn／cm2以下の絶縁物を用いた高耐圧半導体装置。 - 【請求項６】請求項４または５において、前記第一絶縁
物にはポリイミドシリコーン，シリコン酸化膜，ガラ
ス、あるいはこれらの混合物もしくは複合膜とし、第二
絶縁物にはシリコーンゴム，シリコーンゲル，シリコー
ンオイル，空気、あるいはこれらの混合物もしくは複合
膜とした高耐圧半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2495795A JPH08222724A (ja) | 1995-02-14 | 1995-02-14 | 高耐圧半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2495795A JPH08222724A (ja) | 1995-02-14 | 1995-02-14 | 高耐圧半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08222724A true JPH08222724A (ja) | 1996-08-30 |
Family
ID=12152471
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2495795A Pending JPH08222724A (ja) | 1995-02-14 | 1995-02-14 | 高耐圧半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08222724A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2447988A1 (en) * | 2010-11-02 | 2012-05-02 | Converteam Technology Ltd | Power electronic device with edge passivation |
| GB2558147B (en) * | 2015-11-05 | 2020-11-11 | Abb Schweiz Ag | Power semiconductor device and method for producing a power semiconductor device |
-
1995
- 1995-02-14 JP JP2495795A patent/JPH08222724A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2447988A1 (en) * | 2010-11-02 | 2012-05-02 | Converteam Technology Ltd | Power electronic device with edge passivation |
| US9349790B2 (en) | 2010-11-02 | 2016-05-24 | Ge Energy Power Conversion Technology Ltd. | Power electronic devices |
| GB2558147B (en) * | 2015-11-05 | 2020-11-11 | Abb Schweiz Ag | Power semiconductor device and method for producing a power semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101042422B1 (ko) | 메사형 반도체 장치 및 그 제조 방법 | |
| JP3545633B2 (ja) | 高耐圧型半導体装置及びその製造方法 | |
| JP2000077517A (ja) | 半導体装置及びその製造方法 | |
| US3994011A (en) | High withstand voltage-semiconductor device with shallow grooves between semiconductor region and field limiting rings | |
| US5323041A (en) | High-breakdown-voltage semiconductor element | |
| US4215358A (en) | Mesa type semiconductor device | |
| JPH08222724A (ja) | 高耐圧半導体装置 | |
| JP2005051111A (ja) | メサ型半導体装置 | |
| JP2008283030A (ja) | 半導体装置及びその製造方法 | |
| JPH0974187A (ja) | 高耐圧横型半導体装置 | |
| JPS584829B2 (ja) | 半導体集積回路 | |
| JPH10117003A (ja) | 定電圧ダイオード及びその製造方法 | |
| JP3157245B2 (ja) | 半導体装置およびその製造方法 | |
| CN212113722U (zh) | 具有肖特基二极管的半导体器件 | |
| JP4907341B2 (ja) | サイリスタ | |
| KR970003899B1 (ko) | 고 내압 특성을 갖고 있는 반도체 디바이스 및 그 제조 방법 | |
| JP2603083B2 (ja) | 高耐圧半導体素子 | |
| JPH05129327A (ja) | 半導体装置の製造方法 | |
| JP2000040833A (ja) | 半導体装置の製造方法 | |
| JP3049703B2 (ja) | プレーナ型半導体素子およびその製造方法 | |
| RU2006103C1 (ru) | Интегральная схема высоковольтного выпрямителя | |
| JPH11288944A (ja) | 高耐圧半導体装置の製造方法 | |
| JPH10294448A (ja) | 高耐圧半導体装置の製造方法 | |
| EP0056482B1 (en) | Glass passivation semiconductor device and method of manufacturing the same | |
| JPH0312458B2 (ja) |