JPH11288944A - 高耐圧半導体装置の製造方法 - Google Patents
高耐圧半導体装置の製造方法Info
- Publication number
- JPH11288944A JPH11288944A JP9106498A JP9106498A JPH11288944A JP H11288944 A JPH11288944 A JP H11288944A JP 9106498 A JP9106498 A JP 9106498A JP 9106498 A JP9106498 A JP 9106498A JP H11288944 A JPH11288944 A JP H11288944A
- Authority
- JP
- Japan
- Prior art keywords
- type
- semiconductor wafer
- emitter layer
- type emitter
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 浅い接合を持った装置にベベル構造の適用を
可能とする。 【解決手段】 ｎ型単結晶シリコン基板を用いたｎ型ベ
ース層７の各主面にｎ型エミッタ層８、浅いｐ型エミッ
タ層６が形成された半導体ウェハ３のｐ型エミッタ層８
に、ｎ型ベース層７の途中の深さにまで達する段差を設
けて、この段差部分にＲＩＥを行なって斜めの溝９を形
成してベベル構造を形成する。ＲＩＥによってベベル構
造を形成するので、半導体ウェハ３の割れ、欠けが生じ
ず、浅い接合の装置でもベベル構造が形成できる。
可能とする。 【解決手段】 ｎ型単結晶シリコン基板を用いたｎ型ベ
ース層７の各主面にｎ型エミッタ層８、浅いｐ型エミッ
タ層６が形成された半導体ウェハ３のｐ型エミッタ層８
に、ｎ型ベース層７の途中の深さにまで達する段差を設
けて、この段差部分にＲＩＥを行なって斜めの溝９を形
成してベベル構造を形成する。ＲＩＥによってベベル構
造を形成するので、半導体ウェハ３の割れ、欠けが生じ
ず、浅い接合の装置でもベベル構造が形成できる。
Description
【０００１】
【発明の属する技術分野】本発明は高耐圧半導体装置の
製造方法に関する。
製造方法に関する。
【０００２】
【従来の技術】高耐圧半導体装置においては、従来、ｐ
ｎ接合表面部におけるなだれ降伏を防止するための手段
の１つとしてベベル構造が用いられてきた。このベベル
構造の例を図７の断面図に示す。
ｎ接合表面部におけるなだれ降伏を防止するための手段
の１つとしてベベル構造が用いられてきた。このベベル
構造の例を図７の断面図に示す。
【０００３】図において、１０１はｎ型高抵抗層であ
り、ｎ型高抵抗層１０１に接してｐ型層１０２が形成さ
れている。これらのｎ型高抵抗層１０１、ｐ型層１０２
を含む半導体ウェハの側面部がベベル角θの傾斜をつけ
て加工されて、正ベベル構造が形成されている。このよ
うに半導体ウェハの側面部に傾斜をつけることにより表
面電界が弱められ、その結果、ｐｎ接合部表面における
なだれ降伏を防止することができる。
り、ｎ型高抵抗層１０１に接してｐ型層１０２が形成さ
れている。これらのｎ型高抵抗層１０１、ｐ型層１０２
を含む半導体ウェハの側面部がベベル角θの傾斜をつけ
て加工されて、正ベベル構造が形成されている。このよ
うに半導体ウェハの側面部に傾斜をつけることにより表
面電界が弱められ、その結果、ｐｎ接合部表面における
なだれ降伏を防止することができる。
【０００４】
【発明が解決しようとする課題】上述したようなベベル
構造はなだれ降伏を防止することができるという利点を
有するものの、まだ以下に述べるような問題点があっ
た。ベベル構造を形成するために従来用いられている方
法は、砂を吹き付けて溝を掘るサンドブラスト法や、機
械的に切削する方法である。これらの方法でベベル構造
を形成すると、半導体ウェハ表面部の近傍で角が欠ける
等の問題が起こりやすく、その結果、半導体ウェハ表面
部の近傍にｐｎ接合が形成される、いわゆる浅い接合を
持った装置にベベル構造を適用できない。
構造はなだれ降伏を防止することができるという利点を
有するものの、まだ以下に述べるような問題点があっ
た。ベベル構造を形成するために従来用いられている方
法は、砂を吹き付けて溝を掘るサンドブラスト法や、機
械的に切削する方法である。これらの方法でベベル構造
を形成すると、半導体ウェハ表面部の近傍で角が欠ける
等の問題が起こりやすく、その結果、半導体ウェハ表面
部の近傍にｐｎ接合が形成される、いわゆる浅い接合を
持った装置にベベル構造を適用できない。
【０００５】本発明は上記の問題点を解決するためにな
されたもので、浅い接合を持った装置にもベベル構造を
適用できる高耐圧半導体装置の製造方法を提供すること
を目的とする。
されたもので、浅い接合を持った装置にもベベル構造を
適用できる高耐圧半導体装置の製造方法を提供すること
を目的とする。
【０００６】
【課題を解決するための手段】上記の問題点を解決する
ために本発明は請求項１の発明として、高抵抗半導体層
と、この高抵抗半導体層の一方の主面に形成された第１
導電型半導体層と、前記高抵抗半導体層の他方の主面に
形成された第２導電型半導体層とを具備した半導体ウェ
ハを用いる高耐圧半導体装置の製造方法であって、前記
半導体ウェハの主面に垂直な方向とは実質的に異なる面
方位の側壁を有する溝を製造するに際し、荷電粒子を用
いた異方性エッチングを用いることを特徴とする高耐圧
半導体装置の製造方法を提供する。
ために本発明は請求項１の発明として、高抵抗半導体層
と、この高抵抗半導体層の一方の主面に形成された第１
導電型半導体層と、前記高抵抗半導体層の他方の主面に
形成された第２導電型半導体層とを具備した半導体ウェ
ハを用いる高耐圧半導体装置の製造方法であって、前記
半導体ウェハの主面に垂直な方向とは実質的に異なる面
方位の側壁を有する溝を製造するに際し、荷電粒子を用
いた異方性エッチングを用いることを特徴とする高耐圧
半導体装置の製造方法を提供する。
【０００７】また請求項２の発明として、前記異方性エ
ッチングが反応性イオンエッチングであることを特徴と
する請求項１記載の高耐圧半導体装置の製造方法を提供
する。
ッチングが反応性イオンエッチングであることを特徴と
する請求項１記載の高耐圧半導体装置の製造方法を提供
する。
【０００８】荷電粒子を用いた異方性エッチングにおい
ては、原子オーダーの粒子が半導体ウェハと反応するこ
とによりエッチングが進行するので、サンドブラスト法
や機械的に切削する方法で生じるような半導体ウェハ表
面近傍での割れ、欠けが生じない。従って、このような
異方性エッチングを用いて半導体ウェハの主面に垂直な
方向とは実質的に異なる面方位の側壁を有する溝を形成
することにより、半導体ウェハ表面部近傍にｐｎ接合が
形成される浅い接合を持った装置でも信頼性の高いベベ
ル構造を形成することが可能となる。
ては、原子オーダーの粒子が半導体ウェハと反応するこ
とによりエッチングが進行するので、サンドブラスト法
や機械的に切削する方法で生じるような半導体ウェハ表
面近傍での割れ、欠けが生じない。従って、このような
異方性エッチングを用いて半導体ウェハの主面に垂直な
方向とは実質的に異なる面方位の側壁を有する溝を形成
することにより、半導体ウェハ表面部近傍にｐｎ接合が
形成される浅い接合を持った装置でも信頼性の高いベベ
ル構造を形成することが可能となる。
【０００９】なお異方性エッチングとしては反応性イオ
ンエッチングを用いることが望ましい。これは、エッチ
ングプロセスがイオンの入射エネルギーを用いて化学的
に行われ溝の表面が比較的滑らかに形成されるため、シ
リコン等の半導体界面に電界が集中する部分が少なくな
り、その結果、放電により絶縁破壊される可能性が小さ
くなるからであり、また高精度のエッチングが可能なた
め、ベベル構造を均一に形成できるからである。
ンエッチングを用いることが望ましい。これは、エッチ
ングプロセスがイオンの入射エネルギーを用いて化学的
に行われ溝の表面が比較的滑らかに形成されるため、シ
リコン等の半導体界面に電界が集中する部分が少なくな
り、その結果、放電により絶縁破壊される可能性が小さ
くなるからであり、また高精度のエッチングが可能なた
め、ベベル構造を均一に形成できるからである。
【００１０】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照しつつ説明する。以下の実施の形態では第１導電
型をｎ型、第２導電型をｐ型としている。まず図１に、
以下に示す本発明の実施の形態に係る高耐圧半導体装置
の製造に用いられる平行平板形反応性イオンエッチング
（ＲＩＥ）装置の概略図を示す。
を参照しつつ説明する。以下の実施の形態では第１導電
型をｎ型、第２導電型をｐ型としている。まず図１に、
以下に示す本発明の実施の形態に係る高耐圧半導体装置
の製造に用いられる平行平板形反応性イオンエッチング
（ＲＩＥ）装置の概略図を示す。
【００１１】図のＲＩＥ装置１２において、１は平行に
なるよう設置された１対の電極であり、片方の電極１上
に半導体ウェハ３が載置されている。またＧａｓは反応
ガスの入口であり、Ｐｕｍｐは反応ガスの排気口であ
る。Ｖは電極１間に高周波電力を印加するための高周波
電源であり、Ｃは結合容量である。
なるよう設置された１対の電極であり、片方の電極１上
に半導体ウェハ３が載置されている。またＧａｓは反応
ガスの入口であり、Ｐｕｍｐは反応ガスの排気口であ
る。Ｖは電極１間に高周波電力を印加するための高周波
電源であり、Ｃは結合容量である。
【００１２】装置１２のチャンバ１１内に反応ガス入口
Ｇａｓから例えば塩素等の反応ガスを導入し、電極１間
に高周波電源Ｖによって高周波電力を印加すると、電極
１間に放電が生じる。この放電によってチャンバ１１内
の電極１間にプラズマ２が生じて、プラズマ２からイオ
ンが半導体ウェハ３に入射して半導体ウェハ３がエッチ
ングされる。
Ｇａｓから例えば塩素等の反応ガスを導入し、電極１間
に高周波電源Ｖによって高周波電力を印加すると、電極
１間に放電が生じる。この放電によってチャンバ１１内
の電極１間にプラズマ２が生じて、プラズマ２からイオ
ンが半導体ウェハ３に入射して半導体ウェハ３がエッチ
ングされる。
【００１３】エッチング装置としては図１のようなＲＩ
Ｅ装置の他、プラズマが半導体ウェハの上方に形成され
て異方性エッチングを行なう装置であれば、図１のエッ
チング装置と同様に用いることができる。
Ｅ装置の他、プラズマが半導体ウェハの上方に形成され
て異方性エッチングを行なう装置であれば、図１のエッ
チング装置と同様に用いることができる。
【００１４】（第１の実施の形態）図２、図３は本発明
の第１の実施の形態に係る高耐圧半導体装置としてのダ
イオードを示す概略断面図である。図２、図３は異方性
エッチングを行なう前と後の断面図をそれぞれ示してい
る。
の第１の実施の形態に係る高耐圧半導体装置としてのダ
イオードを示す概略断面図である。図２、図３は異方性
エッチングを行なう前と後の断面図をそれぞれ示してい
る。
【００１５】図２において、３は半導体ウェハを示して
おり、半導体ウェハ３はｎ型ベース層７として用いられ
る高抵抗のｎ型単結晶シリコン基板の一方の主面にｐ型
エミッタ層６が形成され、他方の主面にｎ型エミッタ層
８が形成されている構成となっている。また半導体ウェ
ハ３表面部の近傍にｐｎ接合が形成される浅い接合を持
つように、ｐ型エミッタ層８の深さは通常約１０μｍ以
下となるように設計される。またｐ型エミッタ層８上に
はシリコン酸化膜５が形成されている。このｐエミッタ
層８にｎ型ベース層７の途中の深さにまで達する段差Ｘ
を形成し、段差Ｘにはシリコン酸化膜を設けないでお
く。
おり、半導体ウェハ３はｎ型ベース層７として用いられ
る高抵抗のｎ型単結晶シリコン基板の一方の主面にｐ型
エミッタ層６が形成され、他方の主面にｎ型エミッタ層
８が形成されている構成となっている。また半導体ウェ
ハ３表面部の近傍にｐｎ接合が形成される浅い接合を持
つように、ｐ型エミッタ層８の深さは通常約１０μｍ以
下となるように設計される。またｐ型エミッタ層８上に
はシリコン酸化膜５が形成されている。このｐエミッタ
層８にｎ型ベース層７の途中の深さにまで達する段差Ｘ
を形成し、段差Ｘにはシリコン酸化膜を設けないでお
く。
【００１６】この段差ＸはＲＩＥ、ケミカルドライエッ
チング（ＣＤＥ）、アルカリ溶液によるエッチング等の
手段で形成すればよい。また段差Ｘの深さは後述するイ
オンシースの厚さと同程度の大きさとなるように形成す
ればよく、通常は約５０μｍ以上であればよい。
チング（ＣＤＥ）、アルカリ溶液によるエッチング等の
手段で形成すればよい。また段差Ｘの深さは後述するイ
オンシースの厚さと同程度の大きさとなるように形成す
ればよく、通常は約５０μｍ以上であればよい。
【００１７】半導体ウェハ３は図１で示したＲＩＥ装置
１２内に入れられ高周波電力が印加されているのでプラ
ズマ２が生じており、プラズマ２と半導体ウェハ３との
間にはイオンシース４が生じている。このイオンシース
４内の電界は、段差Ｘの上部の領域において半導体ウェ
ハ３の主面と平行な面からずれる。そしてこの上部の領
域からのイオンは半導体ウェハ３に斜めに入射して、段
差Ｘの部分の半導体ウェハ３が斜めにエッチングされ
る。
１２内に入れられ高周波電力が印加されているのでプラ
ズマ２が生じており、プラズマ２と半導体ウェハ３との
間にはイオンシース４が生じている。このイオンシース
４内の電界は、段差Ｘの上部の領域において半導体ウェ
ハ３の主面と平行な面からずれる。そしてこの上部の領
域からのイオンは半導体ウェハ３に斜めに入射して、段
差Ｘの部分の半導体ウェハ３が斜めにエッチングされ
る。
【００１８】ここでエッチングの条件としては例えば、
臭化水素１４０ｓｃｃｍ、四弗化珪素２ｓｃｃｍ、酸素
１ｓｃｃｍの流量比の反応ガスをチャンバ１１内に流
し、チャンバ１１内の圧力を２Ｐａ、高周波電力を６０
０Ｗとする。
臭化水素１４０ｓｃｃｍ、四弗化珪素２ｓｃｃｍ、酸素
１ｓｃｃｍの流量比の反応ガスをチャンバ１１内に流
し、チャンバ１１内の圧力を２Ｐａ、高周波電力を６０
０Ｗとする。
【００１９】このようにしてＲＩＥを行なうことによ
り、図３に示すような構造となる。ＲＩＥを行なうこと
により素子領域の周辺に溝９が斜め、すなわち半導体ウ
ェハ３の主面と垂直な方向とは実質的に異なる面方位の
側壁を有するように形成されて、ベベル構造が形成され
る。
り、図３に示すような構造となる。ＲＩＥを行なうこと
により素子領域の周辺に溝９が斜め、すなわち半導体ウ
ェハ３の主面と垂直な方向とは実質的に異なる面方位の
側壁を有するように形成されて、ベベル構造が形成され
る。
【００２０】ここで例えば、段差Ｘの深さを約１００μ
ｍ、溝の幅を約１７０μｍとするとベベル角θ1 は約６
０°となる。また、溝９の内部を例えばシリコン酸化膜
等で埋めることにより、ｐ型エミッタ層６とｎ型ベース
層７とからなるｐｎ接合の表面を保護することができ
る。
ｍ、溝の幅を約１７０μｍとするとベベル角θ1 は約６
０°となる。また、溝９の内部を例えばシリコン酸化膜
等で埋めることにより、ｐ型エミッタ層６とｎ型ベース
層７とからなるｐｎ接合の表面を保護することができ
る。
【００２１】そしてｐ型エミッタ層６、ｎ型エミッタ層
８にそれぞれ図示せぬ電極を形成することにより本実施
の形態に係るダイオードが完成する。このようにしてＲ
ＩＥによって素子領域の周辺部に斜めの溝を形成するこ
とでベベル構造を作成するので、本実施の形態によれ
ば、従来のサンドブラスト法や機械的に切削する方法と
比較して、半導体ウェハ表面部の近傍での割れ、欠けが
生じず、浅い接合を持つダイオードに信頼性の高いベベ
ル構造を形成することができるようになる。
８にそれぞれ図示せぬ電極を形成することにより本実施
の形態に係るダイオードが完成する。このようにしてＲ
ＩＥによって素子領域の周辺部に斜めの溝を形成するこ
とでベベル構造を作成するので、本実施の形態によれ
ば、従来のサンドブラスト法や機械的に切削する方法と
比較して、半導体ウェハ表面部の近傍での割れ、欠けが
生じず、浅い接合を持つダイオードに信頼性の高いベベ
ル構造を形成することができるようになる。
【００２２】なお本実施の形態では電極を形成しない状
態で溝を形成する方法を示したが、電極を形成した後に
溝を形成してもよい。これは後述の実施の形態において
も同様である。
態で溝を形成する方法を示したが、電極を形成した後に
溝を形成してもよい。これは後述の実施の形態において
も同様である。
【００２３】（第２の実施の形態）図４、図５は本発明
の第２の実施の形態に係る高耐圧半導体装置としてのダ
イオードを示す概略断面図である。図４、図５は異方性
エッチングを行なう前と後の断面図をそれぞれ示してい
る。本実施の形態で用いるエッチング装置も図１に示し
たＲＩＥ装置１２であり、エッチング条件は第１の実施
の形態と同様である。また本実施の形態のダイオードは
ｎ型ベース層７、ｎ型エミッタ層８の構成は第１の実施
の形態のダイオードと同様となっているがｐ型エミッタ
層６には段差が設けられていない。
の第２の実施の形態に係る高耐圧半導体装置としてのダ
イオードを示す概略断面図である。図４、図５は異方性
エッチングを行なう前と後の断面図をそれぞれ示してい
る。本実施の形態で用いるエッチング装置も図１に示し
たＲＩＥ装置１２であり、エッチング条件は第１の実施
の形態と同様である。また本実施の形態のダイオードは
ｎ型ベース層７、ｎ型エミッタ層８の構成は第１の実施
の形態のダイオードと同様となっているがｐ型エミッタ
層６には段差が設けられていない。
【００２４】本実施の形態では図４に示すように、酸化
膜５に素子領域周辺に設けたベベル構造用パターンＡと
パターンＡよりも面積の小さいダミートレンチ用パター
ンＢとを設ける。これによりイオンシース内の電界は、
パターンＢの上部の領域では半導体ウェハ３の主面と平
行となるが、パターンＡの上部の領域では第１の実施の
形態の段差の上部領域と同様に半導体ウェハ３の主面と
平行な面からずれる。
膜５に素子領域周辺に設けたベベル構造用パターンＡと
パターンＡよりも面積の小さいダミートレンチ用パター
ンＢとを設ける。これによりイオンシース内の電界は、
パターンＢの上部の領域では半導体ウェハ３の主面と平
行となるが、パターンＡの上部の領域では第１の実施の
形態の段差の上部領域と同様に半導体ウェハ３の主面と
平行な面からずれる。
【００２５】従って図５に示すように、パターンＡの部
分には斜めの溝９が、パターンＢの部分には垂直なダミ
ートレンチ１０が形成されて、溝９によるベベル構造が
形成される。
分には斜めの溝９が、パターンＢの部分には垂直なダミ
ートレンチ１０が形成されて、溝９によるベベル構造が
形成される。
【００２６】また、溝９の内部を例えばシリコン酸化膜
等で埋めることにより、ｐ型エミッタ層６とｎ型ベース
層７とからなるｐｎ接合の表面を保護することができ
る。そして第１の実施の形態と同様に、ｐ型エミッタ層
６、ｎ型エミッタ層８にそれぞれ図示せぬ電極を形成す
ることにより本実施の形態に係るダイオードが完成す
る。
等で埋めることにより、ｐ型エミッタ層６とｎ型ベース
層７とからなるｐｎ接合の表面を保護することができ
る。そして第１の実施の形態と同様に、ｐ型エミッタ層
６、ｎ型エミッタ層８にそれぞれ図示せぬ電極を形成す
ることにより本実施の形態に係るダイオードが完成す
る。
【００２７】本実施の形態によっても第１の実施の形態
と同様な効果が得られる他、本実施の形態によればベベ
ル構造を形成する溝とダミートレンチとを同時に形成で
きるという効果が得られる。
と同様な効果が得られる他、本実施の形態によればベベ
ル構造を形成する溝とダミートレンチとを同時に形成で
きるという効果が得られる。
【００２８】（第３の実施の形態）図６に本発明の第３
の実施の形態に係るＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇ
ａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）の断
面図を示す。
の実施の形態に係るＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇ
ａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）の断
面図を示す。
【００２９】図６において、２３は高抵抗のｎ型単結晶
シリコン基板を用いたｎ型ベース層であり、ｎ型ベース
層２３の一方の主面にｐ型エミッタ層２４が形成され、
他方の主面にｐ型ベース層２１が選択的に形成されてい
る。またｐ型ベース層２１の表面には選択的にｎ型エミ
ッタ層２２が形成されている。ｎ型エミッタ層２２とｎ
型ベース層２３とで挟まれた領域のｐ型ベース層２１の
表面にはゲート酸化膜３０を介してゲート電極２５が設
けられている。またｐ型エミッタ層２４にはアノード電
極２９が、ｎ型エミッタ層２２とｐ型ベース層２１には
カソード電極２８がそれぞれ設けられている。
シリコン基板を用いたｎ型ベース層であり、ｎ型ベース
層２３の一方の主面にｐ型エミッタ層２４が形成され、
他方の主面にｐ型ベース層２１が選択的に形成されてい
る。またｐ型ベース層２１の表面には選択的にｎ型エミ
ッタ層２２が形成されている。ｎ型エミッタ層２２とｎ
型ベース層２３とで挟まれた領域のｐ型ベース層２１の
表面にはゲート酸化膜３０を介してゲート電極２５が設
けられている。またｐ型エミッタ層２４にはアノード電
極２９が、ｎ型エミッタ層２２とｐ型ベース層２１には
カソード電極２８がそれぞれ設けられている。
【００３０】そして、第１、第２の実施の形態における
溝９の代わりに、本実施の形態においては素子領域の周
辺に断面が樽状の溝２７が形成されており、これにより
２重正ベベル構造が構成されている。
溝９の代わりに、本実施の形態においては素子領域の周
辺に断面が樽状の溝２７が形成されており、これにより
２重正ベベル構造が構成されている。
【００３１】この溝２７は図１のＲＩＥ装置１２を用い
て、エッチングの条件を第１、第２の実施の形態とは異
ならせることにより形成することができる。具体的に
は、反応ガスの流量比を臭化水素１４０ｓｃｃｍ、四弗
化珪素５ｓｃｃｍと変化させる。
て、エッチングの条件を第１、第２の実施の形態とは異
ならせることにより形成することができる。具体的に
は、反応ガスの流量比を臭化水素１４０ｓｃｃｍ、四弗
化珪素５ｓｃｃｍと変化させる。
【００３２】樽状の溝２７を形成することにより、ｐ型
エミッタ層２４とｎ型ベース層２３とのなすベベル角θ
2 、ｐ型ベース層２１とｎ型ベース層２３とのなすベベ
ル角θ3 が共に約６０℃の鋭角となる。このため、ＩＧ
ＢＴの正耐圧および負耐圧は理想耐圧の約９０％とな
る。
エミッタ層２４とｎ型ベース層２３とのなすベベル角θ
2 、ｐ型ベース層２１とｎ型ベース層２３とのなすベベ
ル角θ3 が共に約６０℃の鋭角となる。このため、ＩＧ
ＢＴの正耐圧および負耐圧は理想耐圧の約９０％とな
る。
【００３３】以上、本発明の実施の形態を説明したが、
本発明は上述の実施の形態に限定されるものではない。
上述の実施の形態では異方性エッチングとしてＲＩＥを
用いたが、スパッタエッチング、反応性イオンビームエ
ッチング、イオンビームエッチング等を用いてもよい。
また高耐圧半導体装置としてダイオードとＩＧＢＴを例
にとって説明したが、サイリスタ、ＧＴＯ、ＭＯＳＦＥ
Ｔ、ＩＥＧＴ等に適用してもよい。その他、本発明の要
旨を逸脱しない範囲で種々の変形が可能である。
本発明は上述の実施の形態に限定されるものではない。
上述の実施の形態では異方性エッチングとしてＲＩＥを
用いたが、スパッタエッチング、反応性イオンビームエ
ッチング、イオンビームエッチング等を用いてもよい。
また高耐圧半導体装置としてダイオードとＩＧＢＴを例
にとって説明したが、サイリスタ、ＧＴＯ、ＭＯＳＦＥ
Ｔ、ＩＥＧＴ等に適用してもよい。その他、本発明の要
旨を逸脱しない範囲で種々の変形が可能である。
【００３４】
【発明の効果】以上説明したように本発明によれば、浅
い接合を持った装置にもベベル構造を適用できる高耐圧
半導体装置の製造方法を提供することが可能となる。
い接合を持った装置にもベベル構造を適用できる高耐圧
半導体装置の製造方法を提供することが可能となる。
【図１】 本発明の実施の形態において用いられるＲＩ
Ｅ装置の概略図。
Ｅ装置の概略図。
【図２】 本発明の第１の実施の形態に係るダイオード
のＲＩＥ前の概略断面図。
のＲＩＥ前の概略断面図。
【図３】 本発明の第１の実施の形態に係るダイオード
のＲＩＥ後の概略断面図。
のＲＩＥ後の概略断面図。
【図４】 本発明の第２の実施の形態に係るダイオード
のＲＩＥ前の概略断面図。
のＲＩＥ前の概略断面図。
【図５】 本発明の第２の実施の形態に係るダイオード
のＲＩＥ後の概略断面図。
のＲＩＥ後の概略断面図。
【図６】 本発明の第３の実施の形態に係るＩＧＢＴの
概略断面図。
概略断面図。
【図７】 従来の高耐圧半導体装置の概略断面図。
２…プラズマ ３…半導体ウェハ ４…イオンシース ５…シリコン酸化膜 ６…ｐ型エミッタ層 ７…ｎ型ベース層 ８…ｎ型エミッタ層 ９、２７…溝 １２…ＲＩＥ装置
Claims (2)
- 【請求項１】 高抵抗半導体層と、この高抵抗半導体層
の一方の主面に形成された第１導電型半導体層と、前記
高抵抗半導体層の他方の主面に形成された第２導電型半
導体層とを具備した半導体ウェハを用いる高耐圧半導体
装置の製造方法であって、前記半導体ウェハの主面に垂
直な方向とは実質的に異なる面方位の側壁を有する溝を
製造するに際し、荷電粒子を用いた異方性エッチングを
用いることを特徴とする高耐圧半導体装置の製造方法。 - 【請求項２】 前記異方性エッチングが反応性イオンエ
ッチングであることを特徴とする請求項１記載の高耐圧
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9106498A JPH11288944A (ja) | 1998-04-03 | 1998-04-03 | 高耐圧半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9106498A JPH11288944A (ja) | 1998-04-03 | 1998-04-03 | 高耐圧半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11288944A true JPH11288944A (ja) | 1999-10-19 |
Family
ID=14016082
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9106498A Pending JPH11288944A (ja) | 1998-04-03 | 1998-04-03 | 高耐圧半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11288944A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009206502A (ja) * | 2008-01-29 | 2009-09-10 | Sanyo Electric Co Ltd | メサ型半導体装置及びその製造方法 |
| JP2011124325A (ja) * | 2009-12-09 | 2011-06-23 | Renesas Electronics Corp | 半導体装置、及びその製造方法 |
-
1998
- 1998-04-03 JP JP9106498A patent/JPH11288944A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009206502A (ja) * | 2008-01-29 | 2009-09-10 | Sanyo Electric Co Ltd | メサ型半導体装置及びその製造方法 |
| JP2011124325A (ja) * | 2009-12-09 | 2011-06-23 | Renesas Electronics Corp | 半導体装置、及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3481287B2 (ja) | 半導体装置の製造方法 | |
| KR100661109B1 (ko) | 종형 반도체장치 및 그 제조방법 | |
| US6395604B1 (en) | Method of fabricating semiconductor device | |
| KR101042422B1 (ko) | 메사형 반도체 장치 및 그 제조 방법 | |
| US20130069150A1 (en) | Semiconductor device and manufacturing method of the same | |
| JP5409247B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2018060924A (ja) | 半導体装置および半導体装置の製造方法 | |
| CN102054868A (zh) | 半导体装置及其制造方法 | |
| US11574840B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| JP7069605B2 (ja) | 半導体装置の製造方法 | |
| JP2011204935A (ja) | 半導体装置とその製造方法 | |
| CN105070663B (zh) | 一种碳化硅mosfet沟道自对准工艺实现方法 | |
| JPH09213951A (ja) | 半導体装置 | |
| CN114883185A (zh) | 一种高电流密度的igbt芯片制作方法 | |
| JP2020107670A (ja) | 半導体装置およびその製造方法 | |
| CN107731807B (zh) | 半导体结构及其形成方法 | |
| CN111986991A (zh) | 沟槽的刻蚀方法、碳化硅器件的制备方法及碳化硅器件 | |
| US7923330B2 (en) | Method for manufacturing a semiconductor device | |
| JPH11288944A (ja) | 高耐圧半導体装置の製造方法 | |
| JP5074093B2 (ja) | 半導体装置及びその製造方法 | |
| CN210040207U (zh) | 一种中高压的构槽式功率金氧半场效晶体管的结构 | |
| CN114005756A (zh) | 屏蔽栅沟槽功率器件的制造方法 | |
| JP2007311547A (ja) | 半導体装置の製造方法 | |
| US20050145979A1 (en) | Semiconductor devices and methods to form trenches in semiconductor devices | |
| CN113410291A (zh) | 屏蔽栅沟槽功率器件的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050414 |