一种中高压的沟槽式功率金氧半场效晶体管的结构与制造
方法
技术领域
本发明涉及电子元器件、半导体、集成电路,尤其涉及一种中高压的沟槽式功率金氧半场效晶体管的结构与制造方法。
背景技术
功率金属氧化物半导体场效晶体管Power MOSFET (Metal-Oxide-SemiconductorField-Effect-Transistor)其结构可区分为沟槽(trench)结构及平面(planar)结构,其中沟槽结构因为元胞尺寸(Cell Pitch)较小,可得到较佳的阻值,因而被广泛应用在电压200V以下,而200V以上因阻值与元胞尺寸的关链性较低,多用平面结构来完成。
MOSFET目前的简易沟槽(trench)结构如图1所示, 剖面结构可分为主动区与终端区, 其生成的光罩数如不包含钝化层(passivation)为五道分别为Trench、AA、Source、Contact、Metal。此结构器材发生电压崩溃时, 黄色圈处将累积大电场而为其崩溃点,电流会延着黄色所画的路线留到汲极金属层。而有些设计会省去Source光罩而完成另一种沟槽结构如图2所示,此结构虽然省去Source光罩,但因为终端区的设计不同,电压崩溃时电场会累积于黄色圈处终端区内的闸极氧化层处,碍于本身结构问题,实难以完成60V以上的操作电压, 而针对P-type的器件更可能难以到达40V。
发明内容
本发明要解决的技术问题是:就中高压MOSFET器件在发生电压崩溃时,结节处会累积大电场而为其崩溃点,电流会留到汲极金属层或者是闸极氧化层所导至器件性能降低的现象,本发明提供了一种中高压的沟槽式功率金氧半场效晶体管的结构及其制造方法来解决上述问题。
本发明解决其技术问题所采用的技术方案是:一种中高压的沟槽式功率金氧半场效晶体管的结构,包括:
一衬底+外延;
一氧化层,是沉积在所述外延上,其特征在于,所述氧化层起到硬光阻作用,以便之后的外延蚀刻;
一闸极氧化层,是成长在所述外延上;
一多晶硅(Poly-Si)层,是成长在所述闸极氧化层上;
一场氧化层,所述场氧化层是成长在所述多晶硅(Poly-Si)层与闸极氧化层上;
一第一掺杂区,位于所述外延一侧的下面,所述第一掺杂区以离子布植及加热扩散方式来形成第一P-掺杂区及第一N+掺杂区;
一第二掺杂区,也位于所述外延另一侧下面,所述第二掺杂区以离子布植及加热扩散方式来形成第二P-掺杂区及第二N+掺杂区;
一第一次注入第一P+掺杂区,位于所述第一P-掺杂区及第一N+掺杂区中间,所述第一P+掺杂区是以采用高能量、高剂量的离子布植形成;
一第一次注入第二P+掺杂区,位于所述第二P-掺杂区及第二N+掺杂区中间,所述第二P+掺杂区是以采用高能量、高剂量的离子布植形成;
一介电质层(ILD),位于所述场氧化层与闸极氧化层上方;
一第二次注入第一P+掺杂区,位于所述第一P+掺杂区下层和所述第一P-掺杂区上方;
一第二次注入第二P+掺杂区,位于所述第二P+掺杂区下层和所述第二P-掺杂区上方;
一第一金属层,是成长在所述外延一侧,在所述第一次注入第一P+掺杂区和第一次注入第二P+掺杂区上,其特征在于,所述第一金属层连接所述第一次注入第一P+掺杂区和第一次注入第二P+掺杂区,从而形成源极金属层;
一第二金属层,是成长在所述外延另一侧,在所述介电质层(ILD)上方,从而形成闸极金属层。
进一步地,所述氧化层沉积并使用第一道光罩(Etch)将所述外延蚀刻完后,需要对所述外延蚀刻部位进行底部圆滑处理。
进一步地,该所述源极金属层接触区位于所述第一次注入第一P+掺杂区、所述第一次注入第二P+掺杂区接口处,所述源极金属层接触区与所述第一次注入第一P+掺杂区、所述第一次注入第二P+掺杂区的接触面在同一水平面上。
本发明还提供了一种中高压的沟槽式功率金氧半场效晶体管的结构的制造方法,包括如下步骤:
1)在所述外延上沉积氧化层;
2)用第一道光罩(AA),并进行相应第一形状的刻蚀,其中所述第一形状不止一个;
3) 对第2步所刻蚀出的所述第一形状进行底部圆滑处理;
4)成长一闸极氧化层;
5) 沉积所述多晶硅(Poly-Si)层,并进行刻蚀,从而留下的多晶硅(Poly-Si)层部分刚好对第3步所圆滑处理的第一形状完成填充;
6)沉积所述场氧化层;
7) 用第二道光罩(Poly)蚀刻出将要留的场氧化层区块,所述要留的场氧化层区块一部分全部覆盖掉所述留下的多晶硅(Poly-Si)层部分,多余边缘部分留在了所述闸极氧化层,所述要留的场氧化层区块;
8) 以离子布植及加热扩散方式来形成所述第一掺杂区及所述第二掺杂区,基中所述第一掺杂区在所述第一形状中间,所述第二掺杂区在所述第一形状中间一边;
9) 所述介电层(ILD)的第一次沉积;
10)采用高能量、高剂量的离子布植在所述第一掺杂区和所述第二掺杂区同时分别形成所述第一次注入第一P+掺杂区和所述第一次注入第二P+掺杂区,其中所述第一次注入第一P+掺杂区和所述第一次注入第二P+掺杂区的形成能有效改善其器件的雪崩能力;
11)所述介电层(ILD)的第二次沉积;
12)利用化学研磨设备(CMP)对所述介电层(ILD)加以平坦化其表面;
13) 进行第三道光罩(Contact),接着再蚀刻掉部分所述第一N+掺杂区和部分所述第二N+掺杂区,形成第二形状,其中所述第二形状不止一个;
14)在所述第二形状位置以深离子植入(Deep implantation)方法形成所述第二次注入第一P+掺杂区和所述第二次注入第二P+掺杂区,该所述第二次注入第一P+掺杂区和所述第二次注入第二P+掺杂区生成以便和之后的所述第一金属层有较好的欧姆接触;
15)金属(Al)层的沉积;
16)进行第四道光罩(Metal),从而形成所述源级金属层和所述闸级金属层。
优选地,不止一个的所述第一形状的尺寸相同。
本发明的有益效果是,本发明和一般的制程工艺方式相比较,省去了Source光罩,而仅使用其余四道光罩,如此Source将会直接掺杂于其器件的终端区,导致器件内建寄生的三极管(Bipolar transistor)导通而引发出较低的雪崩崩溃(另一说法UIS: UnclampedInductive Switching )能力或导致电压回扫(snapback)的后遗症而导致元器件产生永久性的损坏,为了避免此情形,如图3所示,为本发明中高压的沟槽式功率金氧半场效晶体管的结构电流流向,本发明使用了深离子植入(Deep implantation)的技巧,改变电压崩溃时的电流路径由原本的P-掺杂区转而向P+掺杂区的方向流动,由于P+掺杂区的阻值较小,使得电流与路径阻值的乘积较不易大于内建寄生的双级晶体管的Vbe电压让三极管导通,因而容易维持原本雪崩崩溃(UIS)的能力及降低snapback发生的机率,本发明所以能完成中高电压的产品,大大提升产品的应用范围。
附图说明
本发明的上述内容与其它目的、特性及优点将结合下面的附图进行详细说明,其中相同组件用相同符号来表示。
图1 一般的制程工艺方式的简易沟槽(trench) MOSFET结构电流流向示例。
图2省去Source光罩而完成另一种沟槽MOSFET结构电流流向示例。
图3本发明中高压的沟槽式功率金氧半场效晶体管的结构电流流向示例。
图4在外延上沉积一层氧化层,并使用第一道光罩(Etch)将硅蚀刻,并于氧化层移除后完成所述第一形状底部圆滑的步骤。
图5成长一层闸极氧化层,接着于其上沉积多晶硅(Poly-Si)层后再进行多晶硅(Poly-Si)层的蚀刻步骤。
图6第二道光罩(AA)完成场氧化层布局步骤。
图7完成P-掺杂区及少了一道Source光罩遮避的N+掺杂布植步骤。
图8以LPCVD进行第一次介电层(ILD)的沉积,并加以布植高能量高剂量的第一道P+掺杂区步骤。
图9为第二次介电层(ILD)的沉积,及后绪的介电层(ILD)平滑处理及去除多余介电层(ILD)步骤。
图10为第三道光罩(Contact)形成孔隙以便金属连接。
图11金属(Al)的沉积,第四道光罩(Metal)形成源级金属层与闸级金属层。
图中:外延1,氧化层2,闸极氧化层21,场氧化层22,多晶硅(Poly-Si)层3,第一掺杂区4,第一P-掺杂区41,第一N+掺杂区42,第一次注入第一P+掺杂区43,第二次注入第一P+掺杂区44,第二掺杂区5,第二P-掺杂区51,第二N+掺杂区52,第一次注入第二P+掺杂区53,第二次注入第二P+掺杂区54,介电质层(ILD) 6,源极金属层7,闸极金属层8,主动区9,终端区10。
具体实施方式
下面详细描述本发明的实施例,实施例的示例在附图中示出,其中自始至终相同或类似的标号表示相同或类似的部件或具有相同或类似功能的部件。下面通过参考附图描述的实施例是示例性的,仅用于解释本发明,而不能理解为对本发明的限制。
在本发明的描述中,需要理解的是,术语“上面”、“下表面、“侧面”、“一侧”、“水平面”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的器件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。
此外,术语“第一”、“第二”、“不止”等仅用于描述目的,而不能理解为指示或暗示相对重要性。在本发明的描述中,需要说明的是,除非另有明确的规定和限定,术语“第一”、“第二”应做广义理解,例如,可以是第三,也可以是第四,或第五;可以是第六,也可以是第七等等,对于本领域的普通技术人员而言,可以具体情况理解上述术语在本发明中的具体含义。
如图11所示,为本发明中高压的沟槽式功率金氧半场效晶体管的结构,包括:
一衬底+外延;
一氧化层,是沉积在所述外延上,其特征在于,所述氧化层起到硬光阻作用,以便之后的外延蚀刻;
一闸极氧化层,是成长在所述外延上;
一多晶硅(Poly-Si)层,是成长在所述闸极氧化层上;
一场氧化层,所述场氧化层是成长在所述多晶硅(Poly-Si)层与闸极氧化层上;
一第一掺杂区,位于所述外延一侧的下面,所述第一掺杂区以离子布植及加热扩散方式来形成第一P-掺杂区及第一N+掺杂区;
一第二掺杂区,也位于所述外延另一侧下面,所述第二掺杂区以离子布植及加热扩散方式来形成第二P-掺杂区及第二N+掺杂区;
一第一次注入第一P+掺杂区,位于所述第一P-掺杂区及第一N+掺杂区中间,所述第一P+掺杂区是以采用高能量、高剂量的离子布植形成;
一第一次注入第二P+掺杂区,位于所述第二P-掺杂区及第二N+掺杂区中间,所述第二P+掺杂区是以采用高能量、高剂量的离子布植形成;
一介电质层(ILD),位于所述场氧化层与闸极氧化层上方;
一第二次注入第一P+掺杂区,位于所述第一P+掺杂区下层和所述第一P-掺杂区上方;
一第二次注入第二P+掺杂区,位于所述第二P+掺杂区下层和所述第二P-掺杂区上方;
一第一金属层,是成长在所述外延一侧,在所述第一次注入第一P+掺杂区和第一次注入第二P+掺杂区上,其特征在于,所述第一金属层连接所述第一次注入第一P+掺杂区和第一次注入第二P+掺杂区,从而形成源极金属层;
一第二金属层,是成长在所述外延另一侧,在所述介电质层(ILD)上方,从而形成闸极金属层。
进一步地,所述氧化层沉积并使用第一道光罩(Etch)将所述外延蚀刻完后,需要对所述外延蚀刻部位进行底部圆滑处理。
进一步地,该所述源极金属层接触区位于所述第一次注入第一P+掺杂区、所述第一次注入第二P+掺杂区接口处,所述源极金属层接触区与所述第一次注入第一P+掺杂区、所述第一次注入第二P+掺杂区的接触面在同一水平面上。
为充分了解本发明的目的、特征及功效,现藉由下述具体的实施例,并配合附图,对本发明做一详细说明,说明如后。
图4至图11显示了本发明一种中高压的沟槽式功率金氧半场效晶体管的结构的制造方法示意图,其中将以N通道型为示例予以说明。
首先,提供一衬底+外延,在外延上沉积生长一氧化层,其结构如图4所示。其中,所述衬底下方表面可镀上一导电金属层以作为汲极接点;所述衬底亦可为一其它半导体材料做成的衬底;所述氧化层是作为掩模层用;而所述N+型硅衬底的电阻值较佳为具有0.001~0.005ΩΩ-cm的电阻值。接着在所述氧化层上透过掩模光刻制程(Mask photolithograph)的方式形成所述第一形状的第一道光罩(AA),并以所述第一道光罩(AA)为蚀刻掩模来蚀刻所述氧化层,在本实施例中第一形状为两个沟槽状形状,所述两个沟槽状形状大小相同,所述两个沟槽状形状底部经过底部圆滑处理成为圆弧状,所述圆弧弧度为60~150度,所述两个沟槽状形状高度约为1.0~1.5μm,所述两个沟槽状形状宽度约为0.18~0.25μm。
接着如图5所示,生长所述闸极氧化层,同时沉积所述多晶硅(Poly-Si)层,并进行刻蚀,从而留下的多晶硅(Poly-Si)层部分刚好对上述两个沟槽状形状完成填充,作为优选所述多晶硅(Poly-Si)层的厚度为6~10μm。
接着如图6所示,沉积所述场氧化层,用第二道光罩(Poly)蚀刻出将要留的场氧化层区块,所述要留的场氧化层区块一部分必须全部覆盖掉所述两个沟槽状形状里填充的多晶硅(Poly-Si)层部分且左右宽度须大于多晶硅(Poly-Si)宽度0.5~1μm,另一部份则沉积于部份终端区的闸极化层上。所述覆盖在所述两个沟槽状形状里填充的多晶硅(Poly-Si)层上部的场氧化层区块厚度约为0.5~1μm,所述生长在所述闸极氧化层上面的场氧化层区块另一部分厚度约为0.5~1μm。
接着如图7所示,以离子布植及加热扩散方式来形成所述第一掺杂区及所述第二掺杂区,基中所述第一掺杂区在所述第一形状中间,所述第二掺杂区在所述第一形状中间一边;在本实施例中,所述第一次及第二次离子注入可用以离子布植及加热扩散方式以节省掩模光刻制程的次数及成本,第一次以离子注入形成第一掺杂区及第二掺杂区, 第一次离子注入制程的浓度可为3×1013~6×1015iions/cm2,能量可为20KeV~300KeV,使所述第一P-掺杂区和第二P-掺杂区及第一N+掺杂区和第二N+掺杂区均为在所述N+型硅外延的注入厚度分别为1~2μm和0.2~0.6μm。
接着图8为所述介电层(ILD)的第一次沉积,在镀膜设备中,利用氢化硅与氧气(O2)或氢化硅、氧气与氢化磷(PH3)或氢化硅、氧气、氢化磷与含硼化合物来进行HDPCVD的制程,以形成以无掺杂硅玻璃(Undoped Silicate Glass,USG)或磷硅玻璃(Phosphosilicate Glass,PSG)或硼磷硅玻璃(Borophosphosilicate Glass,BPSG)为材料,来获得一形成所述介电层(ILD),本实施例中,所述第一次沉积的介电层(ILD)为USG材料,和采用高能量、高剂量的离子布植在所述第一掺杂区和所述第二掺杂区同时分别形成所述第一次注入第一P+掺杂区和所述第一次注入第二P+掺杂区,其中所述第一次注入第一P+掺杂区和所述第一次注入第二P+掺杂区的形成能有效改善其器件的雪崩能力;优选地,本实施例中所述离子布植法是在10-7Torr的真空下,采用高电流与中电流离子布植机进行,所述离子布植法平均离子束电流为5~10mA,离子源寿命为40~50hrs。
接着图9为所述介电层(ILD)的第二次沉积,同所述第一次介电层(ILD)的沉积方法一样,第一、二次介电层(ILD)的沉积均采用APCVD、LPCVD或者电镀的方法进行,本实施例优选电化学淀积法进行镀膜,所述两次介电层(ILD)的厚度均匀性均底于3%,沉积温度均为250~400℃,所述电化学淀积速率为20~30nm/min,但第一次介电层(ILD)的厚度约为1~3μm,第二次介电层(ILD)的厚度约为2~5μm,所述第二次介电层(ILD)为BPSG材料,本实施例中所述介电层(ILD)采用电化学淀积法得到的薄膜均匀性好、颗粒少、台阶覆盖好、沉积温度低、沉积速率高且成本极低,所述第二次介电层(ILD)的沉积后选用化学研磨设备(CMP)对所述介电层(ILD)加以平坦化其表面。
接着图10,进行第三道光罩(Contact),利用反应式离子蚀刻设备(RIE)用来蚀刻所述介电层(ILD),从而形成所述介电层(ILD)的残留(Spacer),同时蚀刻掉部分所述第一N+掺杂区和部分所述第二N+掺杂区,形成第二形状,其中所述第二形状不止一个,优选地,所述介电层其工艺处方为:压力7 P a(低压去除聚合物);功率100W;CF4 流量50sccm;刻蚀速率150nm/min。然而,工艺处方和刻蚀速率随着不同的种类有所差别,固化氧多的二氧化硅刻蚀速率快,含碳多的二氧化硅则慢,其方程为SiO2(固)+CF4(气)+e-→SiF4(气)+CO(气);优选地另一工艺处方为:压力13Pa(低压=高选择比=低电压);功率3 0 W;S F6 流量50sccm。或者可以在低压SF6 等离子体下;优选地另一工艺处方为,它的选择比是100∶1,方程为Si(固)+SF6(气)+O2+ e-→SiF4(气)+SO2(气),在等离子体刻蚀中,过程控制参数除了射频功率、气流、腔内压力,还包括温度和电极间隙。
接着蚀刻的多余所述第一N+掺杂区和部分所述第二N+掺杂区步骤,优选地所述多余所述第一N+掺杂区和部分所述第二N+掺杂区的蚀刻是在许多自由氟离子(如SF6 或CF4/O2)环境下刻蚀,其工艺处方为:压力3 3 P a (高压力= 低电压);功率100W(低功率= 低电压);SF 6 流量50sccm(满足快速刻蚀要求);刻蚀速率200nm/min。氮化硅的化学特性要求它只能进行异向刻蚀,因此它的优点是去除包围着上层金属的氮化物,其方程为Si3N4(固)+SF6(气)+e-→SiF4(气)+SF6(气)+N2(气)。
同时在所述第二形状位置以深离子植入(Deep implantation)方法形成所述第二次注入第一P+掺杂区和所述第二次注入第二P+掺杂区,该所述第二次注入第一P+掺杂区和所述第二次注入第二P+掺杂区生成以便和之后的所述第一金属层有较好的欧姆接触;优选地所述第二次注入第一P+掺杂区和第二次注入第二P+掺杂区浓度可为1×1014~1×1016ions/cm2,能量可为10KeV~200KeV。
其中图11为金属(Al)层的沉积,进行第四道光罩(Metal),从而形成所述源级金属层和所述闸级金属层,优选地,所述金属(Al)层的沉积采用离子束溅射方法,其中Al采用99.99%的高纯金属靶,溅射离子束流100mA,加速电压3000V,优选地,所述金属(Al)层的厚度为50~800μm,其中Al的极限电流密度为1.21×105A/cm2,作为优选,所述源级金属层厚度约为3~5μm,所述闸级金属层厚度为3~5μm。
在本说明书的描述中,参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中,对术语的示意性表述不一定指的是相同的实施例或示例。而且,描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
虽然上述说明是以平面式N通道功率金属氧化物半导体场效晶体管装置来加以描述的,但本发明也可适用于平面式P通道功率金属氧化物半导体场效晶体管装置,其中仅需将P改为N以及将N改为P即可。此外,本发明同样适用于沟渠式功率金属氧化物半导体场效晶体管装置或IGBT(绝缘闸极双极性晶体管)。本发明并不受限于上述说明,而是可允许种种修饰及变化,其中不同的制造方法与离子布植技术而导致与本发明装置结构的方法相同的,通过上述的说明内容,相关工作人员完全可以在不偏离本项发明技术思想的范围内,进行多样的变更以及修改。本项发明的技术性范围并不局限于说明书上的内容,必须要根据权利要求范围来确定其技术性范围。