CN110957352A - 一种构槽式功率晶体管gd端夹止结构及其制备方法 - Google Patents
一种构槽式功率晶体管gd端夹止结构及其制备方法 Download PDFInfo
- Publication number
- CN110957352A CN110957352A CN201911397781.1A CN201911397781A CN110957352A CN 110957352 A CN110957352 A CN 110957352A CN 201911397781 A CN201911397781 A CN 201911397781A CN 110957352 A CN110957352 A CN 110957352A
- Authority
- CN
- China
- Prior art keywords
- doped region
- layer
- poly
- polysilicon
- power transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 62
- 229920005591 polysilicon Polymers 0.000 claims abstract description 57
- 238000000034 method Methods 0.000 claims abstract description 23
- 229910052751 metal Inorganic materials 0.000 claims description 33
- 239000002184 metal Substances 0.000 claims description 33
- 239000000758 substrate Substances 0.000 claims description 25
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 24
- 229910052710 silicon Inorganic materials 0.000 claims description 24
- 239000010703 silicon Substances 0.000 claims description 24
- 238000005530 etching Methods 0.000 claims description 20
- 238000000151 deposition Methods 0.000 claims description 13
- 230000008021 deposition Effects 0.000 claims description 10
- 238000009499 grossing Methods 0.000 claims description 3
- 238000005498 polishing Methods 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 3
- 239000011800 void material Substances 0.000 claims description 3
- 230000015556 catabolic process Effects 0.000 abstract description 3
- 230000003071 parasitic effect Effects 0.000 abstract description 2
- 238000005468 ion implantation Methods 0.000 description 12
- 238000010586 diagram Methods 0.000 description 9
- 239000007789 gas Substances 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 239000001301 oxygen Substances 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 229910052990 silicon hydride Inorganic materials 0.000 description 3
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 2
- 229910004014 SiF4 Inorganic materials 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000010884 ion-beam technique Methods 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000005360 phosphosilicate glass Substances 0.000 description 2
- ABTOQLMXBSRXSM-UHFFFAOYSA-N silicon tetrafluoride Chemical compound F[Si](F)(F)F ABTOQLMXBSRXSM-UHFFFAOYSA-N 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000001659 ion-beam spectroscopy Methods 0.000 description 1
- 229910000034 oxygen hydride Inorganic materials 0.000 description 1
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 229910052708 sodium Inorganic materials 0.000 description 1
- 239000011734 sodium Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供了一种构槽式功率晶体管GD端夹止结构及其制备方法，包括N掺杂区6或P掺杂区5或P井区7；所述N掺杂区6和所述P掺杂区5在沟槽内的所述多晶硅（Poly‑Si）层8中相间排列，即一个所述N掺杂区6挨着一个所述P掺杂区5再挨着一个N掺杂区6，以此类推；所述N掺杂区6或P掺杂区5或P井区7在硅衬底外延片1里面，本发明提供一个新的结构，和其它结构相比，可达到节省工艺流程与成本的目的，另一方面本发明使得器件电流与路径阻值的乘积不易大于内建寄生的晶体管的Vbe电压让三极管导通，因而容易维持原本雪崩崩溃(UIS)的能力及降低snapback发生的机率，本发明所以能完成中高电压的产品，却又不失过保护的能力，大大提升产品的应用范围。
Description
技术领域
本发明涉及电子元器件、半导体、集成电路，尤其涉及一种构槽式功率晶体管GD端夹止结构及其制备方法。
背景技术
功率金属氧化物半导体场效晶体管Power MOSFET (Metal-Oxide-SemiconductorField-Effect-Transistor)其结构可区分为沟槽(trench)结构及平面(planar)结构，其中沟槽结构因为元胞尺寸(Cell Pitch)较小，可得到较佳的阻值，因而被广泛应用在电压200V以下，而200V以上因阻值与元胞尺寸的关链性较低，多用平面结构来完成。
近年来因其科技发展越来越快速，功率金属氧化物半导体场效晶体管PowerMOSFET (Metal-Oxide-Semiconductor Field-Effect-Transistor)的过保护的功能也就相对的重要。
发明内容
本发明提供一个新的汲极和源极端的过保护结构，其电路图如图1，其结构同时也能增加其组件的雪崩崩溃(UIS)能力。
本发明解决其技术问题所采用的技术方案是：一种构槽式功率晶体管GD端夹止结构，包括：一硅衬底外延片1；一闸极氧化层，是成长在所述已蚀刻的硅衬底外延片1上；一多晶硅（Poly-Si）层8，是沈积在所述蚀刻的沟槽内；
包括N掺杂区6或P掺杂区5或P井区7；所述P掺杂区5以离子布值及加热扩散方式来形成；所述N掺杂区6是以采用高能量、高剂量的离子布值形成；所述N掺杂区6和所述P掺杂区5在沟槽内的所述多晶硅（Poly-Si）层8中相间排列，即一个所述N掺杂区6挨着一个所述P掺杂区5再挨着一个N掺杂区6，以此类推；所述N掺杂区6或P掺杂区5或P井区7在硅衬底外延片1里面；一介电层(ILD)4，位于硅衬底外延片1上方；一源极金属层2，连接其多晶硅内外围的一侧N掺杂区6；一闸极金属层3，连接其多晶硅内外围的另一侧N掺杂区6。
进一步地，所述N掺杂区6与所述P掺杂区5各自的长度、深度、数量及浓度依所需特性要求不同。
进一步地，所述构槽式功率晶体管GD端夹止结构同样的设计方式可用于闸极（gate）或源极（source）二端，所述构槽式功率晶体管GD端夹止结构和其他将多晶硅（Poly-Si）做于表面上不同，所述构槽式功率晶体管GD端夹止结构只需利用一般的沟槽制程，将其制作在所需的多晶硅（Poly-Si）沟槽内，称为多重基纳二极管。
本发明还提供了一种构槽式功率晶体管GD端夹止结构的制备方法，包括如下步骤：
S1：在硅衬底外延片1上完成基本的蚀刻制程并生长所述闸极氧化层；
S2：沉积所述多晶硅（Poly-Si）层8；
S3：用第一道光罩(AA)，并进行相应第一形状的刻蚀；
S4：对第S2步所刻蚀出的所述第一形状进行底部圆滑处理，同时进行刻蚀后多晶硅（Poly-Si）内的P掺杂区5和P井区7制备；
S5：用第二道光罩(Poly)蚀刻出将要留的闸极氧化层区块，接着完成多晶硅（Poly-Si）的N掺杂区6制备；
S6：进行介电层(ILD)4沉积；
S7：利用化学研磨设备(CMP)对所述介电层(ILD)4加以平坦化其表面；
S8：进行第三道光罩(Contact；
S9：在所述第三形状位置蚀刻后，以便形成孔隙连接金属连接；
S10：金属(Al)层的沉积；
S11：进行第四道光罩(Metal)，从而形成所述源极金属层2和所述闸极金属层3。
进一步地，P掺杂区5、P井区7、N掺杂区6均至少为一个。
本发明的有益效果是，本发明提供一个新的结构，和其它结构相比，因其制程和一般沟槽制程无异，可达到节省工艺流程与成本的目的，另一方面本发明使用了深离子植入(Deep implantation)的技巧，使得器件电流与路径阻值的乘积较不易大于内建寄生的晶体管的Vbe电压让三极管导通，因而容易维持原本雪崩崩溃(UIS)的能力及降低snapback发生的机率，本发明所以能完成中高电压的产品，却又不失过保护的能力，大大提升产品的应用范围。
附图说明
本发明的上述内容与其它目的、特性及优点将结合下面的附图进行详细说明，其中相同组件用相同符号来表示：
图1 本发明构槽式功率金氧半场效晶体管电路图。
图2本发明构槽式功率金氧半场效晶体管外观平面图。
图3本发明构槽式功率金氧半场效晶体管外观局部截面图。
图4本发明设计方式用于闸极（gate）和源极（source）二端的电路图。
图5本发明设计方式用于闸极（gate）和源极（source）二端的外观平面图。
图6本发明设计方式用于闸极（gate）和源极（source）二端的外观局部截面图。
图7本发明在硅衬底外延片1上完成基本的蚀刻制程并生长闸极氧化层示意图。
图8本发明沉积多晶硅（Poly-Si）后再进行多晶硅（Poly-Si）的蚀刻示意图。
图9本发明用一道光罩完成多晶硅（Poly-Si）内的P掺杂区5及外延片上的P井区7制备示意图。
图10本发明再以一道光罩完成多晶硅（Poly-Si）内的N掺杂区6制备示意图。
图11本发明进行介电层ILD的沉积示意图。
图12本发明介电层ILD的蚀刻以便形成孔隙连接金属连接制备示意图。
其中：1为硅衬底外延片；2为源极金属层；3为闸极金属层；4为介电层(ILD)；5为P掺杂区；6为N掺杂区；7为P井区；8为多晶硅（Poly-Si）层。
具体实施方式
下面详细描述本发明的实施例，实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的部件或具有相同或类似功能的部件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。
在本发明的描述中，需要理解的是，术语“上面”、“下表面、“侧面”、“一侧”、“水平面”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的器件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，术语“第一”、“第二”、“不止”等仅用于描述目的，而不能理解为指示或暗示相对重要性。在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“第一”、“第二”应做广义理解，例如，可以是第三，也可以是第四，或第五；可以是第六，也可以是第七等等，对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
如图1-6所示，为本发明一种构槽式功率晶体管GD端夹止结构，包括：一硅衬底外延片1；一闸极氧化层，是成长在所述已蚀刻的硅衬底外延片1上；一多晶硅（Poly-Si）层8，是沈积在所述蚀刻的沟槽内；包括N掺杂区6或P掺杂区5或P井区7；所述P掺杂区5以离子布值及加热扩散方式来形成；所述N掺杂区6是以采用高能量、高剂量的离子布值形成；所述N掺杂区6和所述P掺杂区5在所述多晶硅（Poly-Si）层8中相间排列，即一个所述N掺杂区6挨着一个所述P掺杂区5再挨着一个N掺杂区6，以此类推；所述N掺杂区6或P掺杂区5或P井区7在硅衬底外延片1里面；一介电层(ILD)4，位于硅衬底外延片1上方；一源极金属层2，连接其多晶硅内外围的一侧N掺杂区6；一闸极金属层3，连接其多晶硅内外围的另一侧N掺杂区6；所述N掺杂区6与所述P掺杂区5各自的长度、深度、数量及浓度依所需特性要求不同；所述构槽式功率晶体管GD端夹止结构同样的设计方式可用于闸极（gate）或源极（source）二端，所述构槽式功率晶体管GD端夹止结构和其他将多晶硅（Poly-Si）做于表面上不同，所述构槽式功率晶体管GD端夹止结构只需利用一般的沟槽制程，将其制作在所需的多晶硅（Poly-Si）沟槽内，称为多重基纳二极管。
本发明还提供了一种构槽式功率晶体管GD端夹止结构的制备方法，包括如下步骤：
S1：在硅衬底外延片1上完成基本的蚀刻制程并生长所述闸极氧化层；
S2：沉积所述多晶硅（Poly-Si）层8；
S3：用第一道光罩(AA)，并进行相应第一形状的刻蚀；
S4：对第S2步所刻蚀出的所述第一形状进行底部圆滑处理，同时进行刻蚀后多晶硅（Poly-Si）内的P掺杂区5和P井区7制备；
S5：用第二道光罩(Poly)蚀刻出将要留的闸极氧化层区块，接着完成多晶硅（Poly-Si）的N掺杂区6制备；
S6：进行介电层(ILD)4沉积；
S7：利用化学研磨设备(CMP)对所述介电层(ILD)4加以平坦化其表面；
S8：进行第三道光罩(Contact；
S9：在所述第三形状位置蚀刻后，以便形成孔隙连接金属连接；
S10：金属(Al)层的沉积；
S11：进行第四道光罩(Metal)，从而形成所述源极金属层2和所述闸极金属层3。
进一步地，P掺杂区5、P井区7、N掺杂区6均至少为一个。
详细工艺流程如下，首先，提供一硅衬底外延片1，在硅衬底外延片1上沉积一闸极氧化层，如图7所示。其中，所述硅衬底外延片1下方表面可镀上一导电金属层以作为汲极接点；所述硅衬底外延片1亦可为一其它半导体材料做成的衬底；所述闸极氧化层是作为掩模层用；而所述硅衬底外延片1的电阻值较佳为具有0.001～0.005ΩΩ-cm的电阻值。接着在所述硅衬底外延片1上透过掩模光刻制程(Mask photolithograph)的方式形成所述第一道光罩(AA)，并以所述第一道光罩(AA)为蚀刻掩模来蚀刻所述闸极氧化层，在本实施例中第一形状为多个沟槽状形状，所述多个沟槽状形状各自的长度、深度、数量及浓度依所需特性要求不同，所述多个沟槽状形状底部经过底部圆滑处理成为圆弧状，所述圆弧弧度为60~150度，所述多个沟槽状形状高度均为1.0～1.5μm，所述多个沟槽状形状宽度约为0.18～0.25μm。
接着如图8、9所示，同时沉积所述多晶硅（Poly-Si）层8，并进行刻蚀，同时进行刻蚀后多晶硅（Poly-Si）内的P掺杂区5及硅衬底外延片1上掺杂P井区7，作为优选所述多晶硅（Poly-Si）层8的厚度正好覆盖所述多个沟槽状形状。
接着如图10所示，用第二道光罩(Poly)蚀刻出将要留的闸极氧化层区块，接着完成多晶硅（Poly-Si）的N掺杂区6沉积。
所述P掺杂区5、P井区7或N掺杂区6是以离子布值及加热扩散方式来形成，在本实施例中，所述P掺杂区5、P井区7或N掺杂区6离子注入可用以离子布值及加热扩散方式以节省掩模光刻制程的次数及成本，以离子注入形成所述P掺杂区5、P井区7或N掺杂区6的制程浓度可为3×1013～6×1015iions/cm2，能量可为20KeV~300KeV，使所述所述P掺杂区5、P井区7或N掺杂区6在所述硅衬底外延片1的注入厚度可为0.2～2μm。
接着图11为所述介电层(ILD)4的沉积，在镀膜设备中，利用氢化硅与氧气(O2)或氢化硅、氧气与氢化磷(PH3)或氢化硅、氧气、氢化磷与含硼化合物来进行HDPCVD的制程，以形成以无掺杂硅玻璃(Undoped Silicate Glass，USG)或磷硅玻璃(PhosphosilicateGlass，PSG)或硼磷硅玻璃(Borophosphosilicate Glass，BPSG)为材料，来获得所述介电层(ILD)4，本实施例中，所述沉积的介电层(ILD)4为USG材料，和采用高能量、高剂量的离子布值形成的所述P掺杂区5、P井区7或N掺杂区6能有效改善其器件的雪崩能力；优选地，本实施例中所述离子布值法是在10-7Torr的真空下，采用高电流与中电流离子布植机进行，所述离子布值法平均离子束电流为5~20mA，离子源寿命为10~50hrs。
接着图12，进行第三道光罩(Contact)，利用反应式离子蚀刻设备(RIE)用来蚀刻所述介电层(ILD)4，从而形成所述介电层(ILD)4的残留(Spacer)，优选地，所述介电层(ILD)4其工艺处方为：压力7 P a（低压去除聚合物）；功率100W；CF4 流量50sccm；刻蚀速率150nm/min。然而，工艺处方和刻蚀速率随着不同的种类有所差别，固化氧多的二氧化硅刻蚀速率快，含碳多的二氧化硅则慢，其方程为SiO2(固)+CF4(气)+e-→SiF4(气)+CO(气)；优选地另一工艺处方为：压力13Pa（低压=高选择比=低电压）；功率3 0 W；S F6 流量50sccm。或者可以在低压SF6 等离子体下；优选地另一工艺处方为，它的选择比是100∶1，方程为Si(固)+SF6(气)+O2+ e-→SiF4(气)+SO2(气)，在等离子体刻蚀中，过程控制参数除了射频功率、气流、腔内压力，还包括温度和电极间隙。
其中图6为金属(Al)层的沉积，从而形成所述源极金属层2和所述闸极金属层3，优选地，所述金属(Al)层的沉积采用离子束溅射方法，其中Al采用99.99%的高纯金属靶，溅射离子束流200mA，加速电压5000V，优选地，所述金属(Al)层的厚度为10~1000μm，其中Al的极限电流密度为1.38×106A/cm2，作为优选，所述源极金属层2厚度约为1～6μm，所述闸极金属层3厚度为2～5μm。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
本发明并不受限于上述说明，而是可允许种种修饰及变化，其中不同的制造方法与离子布植技术而导致与本发明装置结构的方法相同的，通过上述的说明内容，相关工作人员完全可以在不偏离本项发明技术思想的范围内，进行多样的变更以及修改。本项发明的技术性范围并不局限于说明书上的内容，必须要根据权利要求范围来确定其技术性范围。
Claims (4)
1.一种构槽式功率晶体管GD端夹止结构，其特征在于，包括：
一硅衬底外延片（1）；
一闸极氧化层，是成长在所述已蚀刻的硅衬底外延片（1）上；
一多晶硅（Poly-Si）层（8），是沉积在所述蚀刻的沟槽内；
包括N掺杂区（6）或P掺杂区（5）或P井区（7）；
所述N掺杂区（6）和所述P掺杂区（5）在沟槽内的所述多晶硅（Poly-Si）层8中相间排列，即一个所述N掺杂区（6）挨着一个所述P掺杂区（5）再挨着一个N掺杂区（6），以此类推；
一介电层(ILD)（4），位于硅衬底外延片（1）上方；
一源极金属层（2），连接其多晶硅内外围的一侧N掺杂区（6）；
一闸极金属层（3），连接其多晶硅内外围的另一侧N掺杂区（6）。
2.根据权利要求1所述的一种构槽式功率晶体管GD端夹止结构，其特征在于，所述N掺杂区（6）与所述P掺杂区（5）各自的长度、深度、数量及浓度依所需特性要求不同。
3.根据权利要求1所述的一种构槽式功率晶体管GD端夹止结构，其特征在于，所述构槽式功率晶体管GD端夹止结构同样的设计方式可用于闸极（gate）或源极（source）二端。
4.一种构槽式功率晶体管GD端夹止结构的制备方法，其特征在于，包括如下步骤：
S1：在硅衬底外延片1上完成基本的蚀刻制程并生长所述闸极氧化层；
S2：沉积所述多晶硅（Poly-Si）层8；
S3：用第一道光罩(AA)，并进行相应第一形状的刻蚀；
S4：对第S2步所刻蚀出的所述第一形状进行底部圆滑处理，同时进行刻蚀后多晶硅（Poly-Si）内的P掺杂区5和P井区7制备；
S5：用第二道光罩(Poly)蚀刻出将要留的闸极氧化层区块，接着完成多晶硅（Poly-Si）的N掺杂区6制备；
S6：进行介电层(ILD)4沉积；
S7：利用化学研磨设备(CMP)对所述介电层(ILD)4加以平坦化其表面；
S8：进行第三道光罩(Contact；
S9：在所述第三形状位置蚀刻后，以便形成孔隙连接金属连接；
S10：金属(Al)层的沉积；
S11：进行第四道光罩(Metal)，从而形成所述源极金属层2和所述闸极金属层3。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911397781.1A CN110957352A (zh) | 2019-12-30 | 2019-12-30 | 一种构槽式功率晶体管gd端夹止结构及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911397781.1A CN110957352A (zh) | 2019-12-30 | 2019-12-30 | 一种构槽式功率晶体管gd端夹止结构及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110957352A true CN110957352A (zh) | 2020-04-03 |
Family
ID=69984973
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911397781.1A Pending CN110957352A (zh) | 2019-12-30 | 2019-12-30 | 一种构槽式功率晶体管gd端夹止结构及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110957352A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114843334A (zh) * | 2022-07-04 | 2022-08-02 | 南京融芯微电子有限公司 | 一种平面式功率mosfet器件的闸汲端夹止结构 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102751327A (zh) * | 2011-04-21 | 2012-10-24 | 茂达电子股份有限公司 | 功率装置的耐压终止结构 |
| CN103811491A (zh) * | 2014-02-26 | 2014-05-21 | 江阴新顺微电子有限公司 | 一种可调恒流源集成芯片及制造方法 |
| CN108133963A (zh) * | 2017-12-21 | 2018-06-08 | 深圳市晶特智造科技有限公司 | 场效应管及其制作方法 |
| CN109860308A (zh) * | 2019-02-27 | 2019-06-07 | 应能微电子（上海）有限公司 | 一种中高压的构槽式功率金氧半场效晶体管的结构与制造方法 |
| CN210897288U (zh) * | 2019-12-30 | 2020-06-30 | 南京融芯微电子有限公司 | 一种构槽式功率金氧半场效晶体管新结构 |
-
2019
- 2019-12-30 CN CN201911397781.1A patent/CN110957352A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102751327A (zh) * | 2011-04-21 | 2012-10-24 | 茂达电子股份有限公司 | 功率装置的耐压终止结构 |
| CN103811491A (zh) * | 2014-02-26 | 2014-05-21 | 江阴新顺微电子有限公司 | 一种可调恒流源集成芯片及制造方法 |
| CN108133963A (zh) * | 2017-12-21 | 2018-06-08 | 深圳市晶特智造科技有限公司 | 场效应管及其制作方法 |
| CN109860308A (zh) * | 2019-02-27 | 2019-06-07 | 应能微电子（上海）有限公司 | 一种中高压的构槽式功率金氧半场效晶体管的结构与制造方法 |
| CN210897288U (zh) * | 2019-12-30 | 2020-06-30 | 南京融芯微电子有限公司 | 一种构槽式功率金氧半场效晶体管新结构 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114843334A (zh) * | 2022-07-04 | 2022-08-02 | 南京融芯微电子有限公司 | 一种平面式功率mosfet器件的闸汲端夹止结构 |
| CN114843334B (zh) * | 2022-07-04 | 2022-09-20 | 南京融芯微电子有限公司 | 一种平面式功率mosfet器件的闸汲端夹止结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI705503B (zh) | 半導體結構和半導體製造方法 | |
| KR100753083B1 (ko) | 반도체소자의 리세스채널 형성 방법 | |
| US9337292B1 (en) | Very high aspect ratio contact | |
| CN107039535A (zh) | 电容器件及其形成方法 | |
| US8624302B2 (en) | Structure and method for post oxidation silicon trench bottom shaping | |
| CN210897288U (zh) | 一种构槽式功率金氧半场效晶体管新结构 | |
| CN110957352A (zh) | 一种构槽式功率晶体管gd端夹止结构及其制备方法 | |
| US11594597B2 (en) | Selective polysilicon growth for deep trench polysilicon isolation structure | |
| JP6839297B2 (ja) | トレンチ分離構造およびその製造方法 | |
| CN115101477B (zh) | 一种半导体结构及其制造方法 | |
| US8058128B2 (en) | Methods of fabricating recessed channel metal oxide semiconductor (MOS) transistors | |
| CN109860308B (zh) | 一种中高压的沟槽式功率金氧半场效晶体管的结构与制造方法 | |
| CN210040207U (zh) | 一种中高压的构槽式功率金氧半场效晶体管的结构 | |
| US11837640B2 (en) | Transistors with stepped contact via structures and methods of forming the same | |
| CN115394853A (zh) | 一种沟槽型碳化硅mosfet器件结构及其制备方法 | |
| US20220336585A1 (en) | Semiconductor devices having parasitic channel structures | |
| JP5743246B2 (ja) | 半導体装置及び関連する製造方法 | |
| US20130203229A1 (en) | Method of reducing surface doping concentration of doped diffusion region, method of manufacturing super junction using the same and method of manufacturing power transistor device | |
| CN210040206U (zh) | 一种新形式的功率金属氧化物半导体场效晶体管 | |
| JP2011061061A (ja) | 半導体装置およびその製造方法 | |
| WO2011043780A1 (en) | Improved trench termination structure | |
| CN116053298B (zh) | 一种半导体器件的制作方法 | |
| CN114639607B (zh) | Mos器件的形成方法 | |
| CN221057428U (zh) | 半导体装置 | |
| US20240162334A1 (en) | Method of manufacturing method a semiconductor device, a semiconductor device manufactured using this method and a mosfet device manufactured according to the method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |