CN104916596A - 功率半导体器件、用于处理其的方法以及功率电子模块 - Google Patents

功率半导体器件、用于处理其的方法以及功率电子模块 Download PDF

Info

Publication number
CN104916596A
CN104916596A CN201510111092.5A CN201510111092A CN104916596A CN 104916596 A CN104916596 A CN 104916596A CN 201510111092 A CN201510111092 A CN 201510111092A CN 104916596 A CN104916596 A CN 104916596A
Authority
CN
China
Prior art keywords
temperature
power semiconductor
equal
process chamber
less
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510111092.5A
Other languages
English (en)
Inventor
A.贝伦特
E.格雷茨
O.胡姆贝尔
A.科普罗夫斯基
M.普拉珀特
C.舍费尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN104916596A publication Critical patent/CN104916596A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/296—Organo-silicon compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Formation Of Insulating Films (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

功率半导体器件、用于处理其的方法以及功率电子模块。根据各种实施例的功率半导体器件可包括：半导体本体；以及钝化层，设置在半导体本体的至少一部分上，其中，所述钝化层包括有机电介质材料，其在饱和中具有小于或等于0.5wt%的水吸收。

Description

功率半导体器件、用于处理其的方法以及功率电子模块
技术领域
各种实施例涉及功率半导体器件、功率电子模块以及用于处理功率半导体器件的方法。
背景技术
可在功率电子模块中实施功率半导体器件，诸如功率晶体管（例如绝缘栅双极晶体管，IGBT）或二极管。有时，可能需要在苛刻的环境条件下操作功率器件或模块，例如，诸如热、潮湿或空气污染，其可能影响器件或模块的性能或者甚至导致故障。因此，可能期望改善器件或模块在苛刻环境条件下的可靠性。
发明内容
根据各种实施例，功率半导体器件可包括：半导体本体（semiconductor body）；钝化层，设置在半导体本体的至少一部分上，其中，所述钝化层包括有机电介质材料，其在饱和中具有小于或等于0.5 wt%的水吸收。
根据各种实施例，一种功率电子模块可包括：多个功率半导体器件，每个包括半导体本体和设置在半导体本体的至少一部分上的钝化层，其中，所述钝化层包括有机电介质材料，其在饱和中具有小于或等于0.5 wt%的水吸收；以及至少一个接触，被连接到所述多个功率半导体器件。
根据各种实施例，一种用于处理功率半导体器件的方法可包括：在功率半导体器件的半导体本体上沉积可热固化硅树脂材料；以及在具有小于或等于1 ppm的氧水平的惰性气氛中使可热固化硅树脂材料热固化。
附图说明
在图中，相似的参考字符一般地遍及不同的图指的是相同部分。附图不一定按比例，而是一般地着重于图示出本发明的原理。在以下描述中，参考以下各图来描述本发明的各种实施例，在所述附图中：
图1和图2示出了图示出在高湿度和温度下经受高压长期测试的常规功率半导体器件中的场电极结构的场电极处的腐蚀的各种视图；
图3示出了长期测试期间的根据实施例的被钝化层钝化的功率模块的芯片的视图；
图4示出了根据各种实施例的半导体器件；
图5示出了根据各种实施例的另一半导体器件；
图6示出了根据各种实施例的功率电子模块；以及
图7示出了根据各种实施例的用于处理功率半导体器件的方法。
具体实施方式
以下详细的描述参考附图，附图以图示的方式示出了其中可实施本发明的实施例和特定细节。足够详细地描述了这些实施例以使得本领域的技术人员能够实施本发明。在不脱离本发明的范围的情况下，可利用其它实施例，并且可进行结构、逻辑以及电学改变。各种实施例不一定是相互排斥的，因为可以将某些实施例与一个或多个其它实施例组合以形成新的实施例。结合方法来描述各种实施例并结合器件来描述各种实施例。然而，可理解的是结合方法所述的实施例可类似地应用于器件，并且反之亦然。
词语“示例性”在本文中用来意指“充当示例、实例或图示”。在本文中描述为“示例性”的任何实施例或设计不一定解释为相比于其它实施例或设计而言是优选或有利的。
可将术语“至少一个”和“一个或多个”理解成包括大于或等于一的任何整数，即一、二、三、四等。
可将术语“多个”理解成包括大于或等于二的任何整数，即二、三、四、五等。
在本文中用来描述在侧面或表面“之上”形成特征（例如层）的词语“之上”可用来意指可“直接地在”所指的侧面或表面上、例如与之直接接触地形成该特征（例如层）。在本文中用来描述在侧面或表面“之上”形成特征（例如层）的词语“之上”可用来意指可“间接地”在所指侧面或表面上形成特征（例如层），其中在所指侧面或表面与形成的层之间布置一个或多个附加层。
以类似的方式，在本文中用来描述设置在另一个之上的特征、例如“覆盖”侧面或表面的层的词语“覆盖”可用来意指可将该特征（例如层）设置在所指侧面或表面上并与之进行直接接触。在本文中用来描述设置在另一个之上的特征、例如“覆盖”侧面或表面的层的词语“覆盖”可用来意指可在所指侧面或表面上设置该特征（例如层）并与之进行间接接触，其中在所指侧面或表面与覆盖层之间布置一个或多个附加层。
可将术语“耦合”或“连接”理解成包括直接“耦合”或“连接”的情况和间接“耦合”或“连接”的情况两者。
针对以下描述，将在各种位置上使用功率半导体器件的应用作为示例，例如，诸如应用“牵引”（例如铁路技术）中的功率晶体管（例如IGBT功率晶体管）或功率二极管。此应用的特征在于相对于温度/空气湿度和寿命（＞20年）而言的极端苛刻的条件。在这种情况下通常已知的错误是腐蚀，其可通过本文所述的钝化方案来避免。然而，腐蚀仅仅是示例。
本文所述的方案可适合于将在极端环境压力（例如还有化学影响）下使用的所有半导体系统。
高压功率半导体器件或部件可能需要适当的高压边界终结（boundary termination）以便具有阻挡能力。在此上下文中可以采用各种构造，例如诸如场电极构造、p防护环构造，有时也与场电极组合，并且还有VLD（横向掺杂的变化）概念。这些构造的重要元件可以是钝化层，其也可由多个层组成，可以视情况而定。此钝化层可用于针对操作期间的湿气和离子污染的渗透而保护部件。在芯片级，按照惯例使用酰亚胺作为高压部件中的最后终止保护层。
湿气到芯片的边界区域中的渗透可导致芯片的阻挡能力的改变。在金属板处有时观察到腐蚀问题，并且在湿度下的非常侵蚀性且广泛的长期测试中观察到另外的边界概念（例如，在高压（HV）H3TRB测试中，即基于在国际标准IEC 60749中定义的所谓的H3TRB（高湿度高温反向偏置）测试的测试，但是没有H3TRB测试的电压极限）。通常，那些金属板由铝或铝合金（例如具有Cu和/或Si的添加的铝，即AlSi、AlSiCu、AlCu）组成。在现代技术中，主要使用Si且尤其是Cu的添加。两个元素且特别是Cu是促进腐蚀的元素，因为其形成沉淀，该沉淀组成局部单元（cell）且此外妨碍本地氧化铝层的形成。这使得能够实现自由电子交换，其是铝腐蚀的氧化还原反应所需要的。由于体积膨胀（氢氧化铝Al(OH)3的形成），金属场电极或其它金属接触处的腐蚀可导致钝化的进一步破坏和高压边界构造的阻挡能力的损失。
此外，在长期应力测试期间输入到钝化系统中的湿气可导致钝化层的氧化（例如，氮化物、类金刚石碳（DLC））。
上述钝化（在通常为可光图案化聚酰亚胺的高压器件中）需要是防潮的，以便防止这些腐蚀发生或钝化层的氧化。首先，针对湿气的稳定性的特征在于材料中的环境湿气的弱结合（主要采取来自空气湿度的水蒸气的形式），也称为且在下文中描述为潮解。当钝化的水/湿气吸收大时，这可导致如上所述的腐蚀。
另外，钝化的粘附可能是重要的标准。在由于未调整机械应力而发生分层的情况下，湿汽膜可在钝化与金属/绝缘体之间发展，这继而可加速高压边界终结的上述腐蚀或直接故障。充分的粘附可要求没有或基本上没有机械应力的层。当前使用的聚酰亚胺可在GPa范围内示出相当高的抗拉应力。
粘附或无应力钝化可能不仅相对于腐蚀而言是重要的。不良的粘附或分层还可加速其它环境影响（例如化学影响）。
先前已开发了具有略微改善的防潮性的钝化系统。这些改善的钝化系统实现了增强的寿命，使得可安全地通过80V阻挡电压下的H3TRB（高湿度高温反向偏置）测试。
然而，已经证明这些钝化系统独自地对于未来的湿气稳健性要求而言可能并不够。取决于应用，对于未来技术而言可能需要的东西是在例如HV H3TRB测试中达到＞1000 h（超过1000小时）的阻挡稳定性。在H3TRB测试的这些严紧条件下，有时只能实现＜1000 h的寿命。这些器件的故障分析主要示出在阳极侧和阴极侧两者的高压边界中的铝金属化处的腐蚀问题。
有时，可在能够阻挡的边界区处的功率半导体中使用由铝或铝合金制成的简单金属化。此外，更新的技术可提供掩埋式VLD注入，其可替换典型的高压边界。一般地可将Si3N4盖层或SiO2和Si3N4的堆叠层用于钝化。通常可用可光图案化聚酰亚胺来终止这些钝化。
此钝化系统已被证明相对于高压H3TRB稳健性而言是不足的。到目前为止，还没有提出能够针对高压边界终止中的铝和针对包括绝缘体的掩埋式VLD层两者安全地防止HV边界处的腐蚀过程的钝化系统。
在形貌台阶（生长凹槽）或可能的缺陷（针孔或颗粒）处的（具体地，设置在酰亚胺下面的Si3N4和SiO2层的）钝化的不良不渗透性中可看到其原因。
然而，可看到基本问题，其在于湿气可首先穿透终止聚酰亚胺层直达此类薄层缺陷。
在具有不同技术的不同钝化的系统处的许多调查中已检测到相对于HV-H3TRB的钝化不足。错误分析已反复地示出一方面的铝处和另一方面的VLD堆处的局部腐蚀问题可导致器件的故障。
出于图示的目的，图1和2示出了腐蚀的示例。应注意的是在场电极的末端处可存在局部增强场强，其可加速电化学腐蚀过程。
图1在视图100中示出了功率半导体场电极结构的铝场电极101处的高压H3TRB测试中的腐蚀的发展（在区域102中）。
图2在视图200中示出了由于钝化的不良边缘覆盖（由深的陡峭接触孔上的溅射铝层引起）而引起的到多晶硅的接触203处的腐蚀的开始。
当前钝化系统可能意图也针对其它环境影响而使芯片钝化。
根据各种实施例，可用例如诸如硅树脂钝化之类的无应力且低吸湿性钝化来替换或补充按照惯例所使用的钝化（例如聚酰亚胺）。在一个或多个实施例中，硅树脂钝化可包括可旋涂硅树脂（也称为旋压硅树脂，换言之可借助于旋涂过程（旋压过程）来沉积的硅树脂）或者可由其制成。在一个或多个实施例中，硅树脂钝化可包括可层压硅树脂，换言之可用膜层压来沉积的硅树脂，或者可由其制成。例如，在一个或多个实施例中，硅树脂钝化可包括或者可以是硅树脂箔。在一个或多个实施例中，硅树脂钝化可包括可印刷硅树脂，换言之可通过印刷过程（例如模板印刷、丝网印刷、喷墨式印刷等）来沉积的硅树脂，或者可由其制成。
可在不改变现有过程流的情况下（除IMID（金属间隔离电介质）块之外）用当前高压技术来实施新的钝化（例如硅树脂，例如旋压硅树脂）。
以硅树脂作为用于酰亚胺的替换的对现有功率半导体技术的实验在严紧HV-H3TRB测试中示出显著的改善。特别地，五个制造模块（每个具有带有硅树脂的32个IGBT芯片）中的五个超过1000h应力极限。
所分析的模块在HV-H3TRB测试中的1000 h应力之后未示出铝金属化的腐蚀的迹象。与此相反，具有聚酰亚胺的模块在同一测试中（参见例如图1和图2）可在1000h之前在典型位置处示出腐蚀的迹象。
图3在视图300中示出了根据实施例的已用一层旋压硅树脂钝化的功率模块的IGBT芯片的区段。芯片完全没有腐蚀。这甚至适用于可能由于构造而易于腐蚀的典型位置。例如，视图300示出模块的场电极101没有腐蚀。在视图300中可注意到的残余物301是非常好地粘附的旋压硅树脂钝化的残余物（在拍摄图3中所示的图像之前，旋压硅树脂钝化被基本上从芯片去除）。
各种实施例提供了具有改善的湿气稳定性的钝化材料或层，其可由于来自环境的湿气的明显较低的结合（换言之明显更低的潮解）而引起。
各种实施例提供了可几乎在机械上无应力的钝化材料或层。根据各种实施例，钝化材料可以是有机电介质材料。根据各种实施例，钝化材料可在饱和中具有小于或等于0.5 wt%的水吸收。根据各种实施例，钝化材料可以是硅树脂材料，例如可旋涂硅树脂材料（旋压硅树脂材料），例如可旋涂且可光图案化硅树脂材料。
由于上述材料特性，可显著地改善器件针对诸如腐蚀之类的外部影响的抵抗力。改善（即减少）的潮解可具有较少的H2O可用于腐蚀过程的效果。
减少的机械应力可导致钝化的改善的粘附（例如到底层层，诸如金属层或氧化层或半导体层，例如硅层），并且可防止钝化的分层。因此，可防止例如在钝化与金属之间创建H2O或另外的湿汽膜。
除改善的腐蚀性质之外，可防止更多钝化层（如果存在的话）的退化。
根据某些实施例，还可能不仅仅用本文所述的新的钝化材料来替换常规使用的钝化材料（例如聚酰亚胺），而且除标准钝化之外还使用新的钝化材料，例如在标准钝化上面和/或下面。在诸如可光图案化旋压硅树脂之类的可光图案化钝化材料的情况下，当在反射材料（例如，诸如例如铝之类的金属）上面沉积可光图案化钝化材料（例如旋压硅树脂）时，根据某些实施例可提供防反射涂层以用于光图案化。防反射涂层可包括例如氮化硅（SixNy，例如Si3N4）、PVD-Si、氧化硅（例如SiO2）、Ta、Ti、WTi、TiN、TaN、WTiN等或其组合或者可由其制成，但其它材料也可以是可能的。防反射涂层可例如具有几百纳米的层厚度，在一个或多个实施例中例如约800 nm，但其它厚度也可以是可能的。
根据某些实施例，用于处理功率半导体器件的方法可包括例如在形成器件的正面金属化和钝化之后，沉积旋压硅树脂层（借助于旋压沉积（旋涂））、随后在约100℃至120℃下、例如在约110℃下将功率半导体器件加热达约120 s（软烘焙），随后用约600 mJ至1200 mJ的剂量、例如约1000 mJ至1200 mJ的剂量进行掩模曝光，随后在约120℃至约145℃下、例如在约140℃下将功率半导体器件加热达约120s（曝光后烘焙），随后进行显影、漂洗以及背面清洁（两者都用例如乙酸丁酯或其它溶剂），随后在惰性气氛（例如N2或H2N2环境）下在超过或等于约200℃下、例如在约250℃下将功率半导体器件加热达超过或等于约100分钟，例如达约120分钟（硬烘焙），随后对防反射膜进行蚀刻。在一个或多个实施例中，可随后执行离子注入（背面注入）、背面金属沉积、背面金属回火和/或其它过程。
根据各种实施例，可将例如诸如可旋涂和可光图案化旋压硅树脂之类的无应力或基本上无应力且低吸湿性芯片钝化用于半导体系统，例如功率半导体器件。此钝化（例如旋压硅树脂）的特征可在于来自环境的湿气的低吸收/结合（潮解），并且可以没有或基本上没有机械应力。使用新的钝化的效果可以是针对例如诸如腐蚀之类的环境影响的功率半导体器件的增加的稳健性。因此，根据一个或多个实施例的功率半导体器件或模块可在例如诸如热、高空气湿度、空气污染等苛刻环境条件下更可靠地操作。
图4示出了根据各种实施例的功率半导体器件400。
功率半导体器件400可包括：半导体本体401；以及钝化层402，设置在半导体本体401的至少一部分上，其中，钝化层402包括在饱和中具有小于或等于0.5 wt%的水吸收的有机电介质材料。
在一个或多个实施例中，术语“水吸收”可包括或者可指的是材料获取（换言之，吸收）的水或湿气的最大量。
在一个或多个实施例中，有机电介质材料可在饱和中具有小于或等于0.4 wt%的水吸收，例如在一个或多个实施例中小于或等于0.3 wt%，例如在一个或多个实施例中约0.25 wt%。
在一个或多个实施例中，有机电介质材料可具有大于或等于3 MV/cm的击穿电压、在一个或多个实施例中例如大于或等于3.5 MV/cm、在一个或多个实施例中例如大于或等于4 MV/cm、例如约4 MV/cm。
在一个或多个实施例中，有机电介质材料可具有小于或等于100 MPa的抗拉强度、在一个或多个实施例中例如小于或等于50 MPa、在一个或多个实施例中例如小于或等于20 MPa、在一个或多个实施例中例如小于或等于10 MPa、在一个或多个实施例中例如约5 MPa。
在一个或多个实施例中，有机电介质材料可具有小于或等于1 GPa的杨氏模量（有时也称为抗拉模量或弹性模量）、在一个或多个实施例中例如小于或等于500 MPa、在一个或多个实施例中例如小于或等于100 MPa、在一个或多个实施例中例如小于或等于50 MPa、在一个或多个实施例中例如小于或等于20 MPa。
在一个或多个实施例中，钝化层402可具有小于或等于1 mm的厚度、例如小于或等于500μm、例如小于或等于200 μm、例如小于或等于100 μm、例如小于或等于50 μm、例如小于或等于20 μm、例如小于或等于10 μm、例如在从0.1 μm至200 μm范围内、例如在从1 μm至50 μm范围内、例如在从5 μm至50 μm范围内、例如在从5 μm至20 μm范围内、例如在从5 μm至10 μm范围内、例如在从20 μm至40 μm范围内、例如约40 μm、例如约20 μm、例如约10 μm、例如约5 μm。
在一个或多个实施例中，有机电介质材料可包括或者可以是硅树脂材料。
在一个或多个实施例中，硅树脂材料可包括或者可以是可光图案化硅树脂材料。
在一个或多个实施例中，功率半导体器件400还可包括在半导体本体401与钝化层402（未示出）之间的防反射涂层。防反射涂层可例如包括上文所述材料中的一个或多个或者由其制成。
在一个或多个实施例中，硅树脂材料可包括或者可以是可热固化硅树脂材料。
在一个或多个实施例中，硅树脂材料可包括或者可以是可旋涂硅树脂材料。
在一个或多个实施例中，硅树脂材料可包括或者可以是可用膜层压来沉积的硅树脂材料，例如硅树脂箔或膜。
在一个或多个实施例中，硅树脂材料可包括或者可以是可用印刷过程（例如模板印刷、丝网印刷、喷墨式印刷等）来沉积的硅树脂材料。
在一个或多个实施例中，可用包括以下各项的方法来形成钝化层402：在半导体本体401上沉积可热固化硅树脂材料；在具有小于或等于1 ppm（百万分之一）的氧水平的惰性气氛中对可热固化硅树脂材料进行热固化。
在一个或多个实施例中，氧水平可小于或等于500 ppb（十亿分之一），例如小于或等于200 ppb，例如，小于或等于100 ppb，例如小于或等于50 ppb。
在一个或多个实施例中，使可热固化硅树脂材料热固化可包括：在处理室处于小于或等于120℃的第一温度的同时将功率半导体器件400放置在处理室中；用惰性气体来执行净化；以约5℃/分钟的速率将处理室的温度从第一温度增加至约380℃的第二温度；在处理室处于第二温度的同时将处理室中的功率半导体器件400加热达约30分钟；以约5℃/分钟的速率将处理室的温度从第二温度减小至小于或等于120℃的第三温度。
在一个或多个实施例中，可在前端过程中形成钝化层402。
在一个或多个实施例中，可将功率半导体器件400配置为芯片。
在一个或多个实施例中，可将功率半导体器件400配置为裸芯。在一个或多个实施例中，术语“裸芯”可包括或者指的是没有模塑料（molding compound）的芯片。换言之，在一个或多个实施例中，功率半导体器件400可不包含模塑料。
在一个或多个实施例中，可将钝化层402配置为芯片端钝化层。在一个或多个实施例中，术语“芯片端钝化层”可包括或者指的是芯片或管芯的最后终止钝化层，例如最上钝化层。
在一个或多个实施例中，半导体本体401可包括至少一个半导体材料（例如硅）或者可由其制成，但也可以可能是其它半导体材料，包括化合物半导体材料，例如诸如锗、硅锗、碳化硅、磷化铟、砷化铟镓，仅举几个例子。
在一个或多个实施例中，半导体本体401可包括多个层。在一个或多个实施例中，所述多个层可包括至少一个半导体层和/或至少一个绝缘层和/或至少一个导电层。
在一个或多个实施例中，可将钝化层402直接地设置在半导体本体401的半导体或基于半导体表面上，例如在硅或基于硅的表面（例如氧化硅或氮化硅表面）上。
在一个或多个实施例中，功率半导体器件400可包括或者可以是功率晶体管，例如功率IGBT。
在一个或多个实施例中，功率半导体器件400可包括或者可以是功率二极管。
在一个或多个实施例中，功率半导体器件400可包括或者可以是高压器件。
图5示出了根据各种实施例的另一功率半导体器件500。
半导体器件500可以在某些程度上类似于半导体器件400。特别地，与图4中相同的参考符号可表示与图4中相同或类似的元件。半导体器件500可包括要保护的至少一个结构。可将钝化层402设置在要保护的所述至少一个结构上。
例如，在一个或多个实施例中，半导体器件500可包括要保护的第一结构403a和要保护的第二结构403b，如图5中所示。在其它实施例中，半导体器件500可包括要保护的仅一个结构，例如第一结构403a或第二结构403b或另一结构。在又一实施例中，半导体器件500可包括要保护的三个或更多结构。
在一个或多个实施例中，可将所述至少一个结构设置在半导体本体401中或其上面。
在一个或多个实施例中，可将所述至少一个结构设置在半导体本体401的表面处。
在一个或多个实施例中，可将所述至少一个结构（例如第一结构403a）设置在半导体本体401的边界区域处。在一个或多个实施例中，半导体本体401的边界区域可对应于芯片的边界。在一个或多个实施例中，边界区域可以是其中可发生高电场和/或其中可减小高电场的区域。由于高电场的发生，此区域可能特别易于发生腐蚀。因此，可能期望防止湿气或腐蚀促进离子进入此区域。
在一个或多个实施例中，所述至少一个结构（例如第一结构403a）可包括或者可以是保护环。
在一个或多个实施例中，所述至少一个结构（例如第一结构403a）可包括多个防护环。
在一个或多个实施例中，所述至少一个结构（例如第一结构403a）可包括或者可以是场电极。
在一个或多个实施例中，所述至少一个结构（例如第一结构403a）可包括多个场电极。
在一个或多个实施例中，功率半导体器件500可包括活性区（active region）。在一个或多个实施例中，活性区可包括电接触404。在一个或多个实施例中，电接触404可以是IGBT的发射极接触。在一个或多个实施例中，发射极接触404可包括或者可以是被配置成用于结合的焊盘，例如金属焊盘。在一个或多个实施例中，可将例如结合导线之类的结合结构405结合到焊盘404。
在一个或多个实施例中，所述至少一个结构（例如第二结构403b）可包括或者可以是功率半导体器件500的电接触。在一个或多个实施例中，电接触可以是IGBT的栅极接触。在一个或多个实施例中，钝化层402可设置在栅极接触之上且可防止IGBT的栅极和发射极接触被短路。
图6作为平面图示出了根据各种实施例的功率电子模块600。
功率电子模块600可包括：多个功率半导体器件610，每个包括半导体本体和设置在半导体本体的至少一部分上的钝化层，其中，所述钝化层包括有机电介质材料，其在饱和中具有小于或等于0.5 wt%的水吸收；以及至少一个接触620，被连接到所述多个功率半导体器件。
在一个或多个实施例中，所述钝化层可包括或者可以是硅树脂材料。
在一个或多个实施例中，钝化层可具有小于或等于1 mm的厚度。
在一个或多个实施例中，功率半导体器件610中的每一个可包括或可以是裸芯。
在一个或多个实施例中，可将功率半导体器件610相互电连接。
在一个或多个实施例中，可将功率电子模块600配置为高压模块。
在一个或多个实施例中，可将功率电子模块600配置为IGBT模块。
在一个或多个实施例中，可将功率电子模块600配置为二极管模块。
在一个或多个实施例中，可将功率电子模块600配置成以在kV（千伏）体系中的电压操作，例如几千伏的电压，在一个或多个实施例中例如达到约6.5 kV的电压，在一个或多个实施例中例如从约3 kV至6 kV的电压，但根据其它实施例其它电压或电压范围也可以是可能的。
在一个或多个实施例中，可将功率电子模块600配置成以达到几百安培的电流操作，例如在一个或多个实施例中达到约200 A的电流或者在一个或多个实施例中达到约400A或者在或多个实施例中达到约600A，但根据其它实施例其它电流或电流范围也可以是可能的。
还可根据本文所述的一个或多个实施例（例如结合图4和/或图5所述的一个或多个实施例）来配置功率半导体器件610中的一个或多个，例如全部。
功率电子模块600中的功率半导体器件610的数目可根据特定应用而改变。例如，在图6中示出了六个功率半导体器件610作为示例，然而数目可不限于六个，并且可例如为4、8、16、24、32或36个，仅举几个其它示例。
可将所述至少一个接触620配置成对功率半导体器件610进行电接触。
在一个或多个实施例中，功率电子模块600可包括被连接到功率半导体器件610的多个接触620。例如，在示例中，接触620的数目可以是三个，如图6中所示，然而根据其它实施例，接触620的数目可不同于三个。接触620的数目可根据特定应用而改变。
在一个或多个实施例中，功率电子模块可包括一层硅树脂凝胶，其可覆盖所述多个功率半导体器件610（例如芯片）和所述至少一个接触620（或多个接触620）。
在一个或多个实施例中，该硅树脂凝胶层可具有大于或等于5 mm、例如大于或等于1 cm的厚度。
在一个或多个实施例中，可将多个功率电子模块（例如IGBT模块和/或二极管模块）组装成功率电子构建块。可根据本文所述的一个或多个实施例来配置功率电子模块中的每个。在一个或多个实施例中，可将多个功率电子构建块组装成高压转换器。
图7示出了根据各种实施例的用于处理功率半导体器件的方法700。
方法700可包括：在功率半导体器件的半导体本体上沉积可热固化硅树脂材料（在702中）；以及在具有小于或等于1 ppm的氧水平的惰性气氛中对可热固化硅树脂材料进行热固化（在704中）。
在一个或多个实施例中，功率半导体器件可包括功率晶体管，例如IGBT。
在一个或多个实施例中，功率半导体器件可包括二极管。
在一个或多个实施例中，氧水平可小于或等于500 ppb（十亿分之一），例如小于或等于200 ppb，例如，小于或等于100 ppb，例如小于或等于50 ppb。
在一个或多个实施例中，在半导体本体上沉积硅树脂材料可包括旋涂过程或者可由其实现。
在一个或多个实施例中，在半导体本体上沉积硅树脂材料可包括膜层压过程或者可由其实现。
在一个或多个实施例中，在半导体本体上沉积硅树脂材料可包括印刷过程（例如模板印刷过程、丝网印刷过程、喷墨式印刷过程等）或者可由其实现。
在一个或多个实施例中，方法700还可包括将硅树脂材料图案化以形成掩模，并使用掩模来蚀刻功率半导体器件的至少一个底层层。换言之，可在蚀刻被图案化硅树脂材料暴露的至少一个层的同时使用图案化硅树脂材料作为蚀刻掩模。
在一个或多个实施例中，所述至少一个底层层可包括或者可以是防反射涂层。
在一个或多个实施例中，蚀刻所述至少一个底层层可包括干法蚀刻过程，例如等离子体化学蚀刻过程或湿法化学蚀刻过程。等离子体化学蚀刻过程可使用例如SF6、BCl3、Cl2和/或CF4作为蚀刻气体，但其它蚀刻气体也可以是可能的。
在一个或多个实施例中，可在将硅树脂材料热固化之前执行将硅树脂材料图案化并蚀刻所述至少一个底层层。
在一个或多个实施例中，使可热固化硅树脂材料热固化可包括：在处理室处于第一温度的同时将功率半导体器件放置在处理室中；将处理室的温度从第一温度增加至第二温度；在处理室处于第二温度的同时将处理室中的功率半导体器件加热达可预定时间段；将处理室的温度从第二温度减小至第三温度；在处理室已达到第三温度之后将功率半导体器件从处理室去除。
在一个或多个实施例中，第一温度可小于或等于120℃，第二温度可在从约250℃至约400℃范围内，并且第三温度可小于或等于120℃。
在一个或多个实施例中，将处理室的温度从第一温度增加至第二温度或将处理室的温度从第二温度减小至第三温度中的至少一个可包括以约4℃/分钟至6℃/分钟的速率（例如以约5℃/分钟的速率）改变处理室的温度。
在一个或多个实施例中，可预定时间段可在从约30分钟至约120分钟范围内。
在一个或多个实施例中，第一温度可小于或等于120℃，将处理室的温度从第一温度增加至第二温度可包括以约5℃/分钟的速率改变温度；第二温度可为约380℃，可预定时间段可为约30分钟，将处理室的温度从第二温度减小至第三温度可包括以约5℃/分钟的速率来改变温度；并且第三温度可小于或等于120℃。
在一个或多个实施例中，方法700还可包括在将功率半导体器件放置在处理室中之后和增加处理室的温度之前用惰性气体来执行净化。
在一个或多个实施例中，惰性气体可包括或可以是氮气。
在一个或多个实施例中，方法700还可包括在沉积硅树脂材料之前在半导体本体上沉积防反射涂层。可在防反射涂层上沉积硅树脂材料。防反射涂层可包括上文所述的一个或材料或者可由其制成。
各种实施例可以为可能需要在诸如高温、高空气湿度、空气污染之类的苛刻环境条件下操作的半导体器件（例如，功率半导体器件，例如IGBT或功率二极管）提供可靠的芯片端钝化层。包括具有芯片端钝化层的芯片的模块处的长期应力测试（例如，HV-H3TRB）已示出例如可防止腐蚀，如例如图3中所示。
虽然已参考特定实施例特别地示出并描述了本公开的各种方面，但本领域的技术人员应理解的是在不脱离如由所附权利要求定义的本公开的精神和范围的情况下可对其进行形式和细节方面的各种修改。因此由所附权利要求来指示本公开的范围，并且因此意图涵盖进入在权利要求的等价物的意义和范围内的所有修改。

Claims (25)

1.一种功率半导体器件，包括：
半导体本体；
钝化层，设置在半导体本体的至少一部分上，
其中，所述钝化层包括有机电介质材料，其在饱和中具有小于或等于0.5 wt%的水吸收。
2.权利要求1的功率半导体器件，其中，所述有机电介质材料具有大于或等于3 MV/cm的击穿电压。
3.权利要求1的功率半导体器件，其中，所述有机电介质材料具有小于或等于100 MPa的抗拉强度。
4.权利要求1的功率半导体器件，其中，所述有机电介质材料具有小于或等于1 GPa的杨氏模量。
5.权利要求1的功率半导体器件，其中，所述钝化层具有小于或等于1 mm的厚度。
6.权利要求1的功率半导体器件，其中，所述有机电介质材料包括硅树脂材料。
7.权利要求6的功率半导体器件，其中，所述硅树脂材料包括可光图案化硅树脂材料。
8.权利要求6的功率半导体器件，其中，所述硅树脂材料包括可热固化硅树脂材料。
9.权利要求6的功率半导体器件，其中，所述硅树脂材料包括可旋涂硅树脂材料、可层压硅树脂材料以及可印刷硅树脂材料中的至少一个。
10.权利要求1的功率半导体器件，其中，所述钝化层被设置在设置于半导体本体的边界区域处的结构上。
11.权利要求10的功率半导体器件，其中，所述结构包括防护环和场电极中的至少一个。
12.权利要求1的功率半导体器件，被配置为裸芯。
13.一种功率电子模块，包括：
多个功率半导体器件，每个包括半导体本体和设置在半导体本体的至少一部分上的钝化层，其中，所述钝化层包括在饱和中具有小于或等于0.5 wt%的水吸收的有机电介质材料；以及
至少一个接触，被连接到所述多个功率半导体器件。
14.权利要求13的功率电子模块，其中，所述钝化层包括硅树脂材料。
15.权利要求13的功率电子模块，其中，所述钝化层具有小于或等于1 mm的厚度。
16.权利要求13的功率电子模块，其中，所述功率半导体器件中的每一个被配置为裸芯。
17.一种用于处理功率半导体器件的方法，包括：
在功率半导体器件的半导体本体上沉积可热固化硅树脂材料；
在具有小于或等于1 ppm的氧水平的惰性气氛中使可热固化硅树脂材料热固化。
18.权利要求17的方法，其中，在半导体本体上沉积硅树脂材料包括旋涂过程、层压过程以及印刷过程中的至少一个。
19.权利要求17的方法，还包括将硅树脂材料图案化以形成掩模，并使用掩模来蚀刻功率半导体器件的至少一个底层层。
20.权利要求17的方法，其中，使可热固化硅树脂材料热固化包括：
在处理温度处于第一温度的同时将功率半导体器件放置在处理室中；
将处理室的温度从第一温度增加至第二温度；
在处理室处于第二温度的同时将处理室中的功率半导体器件加热达可预定时间段；
将处理室的温度从第二温度减小至第三温度；
在处理室已达到第三温度之后将功率半导体器件从处理室去除。
21.权利要求20的方法，其中，所述第一温度小于或等于120℃，
其中，所述第二温度在从约250℃至约400℃范围内，并且其中，所述第三温度小于或等于120℃。
22.权利要求20的方法，其中，将处理室的温度从第一温度增加至第二温度或将处理室的温度从第二温度减小至第三温度中的至少一个包括以约5℃/分钟的速率改变处理室的温度。
23.权利要求20的方法，其中，所述可预定时间段在从约30分钟至约120分钟范围内。
24.权利要求20的方法，
其中，所述第一温度小于或等于120℃；
其中，将处理室的温度从第一温度增加至第二温度包括以约5℃/分钟的速率改变温度；
其中，所述第二温度为约380℃；
其中，所述可预定时间段为约30分钟；
其中，将处理室的温度从第二温度减小至第三温度包括以约5℃/分钟的速率改变温度；以及
其中，所述第三温度小于或等于120℃。
25.权利要求20的方法，还包括在将功率半导体器件放置在处理室中之后和增加处理室的温度之前用惰性气体来执行净化。
CN201510111092.5A 2014-03-13 2015-03-13 功率半导体器件、用于处理其的方法以及功率电子模块 Pending CN104916596A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/207685 2014-03-13
US14/207,685 US20150262814A1 (en) 2014-03-13 2014-03-13 Power semiconductor device,power electronic module, and method for processing a power semiconductor device

Publications (1)

Publication Number Publication Date
CN104916596A true CN104916596A (zh) 2015-09-16

Family

ID=54010364

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510111092.5A Pending CN104916596A (zh) 2014-03-13 2015-03-13 功率半导体器件、用于处理其的方法以及功率电子模块

Country Status (3)

Country Link
US (1) US20150262814A1 (zh)
CN (1) CN104916596A (zh)
DE (1) DE102015103709A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170084521A1 (en) 2015-09-18 2017-03-23 Industrial Technology Research Institute Semiconductor package structure
DE102016122251A1 (de) 2016-11-18 2018-05-24 Infineon Technologies Austria Ag Verfahren zum Bilden von Halbleiterbauelementen und Halbleiterbauelement
US9998109B1 (en) 2017-05-15 2018-06-12 Cree, Inc. Power module with improved reliability
US20220199464A1 (en) * 2020-12-21 2022-06-23 Infineon Technologies Ag Semiconductor device protection

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002158328A (ja) * 2000-11-17 2002-05-31 Mitsubishi Electric Corp 電力用半導体装置
CN1717800A (zh) * 2002-11-27 2006-01-04 Abb研究有限公司 功率半导体模块
CN101809770A (zh) * 2007-09-27 2010-08-18 欧司朗光电半导体有限公司 光电子半导体芯片,光电子器件和用于制造光电子器件的方法
CN102184854A (zh) * 2011-04-14 2011-09-14 电子科技大学 一种功率器件背面热退火时对正面金属图形的保护方法
WO2013101241A1 (en) * 2011-12-31 2013-07-04 Intel Corporation Organic thin film passivation of metal interconnections

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2447988B1 (en) * 2010-11-02 2015-05-06 GE Energy Power Conversion Technology Limited Power electronic device with edge passivation
JP5941847B2 (ja) * 2013-01-17 2016-06-29 信越化学工業株式会社 シリコーン・有機樹脂複合積層板及びその製造方法、並びにこれを使用した発光半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002158328A (ja) * 2000-11-17 2002-05-31 Mitsubishi Electric Corp 電力用半導体装置
CN1717800A (zh) * 2002-11-27 2006-01-04 Abb研究有限公司 功率半导体模块
CN101809770A (zh) * 2007-09-27 2010-08-18 欧司朗光电半导体有限公司 光电子半导体芯片,光电子器件和用于制造光电子器件的方法
CN102184854A (zh) * 2011-04-14 2011-09-14 电子科技大学 一种功率器件背面热退火时对正面金属图形的保护方法
WO2013101241A1 (en) * 2011-12-31 2013-07-04 Intel Corporation Organic thin film passivation of metal interconnections

Also Published As

Publication number Publication date
DE102015103709A1 (de) 2015-09-17
US20150262814A1 (en) 2015-09-17

Similar Documents

Publication Publication Date Title
CN104916596A (zh) 功率半导体器件、用于处理其的方法以及功率电子模块
US6352940B1 (en) Semiconductor passivation deposition process for interfacial adhesion
US7893524B2 (en) Wiring substrate and semiconductor device and method of manufacturing the same
US8598035B2 (en) Semiconductor dice with backside trenches filled with elastic material for improved attachment, packages using the same, and methods of making the same
US20030102551A1 (en) Semiconductor device and method for manufacturing
JP5621334B2 (ja) 半導体装置および半導体装置の製造方法
US20060267008A1 (en) Semiconductor bond pad structures and methods of manufacturing thereof
CN101492149A (zh) 构建到半导体集成电路中的电器件
US11842938B2 (en) Semiconductor device and method for forming a semiconductor device
KR20090092328A (ko) 일렉트로마이그레이션 방지막을 구비하는 반도체 장치 및 그 제조방법
CN109494203A (zh) 半导体装置及其制造方法
JP2006261323A (ja) 半導体装置及びその製造方法
US7498252B2 (en) Dual layer dielectric stack for microelectronics having thick metal lines
KR20070001797A (ko) 반도체 장치 및 그 제조 방법
US20150344298A1 (en) Electronic component and manufacturing method of the same
EP1101837B1 (en) Moisture corrosion inhibitor layer for Al-alloy metallization layers for electronic devices and corresponding manufacturing method
US20070284721A1 (en) Semiconductor device and method for producing the semiconductor device
US20200395296A1 (en) Semiconductor device and fabrication method for the same
US20240021542A1 (en) Power semiconductor device and power module
JP4654790B2 (ja) 半導体装置及びその製造方法
JPS59232424A (ja) 半導体装置とその製造法
JP2004022653A (ja) 半導体装置
CN101335264A (zh) 芯片堆叠结构及其制造方法
US20110084411A1 (en) Semiconductor die
KR20150034967A (ko) 반도체 패키지 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20150916