CN101809770A - 光电子半导体芯片,光电子器件和用于制造光电子器件的方法 - Google Patents

光电子半导体芯片,光电子器件和用于制造光电子器件的方法 Download PDF

Info

Publication number
CN101809770A
CN101809770A CN200880109239A CN200880109239A CN101809770A CN 101809770 A CN101809770 A CN 101809770A CN 200880109239 A CN200880109239 A CN 200880109239A CN 200880109239 A CN200880109239 A CN 200880109239A CN 101809770 A CN101809770 A CN 101809770A
Authority
CN
China
Prior art keywords
semiconductor chip
contact layer
opto
layer
insulating barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200880109239A
Other languages
English (en)
Inventor
埃尔马·鲍尔
沃尔特·韦格莱特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of CN101809770A publication Critical patent/CN101809770A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2405—Shape
    • H01L2224/24051—Conformal with the semiconductor or solid-state device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2499—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids
    • H01L2224/24996—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/24998—Reinforcing structures, e.g. ramp-like support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82007—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting a build-up interconnect during or after the bonding process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82909—Post-treatment of the connector or the bonding area
    • H01L2224/82951—Forming additional members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01038—Strontium [Sr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

本发明提出了一种半导体芯片，其具有接触层(6)，该接触层对于许多常见的应用并不是最佳的。例如，该接触层过薄，以致不能在没有明显的退化的情况下承受针对半导体芯片设计的工作电流。此外，提出了一种光电子器件，半导体芯片可以集成在该器件中，使得补偿了接触层的次优的特性。在该器件中，半导体芯片施加在支承体本体(10)上，使得接触层设置在半导体本体的背离支承体本体的侧上。半导体芯片和支承体本体至少部分地用电绝缘层(3)覆盖，并且施加在绝缘层上的电导体(14)离开半导体本体横向地延伸，并且触碰接触层的至少部分面积。此外，提出了一种用于制造该器件的有利的方法。

Description

光电子半导体芯片，光电子器件和用于制造光电子器件的方法
本专利申请要求德国专利申请102007046337.7的优先权，其公开内容通过引用结合于此。
本申请涉及一种光电子半导体芯片，其带有半导体本体和施加在半导体本体上的导电的接触层。此外，本申请涉及一种光电子器件，其带有这种半导体芯片和支承体本体，以及涉及一种用于制造光电子器件的方法。
已公开了例如光发射二极管芯片形式、尤其是发光二极管芯片形式的开头所述类型的光电子半导体芯片。这种芯片通常具有金属接触电极形式的电接触层，这些接触层通常包括多个不同的彼此堆叠的金属层。这种接触层的厚度在已知的半导体芯片的情况下选择得足够大，使得接触层承受足够大的电流，该电流至少对应于所设计的工作电流。
在接触层太薄的情况下，当半导体芯片被施加以工作电流时，在接触层和半导体本体之间的电接触部或者接触层会被损毁或者显著地受到影响。
在光电子器件中，接触层通常借助接合线来与器件的电导体导电连接。
一个任务是，提出一种半导体芯片，其与传统的半导体芯片相比在技术上可以更为简单地并且用较小的费用开销来制造。此外，要提出一种光电子器件，在该光电子器件中可以以特别有利的方式集成有半导体芯片。同样要提出一种有利的用于制造这种光电子器件的方法。
提出了一种开头所述类型的光电子半导体芯片，其中接触层具有小于或等于1μm的厚度。在本申请的上下文中，层的厚度尤其是应当理解为垂直于层的主延伸平面测量的最大厚度。
附加地或者可替选地，接触层构建为使得其不是用作借助接合线来电连接的接合垫。
此外附加地或者可替选地，接触层构建为使得其在施加以针对半导体芯片设计的电工作电流时受到显著的影响。“影响”意味着：接触层本身或者在接触层和半导体本体之间的导电的接触部在对芯片施加以所设计的工作电流时变化，使得芯片的至少一个功率参数明显变差。例如，半导体芯片的总电阻和/或正向电压提高。例如，接触层薄地构建，以致其在施加以针对芯片设计的工作电流的情况下至少部分地熔化。
半导体芯片的一个扩展方案设计了：半导体芯片针对具有大于等于1A(直流电)的最大电流的工作而设计，而接触层并不能容易地承受这种最大电流。尤其是当接触层借助接合线来电连接时，接触层并不能承受这种工作电流。
此外附加地或者可替选地，接触层被施加在半导体本体的主侧上，该主侧在俯视图中具有x mm2的二维伸展。在俯视图中看，接触层具有ymm2的二维伸展。接触层的厚度小于或等于x/(y＊4)μm，优选小于或等于x/(y＊3)μm，特别优选小于或等于x/(y＊2.5)μm或者x/(y＊2)μm。
半导体芯片具有接触层，该接触层对于许多常见的应用并不是最佳的。另一方面，该半导体芯片由于较省事地构建的接触层而可以以较低的开销来制造。通过这种方式，特别是可以成本特别低廉地制造半导体芯片。
接触层尤其是金属导电的。
在半导体芯片的一个扩展方案中，接触层的厚度小于或等于0.7μm。光电子半导体芯片的另一扩展方案设计了，接触层具有小于或等于0.5μm的厚度。
在半导体芯片的一个附加的实施形式中，接触层施加到半导体本体的一侧上，电磁辐射在该侧上从半导体芯片耦合输出或者耦合输入到半导体芯片中。换言之，该接触层在该侧上并未覆盖半导体本体的整个自由的外表面。
在一个扩展方案中，接触层施加在半导体本体的主侧上并且覆盖总面积的小于或等于30％的面积，优选为总面积的小于或等于25％，并且特别优选为在该主面上的半导体本体的总面积的小于或等于20％。
在一个实施形式中，半导体芯片具有带有有源区的外延的半导体层序列。在半导体芯片的工作中，在有源区中产生和/或接收电磁辐射。
该半导体芯片尤其是一种光发射二极管芯片，其适于在其工作中发射电磁辐射。接触层尤其是设置在光发射二极管芯片的主发射侧上。
特别地在一个扩展方案中，半导体芯片的有源区基于III-V化合物半导体材料，譬如氮化物化合物半导体材料如InAlGaN。在另一实施形式中，半导体层序列基于II/VI化合物半导体材料。
III/V化合物半导体材料具有来自第三主族的至少一种元素，例如Al、Ga、In，以及来自第五主族的元素，例如B、N、P、As。特别地，术语“III/V化合物半导体材料”包括二元、三元或者四元化合物的族，这些化合物包含至少一种来自第三主族的元素和至少一种来自第五主族的元素，例如氮化物化合物半导体和磷化物化合物半导体。此外，这种二元、三元或者四元化合物例如可以具有一种或多种掺杂材料以及附加的组成部分。
相应地，II/VI化合物半导体材料具有至少一种来自第二主族的元素，例如Be、Mg、Ca、Sr，以及来自第六主族的元素，例如O、S、Se。特别地，II/VI化合物半导体材料包括二元、三元或者四元化合物，这些化合物包括至少一种来自第二主族的元素和至少一种来自第六主族的元素。此外，这种二元、三元或者四元化合物可以具有例如一种或多种掺杂材料以及附加的组成部分。例如，属于II/VI化合物半导体材料的有：ZnO、ZnMgO、CdS、ZnCdS、MgBeO。
在本上下文中，“基于氮化物化合物半导体”意味着：半导体层序列或者其至少一部分、特别优选是至少有源区和/或生长衬底具有氮化物化合物半导体材料或者由其构成，优选为InnAlmGa1-n-mN，其中0≤n≤1，0≤m≤1，并且n+m≤1。在此，该材料不必一定具有根据上式的数学上精确的组成。更确切地说，其例如可以具有一种或者多种掺杂材料以及附加的组成部分。然而出于简单的原因，上式仅仅包含晶格的主要组成部分(Al、Ga、In、N)，即使它们可以部分地通过少量其他材料来替代和/或补充。
提出了一种光电子器件，其中光电子半导体芯片施加在支承体本体上，使得接触层设置在半导体本体的背离支承体本体的侧上。半导体芯片和支承体本体至少部分地以电绝缘层覆盖。在绝缘层上施加有电导体，并且该电导体离开从半导体本体横向地延伸。电导体尤其是在绝缘层的背离支承体的侧上延伸。“横向”应当理解为如下方向：该方向平行于半导体本体的主延伸平面或者平行于半导体本体的层的主延伸平面延伸。
电导体触碰接触层的外表面的至少一部分。接触层的外表面基本上意味着接触层的背离半导体本体的外表面。接触层的朝向半导体本体的面并不属于此。
电导体的一部分部分地与半导体本体交叠并且至少部分地或者完全地与接触层交叠。电导体的另一部分离开半导体本体横向地延伸。
电导体基本上可以任意地构建和结构化，该导体在个别情况下尤其是也可以由未结构化的导电层构成。在一个扩展方案中，电印制导线结构的电部分带有多个印制导线，这些印制导线可以彼此连接以及彼此电绝缘。
在该器件的一个扩展方案中，电导体触碰接触层的外表面的至少50％。优选的是，电导体触碰接触层的外表面的至少75％，特别优选的是至少90％。接触层的外表面是半导体芯片的电连接面，即其适于导电连接半导体芯片。
在该器件的一个改进实施形式中，电导体在其触碰接触层的区域中和接触层本身一同具有大于或等于1.5μm的总厚度。有利的是，该总厚度大于或等于2μm。接触层通过电导体的触碰接触层的部分来有效地增强。由此，该器件中的半导体芯片也可以在如下电流情况下工作：在该电流情况下未被增强的接触层会受损。
在此，不是半导体芯片的接触层设置以足够大的厚度，而是该器件的电导体施加到接触层上，使得该电导体有效地增强接触层并且由此该接触层在器件中的工作中在大的工作电流情况下也不受损。一般而言，该半导体芯片集成在器件中，使得补偿接触层的可能的不足的特性。
在光电子器件的一个扩展方案中，该器件在主辐射方向上发射半导体芯片产生的电磁辐射。该半导体芯片具有第一主面、第一接触面和与第一主面对置的第二主面，该第二主面带有通过接触层形成的第二接触面。
在一个附加的实施形式中，支承体本体具有两个彼此电绝缘的连接区域，其中该半导体芯片以第一主面固定在支承体本体上，并且第一接触面借助电导体与第一连接区域导电连接。绝缘层尤其是透明的。在此，在主辐射方向上发射的辐射通过绝缘层耦合输出。
可替选地，半导体芯片的接触层借助电导体与另外的部件的电连接面导电连接。该另外的部件可以是另外的半导体芯片或者带有合适的壳体和半导体芯片的部件。该另外的部件尤其是也可以是与光电子半导体芯片不同类型的部件。该另外的部件尤其是同样施加在支承体本体上并且尤其是也可以至少部分地设置有绝缘层。
“不同类型”意味着：该部件在功能和/或结构特征上与光电子半导体芯片不同，其中该部件尤其是满足不同的目的，在其工作原理上基于不同的物理效应，具有不同地成形的电连接面或者能够以不同的方式安装。
电绝缘的绝缘层可以在该光电子器件中有利地实现多种功能。因为绝缘层是电绝缘的，所以其防止了通过所施加的导电层形成短路。例如当半导体芯片的pn结通过将导电层施加到半导体芯片的侧边缘上而被短路时，或者当支承体本体的两个连接区域通过电导体彼此连接时，情况如此。此外，绝缘层保护半导体芯片免受环境影响，尤其是免受污染和湿气影响。
当光电子器件在主辐射方向上发射的辐射通过绝缘层耦合输出时，绝缘层也可以有利地包含发光转换材料，以便例如借助发射紫外或者蓝色辐射的半导体芯片来产生白光。合适的发光转换材料例如YAG:Ce(Y3Al5O12:Ce3+)对于本领域技术人员是基本上已知的。关于发光转换的效率，尤其有利的是，绝缘层直接地与设计用于耦合输出辐射的半导体芯片的表面邻接。
绝缘层例如是塑料层。优选的是，绝缘层是硅树脂层，因为硅树脂的特征在于高的辐射耐受性，尤其是对UV光的辐射耐受性。
特别优选的是，绝缘层具有玻璃层或者由玻璃层构成。具有玻璃的绝缘层具有的优点是，玻璃具有如下的热膨胀系数：该热膨胀系数与在塑料的情况下相比通常更好地与半导体芯片匹配。由此，有利地降低了温度引起的机械应力，这些机械应力会导致在绝缘层中的裂缝或者甚至导致绝缘层的脱离。同样，避免了由于热应力引起的导电层与绝缘层的脱离。此外，玻璃的特征在于与塑料相比对湿气更少的吸收。此外，在绝缘层由玻璃构成的情况下，对于紫外辐射的耐抗性也非常高。
半导体芯片的第一主面同时可以是第一接触面，而半导体芯片在该接触面上固定在支承体本体的第一连接区域上。例如，半导体芯片的第一接触面可以是衬底的背面，该背面优选设置有金属化物，并且至支承体本体的第一连接区域的电连接借助焊接连接或者导电的粘合剂来实现。
然而可替选地也可能的是，第一连接层以及接触层都处于半导体芯片的第二主面上，并且两个接触面以彼此电绝缘的导电层分别与支承体本体的两个连接区域之一相连。这在包含绝缘衬底例如蓝宝石衬底的半导体芯片情况下是有利的。绝缘的蓝宝石衬底例如通常使用在基于氮化物化合物半导体的半导体芯片中。
电导体例如是结构化的金属层。该金属层优选被结构化为使得其仅仅覆盖半导体芯片的第二主面的小部分，以便减小光电子器件发射的辐射在金属层中的吸收。金属层的结构化例如可以借助光刻来进行。
特别优选的是，电导体是对于所发射的辐射透明的层。这尤其是对于降低制造开销是有利的，因为透明的层不必从绝缘层的设计用于辐射耦合输出的区域去除，并且由此无需结构化。电导体例如可以包含透明导电氧化物(TCO)，尤其是铟锡氧化物(ITO)。
特别地，当希望光电子器件的无电势(potentialfrei)的表面时，在器件的一个扩展方案中将绝缘的盖层、例如漆层施加在电导体上。
提出了一种用于制造光电子器件的方法，其中提供了支承体本体和光电子半导体芯片。该半导体芯片被施加到支承体本体上。在半导体芯片和支承体本体上施加了电绝缘层。导电材料被施加到绝缘层上，使得该导电材料触碰半导体芯片的接触层并且离开半导体芯片横向地延伸，用于构建电导体。
在该方法的一个扩展方案中，电绝缘层首先被施加为使得其部分或者完全覆盖接触层。在施加导电材料之前，在绝缘层中构建凹处用于暴露接触层的至少一部分。
在该方法的一个扩展方案中，在绝缘层中的凹处通过使用激光剥蚀来制造，即绝缘层至少部分地借助激光照射来去除。
在一个实施形式中，在该方法中绝缘层具有塑料层。该塑料层例如可以通过塑料膜的层压、通过印刷或者喷射聚合物溶液来施加。
在该方法的一个变形方案中，首先将前体层(Precursor-Schicht)施加到半导体芯片和支承体本体上，例如借助溶胶-凝胶法来通过将悬浮液旋涂(Spincoating)或者气相淀积来施加。通过第一热处理，前体层的有机组成部分随后被去除。这样形成的层随后用第二热处理来浓缩，以便产生玻璃层形式的绝缘层。
电导体有利地至少部分地用PVD方法、例如借助溅射来施加。
在另一实施形式中，针对电导体施加金属层并且随后借助电镀沉积来强化。
可替选地，电导体也可以用印刷方法、尤其用丝网印刷方法来施加。此外，电导体也可以用喷射方法或者旋涂方法(Spincoating)来产生。
半导体芯片、器件和方法的其他优点、实施形式和改进方案从下面结合附图所阐述的实施例中得到。其中：
图1A至1C示出了在用于制造半导体芯片的示例性方法的不同方法阶段期间的、用于多个半导体芯片的带有半导体本体的晶片的部分的示意性截面图；
图2示出了半导体芯片的一个实施例的示意性截面图；
图3示出了光电子器件的第一实施例的示意性截面图；
图4A至4H示出了在该方法的一个实施例的不同方法阶段期间在图3中所示的器件的示意性截面图；以及
图5A至5C示出了在该方法的另一实施例的不同方法阶段期间在图3中所示的器件的示意性截面图。
在实施例和附图中，相同或者作用相同的组成部分分别设置有相同的附图标记。所示的组成部分以及组成部分之间的大小比例不应视为合乎比例。更确切地说，附图的一些细节为了更好的理解被夸大地示出。
在用于制造半导体芯片的一个示例性的方法中，例如提供了半导体晶片100，其具有外延的带有有源区的半导体层序列，用于产生电磁辐射。半导体层序列例如基于氮化物化合物半导体并且例如发射UV辐射和/或蓝光。
用于多个接触层的材料60以薄层施加到半导体晶片100上，参见图1A。该材料60以小于0.5μm的厚度来施加，例如以0.35μm、0.25μm或者0.2μm的最大厚度来施加。在此，例如涉及唯一的金属层或者带有至少两个不同的金属层的金属层序列。适于构建针对半导体本体的接触层的材料层的合适的材料和构造对于本领域技术人员是已知的。
随后，将光刻胶65整面地施加到材料60上并且以光刻来结构化，参见图1B。光刻胶65被结构化，使得其仅仅保留在其中设置接触层的区域中，而在其余区域中被去除。
在另一方法步骤中，材料60在其中没有光刻胶的区域中例如借助刻蚀来去除。随后，去除光刻胶，使得多个彼此分离的接触层6保留在晶片100上，参见图1C。
在该方法中会需要的是，在晶片100和材料60或者接触层6之间构建良好导电的接触部，这例如包括输送能量。例如可以执行接触层和晶片的至少一次退火。
此外，该方法包括从晶片复合结构中分离半导体芯片。分离可以沿着分离线进行，这些分离线在图1C中以虚线的形式表示。在图2中示出了从晶片分离出的半导体芯片。
半导体芯片例如在俯视图中在接触层6设置于其上的主侧上具有1mm2的伸展。该半导体芯片例如设计用于用至少1A(直流电)的最大工作电流来驱动。通常，半导体芯片在俯视图中具有x mm2的二维伸展并且设计用于以xA(直流电)的最大工作电流来驱动。附加地或者可替选地，半导体芯片设计用于在x mm2的伸展情况下用在至少2＊x A至至少5＊xA(分别为脉冲电流)的范围中的最大工作电流来驱动。
而接触层6构建为使得当接触层借助接合线来电连接时，用这种电流来驱动是不可能的，而并不显著降低半导体芯片的效率。降低效率例如可以包括提高半导体芯片的正向电压，使接触层退化和/或使接触层和半导体本体之间的电接触部退化。
在半导体本体的主侧的俯视图中，接触层例如具有如下的二维伸展：该二维伸展等于俯视图中的总的主侧的伸展的0.2倍。接触层的厚度例如为0.25μm或者0.3μm。带有接触层的主侧的覆盖程度越大，则例如厚度可以越小。
替代于图2中所示的实施例，半导体本体可以在相同的主侧上也具有两个接触层。也可能的是，接触层覆盖主侧的超过50％。此外，也可能的是，接触层具有透明导电氧化物(TCO，transparent conductive oxide)或者基本上由其构成。
图3中所示的光电子器件的第一实施例包含支承体本体10，两个接触金属化物施加到其上，这些接触金属化物形成第一连接区域7和第二连接区域8。半导体芯片1用第一主侧2以电学方式和机械方式安装到第一连接区域7上，其中该第一主侧具有第一电接触面4。半导体芯片1至第一连接区域7的安装例如通过焊接或者粘合来进行。在半导体芯片1的与第一主侧2对置的第二主侧5上，半导体芯片1具有电接触层6，其形成接触层。
半导体芯片1和支承体本体10设置有绝缘层形式的绝缘层3。绝缘层3例如是塑料层。特别地，可以涉及硅树脂层，因为硅树脂层的特征在于特别良好的辐射耐抗性。特别优选的是，绝缘层3是玻璃层。
接触层6和第二连接区域8通过导电层形式的电导体14彼此连接，该导电层在绝缘层3的部分区域上引导。电导体14例如包含金属或者透明导电氧化物(TCO)，例如铟锡氧化物(ITO)，ZnO:Al或者SnO:Sb。电导体例如触碰接触层的外表面的80％。
为了得到无电势的表面，例如将绝缘的盖层15、例如漆层施加到电导体14上。在透明的绝缘的盖层15的情况下，该盖层有利地不必被结构化并且因此可以整面地施加到光电子器件上。连接面7、8的部分区域16、17例如可以从绝缘层3和盖层15露出，使得在该暴露的部分区域16、17中可以安装用于为光电子器件供电的电端子。
通过绝缘层3保护半导体芯片1免受环境影响，尤其是免受污染和湿气影响。此外，绝缘层3用作电导体14的绝缘的支承体，其防止了半导体芯片1的侧边缘和/或支承体本体的两个连接面7或8的短路。
此外，由半导体芯片1在主辐射方向13上发射的辐射也通过绝缘层3从光电子器件耦合输出。这具有的优点是，绝缘层3可以添加有发光转换材料，借助该发光转换材料将所发射的辐射的至少一部分的波长朝着更长的波长推移。特别地，通过这种方式可以产生白光，其方式是由在蓝色或者紫外光谱范围中发射的半导体芯片1产生的辐射被部分地转换到互补的黄色光谱范围中。为此，优选的是使用带有如下的产生辐射的有源区的半导体芯片1：该有源区包含氮化物化合物半导体材料例如GaN、AlGaN、InGaN或者InGaAlN。
下面借助图4A至4H进一步阐述该方法的一个实施例。
图4A示出了支承体本体10，在其上例如通过施加和结构化金属化层构建有两个彼此电绝缘的连接区域7、8。
在图4B中所示的中间步骤中，半导体芯片1以第一接触面4安装到支承体本体10的第一连接区域7上，其中该半导体芯片具有第一主面2和第二主面5，第一接触面在该实施例中等于半导体芯片1的第二主面2。半导体芯片1至支承体本体10上的安装例如借助焊剂连接或者导电粘合剂来进行。半导体芯片1在第二主面5上具有接触层6，该接触层施加到第二主面5上并且形成接触面。接触层6例如借助光刻来结构化。
在图4C中示出了中间步骤，其中将绝缘层3施加到半导体芯片1以及设置有连接区域7、8的支承体本体10上。绝缘层3的施加优选通过喷射或者旋涂(Spincoating)聚合物溶液来进行。此外，印刷方法、尤其是丝网印刷对于施加绝缘层3也是有利的。
在图4D中所示的方法步骤中，在绝缘层3中产生第一凹处11和第二凹处12，通过第一凹处将通过接触层6形成的第二接触面暴露，通过第二凹处将支承体本体10的第二连接区域8的部分区域暴露。凹处11、12优选借助激光加工、例如借助激光剥蚀来产生。例如，也暴露第一连接区域7的部分区域16和第二连接区域8的部分区域17，以便能够实现将电端子安装在光电子器件的支承体本体10上。
在图4E至4G示出的方法步骤中，前面通过凹处11暴露的接触层6通过电导体14与第二连接面8的前面通过凹处12暴露的区域导电连接。
电导体14例如是金属层。该金属层例如如下地产生：首先将比较薄的金属层140整面地施加到绝缘层3上，该金属层具有例如200nm或者大约100nm的厚度。这例如可以通过气相淀积或者溅射来进行。在图4E中是示出了在施加这种薄的金属层140之后的方法阶段。
随后，薄的金属层的一部分借助临时的绝缘层19覆盖，参见图4F。为此，例如将绝缘层19以光刻胶层的形式施加到金属层140上。在光刻胶层中借助光刻技术(Phototechnik)在如下区域中产生凹处：在该区域中电导体14应当将接触层6与第二连接区域8相连。薄的金属层140的未被覆盖的部分设计用于随后被变厚。
在光刻胶层中的凹处的区域中，前面被施加的金属层例如通过电镀沉积来强化。这有利地进行，使得在电镀强化的区域中的金属层明显比前面整面地施加的金属层更厚。例如，在电镀强化的区域中，金属层的厚度可以为数微米。
随后，去除光刻胶层并且进行刻蚀过程，借助该刻蚀过程，在未被电镀强化的区域中的金属层被完全去除。在电镀强化的区域中，金属层由于其较大的厚度而仅仅被部分去除，使得其在该区域中保留作为电导体14，参见图4G。
在其中电导体14触碰接触层6的区域中，电导体14和接触层6一同具有例如1.7μm、2.1μm或者2.5μm的总厚度d，参见图4G。例如至少3μm、至少4μm或者甚至至少5μm的明显更大的总厚度也是可能的。
替代通过使用将薄的金属层电镀强化来构建电导体14，原则上也可能的是，将电导体14直接以结构化的形式施加到绝缘层3上。这例如可以用印刷方法、尤其是用丝网印刷方法来实现。通过这种方式，通常可以实现比电镀强化情况下更小的电导体14的厚度。
当施加对于所发射的辐射透明的导电层14时，导电层14的结构化或者结构化的施加可以是不必要的。作为透明的导电层，尤其是透明导电氧化物(TCO)优选铟锡氧化物(ITO)是合适的，或者可替选地，导电的塑料层是合适的。透明的导电层优选通过气相淀积、印刷、喷射或者旋涂(Spincoating)来施加。
在图4H中示出的方法步骤中，施加电绝缘的盖层15。绝缘的盖层15优选是塑料层，例如是漆层。绝缘的盖层15尤其是覆盖电导体14，以便产生无电势的表面。
在下面借助图5A、5B和5C示出施加绝缘层3的、即前面在图4C中示出的中间步骤的一个可替选的变形方案。
在此，首先将前体层9施加到半导体芯片1和支承体本体10上，该前体层包含有机和无机组成部分。
前体层的施加例如借助溶胶-凝胶法通过将悬浮液气相淀积、溅射、喷射或者旋涂(Spincoating)来实现。
通过优选为大约200℃至400℃的温度T1情况下大约4h至8h地在中性的N2气氛中或者在低的02部分压力情况下的热处理，去除了前体层9的有机组成部分，如在图5B中通过箭头18所表明的那样。
这样形成的层随后如在图5C中示意性地示出的那样用烧结过程来浓缩，以便产生绝缘层3。烧结通过在优选为大约300℃至500℃的温度T2情况下大约4h至8h的另外的热处理来进行。根据玻璃层的类型，烧结优选在降低的或者氧化的气氛下进行。
在图5A、5B和5C中描述的方法步骤可以类似地也用于制造具有玻璃或者由玻璃构成的盖层15。在该情况中，这些方法步骤优选第一次实施以便产生用于绝缘层3的玻璃层，并且在施加导电层14之后重复，以便沉积用于盖层15的玻璃层。
通过多次重复施加电绝缘层和导电层，也可以实现多层的布线。这尤其是对于包含多个半导体芯片或者除了至少一个半导体芯片之外包含另外的其他类型的器件的LED模块是有利的。
本发明并未通过借助实施例的描述而受到限制。更确切地说，本发明包括任意新的特征以及特征的任意组合，尤其是在权利要求中的特征的任意组合，即使该特征或者该组合本身并未明确地在权利要求或者实施例中进行说明。

Claims (15)

1.一种光电子器件，其带有根据权利要求12至15中的任一项所述的光电子半导体芯片和支承体本体，在支承体本体上施加有半导体芯片，使得接触层设置在半导体本体的背离支承体本体的侧上，其中半导体芯片和支承体本体至少部分地用电绝缘层覆盖，并且施加在绝缘层上的电导体触碰接触层的外表面的至少一部分并且离开半导体本体横向地延伸。
2.根据权利要求1所述的光电子器件，其中电导体触碰接触层的外表面的至少50％。
3.根据权利要求1或2所述的光电子器件，其中电导体在该电导体触碰接触层的区域中与在该区域中的接触层一同具有大于或等于1.5μm的总厚度。
4.根据权利要求3所述的光电子器件，其中总厚度大于或等于2μm。
5.根据权利要求1至4中的任一项所述的光电子器件，其中绝缘层具有至少一种如下材料：该材料选自塑料、硅树脂和玻璃。
6.根据权利要求1至5中的任一项所述的光电子器件，其中电绝缘的盖层施加到印制导线结构上。
7.一种用于制造光电子器件的方法，包括以下步骤：
-提供支承体本体和根据权利要求12至15中的任一项所述的光电子半导体芯片；
-在支承体本体上施加半导体芯片；
-将电绝缘层施加到半导体芯片和支承体本体上；
-将导电材料施加到绝缘层上，使得该导电材料触碰半导体芯片的接触层并且离开半导体芯片横向地延伸，用于构建电导体。
8.根据权利要求7所述的方法，其中在施加导电材料之前在绝缘层中构建凹处，用于暴露接触层的至少一部分。
9.根据权利要求7或8所述的方法，其中施加绝缘层包括施加预制的层或者印刷、喷射或者旋涂用于绝缘层的材料。
10.根据权利要求7至9中的任一项所述的方法，其中施加导电材料包括施加金属层和借助电镀沉积来强化金属层。
11.根据权利要求10所述的方法，其中施加金属层包括使用PVD方法。
12.一种光电子半导体芯片，其带有半导体本体和施加在半导体本体上的、金属导电的电接触层，其中接触层具有小于或等于1μm的厚度。
13.根据权利要求12所述的光电子半导体芯片，其中接触层具有小于或等于0.7μm的厚度。
14.根据权利要求12所述的光电子半导体芯片，其中接触层具有小于或等于0.5μm的厚度。
15.根据权利要求12至14中的任一项所述的光电子半导体芯片，其中接触层施加在半导体本体的主侧上，并且覆盖主侧的总面积的小于或等于25％的面积。
CN200880109239A 2007-09-27 2008-09-24 光电子半导体芯片,光电子器件和用于制造光电子器件的方法 Pending CN101809770A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102007046337.7 2007-09-27
DE102007046337A DE102007046337A1 (de) 2007-09-27 2007-09-27 Optoelektronischer Halbleiterchip, optoelektronisches Bauelement und Verfahren zum Herstellen eines optoelektronischen Bauelements
PCT/DE2008/001579 WO2009039841A1 (de) 2007-09-27 2008-09-24 Optoelektronischer halbleiterchip, optoelektronisches bauelement und verfahren zum herstellen eines optoelektronischen bauelements

Publications (1)

Publication Number Publication Date
CN101809770A true CN101809770A (zh) 2010-08-18

Family

ID=40084137

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200880109239A Pending CN101809770A (zh) 2007-09-27 2008-09-24 光电子半导体芯片,光电子器件和用于制造光电子器件的方法

Country Status (8)

Country Link
US (1) US8791548B2 (zh)
EP (1) EP2193553A1 (zh)
JP (1) JP2010541224A (zh)
KR (1) KR20100074100A (zh)
CN (1) CN101809770A (zh)
DE (1) DE102007046337A1 (zh)
TW (1) TW200919789A (zh)
WO (1) WO2009039841A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104916596A (zh) * 2014-03-13 2015-09-16 英飞凌科技股份有限公司 功率半导体器件、用于处理其的方法以及功率电子模块
CN109637982A (zh) * 2017-10-05 2019-04-16 英飞凌科技股份有限公司 半导体元件和用于制造半导体元件的方法
CN110875200A (zh) * 2018-09-04 2020-03-10 中芯集成电路（宁波）有限公司 晶圆级封装方法及封装结构
CN110875207A (zh) * 2018-09-04 2020-03-10 中芯集成电路（宁波）有限公司 晶圆级封装方法及封装结构
CN110875201A (zh) * 2018-09-04 2020-03-10 中芯集成电路（宁波）有限公司 晶圆级封装方法以及封装结构
CN112331612A (zh) * 2020-11-09 2021-02-05 歌尔微电子有限公司 半导体芯片的制作方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100999806B1 (ko) 2009-05-21 2010-12-08 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
DE102009042205A1 (de) * 2009-09-18 2011-03-31 Osram Opto Semiconductors Gmbh Optoelektronisches Modul
DE102009048401A1 (de) 2009-10-06 2011-04-07 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines optoelektronischen Halbleiterbauteils und optoelektronisches Halbleiterbauteil
DE102009051129A1 (de) * 2009-10-28 2011-06-01 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zum Herstellen eines optoelektronischen Bauelements
DE102010034565A1 (de) 2010-08-17 2012-02-23 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung zumindest eines optoelektronischen Halbleiterbauelements
DE102010035490A1 (de) * 2010-08-26 2012-03-01 Osram Opto Semiconductors Gmbh Strahlungsemittierendes Bauelement und Verfahren zur Herstellung eines strahlungsemittierenden Bauelements
CN103155197B (zh) * 2010-10-12 2016-09-07 Oled工厂有限责任公司 用于制造有机电子器件的方法
CN102593302B (zh) 2011-01-10 2014-10-15 展晶科技(深圳)有限公司 发光二极管封装结构及其制造方法
CN102593113B (zh) 2011-01-10 2015-04-01 展晶科技(深圳)有限公司 发光二极管封装结构
TWI447962B (zh) * 2011-01-17 2014-08-01 Advanced Optoelectronic Tech 發光二極體晶粒及其製造方法、發光二極體封裝結構
JP5652252B2 (ja) 2011-02-24 2015-01-14 ソニー株式会社 発光装置、照明装置および表示装置
DE102011055549A1 (de) * 2011-09-30 2013-04-04 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Bauelements mit einer drahtlosen Kontaktierung
DE102014102029A1 (de) * 2014-02-18 2015-08-20 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von Halbleiterbauelementen und Halbleiterbauelement
DE102014105799A1 (de) * 2014-04-24 2015-10-29 Osram Opto Semiconductors Gmbh Licht emittierendes Halbleiterbauelement
DE102017121228A1 (de) * 2017-09-13 2019-03-14 Helmholtz-Zentrum Berlin Für Materialien Und Energie Gmbh Verfahren zur Oberflächenbehandlung einer Probe die mindestens eine Oberfläche eines Metalloxids aufweist und Metalloxid mit behandelter Oberfläche
DE102019220378A1 (de) * 2019-12-20 2021-06-24 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterbauelement und verfahren zu dessen herstellung

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3345518B2 (ja) * 1994-09-28 2002-11-18 株式会社東芝 光半導体モジュールの製造方法
DE19517697A1 (de) * 1995-05-13 1996-11-14 Telefunken Microelectron Strahlungsemittierende Diode
JPH10294493A (ja) * 1997-02-21 1998-11-04 Toshiba Corp 半導体発光デバイス
JP3718329B2 (ja) 1997-08-29 2005-11-24 株式会社東芝 ＧａＮ系化合物半導体発光素子
JP3641122B2 (ja) * 1997-12-26 2005-04-20 ローム株式会社 半導体発光素子、半導体発光モジュール、およびこれらの製造方法
JP2000223742A (ja) 1999-01-29 2000-08-11 Toshiba Corp 窒素化合物半導体素子
JP4493153B2 (ja) * 2000-04-19 2010-06-30 シャープ株式会社 窒化物系半導体発光素子
MY145695A (en) * 2001-01-24 2012-03-30 Nichia Corp Light emitting diode, optical semiconductor device, epoxy resin composition suited for optical semiconductor device, and method for manufacturing the same
JP4148664B2 (ja) * 2001-02-02 2008-09-10 三洋電機株式会社 窒化物系半導体レーザ素子およびその形成方法
DE10152922B4 (de) * 2001-10-26 2010-05-12 Osram Opto Semiconductors Gmbh Nitrid-basierendes Halbleiterbauelement
US7038288B2 (en) * 2002-09-25 2006-05-02 Microsemi Corporation Front side illuminated photodiode with backside bump
CN100502060C (zh) 2003-02-19 2009-06-17 日亚化学工业株式会社 氮化物半导体元件
JP4029843B2 (ja) * 2004-01-19 2008-01-09 豊田合成株式会社 発光装置
DE10339985B4 (de) * 2003-08-29 2008-12-04 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement mit einer transparenten Kontaktschicht und Verfahren zu dessen Herstellung
TWI347022B (en) * 2004-02-20 2011-08-11 Osram Opto Semiconductors Gmbh Optoelectronic component, device with several optoelectronic components and method to produce an optoelectronic component
DE102004050371A1 (de) * 2004-09-30 2006-04-13 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement mit einer drahtlosen Kontaktierung
DE102006015117A1 (de) 2006-03-31 2007-10-04 Osram Opto Semiconductors Gmbh Optoelektronischer Scheinwerfer, Verfahren zum Herstellen eines optoelektronischen Scheinwerfers und Lumineszenzdiodenchip

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104916596A (zh) * 2014-03-13 2015-09-16 英飞凌科技股份有限公司 功率半导体器件、用于处理其的方法以及功率电子模块
CN109637982A (zh) * 2017-10-05 2019-04-16 英飞凌科技股份有限公司 半导体元件和用于制造半导体元件的方法
CN109637982B (zh) * 2017-10-05 2023-09-05 英飞凌科技股份有限公司 半导体元件和用于制造半导体元件的方法
CN110875200A (zh) * 2018-09-04 2020-03-10 中芯集成电路（宁波）有限公司 晶圆级封装方法及封装结构
CN110875207A (zh) * 2018-09-04 2020-03-10 中芯集成电路（宁波）有限公司 晶圆级封装方法及封装结构
CN110875201A (zh) * 2018-09-04 2020-03-10 中芯集成电路（宁波）有限公司 晶圆级封装方法以及封装结构
CN110875207B (zh) * 2018-09-04 2021-05-07 中芯集成电路（宁波）有限公司 晶圆级封装方法及封装结构
CN110875200B (zh) * 2018-09-04 2021-09-14 中芯集成电路（宁波）有限公司 晶圆级封装方法及封装结构
CN110875201B (zh) * 2018-09-04 2021-09-14 中芯集成电路（宁波）有限公司 晶圆级封装方法以及封装结构
CN112331612A (zh) * 2020-11-09 2021-02-05 歌尔微电子有限公司 半导体芯片的制作方法

Also Published As

Publication number Publication date
EP2193553A1 (de) 2010-06-09
KR20100074100A (ko) 2010-07-01
US8791548B2 (en) 2014-07-29
WO2009039841A1 (de) 2009-04-02
DE102007046337A1 (de) 2009-04-02
US20100276722A1 (en) 2010-11-04
TW200919789A (en) 2009-05-01
JP2010541224A (ja) 2010-12-24

Similar Documents

Publication Publication Date Title
CN101809770A (zh) 光电子半导体芯片,光电子器件和用于制造光电子器件的方法
CN104854696B (zh) 显示设备和用于制造显示设备的方法
CN100580963C (zh) 具有氧化铟锡层的发光二极管及其制造方法
CN103026120B (zh) Tl改型管中led的安装
EP1228540B1 (en) Optoelectric element
JPH11340514A (ja) フリップチップ型光半導体素子
CN102683514A (zh) 发光二极管封装和制造方法
CN102201426B (zh) 发光二极管及其制作方法
CN101752399A (zh) 具有多个发光单元的发光二极管及其制造方法
CN102263120A (zh) 半导体发光元件、发光装置、照明装置、显示装置、信号灯器和道路信息装置
CN105720156A (zh) 一种发光二极管及其制作方法
TWI431806B (zh) 光電組件
CN102176498A (zh) Led芯片的制作方法
CN101510580A (zh) 一种具有电流阻挡层的发光二极管
KR101281081B1 (ko) 수직형 발광 다이오드 셀 어레이 및 그의 제조 방법
CN102194801A (zh) 正向发光的发光二极管封装结构及其形成方法
CN107408588A (zh) 太阳能电池单元和太阳能电池单元的制造方法
WO2013039019A1 (ja) 光電変換デバイス用電極及び光電変換デバイス
CN100399587C (zh) 半导体发光元件、其制造方法以及半导体装置
JP4474892B2 (ja) フリップチップ型ｌｅｄ
CN105720155A (zh) 一种发光二极管led及其制作方法
CN102800764A (zh) 半导体发光装置及其制造方法
CN102522400B (zh) 一种防静电损伤的垂直发光器件及其制造方法
CN102130241B (zh) 发光二极管阵列结构及其制造方法
CN103647010B (zh) 一种大功率led芯片的制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20100818