CN102130241B

CN102130241B - 发光二极管阵列结构及其制造方法

Info

Publication number: CN102130241B
Application number: CN 201010003983
Authority: CN
Inventors: 陈昭兴
Original assignee: Epistar Corp
Current assignee: Epistar Corp
Priority date: 2010-01-15
Filing date: 2010-01-15
Publication date: 2013-10-30
Anticipated expiration: 2030-01-15
Also published as: CN102130241A

Abstract

本发明公开一种发光二极管阵列结构及其制造方法，该发光二极管阵列结构制造方法至少包含：提供暂时基板；依序形成多个第一发光叠层及第二发光叠层；形成第一绝缘层覆盖部分第一发光叠层；形成导线于第一绝缘层之上并与第一发光叠层及第二发光叠层电性连接；形成第二绝缘层完全覆盖第一发光叠层、导线及部分第二发光叠层；形成金属连接层于第二绝缘层之上，并与第二发光叠层电性连接；形成导电基板于金属连接层之上；移除暂时基板；及形成第一电极连接第一发光叠层，使第一发光叠层与第二发光叠层形成串联电路结构。

Description

发光二极管阵列结构及其制造方法

技术领域

本发明涉及一种发光二极管阵列结构及其制造方法。

背景技术

发光二极管(light-emitting diode；LED)的发光原理是利用电子在n型半导体与p型半导体间移动的能量差，以光的形式将能量释放，这样的发光原理有别于白炽灯发热的发光原理，因此发光二极管被称为冷光源。此外，发光二极管具有高耐久性、寿命长、轻巧、耗电量低等优点，因此现今的照明市场对于发光二极管寄予厚望，将其视为新一代的照明工具。

传统的阵列式发光二极管，如图1所示，包含蓝宝石基板101、多个发光叠层100形成于蓝宝石基板101上，并可选择性地形成缓冲层102于上述蓝宝石基板101与上述发光叠层100之间。上述发光叠层100包含n型半导体层103、有源层104、以及p型半导体层105。由于蓝宝石基板101不导电，多个发光叠层100之间由经蚀刻发光叠层100至蓝宝石基板形成的沟槽并覆盖以绝缘层108做为隔离。另外再于部分蚀刻多个发光叠层100至n型半导体层103后，在n型半导体层103暴露区域以及p型半导体层105上形成第一连接电极106以及第二连接电极107。通过导线109连接多个发光叠层100的第一连接电极106及第二连接电极107，使多个发光叠层100之间形成串联电路结构。

如图1所示的串联电路结构就电性而言为水平结构，且导线在基板的同一侧做电性连接。其电流的横向传导须靠半导体层来完成，然而p型半导体层105其横向传导能力较差，通常可用n型半导体层朝上(n side up)的结构来解决此问题。但若要形成n型半导体层朝上(n side up)的结构，需磨除或激光剥除蓝宝石基板，使已形成的电性连接结构遭到破坏，因而造成工艺上的困难。

发明内容

本发明的目的在于提出一种新的发光二极管阵列结构，以解决已知技术所产生的问题。

本发明的目的是这样实现的，即提供一种发光二极管阵列结构制造方法，其步骤至少包含：提供暂时基板；依序交错形成多个第一发光叠层及第二发光叠层；形成第一绝缘层覆盖部分第一发光叠层；形成导线于第一绝缘层之上并与第一发光叠层及第二发光叠层电性连接；形成第二绝缘层完全覆盖第一发光叠层、导线及部分第二发光叠层；形成金属连接层于第二绝缘层之上，并与第二发光叠层电性连接；形成导电基板于金属连接层之上；移除暂时基板；及形成第一电极连接第一发光叠层，使第一发光叠层与第二发光叠层形成串联电路结构。

附图说明

根据以上所述的优选实施例，并配合附图说明，读者当能对本发明的目的、特征和优点有更深入的理解。但值得注意的是，为了清楚描述起见，本说明书所附的附图并未按照比例尺加以绘示。

附图简单说明如下：

图1为传统阵列式发光二极管示意图；

图2A至图2K为本发明制造流程与结构示意图；

图3A至图3B为本发明实施例的结构示意图；

图4为本发明实施例的结构示意图。

附图标记说明

100～发光叠层 101～蓝宝石基板

102～缓冲层 103～n型半导体层

104～有源层 105～p型半导体层

106～第一连接电极 107～第二连接电极

108～绝缘层 109～导线

200A～第一发光叠层 200B～第二发光叠层

201～暂时基板 202～缓冲层

203～n型半导体层 2031～第一n型半导体层

2032～第二n型半导体层 2033～第三n型半导体层

2041～第一有源层 2042～第二有源层

2051～第一p型半导体层 2052～第二p型半导体层

206～第一绝缘层 2071～第一p型电极

2072～第二p型电极 208～第一n型电极

2082～第二n型电极 209～导线

210～第二绝缘层 211～金属连接层

212～导电基板 2131～第一电极

2132～第二电极 214～第三电极

301～第四电极 302～第五电极

具体实施方式

本发明揭示一种发光二极管阵列结构及其制作方法。为了使本发明的叙述更加详尽与完备，请参照下列描述并配合图2A至图4的图示。

图2A至图2K为根据本发明第一实施例制造流程的结构示意图。如图2A所示，包含暂时基板201、多个第一发光叠层200A及多个第二发光叠层200B，其中多个第一发光叠层200A及多个第二发光叠层200B依序交错形成于暂时基板201上。第一发光叠层200A包括形成在暂时基板201上的n型半导体层203，第一有源层2041形成在n型半导体层203之上、以及第一p型半导体层2051形成在第一有源层2041之上。第二发光叠层200B包括形成在暂时基板201上的n型半导体层203，第二有源层2042形成在n型半导体层203之上、以及第二p型半导体层2052形成在第二有源层2042之上。此外，在n型半导体203与暂时基板201中也可选择性的形成缓冲层202。

接着，如图2B所示，通过蚀刻部分上述第一发光叠层200A及第二发光叠层200B至缓冲层202或暂时基板201，使n型半导体层被区分为第一n型半导体层2031、第二n型半导体层2032及岛状的第三n型半导体层2033。其中第一发光叠层200A包括第一n型半导体层2031、第三n型半导体层2033、第一有源层2041、以及第一p型半导体层2051。第二发光叠层200B则包括第二n型半导体层2032、第二有源层2042、以及第二p型半导体层2052。

接着，如图2C所示，形成第一绝缘层206覆盖第三n型半导体层2033与第一p型半导体层2051之间的沟槽。

之后，如图2D所示，分别于第一p型半导体层2051与第二p型半导体层2052之上形成第一p型电极2071与第二p型电极2072。在第三n型半导体2033上形成第一n型电极208，并以导线209电性连接上述第一p型电极2071与第一n型电极208，使得第一p型电极2071的电流可导入第一n型电极208之中。

接着，如图2E所示，形成第二绝缘层210于第一发光叠层200A与第二发光叠层200B之上，其中第一发光叠层200A被第二绝缘层210覆盖，但第二发光叠层200B中部分的第二p型电极2072则未被第二绝缘层210覆盖。

接着，如图2F所示，提供第一金属连接层211A形成于上述第二绝缘层210及第二p型电极2072之上。另外提供导电基板212，并于其一侧形成第二金属连接层211B，并将第一金属连接层211A与第二金属连接层211B键合在一起。

接着，如图2G所示，翻转芯片(flip wafer)并移除暂时基板201。接下来，如图2H所示，移除缓冲层202。

最后，如图2I所示，形成第一电极2131连接上述第一发光叠层200A的第三n型半导体层2033及第二发光叠层200B的第二n型半导体层2032，另外，形成第二电极2132连接第一发光叠层200A的第一n型半导体层2031。如图2I箭头所示，电流可从第二发光叠层200B的第二p型电极2072流向第一电极2131，电流再通过第一电极2131流向第一发光叠层200A的第三n型半导体层2033后经过第一n型电极208、导线209、第一p型电极2071后流向第二电极2132，以形成垂直串联发光二极管阵列结构。

此外，如图2J所示，也可以依上述工艺，依序形成第二发光叠层200B、第一发光叠层200A、第一发光叠层200A及第二发光叠层200B的发光二极管阵列结构。在此结构中，如箭头所示，可使电流由两侧的第二发光叠层200B的第二p型电极2072流向第一电极2131，电流再通过第一电极2131流向第一发光叠层200A的第三n型半导体层2033后经过第一n型电极208、导线209、第一p型电极2071后流向连接中央两第一发光叠层200A的两第一n型半导体层2031的第三电极214，以形成串并联发光二极管阵列结构。电路图如图2K所示，其中两侧的第二发光叠层200B、第一发光叠层200A为串联电路结构而两组串联电路结构又可依上述电流传导方向结合为并联电路结构。

另外，本发明的发光二极管阵列结构也可依照设计或工艺需要弹性的组合上述第一发光叠层200A及第二发光叠层200B，并依电流的传导方向形成水平或垂直串联或并联电路结构，以下实施例列举其中几种可能的连接方式。

如图3A所示，可连续形成两个第一发光叠层200A，其中各层的组成与标号与图2A-图2K相同，在此不再赘述。另外，形成第四电极301连接左侧第一发光叠层200A的第三n型半导体层2033，并形成第五电极302连接左侧第一发光叠层200A的第一n型半导体层2031及右侧第一发光叠层200A的第三n型半导体层2033。如箭头所示，电流方向可从左侧第一发光叠层200A的第四电极301流经第三n型半导体层2033后流向第一n型电极208、导线209、第一p型电极2071后，流向第五电极302，再流入右侧第一发光叠层200A的第三n型半导体层2033后流向其第一n型电极208、导线209、第一p型电极2071后，流向第二电极2132，以形成水平串联发光二极管阵列结构。

在另一实施例中，如图3B所示，可连续形成两个第一发光叠层200A’，其中各层的组成与标号与图2A-图2K相同，在此不再赘述，但在本实施例中，第一发光叠层200A’不需形成第三n型半导体层2033及第一n型电极208。另外，形成第四电极301连接左侧第一发光叠层200A’的导线209，并形成第五电极302连接左侧第一发光叠层200A′的第一n型半导体层2031及右侧第一发光叠层200A的导线209。如箭头所示，电流方向可从左侧第一发光叠层200A的第四电极301流经导线209、第一p型电极2071后流向第五电极302后，再流入右侧第一发光叠层200A的导线209、第一p型电极2071后流向第二电极2132，以形成水平串联发光二极管阵列结构。

在另一实施例中，如图4所示，可依序形成第一发光叠层200A’及第二发光叠层200B’。但在本实施例中，第一发光叠层200A’不需形成第三n型半导体层2033及第一n型电极208，且在第二发光叠层200B’的第二n型半导体层之上形成第二n型电极2082。如箭头所示，电流方向可从左侧第二发光叠层200B’的第二p型电极2072流向第二n型半导体层2032后流向第二n型电极2082，再经由导线209流入右侧第一发光叠层200A′、第一p型电极2071后流向第二电极2132，以形成垂直串联发光二极管阵列结构。

上述各实施例中的暂时基板201的材料可选自蓝宝石(Sapphire)、碳化硅(SiC)、氧化锌(ZnO)、氮化镓(GaN)或硅、玻璃、石英、或陶瓷等高导热基板；缓冲层202的材料可选自氮化铝(AlN)、氮化镓(GaN)等与暂时基板适当匹配的材料；上述第一n型半导体层2031、第二n型半导体层2032、第三n型半导体层2033、第一有源层2041、第二有源层2042、第一p型半导体层2051及第二p型半导体层2052的材料包含一种或一种以上的物质选自镓(Ga)、铝(Al)、铟(In)、砷(As)、磷(P)、氮(N)以及硅(Si)所构成群组。第一绝缘层206及第二绝缘层210的材料可选自氧化硅、氧化铝、氧化钛、等各式氧化物，或其他高分子材料、聚酰亚胺(PI)、苯并环丁烯(BCB)、过氟环丁烷(PFCB)、旋涂玻璃等各种绝缘材料均可选择；第一p型电极2071、第二p型电极2072、第一n型电极208、第二n型电极2082、第一电极2131、第二电极2132、第三电极214、第四电极301、第五电极302及导线209的材料可选自金、铝、合金或多层金属结构。连接层211的材料可选自银、金、铝、或铟等其他适用于接合基板的金属；导电基板212的材料可选自铜、铝、陶瓷、或硅等导电性材料。

本发明所列举的各实施例仅用以说明本发明，并非用以限制本发明的范围。任何人对本发明所作的任何显而易知的修饰或变更皆不脱离本发明的精神与范围。

Claims

1.一种发光二极管阵列结构制造方法，其步骤包含：

提供暂时基板；

交错形成多个第一发光叠层及第二发光叠层于该暂时基板之上，其中该第一发光叠层从该暂时基板侧起包括第一n型半导体层、第一p型半导体层、及第一有源层形成于该第一n型半导体层与该第一p型半导体层之间；该第二发光叠层从该暂时基板侧起包括第二n型半导体层、第二p型半导体层、及第二有源层形成于该第二n型半导体层与该第二p型半导体层之间；

形成第一绝缘层覆盖部分该第一发光叠层；

形成导线于该第一绝缘层之上并与该第一发光叠层的该第一p型半导体层及该第二发光叠层的该第二n型半导体层电性连接；

形成第二绝缘层完全覆盖该第一发光叠层、该导线及部分该第二发光叠层；

形成金属连接层于该第二绝缘层之上，并与该第二发光叠层电性连接；

形成导电基板于该金属连接层之上；

移除该暂时基板；及

形成第一电极连接到该第一发光叠层的该第一n型半导体层。

2.如权利要求1所述的发光二极管阵列结构制造方法，其中该第一发光叠层还包含第三n型半导体层形成于该暂时基板之上并与该导线电性连接，及形成第二电极连接该第三n型半导体层与该第二n型半导体层，该第三n型半导体层通过该第一绝缘层与该第一n型半导体层、该第一p型半导体层、及该第一有源层电性隔离。

3.如权利要求1所述的发光二极管阵列结构制造方法，其中该第一发光叠层与该第二发光叠层为串联电路结构。

4.一种发光二极管阵列结构制造方法，其步骤包含：

提供暂时基板；

交错形成多个第一发光叠层、第二发光叠层、第三发光叠层及第四发光叠层于该暂时基板之上，其中该第二发光叠层在靠近该暂时基板的一侧包含电性隔离的第一n型半导体层及第二n型半导体层而在远离该暂时基板的一侧包含第二p型半导体层；该第四发光叠层在靠近该暂时基板的一侧包含电性隔离的第三n型半导体层及第四n型半导体层而在远离该暂时基板的一侧包含第四p型半导体层；该第一发光叠层在靠近该暂时基板的一侧包含第五n型半导体层而在远离该暂时基板的一侧包含第一p型半导体层；该第三发光叠层在靠近该暂时基板的一侧包含第六n型半导体层而在远离该暂时基板的一侧包含第三p型半导体层；

形成第一绝缘层覆盖部分该第二发光叠层及部分该第三发光叠层；

形成第一导线于该第二发光叠层之上的该第一绝缘层之上并电性连接该第二发光叠层的该第二n型半导体层及该第二p型半导体层；

形成第二导线于该第三发光叠层之上的该第一绝缘层之上并电性连接该第三发光叠层的该第三p型半导体层及该第四发光叠层的该第四n型半导体层；

形成第二绝缘层完全覆盖该第二发光叠层、该第三发光叠层、该第一导线及第二导线并覆盖部分该第一发光叠层及该第四发光叠层；

形成金属连接层于该第二绝缘层之上，并与该第一发光叠层及该第四发光叠层电性连接；

形成导电基板于该金属连接层之上；

移除该暂时基板；

形成第一电极连接该第一发光叠层的该第五n型半导体层及该第二发光叠层的第二n型半导体层；

形成第二电极连接该第四发光叠层的第三n型半导体层及该第四n型半导体层；及

形成第三电极连接该第二发光叠层的第一n型半导体层与该第三发光叠层的第六n型半导体层。

5.如权利要求4所述的发光二极管阵列结构制造方法，其中该第一发光叠层与该第二发光叠层为串联电路结构且该第三发光叠层与该第四发光叠层为串联电路结构。

6.如权利要求5所述的发光二极管阵列结构制造方法，其中该分别串联的第一发光叠层及第二发光叠层与第三发光叠层及第四发光叠层为并联电路结构。

7.一种发光二极管阵列结构制造方法，其步骤包含：

提供暂时基板；

形成第一绝缘层覆盖部分该第一发光叠层及部分该第二发光叠层；

形成第一导线在该第一发光叠层之上的该第一绝缘层之上并电性连接到该第一发光叠层的该第一p型半导体层；

形成第二导线在该第二发光叠层之上的该第一绝缘层上并电性连接到该第二发光叠层的该第二p型半导体层；

形成第二绝缘层完全覆盖该第一发光叠层、该第二发光叠层、该第一导线及该第二导线；

形成金属连接层于该第二绝缘层之上；

形成导电基板于该金属连接层之上；

移除该暂时基板；及

形成第一电极连接该第一导线与该第二发光叠层的该第二n型半导体层。

8.如权利要求7所述的发光二极管阵列结构制造方法，其中该第一发光叠层与该第二发光叠层为串联电路结构。

9.如权利要求7所述的发光二极管阵列结构制造方法，还包含形成第二电极于该第二n型半导体层之上，及形成第三电极于该第一n型半导体层之上。

10.如权利要求9所述的发光二极管阵列结构制造方法，还包括形成第三n型半导体层形成于该暂时基板之上并与该第一导线电性连接及第四n型半导体层形成于该暂时基板之上并与该第二导线电性连接，其中该第一电极形成于部分该第二n型半导体层及部分该第三n型半导体层之上。

11.一种发光二极管阵列结构，包含：

多个交错形成的第一发光叠层及第二发光叠层，其中该第一发光叠层从下至上包括第一n型半导体层、第一p型半导体层、及第一有源层形成于该第一n型半导体层与该第一p型半导体层之间；该第二发光叠层从下至上包括第二n型半导体层、第二p型半导体层、及第二有源层形成于该第二n型半导体层与该第二p型半导体层之间；

第一绝缘层覆盖部分该第一发光叠层；

导线形成于该第一绝缘层之上并与该第一发光叠层的该第一p型半导体层及该第二发光叠层的该第二n型半导体层电性连接；

第二绝缘层完全覆盖该第一发光叠层、该导线及部分该第二发光叠层；

金属连接层覆盖于该第二绝缘层之上，并与该第二发光叠层电性连接；

导电基板形成于该金属连接层之上；及

第一电极连接到该第一发光叠层的该第一n型半导体层。

12.如权利要求11所述的发光二极管阵列结构，其中该第一发光叠层与该第二发光叠层形成串联电路结构。

13.如权利要求11所述的发光二极管阵列结构，其中该第一发光叠层还包含与第一n型半导体层分开的岛状第三n型半导体层。

14.一种发光二极管阵列结构，包含：

多个交错形成的第一发光叠层、第二发光叠层、第三发光叠层及第四发光叠层，其中该第二发光叠层包含电性隔离的第一n型半导体层及第二n型半导体层和第二p型半导体层，该第四发光叠层包含电性隔离的第三n型半导体层及第四n型半导体层和第四p型半导体层，该第一发光叠层包含第五n型半导体层及第一p型半导体层；该第三发光叠层包含第六n型半导体层及第三p型半导体层；

第一绝缘层覆盖部分该第二发光叠层及部分该第三发光叠层；

第一导线形成于该第二发光叠层之上的该第一绝缘层之上并与该第一发光叠层的该第二n型半导体层与该第二p型半导体层电性连接；

第二导线形成于该第三发光叠层之上的该第一绝缘层之上并与该第三发光叠层的该第三p型半导体层及该第四发光叠层的该第四n型半导体层电性连接；

第二绝缘层完全覆盖该第二发光叠层、该第三发光叠层、该第一导线及第二导线并覆盖部分该第一发光叠层及该第四发光叠层；

金属连接层形成于该第二绝缘层之上，并与该第一发光叠层及该第四发光叠层电性连接；

导电基板形成于该金属连接层之上；

第一电极连接该第一发光叠层的该第五n型半导体层及该第二发光叠层的该第二n型半导体层；

第二电极连接该第四发光叠层的该第三n型半导体层及该第四发光叠层的该第四n型半导体层；及

第三电极连接该第二发光叠层的第一n型半导体层与该第三发光叠层的该第六n型半导体层，

其中该第五n型半导体层位于该第一发光叠层远离该导电基板的一侧，该第一n型半导体层和该第二n型半导体层位于该第二发光叠层远离该导电基板的一侧，该第六n型半导体层位于该第三发光叠层远离该导电基板的一侧，该第三n型半导体层和该第四n型半导体层位于该第四发光叠层远离该导电基板的一侧。

15.如权利要求14所述的发光二极管阵列结构，其中该第一发光叠层与该第二发光叠层为串联电路结构且该第三发光叠层与该第四发光叠层为串联电路结构。

16.如权利要求15所述的发光二极管阵列结构，其中该分别串联的第一发光叠层及第二发光叠层与第三发光叠层及第四发光叠层为并联电路结构。

17.一种发光二极管阵列结构，包含：

多个交错形成的第一发光叠层及第二发光叠层，其中该第一发光叠层包括第一n型半导体层、第一p型半导体层、及第一有源层形成于该第一n型半导体层与该第一p型半导体层之间；该第二发光叠层包括第二n型半导体层、第二p型半导体层、及第二有源层形成于该第二n型半导体层与该第二p型半导体层之间；

第一绝缘层覆盖部分该第一发光叠层及部分该第二发光叠层；

第一导线在该第一发光叠层之上的该第一绝缘层上并电性连接到该第一发光叠层的该第一p型半导体层；

第二导线在该第二发光叠层之上的该第一绝缘层上并电性连接到该第二发光叠层的该第二p型半导体层；

第二绝缘层完全覆盖该第一发光叠层、该第二发光叠层、该第一导线及该第二导线；

金属连接层形成于该第二绝缘层之上；

导电基板形成于该金属连接层之上；及

第一电极连接该第一导线与该第二发光叠层的该第二n型半导体层，

其中该第一n型半导体层位于该第一发光叠层远离该导电基板的一侧，该第二n型半导体层位于该第二发光叠层远离该导电基板的一侧。

18.如权利要求17所述的发光二极管阵列结构，其中该第一发光叠层与该第二发光叠层为串联电路结构。

19.如权利要求17所述的发光二极管阵列结构，其中该第一发光叠层还包含与第一n型半导体层分开的岛状第三n型半导体层，该第二发光叠层还包含与第二n型半导体层分开的岛状第四n型半导体层，其中该第一电极形成于部分该第二n型半导体层及部分该第三n型半导体层之上；且还包含第二电极形成于该第四n型半导体层之上及第三电极形成于该第一n型半导体层之上。