KR20070001797A - 반도체 장치 및 그 제조 방법 - Google Patents

반도체 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20070001797A
KR20070001797A KR1020060052544A KR20060052544A KR20070001797A KR 20070001797 A KR20070001797 A KR 20070001797A KR 1020060052544 A KR1020060052544 A KR 1020060052544A KR 20060052544 A KR20060052544 A KR 20060052544A KR 20070001797 A KR20070001797 A KR 20070001797A
Authority
KR
South Korea
Prior art keywords
semiconductor device
resin protrusion
wiring
semiconductor substrate
resin
Prior art date
Application number
KR1020060052544A
Other languages
English (en)
Other versions
KR100786210B1 (ko
Inventor
히데오 이마이
슈이치 다나카
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20070001797A publication Critical patent/KR20070001797A/ko
Application granted granted Critical
Publication of KR100786210B1 publication Critical patent/KR100786210B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05024—Disposition the internal layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/1319—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 신뢰성이 높은 반도체 장치 및 그 제조 방법을 제공하는 것을 과제로 한다.
반도체 장치는 전극(14)을 갖는 반도체 기판(10)과, 반도체 기판(10) 위에 형성된 수지 돌기(20)와, 전극(14)과 전기적으로 접속되어 이루어지고, 수지 돌기(20) 위에 이르도록 형성된 배선(30)을 포함한다. 배선(30)은 수지 돌기(20)의 상단면에 형성된 제 1 부분(31)과, 수지 돌기(20)의 기단부(基端部) 측방(側方)에 형성된 제 2 부분(32)을 포함한다. 제 2 부분(32)은 제 1 부분(31)보다도 폭이 좁다.
반도체 기판, 수지 돌기, 전극, 배선

Description

반도체 장치 및 그 제조 방법{SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME}
도 1의 (a) 및 (b)는 본 발명을 적용한 실시예에 따른 반도체 장치에 대해 설명하기 위한 도면.
도 2는 본 발명을 적용한 실시예에 따른 반도체 장치에 대해 설명하기 위한 도면.
도 3은 본 발명을 적용한 실시예에 따른 반도체 장치가 실장(實裝)된 전자 모듈을 나타낸 도면.
도 4의 (a) 및 (b)는 본 발명을 적용한 실시예에 따른 반도체 장치의 제조 방법을 설명하기 위한 도면.
도 5의 (a) 내지 (c)는 본 발명을 적용한 실시예에 따른 반도체 장치의 제조 방법을 설명하기 위한 도면.
도 6은 본 발명을 적용한 실시예에 따른 반도체 장치의 제조 방법을 설명하기 위한 도면.
도 7은 본 발명을 적용한 실시예에 따른 반도체 장치의 제조 방법을 설명하기 위한 도면.
도면의 주요 부분에 대한 부호의 설명
1: 반도체 장치 10: 반도체 기판
11: 영역 12: 집적 회로
14: 전극 16: 패시베이션막(passivation film)
17: 개구 18: 산화막
20: 수지 돌기 21: 수지 재료
30: 배선 31: 제 1 부분
32: 제 2 부분 34: 연장 설치부
35: 선단부(先端部) 36: 도전부(導電部)
본 발명은 반도체 장치 및 그 제조 방법에 관한 것이다.
전자 부품을 소형화하기 위해서는, 반도체 장치의 외형은 작은 것이 바람직하다. 그러나, 반도체 장치의 역할이 다양화됨에 따라, 반도체 칩에 형성되는 집적 회로의 고(高)집적화가 진행되고, 이것에 따라, 반도체 칩의 핀(pin) 수의 증가가 진행되고 있다. 즉, 현재는 반도체 장치의 소형화와, 집적 회로의 고집적화라는 2가지 요구를 동시에 만족시키는 것이 가능한 반도체 장치의 개발이 진행되고 있다.
이 요구에 부응할 수 있는 반도체 장치로서, 반도체 칩 위에 배선이 형성된 타입의 반도체 장치가 주목받고 있다(일본국 공개특허평2-272737호 공보 참조). 이 타입의 반도체 장치에서는 반도체 장치의 외형을 반도체 칩의 외형과 거의 동일하게 할 수 있기 때문에, 반도체 장치의 소형화가 가능하다.
그러나, 이 반도체 장치일지라도 높은 신뢰성이 요구된다. 또한, 이 반도체 장치를 신뢰성을 확보하면서 효율적으로 제조하는 방법의 개발이 요망되고 있다.
본 발명은 신뢰성이 높은 반도체 장치 및 그 제조 방법을 제공하는 것을 목적으로 한다.
(1) 본 발명에 따른 반도체 장치는, 전극을 갖는 반도체 기판과, 상기 반도체 기판 위에 형성된 수지 돌기와, 상기 전극과 전기적으로 접속되어 이루어지고, 상기 수지 돌기 위에 이르도록 형성된 배선을 포함하며, 상기 배선은 상기 수지 돌기의 상단면(上端面)에 형성된 제 1 부분과, 상기 수지 돌기의 기단부(基端部) 측방(側方)에 형성된 제 2 부분을 포함하고, 상기 제 2 부분은 상기 제 1 부분보다도 폭이 좁다.본 발명에 의하면, 인접하는 2개의 배선 사이에서 마이그레이션(migration)을 원인으로 하는 전기적인 단락(short)이 발생하기 어려운, 신뢰성이 높은 반도체 장치를 제공할 수 있다.
(2) 이 반도체 장치에 있어서, 상기 배선 중 상기 반도체 기판 위에 형성된 부분은 상기 제 2 부분과 동일한 폭을 이루고 있을 수도 있다.
(3) 이 반도체 장치에 있어서, 상기 배선은 상기 제 2 부분에 연장 설치된 연장 설치부와, 상기 연장 설치부와 상기 전극을 연결하는 도전부를 포함하고, 상 기 연장 설치부는 상기 도전부보다도 폭이 좁을 수도 있다.
(4) 이 반도체 장치에 있어서, 상기 연장 설치부는 상기 제 2 부분과 동일한 폭을 이루고 있을 수도 있다.
(5) 이 반도체 장치에 있어서, 상기 배선의 상기 제 2 부분은 상기 수지 돌기에 고정되어 있지 않을 수도 있다. 이것에 의하면, 응력(應力)에 대한 신뢰성이 높은 반도체 장치를 제공할 수 있다.
(6) 본 발명에 따른 반도체 장치의 제조 방법은, 전극을 갖는 반도체 기판을 준비하는 공정과, 상기 반도체 기판 위에 수지 돌기를 형성하는 공정과, 상기 전극과 전기적으로 접속되어 이루어지고, 상기 수지 돌기의 상단면에 형성된 제 1 부분과, 상기 수지 돌기의 기단면에 형성된, 상기 제 1 부분보다도 폭이 좁은 제 2 부분을 갖는 배선을 형성하는 공정과, 상기 수지 돌기의 상기 기단면에서의 상기 제 2 부분과 접촉하는 부분 중 적어도 일부를 제거하는 공정을 포함한다. 본 발명에 의하면, 인접하는 2개의 배선 사이에서 마이그레이션을 원인으로 하는 전기적인 단락이 발생하기 어렵고, 또한 응력에 대한 신뢰성이 높은 반도체 장치를 제조할 수 있다.
이하, 본 발명을 적용한 실시예에 대해서 도면을 참조하여 설명한다. 다만, 본 발명이 이하의 실시예에 한정되지는 않는다.
(반도체 장치)
도 1의 (a) 내지 도 3은 본 발명을 적용한 실시예에 따른 반도체 장치에 대해 설명하기 위한 도면이다. 또한, 도 1의 (a)는 본 발명을 적용한 실시예에 따른 반도체 장치(1)의 상면도이고, 도 1의 (b)는 도 1의 (a)의 IB-IB선 단면(斷面)의 일부 확대도이다. 또한, 도 2는 반도체 장치(1)의 개략도이고, 도 3은 반도체 장치(1)가 실장된 전자 모듈을 나타낸 도면이다.
본 실시예에 따른 반도체 장치는, 도 1의 (a) 내지 도 2에 나타낸 바와 같이, 반도체 기판(10)을 포함한다. 반도체 기판(10)은 예를 들어 실리콘 기판일 수도 있다. 반도체 기판(10)은 칩(chip) 형상을 이루고 있을 수도 있다(도 3 참조). 이 때, 반도체 기판(10)의 전극(14)이 형성된 면(능동면)은 직사각형을 이루고 있을 수도 있다. 다만, 반도체 기판(10)의 능동면은 정사각형을 이루고 있을 수도 있다(도시 생략). 또는, 반도체 기판(10)은 웨이퍼(wafer) 형상을 이루고 있을 수도 있다(도 4의 (a) 참조). 반도체 기판(10)에는 1개 또는 복수(반도체 칩에는 1개, 반도체 웨이퍼에는 복수)의 집적 회로(12)가 형성되어 있을 수도 있다(도 1의 (b) 참조). 집적 회로(12)의 구성은 특별히 한정되지 않지만, 예를 들어 트랜지스터 등의 능동 소자나, 저항, 코일, 콘덴서 등의 수동 소자를 포함하고 있을 수도 있다.
반도체 기판(10)은, 도 1의 (a) 및 (b)에 나타낸 바와 같이, 전극(14)을 갖는다. 전극(14)은 반도체 기판(10)의 내부와 전기적으로 접속되어 있을 수도 있다. 전극(14)은 집적 회로(12)와 전기적으로 접속되어 있을 수도 있다. 또는, 집적 회로(12)에 전기적으로 접속되지 않은 도전체(導電體)를 포함하여 전극(14)이라고 칭할 수도 있다. 전극(14)은 반도체 기판의 내부 배선의 일부일 수도 있다. 이 때, 전극(14)은 반도체 기판의 내부 배선 중 외부와의 전기적인 접속에 이용되 는 부분일 수도 있다. 전극(14)은 알루미늄 또는 구리 등의 금속으로 형성되어 있을 수도 있다.
반도체 기판(10)은, 도 1의 (b)에 나타낸 바와 같이, 패시베이션막(16)을 갖고 있을 수도 있다. 패시베이션막(16)은 전극(14)을 노출시키도록 형성되어 있을 수도 있다. 패시베이션막(16)은 전극(14)을 노출시키는 개구를 갖고 있을 수도 있다. 패시베이션막(16)은 전극(14)을 부분적으로 덮도록 형성되어 있을 수도 있다. 패시베이션막(16)은 전극(14)의 주위를 덮도록 형성되어 있을 수도 있다. 패시베이션막은 예를 들어 SiO2이나 SiN 등의 무기 절연막일 수도 있다. 또는, 패시베이션막(16)은 폴리이미드 수지 등의 유기 절연막일 수도 있다.
본 실시예에 따른 반도체 장치는, 도 1의 (a) 내지 도 2에 나타낸 바와 같이, 반도체 기판(10) 위에 형성된 수지 돌기(20)를 포함한다. 수지 돌기(20)는 패시베이션막(16) 위에 형성되어 있을 수도 있다. 수지 돌기(20)의 재료는 특별히 한정되지 않아, 이미 공지되어 있는 모든 재료를 적용할 수도 있다. 예를 들어 수지 돌기(20)는 폴리이미드 수지, 실리콘 변성(變性) 폴리이미드 수지, 에폭시 수지, 실리콘 변성 에폭시 수지, 벤조시클로부텐(BCB; benzocyclobutene), 폴리벤즈옥사졸(PBO; polybenzoxazole) 등의 수지로 형성할 수도 있다. 수지 돌기(20)의 형상도 특별히 한정되지는 않는다. 예를 들어 수지 돌기(20)는 직선 형상으로 형성되어 있을 수도 있다(도 1의 (a) 및 도 2 참조). 반도체 기판(10)이 직사각형을 이룰 경우, 수지 돌기(20)는 반도체 기판(10)의 긴 변을 따라 연장되도록 형성되어 있을 수도 있다. 수지 돌기(20)의 표면은 곡면으로 되어 있을 수도 있다. 이 때, 수지 돌기(20)의 단면(斷面) 형상은 반원(半圓) 형상을 이루고 있을 수도 있다(도 1의 (b) 참조). 다만, 수지 돌기(20)는 반구(半球) 형상을 이루고 있을 수도 있다(도시 생략).
본 실시예에 따른 반도체 장치는, 도 1의 (a) 내지 도 2에 나타낸 바와 같이, 배선(30)을 포함한다. 배선(30)은 전극(14)과 전기적으로 접속되어 이루어진다. 배선(30)은 수지 돌기(20) 위에 이르도록 형성되어 이루어진다. 배선(30)은 수지 돌기(20)의 상단면에 형성된 제 1 부분(31)과, 수지 돌기(20)의 기단부 측방에 형성된 제 2 부분(32)을 포함한다. 제 2 부분(32)은, 도 1의 (a) 및 도 2에 나타낸 바와 같이, 제 1 부분(31)보다도 폭이 좁게 되어 있다. 제 1 부분(31)은 수지 돌기(20)에 고정되어 있을 수도 있다. 이것에 대하여, 제 2 부분(32)은 수지 돌기(20)의 기단부 표면에 고정되어 있지 않을 수도 있다. 이 때, 도 1의 (b)에 나타낸 바와 같이, 제 2 부분(32)은 수지 돌기(20)와 간격을 두고 형성되어 있을 수도 있다. 다만, 제 2 부분(32)은 수지 돌기(20)에 고정되어 있을 수도 있다(도 7 참조). 또한, 제 2 부분(32)은 수지 돌기(20)의 양측에 설치되어 있을 수도 있다.
배선(30)은, 도 1의 (a)에 나타낸 바와 같이, 제 2 부분(32)에 연장 설치된 연장 설치부(34)와, 연장 설치부(34)와 전극(14)을 연결하는 도전부(36)를 포함하고 있을 수도 있다. 또한, 연장 설치부(34)와 도전부(36)는 반도체 기판(10)(패시베이션막(16)) 위에 설치된 부분일 수도 있다. 이 때, 제 1 부분(31) 및 제 2 부 분(32)은 도전부(36)및 연장 설치부(34)를 통하여 전극(14)과 전기적으로 접속되어 있을 수도 있다. 또한, 연장 설치부(34)는 도전부(36)보다도 폭이 좁게 되어 있을 수도 있다. 그리고, 연장 설치부(34)는 제 2 부분(32)과 동일한 폭을 이루고 있을 수도 있다. 또한, 배선(30)의 선단부(35)는 제 2 부분(32)보다도 폭이 넓게 되어 있을 수도 있다. 이것에 의해, 배선(30)과 반도체 기판(10)(패시베이션막(16))의 접촉 면적을 넓게 할 수 있다. 이 때문에, 배선(30)의 박리(剝離)가 생기기 어려워, 신뢰성이 높은 반도체 장치를 제공할 수 있다.
다만, 배선(30)은 이것에 한정되지 않아, 배선(30)의 반도체 기판(10) 위에 형성된 부분은 모두 일정한 폭을 이루고 있을 수도 있다(도시 생략). 이 때, 배선(30)에서의 반도체 기판(10) 위에 형성된 부분은 제 2 부분(32)과 동일한 폭을 이루고 있을 수도 있다.
배선(30)의 구조 및 재료가 특별히 한정되지는 않는다. 예를 들어 배선(30)은 복수 층으로 형성되어 있을 수도 있다. 이 때, 배선(30)은 티타늄텅스텐에 의해 형성된 제 1 층과, 금에 의해 형성된 제 2 층을 포함하고 있을 수도 있다(도시 생략). 또는, 배선(30)은 단층으로 형성되어 있을 수도 있다.
본 실시예에 따른 반도체 장치(1)는 이상의 구성을 이루고 있을 수도 있다. 앞서 설명한 바와 같이, 배선(30)은 수지 돌기(20)의 상단면에 형성된 제 1 부분(31)과, 수지 돌기(20)의 기단부 측방에 배치된 제 2 부분(32)을 갖는다. 그리고, 제 2 부분(32)은 제 1 부분(31)보다도 폭이 좁게 되어 있다. 이 때문에, 반도체 장치(1)에 의하면, 인접하는 2개의 배선(30)의 제 2 부분(32)의 간격을 넓게 할 수 있다. 이 때문에, 배선(30)의 제 2 부분(32) 사이에서 마이그레이션을 원인으로 하는 전기적인 단락이 발생하기 어려워진다. 이하, 이 효과에 대해서 상세하게 설명한다.
반도체 장치를 제조하는 공정에서는 수지 돌기(20)의 표면에 탄화층이 형성되는 경우가 있다. 탄화층은 수지에 비하여 절연 저항이 낮기 때문에, 탄화층 위에 형성된 2개의 배선은 수지층 위에 형성된 2개의 배선보다도 전기적인 단락이 발생하기 쉬워진다. 그리고, 배선의 미세화나 피치의 협소화가 진행되면, 이 절연 저항의 저하가 반도체 장치의 신뢰성에 영향을 주는 것이 우려된다.
이 점을 감안하여, 신뢰성이 높은 반도체 장치를 제조하기 위해, 인접하는 2개의 배선 사이의 탄화층을 제거하여, 배선 사이의 절연 저항을 확보하는 기술이 알려져 있다. 예를 들어 O2 플라스마 에칭에 의해, 인접하는 2개의 배선 사이의 수지층을 제거하는 것이 알려져 있다. 그런데, 수지 돌기(20)의 기단부는 반도체 기판(10)에 대하여 수직에 가까운 각도를 갖고 있다. 이 때문에, 종래의 방법에서는 수지 돌기(20)의 기단부 표면에 형성된 탄화층을 효율적으로 확실하게 제거하는 것이 곤란했다.
그러나, 본 발명에 의하면, 배선(30) 중 수지 돌기(20)의 기단부 측방에 형성된 제 2 부분(32)은 제 1 부분(31)에 비하여 폭이 좁게 되어 있다. 이 때문에, 반도체 장치(1)에 의하면, 인접하는 2개의 배선(30)의 제 2 부분(32)의 간격을 넓게 할 수 있다. 이 때문에, 수지 돌기(20)의 기단부 표면에 탄화층이 형성되어 있 었을 경우(완전히 제거되지 않고 남아 있었을 경우)에도, 인접하는 2개의 배선(30) 사이에서 전기적인 단락이 발생하기 어렵게 할 수 있다.
또한, 제 2 부분(32)이 수지 돌기(20)에 고정되어 있지 않을 경우에는, 수지 돌기(20)의 변형이 제 2 부분(32)에 주는 영향을 작게 할 수 있다. 이 때문에, 제 2 부분(32)의 폭을 좁게 한 경우에도, 제 2 부분(32)을 단선(斷線)되기 어렵게 할 수 있다.
또한, 배선(30) 중 수지 돌기(20)의 상단면에 형성된 제 1 부분(31)은 다른 전자 부품 등과의 전기적인 접속에 이용되는 부분이다. 이 때문에, 반도체 장치의 실장성(實裝性)을 높이기 위해서는, 그 폭은 가능한 한 넓은 것이 바람직하다. 그리고, 수지 돌기(20)의 상단면은 반도체 기판의 표면과 거의 동일한 각도를 이루고 있다. 이 때문에, 종래의 방법에서도, 표면의 탄화층을 확실하게 제거하는 것이 가능하다. 즉, 인접하는 2개의 배선(30)의 제 1 부분(31)은, 그 간격이 좁아진 경우에도, 전기적인 단락이 발생하기 어렵게 할 수 있다.
이것으로부터, 본 발명에 따른 반도체 장치에 의하면, 실장성이 우수하고, 또한 전기적인 신뢰성이 높은 반도체 장치를 제공할 수 있다.
도 3에는 반도체 장치(1)가 실장된 전자 모듈(1000)을 나타낸다. 도 3에 나타낸 예에서는, 반도체 장치(1)는 기판(2)에 실장되어 있다. 여기서, 기판(2)은 예를 들어 플렉시블 기판일 수도 있다. 반도체 장치(1)는 배선(30)이 형성된 면이 기판(2)과 대향하도록 탑재되어 있을 수도 있다. 이 때, 기판(2)의 배선과 반도체 장치(1)의 배선(30)은 접촉하여 전기적으로 접속되어 있을 수도 있다. 상세하게 는, 기판(2)의 배선과 배선(30)의 제 1 부분(31)이 접촉하여 전기적으로 접속되어 있을 수도 있다. 이것에 의하면, 수지 돌기(20)의 탄성력에 의해, 배선(30)(제 1 부분(31))을 기판(2)의 배선에 꽉 누를 수 있다. 이 때문에, 전기적인 접속 신뢰성이 높은 전자 모듈을 제공할 수 있다. 또한, 반도체 장치(1)는 접착제(수지계 접착제)에 의해 기판(2)에 접착되어 있을 수도 있다. 전자 모듈(1000)은 표시 디바이스일 수도 있다. 표시 디바이스는 예를 들어 액정 표시 디바이스나 EL(Electrical Luminescence) 표시 디바이스일 수도 있다. 그리고, 반도체 장치(1)는 표시 디바이스를 제어하는 드라이버 IC일 수도 있다.
(반도체 장치의 제조 방법)
도 4의 (a) 내지 도 7은 본 발명을 적용한 실시예에 따른 반도체 장치의 제조 방법에 대해서 설명하기 위한 도면이다.
본 실시예에 따른 반도체 장치의 제조 방법은 도 4의 (a) 및 (b)에 나타낸, 전극(14)을 갖는 반도체 기판(10)을 준비하는 것을 포함한다. 반도체 기판(10)은 예를 들어 웨이퍼 형상으로 준비할 수도 있다. 웨이퍼 형상의 반도체 기판(10)은, 도 4의 (a)에 나타낸 바와 같이, 복수의 반도체 장치로 되는 영역(11)을 갖고 있을 수도 있다. 반도체 기판(10)은, 도 4의 (b)에 나타낸 바와 같이, 패시베이션막(16)을 갖고 있을 수도 있다. 패시베이션막(16)에는 개구(17)가 형성되어 있을 수도 있다. 반도체 기판(10)은 산화막(18)을 갖고 있을 수도 있다. 산화막(18)은 전극(14)에 형성되어 있을 수도 있다. 산화막(18)은 전극(14)에서의 개구(17)와 중첩되는 영역에 형성되어 있을 수도 있다. 산화막(18)은, 도 4의 (b)에 나타낸 바와 같이, 개구(17)의 내측에 형성되어 있을 수도 있다.
본 실시예에 따른 반도체 장치의 제조 방법은 반도체 기판(10) 위에 수지 돌기(20)를 형성하는 것을 포함한다(도 5의 (c) 참조). 수지 돌기(20)를 형성하는 방법은 특별히 한정되지 않지만, 이하, 도 5의 (a) 내지 (c)를 참조하여, 수지 돌기(20)를 형성하는 방법의 일례에 대해서 설명한다. 우선, 도 5의 (a)에 나타낸 바와 같이, 반도체 기판(10)(패시베이션막(16)) 위에 수지 재료(21)를 설치한다. 그리고, 도 5의 (b)에 나타낸 바와 같이, 수지 재료(21)를 패터닝한다. 그 후, 수지 재료(21)를 경화(硬化)(예를 들어 열경화)시킴으로써, 도 5의 (c)에 나타낸 바와 같이, 수지 돌기(20)를 형성할 수도 있다. 또한, 수지 돌기(20)를 형성하는 공정에서, 수지 재료(21)를 용융(溶融)시키고, 그 후 경화시킴으로써, 표면이 곡면으로 되도록 수지 돌기(20)를 형성할 수 있다.
본 실시예에 따른 반도체 장치의 제조 방법은, 도 6에 나타낸 바와 같이, 산화막(18) 중 적어도 일부를 제거하여 전극(14)을 노출시키는 것을 포함하고 있을 수도 있다. 본 공정에 의해, 수지 돌기(20)의 상단부 표면을 탄화시켜 탄화층을 형성할 수도 있다. 본 공정은 Ar 가스를 이용하여 행할 수도 있다. 예를 들어 반도체 기판(10)을 Ar 가스의 분위기 중(Ar 이온을 함유하는 분위기 중)에 배치하고, 전위차를 이용하여 Ar 이온을 가속(加速)시켜, Ar 이온을 산화막(18)에 충돌시키는 것을 포함하고 있을 수도 있다. 이 때, Ar 이온을 산화막(18)에 충돌시킴으로써 산화막(18)을 비산(飛散)시켜 전극(14)을 노출시킬 수도 있다. 또한, 본 공정은 Ar 가스 이외의 가스를 이용할 수도 있다.
본 실시예에 따른 반도체 장치의 제조 방법은, 도 7에 나타낸 바와 같이, 전극(14)과 전기적으로 접속된 배선(30)을 형성하는 것을 포함한다. 배선(30)은 수지 돌기(20)의 상단부에 이르도록 형성된다. 배선(30)은 수지 돌기(20)의 상단면에 형성된 제 1 부분(31)과, 기단면에 형성된 제 2 부분(32)을 갖도록 형성한다. 배선(30)을 형성하는 방법은 특별히 한정되지 않는다. 예를 들어 스퍼터링에 의해 금속박을 형성하고, 그 후, 상기 금속박을 패터닝함으로써 배선(30)을 형성할 수도 있다. 금속박을 패터닝하는 공정에서, 배선(30)을 제 2 부분(32)이 제 1 부분(31)보다도 폭이 좁아지도록 형성할 수도 있다. 또한, 본 공정에서는, 도 7에 나타낸 바와 같이, 제 1 부분(31) 및 제 2 부분(32)은 수지 돌기(20)에 접촉하도록 형성할 수도 있다. 이 때, 제 1 부분(31) 및 제 2 부분(32)은 수지 돌기(20)에 고정되어 있을 수도 있다.
본 실시예에 따른 반도체 장치의 제조 방법은, 배선(30)을 형성하는 공정 후에, 수지 돌기(20)의 표면에 형성된 탄화층을 부분적으로 제거하는 것을 포함하고 있을 수도 있다. 이 때, 탄화층 중 배선(30)으로부터의 노출부를 제거할 수도 있다. 본 공정은 예를 들어 O2 플라스마를 이용하여 행할 수도 있다. 수지 돌기(20)의 상단부 부근에서는, 수지 돌기(20)의 표면은 반도체 기판(10)과 거의 동일한 방향을 향한다. 이 때문에, O2 플라스마를 이용함으로써, 수지 돌기(20)의 상단부 표면에 형성된 탄화층을 효율적으로 확실하게 제거할 수 있다. 그리고, 본 공정에서는 수지 돌기(20)의 기단면에서의 제 2 부분(32)과 접촉하는 부분 중 적어도 일부 를 제거할 수도 있다. 이것에 의해, 제 2 부분(32) 중 적어도 일부를 수지 돌기(20)에 고정되어 있지 않은 상태로 할 수도 있다(도 1의 (b) 참조). 예를 들어 에칭제(에칭 가스, 에칭액 등)의 유입을 이용하여 수지 돌기(20)의 제 2 부분(32)과 접촉하는 부분을 제거할 수도 있다. 앞서 설명한 바와 같이, 제 2 부분(32)은 제 1 부분(31)보다도 폭이 좁게 되어 있다. 이 때문에, 에칭제를 제 2 부분(32)의 뒤쪽으로 유입시킬 수 있다. 즉, 제 2 부분(32)의 뒤쪽을 용이하게 에칭할 수 있게 된다. 이 때문에, 본 방법에 의하면, 신뢰성이 높은 반도체 장치를 효율적으로 제조할 수 있다.
그리고, 반도체 기판(10)을 절단하는 공정이나, 검사 공정 등을 거쳐 반도체 장치(1)를 제조할 수도 있다.
또한, 본 발명은 상술한 실시예에 한정되지 않아, 다양한 변형이 가능하다. 예를 들어 본 발명은 실시예에서 설명한 구성과 실질적으로 동일한 구성(예를 들어 기능, 방법 및 결과가 동일한 구성, 또는 목적 및 효과가 동일한 구성)을 포함한다. 또한, 본 발명은 실시예에서 설명한 구성의 본질적이지 않은 부분을 치환한 구성을 포함한다. 또한, 본 발명은 실시예에서 설명한 구성과 동일한 작용 효과를 나타내는 구성 또는 동일한 목적을 달성할 수 있는 구성을 포함한다. 또한, 본 발명은 실시예에서 설명한 구성에 공지 기술을 부가한 구성을 포함한다.
상술한 바와 같이 본 발명에 의하면, 신뢰성이 높은 반도체 장치 및 그 제조 방법을 제공할 수 있다.

Claims (6)

  1. 전극을 갖는 반도체 기판과,
    상기 반도체 기판 위에 형성된 수지 돌기와,
    상기 전극과 전기적으로 접속되어 이루어지고, 상기 수지 돌기 위에 이르도록 형성된 배선을 포함하며,
    상기 배선은 상기 수지 돌기의 상단면(上端面)에 형성된 제 1 부분과, 상기 수지 돌기의 기단부(基端部) 측방(側方)에 형성된 제 2 부분을 포함하고,
    상기 제 2 부분은 상기 제 1 부분보다도 폭이 좁은 반도체 장치.
  2. 제 1 항에 있어서,
    상기 배선 중 상기 반도체 기판 위에 형성된 부분은 상기 제 2 부분과 동일한 폭을 이루는 반도체 장치.
  3. 제 1 항에 있어서,
    상기 배선은 상기 제 2 부분에 연장 설치된 연장 설치부와, 상기 연장 설치부와 상기 전극을 연결하는 도전부(導電部)를 포함하고,
    상기 연장 설치부는 상기 도전부보다도 폭이 좁은 반도체 장치.
  4. 제 3 항에 있어서,
    상기 연장 설치부는 상기 제 2 부분과 동일한 폭을 이루는 반도체 장치.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 배선의 상기 제 2 부분은 상기 수지 돌기에 고정되어 있지 않은 반도체 장치.
  6. 전극을 갖는 반도체 기판을 준비하는 공정과,
    상기 반도체 기판 위에 수지 돌기를 형성하는 공정과,
    상기 전극과 전기적으로 접속되어 이루어지고, 상기 수지 돌기의 상단면에 형성된 제 1 부분과, 상기 수지 돌기의 기단면에 형성된, 상기 제 1 부분보다도 폭이 좁은 제 2 부분을 갖는 배선을 형성하는 공정과,
    상기 수지 돌기의 상기 기단면에서의 상기 제 2 부분과 접촉하는 부분 중 적어도 일부를 제거하는 공정을 포함하는 반도체 장치의 제조 방법.
KR1020060052544A 2005-06-29 2006-06-12 반도체 장치 및 그 제조 방법 KR100786210B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005190448A JP4284544B2 (ja) 2005-06-29 2005-06-29 半導体装置及びその製造方法
JPJP-P-2005-00190448 2005-06-29

Publications (2)

Publication Number Publication Date
KR20070001797A true KR20070001797A (ko) 2007-01-04
KR100786210B1 KR100786210B1 (ko) 2007-12-17

Family

ID=37588403

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060052544A KR100786210B1 (ko) 2005-06-29 2006-06-12 반도체 장치 및 그 제조 방법

Country Status (5)

Country Link
US (3) US7671476B2 (ko)
JP (1) JP4284544B2 (ko)
KR (1) KR100786210B1 (ko)
CN (1) CN100461396C (ko)
TW (1) TW200715424A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101530090B1 (ko) * 2007-08-21 2015-06-18 세이코 엡슨 가부시키가이샤 반도체 장치 및 그 제조 방법

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4572376B2 (ja) * 2007-07-30 2010-11-04 セイコーエプソン株式会社 半導体装置の製造方法および電子デバイスの製造方法
JP4353289B2 (ja) * 2007-08-20 2009-10-28 セイコーエプソン株式会社 電子デバイス及び電子機器
JP4737466B2 (ja) * 2009-02-09 2011-08-03 セイコーエプソン株式会社 半導体装置及びその製造方法
JP2016100533A (ja) 2014-11-25 2016-05-30 セイコーエプソン株式会社 電子部品及びその製造方法
JP6834289B2 (ja) * 2016-09-21 2021-02-24 セイコーエプソン株式会社 実装構造体、超音波デバイス、超音波探触子、超音波装置、及び電子機器
KR101897653B1 (ko) * 2017-03-06 2018-09-12 엘비세미콘 주식회사 컴플라이언트 범프의 제조방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02272737A (ja) 1989-04-14 1990-11-07 Citizen Watch Co Ltd 半導体の突起電極構造及び突起電極形成方法
JPH1167776A (ja) 1997-08-21 1999-03-09 Citizen Watch Co Ltd 突起電極およびその製造方法
JP3642414B2 (ja) 2001-02-08 2005-04-27 シャープ株式会社 半導体装置およびその製造方法
JP3983996B2 (ja) * 2001-04-23 2007-09-26 株式会社ルネサステクノロジ 半導体集積回路装置
JP2005101527A (ja) 2003-08-21 2005-04-14 Seiko Epson Corp 電子部品の実装構造、電気光学装置、電子機器及び電子部品の実装方法
JP3938128B2 (ja) 2003-09-30 2007-06-27 セイコーエプソン株式会社 半導体装置とその製造方法、回路基板、電気光学装置、及び電子機器
JP4218622B2 (ja) 2003-10-09 2009-02-04 セイコーエプソン株式会社 半導体装置の製造方法
JP4133786B2 (ja) * 2003-12-16 2008-08-13 日東電工株式会社 配線回路基板
JP3873986B2 (ja) 2004-04-16 2007-01-31 セイコーエプソン株式会社 電子部品、実装構造体、電気光学装置および電子機器
JP2005340761A (ja) 2004-04-27 2005-12-08 Seiko Epson Corp 半導体装置の実装方法、回路基板、電気光学装置並びに電子機器
JP3994989B2 (ja) 2004-06-14 2007-10-24 セイコーエプソン株式会社 半導体装置、回路基板、電気光学装置および電子機器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101530090B1 (ko) * 2007-08-21 2015-06-18 세이코 엡슨 가부시키가이샤 반도체 장치 및 그 제조 방법

Also Published As

Publication number Publication date
US7936073B2 (en) 2011-05-03
US20110011630A1 (en) 2011-01-20
JP4284544B2 (ja) 2009-06-24
US20100109144A1 (en) 2010-05-06
US7671476B2 (en) 2010-03-02
TW200715424A (en) 2007-04-16
KR100786210B1 (ko) 2007-12-17
JP2007012813A (ja) 2007-01-18
US20070001200A1 (en) 2007-01-04
CN1893057A (zh) 2007-01-10
US7825518B2 (en) 2010-11-02
CN100461396C (zh) 2009-02-11

Similar Documents

Publication Publication Date Title
KR100786210B1 (ko) 반도체 장치 및 그 제조 방법
JP2007042769A (ja) 半導体装置
KR100743947B1 (ko) 반도체 장치 및 그 제조 방법
JP3927783B2 (ja) 半導体部品
US8138612B2 (en) Semiconductor device
JP4061506B2 (ja) 半導体装置の製造方法
CN1901149B (zh) 半导体装置及其制造方法
JP4654790B2 (ja) 半導体装置及びその製造方法
JP2006287094A (ja) 半導体装置及びその製造方法
US7193297B2 (en) Semiconductor device, method for manufacturing the same, circuit substrate and electronic device
JP2007042867A (ja) 半導体装置
US20070029672A1 (en) Semiconductor device
JP2006351922A (ja) 半導体装置の製造方法
JP2007012811A (ja) 半導体装置の製造方法
KR100759309B1 (ko) 반도체 장치
JP2005136444A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2005191592A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121121

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131119

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141120

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151118

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20161123

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20171114

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20181121

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20191120

Year of fee payment: 13