CN1901149B - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN1901149B
CN1901149B CN2006101056705A CN200610105670A CN1901149B CN 1901149 B CN1901149 B CN 1901149B CN 2006101056705 A CN2006101056705 A CN 2006101056705A CN 200610105670 A CN200610105670 A CN 200610105670A CN 1901149 B CN1901149 B CN 1901149B
Authority
CN
China
Prior art keywords
semiconductor device
recess
resin projection
semiconductor substrate
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2006101056705A
Other languages
English (en)
Other versions
CN1901149A (zh
Inventor
小原浩志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN1901149A publication Critical patent/CN1901149A/zh
Application granted granted Critical
Publication of CN1901149B publication Critical patent/CN1901149B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13008—Bump connector integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/1319—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供可靠性高的半导体装置及其制造方法。半导体装置的制造方法，包括：准备半导体基板(10)的工序，所述半导体基板(10)具有多个电极(14)，并在形成有电极(14)的面上形成有凹部(15)；在半导体基板(10)上，按照其一部分进入凹部(15)的方式形成树脂突起(20)的工序；和在树脂突起(20)上形成与多个电极(14)中的至少一个电连接的布线(30)的工序。

Description

半导体装置及其制造方法
技术领域
本发明涉及半导体装置及其制造方法。
背景技术
为了使电子部件小型化，优选半导体装置的外形为小型。但是，随着半导体装置的作用的多样化，形成在半导体芯片上的集成电路的高集成化也在逐步发展，随之，半导体芯片的管脚数目也逐渐增加。即，现在正在开发可同时满足所谓的半导体装置的小型化和集成电路的高集成化这两个要求的半导体装置。
作为可与该要求相对应的半导体装置，在半导体芯片上形成有布线的类型的半导体装置被受注目(例如，参照特开平2-272737号公报)。在该类型的半导体装置中，由于可使半导体装置的外形与半导体芯片的外形大致相同，因此与现有的半导体封装相比，可以实现半导体装置的小型化。
但是，即使是该半导体装置，也要求与目前的半导体装置相等或其以上的可靠性。另外，有望开发出确保可靠性且有效地制造该半导体装置的方法。
发明内容
本发明的目的在于提供一种可靠性高的半导体装置及其制造方法。
(1)本发明的半导体装置的制造方法，包括：
准备半导体基板的工序，所述半导体基板具有多个电极，并在形成有所述多个电极的所述半导体基板的面上形成有凹部；
在所述半导体基板上形成树脂突起的工序，按照所述树脂突起的一部分进入所述凹部的方式形成，并按照在所述树脂突起与所述凹部相重叠的位置具有缩颈部的方式形成；和
在所述树脂突起上形成与所述多个电极中的至少一个电连接的布线的工序，所述布线形成多根，在多根所述布线中相邻的任意两根布线之间配置有所述缩颈部。
根据本发明，能够形成难以产生位置偏离或脱落的树脂突起。因此能够制造可靠性高的半导体装置。
(2)在该半导体装置的制造方法中，也可以按照不与所述凹部重叠的方式形成所述布线。
(3)在该半导体装置的制造方法中，也可以按照相邻的任意两根布线夹持所述凹部而被配置的方式形成多根所述布线。
(4)在该半导体装置的制造方法中，也可以按照到达一个所述树脂突起上，且相邻的任意两根布线夹持与所述树脂突起的所述凹部重叠的区域而被配置的方式形成多根所述布线。
(5)在该半导体装置的制造方法中，形成所述树脂突起的工序，也可以包括：在所述半导体基板上，按照其一部分进入所述凹部的方式设置树脂材料的工序；和使所述树脂材料硬化的工序。
(6)在该半导体装置的制造方法中，也可以按照具有与所述凹部重叠的缩颈部的方式形成所述树脂突起。
(7)在该半导体装置的制造方法中，也可以按照缩颈部的宽度与所述凹部的宽度相同的方式形成所述树脂突起。
(8)本发明的半导体装置，包括：
半导体基板，其具有多个电极，并在形成有所述多个电极的所述半导体基板的面上形成有凹部；
树脂突起，其形成在所述半导体基板上，在与所述凹部相重叠的位置具有缩颈部，所述树脂突起的一部分进入所述凹部内侧；和
布线，其与所述多个电极中的至少一个电连接，并形成至所述树脂突起上，
所述布线形成多根，所述缩颈部位于多根所述布线中相邻的任意两根布线之间。
根据本发明，能够提供难以产生树脂突起的位置偏离或脱落，且可靠性高的半导体装置。
(9)在该半导体装置中，也可以包括多根所述布线，
所述凹部配置在所述多根布线中的相邻的任意两根布线之间。
(10)在该半导体装置中，也可以是：
所述树脂突起具有与所述凹部重叠的缩颈部，
在一个所述树脂突起上形成有多根所述布线，
所述树脂突起的所述缩颈部配置在所述多根布线中的相邻的任意两根布线之间。
附图说明
图1(A)～图1(D)是用于说明适用本发明的实施方式有关的半导体装置的制造方法的图。
图2是用于说明适用本发明的实施方式有关的半导体装置的制造方法的图。
图3(A)以及图3(B)是用于说明适用本发明的实施方式有关的半导体装置的制造方法的图。
图4(A)～图4(D)是用于说明适用本发明的实施方式有关的半导体装置的制造方法的图。
图5是表示安装有适用本发明的实施方式有关的半导体装置的电子模块的图。
图中：1-半导体装置；10-半导体基板；11-区域；14-电极；15-凹部；16-钝化膜；20-树脂突起；21-缩颈部；22-树脂材料；25-凸部；30-布线。
具体实施方式
下面，参照附图对适用本发明的实施方式进行说明。但是，本发明并不限定于下面的实施方式。图1(A)～图5是用于对适用本发明的实施方式有关的半导体装置的制造方法进行说明的图。
本实施方式有关的半导体装置的制造方法，包括准备半导体基板10的工序。图1(A)～图1(D)是用于对半导体基板10进行说明的图。图1(A)是半导体基板10的概略图，图1(B)是半导体基板10的俯视图的一部分放大图。另外，图1(C)是图1(B)的IC-IC线剖面图，图1(D)是图1(B)的ID-ID线剖面图。
半导体基板10，例如也可以是硅基板。半导体基板10，也可以呈晶片状(参照图1(A))。晶片状的半导体基板10，也可以包括成为多个半导体装置的区域11。但是，半导体基板10，也可以呈芯片状(参照图5)。在半导体基板10上，也可以形成一个或多个(在半导体芯片上一个，在半导体晶片上多个的)集成电路(未图示)。集成电路的构成并不特别限定，例如也可以包括晶体管等的有源元件、电阻、线圈、电容器等的无源元件。
半导体基板10，如图1(B)以及图1(C)所示，具有电极14。电极14，也可以与半导体基板10的内部电连接。电极14，也可以与集成电路电连接。或，也可以包括没有与集成电路电连接的导电体而称作电极14。电极14，也可以是半导体基板的内部布线的一部分。此时，电极14，也可以是半导体基板的内部布线中的、利用于与外部的电连接的部分。电极14，也可以由铝或铜等的金属形成。
半导体基板10，如图1(C)以及图1(D)所示，也可以具有钝化膜16。钝化膜16，也可以形成为露出电极14。钝化膜16，也可以具有露出电极14的开口。钝化膜16，也可以形成为部分地覆盖电极14。钝化膜16，也可以形成为覆盖电极14的周围。钝化膜，例如也可以是SiO2或SiN等的无机绝缘膜。或钝化膜16，也可以是聚酰亚胺树脂等的有机绝缘膜。
半导体基板10，也可以具有氧化膜(未图示)。氧化膜，也可以形成在与电极14的钝化膜16的开口重叠的部分。氧化膜，也可以形成在钝化膜16的开口的内侧。
在半导体基板10上，如图1(B)以及图1(C)所示，形成有凹部15。凹部15，形成在半导体基板10的电极14所形成的面上。凹部15的形状并不特别限定。凹部15，也可以形成为贯通钝化膜16而到达半导体基板10的集成电路层。在这种情况下，凹部15，也可以避开集成电路，而形成在未形成有集成电路的区域。或凹部15，也可以形成为没有到达半导体基板10的集成电路层(未图示)。此时，凹部15，也可以形成为未贯通钝化膜16。凹部15，配置在用于形成树脂突起20的区域。由此，能够将树脂突起20形成为其一部分进入凹部15。在用于形成一个树脂突起20的区域，也可以形成有多个凹部15。例如，也可以沿着用于形成树脂突起20的区域延伸的方向，排列有多个凹部15。
本实施方式有关的半导体装置的制造方法，包括在半导体基板10上形成树脂突起20的工序(参照图3(A)以及图3(B))。树脂突起20，形成为其一部分进入凹部15。树脂突起20，也可以由已公知的任意的材料形成。例如，树脂突起20，也可以由聚酰亚胺树脂、硅变性聚酰亚胺树脂、环氧树脂、硅变性环氧树脂、酚醛树脂、苯并环丁烯(BCB：benzocyclobutene)、聚苯并噁唑(PBO：polybenzoxazole)等的树脂形成。
形成树脂突起20的方法并不特别限定，但是，下面，参照图2(A)～图3(B)对形成树脂突起20的方法的一例进行说明。首先，如图2(A)以及图2(B)所示，在半导体基板10(钝化膜16)上设置树脂材料22。树脂材料22，也可以形成图案。树脂材料22，也可以设置在用于形成树脂突起20的区域。树脂材料22，也可以通过例如在半导体基板10的整个面设置树脂材料之后，去除其一部分来形成。此时，树脂材料22，也可以设置为与凹部15重叠。另外，树脂材料22，如图2(B)所示，也可以设置为不进入凹部15。其后，也可以使树脂材料22溶化、流动。也可以使树脂材料22流动，而使其一部分进入凹部15。其后，也可以使树脂材料22硬化(例如热硬化)，而形成图3(A)以及图3(B)所示的树脂突起20。此外，通过将树脂材料22形成为不进入凹部15(参照图2(B)，并使其溶化而其一部分进入凹部15，从而无需将树脂材料图案形成为复杂形状，能够减少在半导体基板10的表面中与凹部15重叠的区域显出的树脂材料的量。并且，通过使其硬化，而可以将树脂突起20形成为具有缩颈部21(后述)。
树脂突起20的形状并不特别限定。例如，树脂突起20，如图3(A)以及图3(B)所示，也可以形成为具有与凹部15重叠的缩颈部21。缩颈部21的宽度23，如图3(A)所示，也可以比树脂突起20的另一部分(凸部25)的宽度24细。缩颈部21，如图3(A)所示，也可以具有与凹部15相同的宽度。此外，树脂突起20的宽度、缩颈部21的宽度以及凹部15的宽度，也可以分别指在相对树脂突起20延伸的方向垂直的方向延伸的长度。详细而言，树脂突起20的宽度、缩颈部21的宽度以及凹部15的宽度，也可以指在半导体基板10的形成有电极14的面的平面图中，在相对树脂突起20延伸的方向垂直的方向延伸的、树脂突起20、缩颈部以及凹部15的长度。另外，缩颈部21，如图3(B)所示，其高度也可以比树脂突起20的另一部分(凸部25)低。此外，也可以将树脂突起20的、其高度比缩颈部21高的部分称作树脂突起20的凸部25。即，树脂突起20，也可以具有缩颈部21和凸部25。此时，树脂突起20，也可以呈缩颈部21与凸部25相互被排列的形状。树脂突起20的表面，也可以是曲面。此时，树脂突起20的剖面形状，也可以呈半圆状。但是，树脂突起20，也可以呈半球状(未图示)。此外，树脂突起20，也可以形成在避开电极14的区域。
本实施方式有关的半导体装置的制造方法，如图4(A)～图4(D)所示，包括按照到达树脂突起20上的方式形成与电极14电连接的布线30的工序。此外，图4(A)是用于说明形成有布线30的形式的图。并且，图4(B)～图4(D)，分别是图4(A)的IVB-IVB线剖面图，IVC-IVC线剖面图，IVD-IVD线剖面图。布线30，形成在树脂突起20上(按照通过树脂突起20上的方式)。布线30，如图4(A)～图4(C)所示，也可以形成为与凹部15不重叠。也可以按照在相邻的两根布线30之间配置凹部15的方式，形成布线30。换句而言，也可以按照相邻的任意的两根布线夹持凹部15而被配置的方式形成多根布线30。在树脂突起20具有缩颈部21的情况下，布线30，也可以避开缩颈部21而形成。此时，布线30，也可以形成为通过两个缩颈部21之间。即，也可以按照在相邻的两根布线30之间配置缩颈部21的方式，形成布线30。换句而言，也可以按照到达一个树脂突起20上，且相邻的任意两根布线30夹持与树脂突起20的凹部15重叠的区域而被配置的方式形成多根布线30。即，也可以将布线30形成为通过凹部25上。由此，能够使相邻的两根布线30之间的树脂突起20的表面距离变长。因此在相邻的两根布线30之间，难以产生以迁移(migration)为原因的电短路，能够制造可靠性高的半导体装置。
形成布线30的方法并不特别限定。例如，通过溅射来形成金属箔，其后，也可以通过图案形成该金属箔来形成布线30。布线30的结构也并不特别限定。布线30，例如也可以由多个层形成。此时，布线30，也可以包括由钛钨形成的第一层和由金形成的第二层(未图示)。或布线30，也可以由单层形成。也可以将布线30形成为与钝化膜16接触。此时，也可以将布线30形成为在树脂突起20的两侧与钝化膜16接触。另外，布线30，也可以形成为与电极14接触。由此，也可以使布线30与电极14电连接。
此外，在电极14的表面形成有氧化膜的情况下，在进行去除该氧化膜的工序之后，也可以进行形成布线30的工序。由此，能够可靠地电连接电极14和布线30。此外，对于去除氧化膜的方法，也可以利用已公知的任意的方法，例如，也可以适用利用Ar气体的方法。
并且，也可以经过将半导体基板10切断为单片的工序或检查工序，来制造半导体装置1(参照图5)。
根据本方法，能够将树脂突起20形成为其一部分进入凹部15。由此，能够形成与半导体基板10的接触面积大的树脂突起20。因此，根据本方法，能够制造具有难以产生位置偏差或剥离的树脂突起20的、可靠性高的半导体装置。另外，根据本方法，如上所说明，能够有效地形成具有缩颈部21的树脂突起20。因此，可以有效地制造在相邻的两根布线30之间难以产生电短路的、可靠性高的半导体装置。尤其，若进行利用Ar气体的氧化膜去除工序，则能够使树脂的表面碳化，并降低绝缘电阻。即使在这种情况下，由于通过缩颈部21而相邻的两根布线30之间的树脂表面的距离变长，因此能够制造难以产生相邻的两根布线30之间的电短路，且可靠性高的半导体装置。
适用本发明的实施方式有关的半导体装置1，包括半导体基板10。半导体基板10，具有电极14。在半导体基板10的形成有电极14的面上，形成有凹部15。半导体装置1，包括树脂突起20，该树脂突起20按照其一部分进入凹部15的方式形成在半导体基板10上。树脂突起20，也可以具有缩颈部21。半导体装置1，包括布线30。布线30，形成为与电极14电连接。布线30，形成为到达树脂突起20上。树脂突起20具有缩颈部21的情况下，布线30，也可以避开缩颈部21而形成。或，本实施方式有关的半导体装置的树脂突起，也可以形成为不具有缩颈部的形式。
并且，图5示出了安装有半导体装置1的电子模块1000。在图5所示的例子中，半导体装置1，被安装在基板2上。在此，基板2也可以是刚性基板(例如玻璃基板，硅基板)，也可以是挠性基板(例如薄膜基板)。半导体装置1，也可以搭载为形成有布线30的面与基板2相对。此时，基板2的布线和布线30，也可以接触并电连接。详细而言，基板2的布线、和布线30的与树脂突起20的上端部重叠的部分，也可以接触并电连接。由此，通过树脂突起20的弹性力，能够将布线30按压在基板2的布线上。因此，能够提供电连接的可靠性高的半导体装置。另外，半导体装置1，也可以通过粘结剂(树脂系列粘结剂)被粘接在基板2上。此外，电子模块1000，也可以是显示设备。显示设备，也可以是例如液晶显示设备或EL(Electrical Luminescence)显示设备。
并且，半导体装置1，也可以是控制显示设备的驱动器IC。
此外，本发明并不限定于上述的实施方式，可以进行各种变更。例如，本发明，包括与实施方式中所说明的结构实际上相同的结构(例如，功能、方法以及结果相同的结构，或目的以及效果相同的结构)。另外，本发明，包括置换在实施方式中所说明的结构的非本质的部分的结构。另外，本发明，包括可实现得到与实施方式中所说明的结构相同的作用效果的结构或相同的目的的结构。另外，本发明，包括在实施方式所说明的结构中附加了公知技术的结构。

Claims (5)

1.一种半导体装置的制造方法，包括：
准备半导体基板的工序，所述半导体基板具有多个电极，并在形成有所述多个电极的所述半导体基板的面上形成有凹部；
在所述半导体基板上形成树脂突起的工序，按照所述树脂突起的一部分进入所述凹部的方式形成，并按照在所述树脂突起与所述凹部相重叠的位置具有缩颈部的方式形成；和
在所述树脂突起上形成与所述多个电极中的至少一个电连接的布线的工序，所述布线形成多根，在多根所述布线中相邻的任意两根布线之间配置有所述缩颈部。
2.根据权利要求1所述的半导体装置的制造方法，其特征在于，
按照不与所述凹部重叠的方式形成所述布线。
3.根据权利要求1所述的半导体装置的制造方法，其特征在于，
形成所述树脂突起的工序，包括：
在所述半导体基板上按照树脂材料的一部分进入所述凹部的方式设置树脂材料的工序；和
使所述树脂材料硬化的工序。
4.根据权利要求1或2所述的半导体装置的制造方法，其特征在于，
按照所述缩颈部的宽度与所述凹部的宽度相同的方式形成所述树脂突起。
5.一种半导体装置，包括：
半导体基板，其具有多个电极，并在形成有所述多个电极的所述半导体基板的面上形成有凹部；
树脂突起，其形成在所述半导体基板上，在与所述凹部相重叠的位置具有缩颈部，所述树脂突起的一部分进入所述凹部内侧；和
布线，其与所述多个电极中的至少一个电连接，并形成至所述树脂突起上，
所述布线形成多根，所述缩颈部位于多根所述布线中相邻的任意两根布线之间。
CN2006101056705A 2005-07-19 2006-07-17 半导体装置及其制造方法 Expired - Fee Related CN1901149B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005208667 2005-07-19
JP2005208667A JP4145902B2 (ja) 2005-07-19 2005-07-19 半導体装置及びその製造方法
JP2005-208667 2005-07-19

Publications (2)

Publication Number Publication Date
CN1901149A CN1901149A (zh) 2007-01-24
CN1901149B true CN1901149B (zh) 2011-05-04

Family

ID=37656977

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006101056705A Expired - Fee Related CN1901149B (zh) 2005-07-19 2006-07-17 半导体装置及其制造方法

Country Status (4)

Country Link
US (1) US7544598B2 (zh)
JP (1) JP4145902B2 (zh)
CN (1) CN1901149B (zh)
TW (1) TWI310226B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5217299B2 (ja) * 2007-08-20 2013-06-19 セイコーエプソン株式会社 半導体装置および電子デバイス
JP4936009B2 (ja) * 2008-03-03 2012-05-23 セイコーエプソン株式会社 半導体装置並びに半導体モジュール及びその製造方法
JP5299626B2 (ja) * 2009-02-17 2013-09-25 セイコーエプソン株式会社 半導体装置およびその製造方法、並びに、電子デバイスの製造方法
JP6805690B2 (ja) * 2016-09-30 2020-12-23 セイコーエプソン株式会社 Ｍｅｍｓデバイス、液体噴射ヘッド、液体噴射装置、及び、ｍｅｍｓデバイスの製造方法
JP6947550B2 (ja) * 2017-06-27 2021-10-13 株式会社ジャパンディスプレイ 表示装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5877556A (en) * 1996-12-13 1999-03-02 Industrial Technology Research Institute Structure for composite bumps
CN1505105A (zh) * 2002-12-02 2004-06-16 ������������ʽ���� 半导体器件及其制造方法、电路板、电光装置及电子仪器
CN1540421A (zh) * 2003-04-21 2004-10-27 ������������ʽ���� 半导体装置及其制造方法以及电子装置及其制造方法
US6835595B1 (en) * 1999-06-15 2004-12-28 Fujikura Ltd. Semiconductor package, semiconductor device, electronic device, and method of manufacturing semiconductor package
CN1584672A (zh) * 2003-08-21 2005-02-23 精工爱普生株式会社 电子部件的安装结构、安装方法、电光装置及电子设备
CN1604721A (zh) * 2003-09-29 2005-04-06 松下电器产业株式会社 微型组件及其制造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02272737A (ja) 1989-04-14 1990-11-07 Citizen Watch Co Ltd 半導体の突起電極構造及び突起電極形成方法
US5716218A (en) * 1991-06-04 1998-02-10 Micron Technology, Inc. Process for manufacturing an interconnect for testing a semiconductor die
US6284563B1 (en) * 1995-10-31 2001-09-04 Tessera, Inc. Method of making compliant microelectronic assemblies
US5844317A (en) * 1995-12-21 1998-12-01 International Business Machines Corporation Consolidated chip design for wire bond and flip-chip package technologies
US6333565B1 (en) * 1998-03-23 2001-12-25 Seiko Epson Corporation Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument
JP3848080B2 (ja) * 2000-12-19 2006-11-22 富士通株式会社 半導体装置の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5877556A (en) * 1996-12-13 1999-03-02 Industrial Technology Research Institute Structure for composite bumps
US6835595B1 (en) * 1999-06-15 2004-12-28 Fujikura Ltd. Semiconductor package, semiconductor device, electronic device, and method of manufacturing semiconductor package
CN1505105A (zh) * 2002-12-02 2004-06-16 ������������ʽ���� 半导体器件及其制造方法、电路板、电光装置及电子仪器
CN1540421A (zh) * 2003-04-21 2004-10-27 ������������ʽ���� 半导体装置及其制造方法以及电子装置及其制造方法
CN1584672A (zh) * 2003-08-21 2005-02-23 精工爱普生株式会社 电子部件的安装结构、安装方法、电光装置及电子设备
CN1604721A (zh) * 2003-09-29 2005-04-06 松下电器产业株式会社 微型组件及其制造方法

Also Published As

Publication number Publication date
TWI310226B (en) 2009-05-21
US7544598B2 (en) 2009-06-09
US20070018306A1 (en) 2007-01-25
JP4145902B2 (ja) 2008-09-03
CN1901149A (zh) 2007-01-24
TW200739766A (en) 2007-10-16
JP2007027482A (ja) 2007-02-01

Similar Documents

Publication Publication Date Title
US8105934B2 (en) Bump structure for a semiconductor device and method of manufacture
KR20070038907A (ko) 반도체장치 및 그 제조방법
US7936073B2 (en) Semiconductor device and method of manufacturing the same
CN1901149B (zh) 半导体装置及其制造方法
US7728424B2 (en) Semiconductor device and method of manufacturing the same
KR100743947B1 (ko) 반도체 장치 및 그 제조 방법
US8138612B2 (en) Semiconductor device
US20070090854A1 (en) Semiconductor device and method for manufacturing the same
JP4061506B2 (ja) 半導体装置の製造方法
US20080122082A1 (en) Semiconductor device and semiconductor package containing the same
US7576424B2 (en) Semiconductor device
US20070057370A1 (en) Semiconductor device
JP4654790B2 (ja) 半導体装置及びその製造方法
US20040104113A1 (en) External electrode connector
KR100755354B1 (ko) 반도체 장치
KR100816348B1 (ko) 반도체 장치
JP4858161B2 (ja) 半導体装置及び電子デバイスの製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110504

Termination date: 20170717