CN100583439C - 具有碳化硅耐久接触的方法和器件 - Google Patents

具有碳化硅耐久接触的方法和器件 Download PDF

Info

Publication number
CN100583439C
CN100583439C CN200580008778A CN200580008778A CN100583439C CN 100583439 C CN100583439 C CN 100583439C CN 200580008778 A CN200580008778 A CN 200580008778A CN 200580008778 A CN200580008778 A CN 200580008778A CN 100583439 C CN100583439 C CN 100583439C
Authority
CN
China
Prior art keywords
layer
rhenium
silicon carbide
contact
carborundum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200580008778A
Other languages
English (en)
Other versions
CN1961427A (zh
Inventor
威廉·F·森
理查德·L·伍丁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fairchild Semiconductor Corp
Original Assignee
Fairchild Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fairchild Semiconductor Corp filed Critical Fairchild Semiconductor Corp
Publication of CN1961427A publication Critical patent/CN1961427A/zh
Application granted granted Critical
Publication of CN100583439C publication Critical patent/CN100583439C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0495—Schottky electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/931—Silicon carbide semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

一种含肖特基势垒的碳化硅器件，具有铼肖特基金属接触。铼接触(27)的厚度大于250埃，可在2000埃至4000埃之间。在肖特基接触的周围提供有由离子刻蚀而形成的环状终端场结构。

Description

具有碳化硅耐久接触的方法和器件
技术领域
本发明涉及半导体器件加工方法，具体地说，是一种提供半导体器件中使用的复合半导体层的肖特基接触方法。
背景技术
二极管(面结型二极管与肖特基二极管)以及基本的晶体管器件的加工和工作原理众所周知。新技术的使用对晶体管提出了更高的速度和功率要求，并且要求能够适应诸如高温、大电流和强辐射等极端应用条件。碳化硅器件具有满足这些条件的潜质，但目前尚未成功地投入商业应用。在电子器件中使用碳化硅的障碍之一就是很难为该器件提供可靠和耐用的电气接触方法。
无论是金属还是半导体在紧密接触时，二者之间都存在接触势垒，阻止载流子(电子和空穴)通过其到达另一方。只有一小部分具有足够能量的载流子才能通过势垒到达另一端的物质。当在接触结上施加偏置时，会产生下列两种效应中的一种：使半导体端的势垒变低，或使其变高。而偏置不会改变金属端的势垒高度。这个结果便产生了肖特基势垒(整流接触)，即接触结具有单向偏差极性。几乎所有金属一半导体结都多少具有这种整流特性。
肖特基势垒硅二极管(SBD)只能在70V-100V范围内使用，加反向偏置后会因过度漏电而受限。而使用碳化硅则可以使肖特基势垒二极管的电压提高到1200V。在很多高压开关装置中都需要在整流器中使用二极管。一旦电流被接到感应负载如马达上，电路中就会产生瞬时高压。为抑制这种高压，在每个开关晶体管中都设有二极管，以控制电压漂移。这时可使用PN结二极管。PN结二极管中在正向偏置情况下载流子非常少，而这些载流子的回撤则会在开关时产生较大的瞬时反向电流。肖特基势垒二极管具有整流金属-半导体结，而其正向电流由从半导体发射到金属的多数载流子组成。因此，肖特基势垒二极管在施加正向偏置时不储存少数载流子，因此反向电流可以忽略不计。也就是说肖特基势垒二极管比PN结二极管能更快地关闭，并且在开关过程中浪费的功率可以忽略不计。但由于碳化硅二极管的击穿电压是硅二极管的8倍，与硅二极管相比可以承受更高的工作电压，因而碳化硅肖特基势垒二极管非常具有吸引力。碳化硅肖特基势垒二极管可以替代硅PN结二极管，并且具有更快的开关速度和更高的效率。此外，碳化硅肖特基势垒二极管较宽的能带隙比硅二极管器件能承受更高的工作温度。
尽管如此，常见的碳化硅肖特基势垒二极管也存在问题。很多常见的碳化硅肖特基势垒二极管采用镍(Ni)作为肖特基接触金属。镍的背面经退火，用来作为欧姆接触，而前面则未退火，用于肖特基接触。镍即使在低温下也会与碳化硅发生反应，直到镍肖特基接触变成欧姆接触。在大电流强度下，镍-碳化硅二极管会发热，并且会对肖特基接触端的镍进行退火。在一定的温度变化、时间和承载电流下，镍-碳化硅二极管会逐渐退化并最终变成电阻。这对依赖镍-碳化硅肖特基二极管导电或阻止电流的电子器件或系统会产生毁灭性后果。
可计算出由铼(Re)、硅和碳组成的系统三元相图。计算三元相图时假定温度和压力恒定，并且忽略铼、硅和碳的化合物。计算三元相图采用吉布斯相则(Gibbs Phaserule)，需要恒定的温度和压力，且仅能三相同步。这已参考文献1和参考文献2中被讨论过。在实际使用中这表示连接线(将热动力学温度的化合物连接在一起并且不发生相互作用的连线)不允许在图中交叉，因为在交叉点上标识允许4相存在，而这在吉布斯相则中不允许发生。连接线的计算考虑系统中所有可能的化合物及元素反应的吉布斯自由能。根据吉布斯自由能，如果任意反应物对之间均没有发生反应，则将该对用连接线连接。继续该步骤，直到所有可能的反应物对都考虑完毕。该三元相图如图6所示。计算的热动力学数据来自参考文献3。
图6的三元相图十分清楚地显示了在300至1000K的温度范围内，铼相对于碳化硅的热稳定性。也就是说在该温度范围内铼的薄层不会同碳化硅起反应而产生铼的硅化物。而铼的碳化物在300至1000K的温度范围内是不稳定的。有关铼对碳化硅的稳定性在参考文献4中有讨论内容。参考文献4显示铼在1100℃时对β-碳化硅是稳定的。
由于系统的电气特性首先由其物理特性所决定，铼与碳化硅不发生反应的事实说明，铼接触是肖特基势垒，而且它会始终是肖特基势垒。如果铼-碳化硅系统的温度超过1000K，铼会起反应形成铼的硅化物，这时电气特性就可能产生变化。铼-碳化硅三元相图清楚的显示了铼-碳化硅接触的长寿命和耐用性，这对于二极管到金属半导体场效应晶体管的各种器件都非常有用。
发明内容
本发明通过提供耐用及更长效的碳化硅肖特基势垒二极管或金属半导体场效应晶体管，解决了肖特基接触易退化的难题。有些肖特基材料会随时间退化，并变成欧姆接触，从而降低了其实用性。而本发明提供了铼金属肖特基接触。铼比其他肖特基材料如镍更耐用，并可以在长时间内保持其肖特基特性。在变成欧姆接触前，铼比其他材料能适应更复杂的工作环境及更高的温度。因而铼增加了器件的寿命，比其他肖特基接触能承受更高的电流强度，并提高了在大电流强度和高温条件下的性能。
终端场也是高压整流接触的重要特性之一。在反向电压下，任何接触边角区的电场线的强度会增加并变得稠密。这种稠密的电场线表示电场会达到很高的水平。这种局部电场可能会超过接触之下的漂移层的击穿电压，即使漂移层其他地方的平均场强很低。这种情况发生时，高电场局部可能会被击穿，并开始传导反向电流。局部击穿会很快扩散到临近区域，从而很快将整个器件全部击穿。因此，需要在接触周围提供一种终端场结构，以免器件被反向击穿。
本发明同时提供了两种可形成或改善肖特基接触终端场的办法。一种办法是使用图案式离子蚀刻，另一种是使用覆盖式离子蚀刻。
附图说明
图1为多元肖特基二极管截面图；
图2a-2f为用图案式离子蚀刻加工图1所示的终端场改进型二极管的连续步骤；
图3a-3f为用覆盖式离子蚀刻加工替代二极管的连续步骤；
图4为在生成接触层之前对底层表面进行离子蚀刻的器件；
图5为所发明的铼接触金属半导体场效应晶体管截面图；
图6为铼-碳化硅材料系统的三元相图。
图中器件的简单明了且无需比例尺的图示表示，对本领域的技术人员而言是容易理解的。比如，图中某些元件的尺寸可能相对其他元件予以放大，这主要是为了帮助更好地理解本发明的具体内容。
具体实施方式
以下结合附图和实施例，详细描述本法明，其中，在图纸中所提及的相同或类似的元件时都尽可能使用相同的标号。
下面详细说明加工金属接触面和碳化硅薄层之间电气连接过程。所描述的接触面的加工过程是平面型多层碳化硅器件，但本领域的技术人员容易推测，其也可用于形成任何适用金属及碳化硅层之间的连接。
图1为本发明的铼-碳化硅肖特基势垒二极管的示例。二极管30由碳化硅半导体材料经模具加工后组成。二极管30下表面或背面为重掺杂N底层21上的退火镍欧姆接触23。欧姆接触23构成了二极管30的负极。一N型碳化硅的轻掺杂外延层22位于底层21上。外延层22为二极管30的漂移区。外延层表面区域24为离子蚀刻。因此，区域24上的碳化硅晶格被破坏，不像附近未被破坏的晶格那样有规则，如肖特基金属接触中间位置以下的区域27。该部分的接触材料为铼，并构成肖特基二极管的正极。钝化物质28包围在铼接触27的周围，并覆盖外延层22的离子蚀刻表面24。钝化物质28的导电区用金属(例如铝)29填充，用于和其他器件或系统接触。
图1中的碳化硅肖特基二极管按照图2a-2d的顺序制成。首先需有一块由反应生成或N型掺质剂重掺杂的碳化硅晶片作为底层21。该底层21可以是碳化硅、氮化镓、氮化铝或其他有较宽的能带隙的半导体。有较宽能带隙材料的能带隙需达到3eV以上。下一步需生成碳化硅N型轻掺杂漂移外延层22，最好是通过化学气雾沉积，该层位于底层21顶端，提供多层底面20。底层21的厚度可在大约2-20微米的范围，如图2a所示。任何适用的原料，如氮或磷，都可以用来作为这些层面的掺杂。典型的掺杂浓度对漂移层22和底层21可分别为1E13-1E17cm-3及1E18-1E20cm-3。欧姆金属接触23形成于多层底面20的下表面或背面。欧姆接触的典型金属为镍，通过溅射进行沉积，然后在800℃下退火30分钟，为重掺杂N型底层21提供欧姆接触。退火过程通常在粒子蚀刻前进行，因为退火通常会修复离子蚀刻对表面的破坏，而本发明则需要这种离子蚀刻破坏保留在漂移层22内，因此在粒子蚀刻前进行退火才更为有效。
接下来是离子蚀刻层26的沉积。离子蚀刻层通常采用光刻胶或其他适用的材料。离子蚀刻防护层具有图案设计，用来露出周围不受离子蚀刻破坏、将来作为肖特基接触区26的区域。底层被送至适当的离子蚀刻装置，并对作为肖特基接触区26的周围区域24进行离子蚀刻。
离子蚀刻通过如图4所示的离子蚀刻装置100进行。该装置具有装置离子束源135的离子蚀刻室。该离子束源135产生离子束130并对准底层12表面。离子束源135最好是束电流在10-500毫安的高电流源，且能量在10-2000eV之间并可以调节。另外，离子束源135的点尺寸(离子束直径)最好在3-12厘米之间，可根据蚀刻底层的情况进行变动。离子束源135在加利福尼亚的Commonwealth Scientific of Fremont已投入商业应用。“离子蚀刻”这个称谓涵盖离子束源产生的以及撞击底层的所有能量粒子，包括离子和中性不带电粒子。
离子束源135的工作需要使用离子束气体的供气子系统136(图未示)，以及离子源气体电源子系统137(图未示)。根据不同的用途，可能会使用其他子系统供应某些其他气体。例如，气体可被导入真空室110，用于真空室的清洁、排空、化学蚀刻或其他目的。离子蚀刻可以使用活跃或惰性气体，或这些气体的混合气体。氦、氩、氪及氙可被加速，用来对底层进行物理溅射蚀刻(分子喷砂)，其压力与CMP中相等。碰撞粒子的动能可以用两种方式调节。动能和碰撞粒子的质量成正比。此外，动能还和加速电压的平方成正比。这和物质的移动率大致相关，不过，过高的电压(＞1KeV)可能导致底层的损坏。在这种用途中，加速电压可以调节输入的惰性气体离子的速度。其他气体可以用来添加可反应的化学成分。这包括NF3、氧以及氟利昂，如C2F6及CF4，它们可独立使用或混合使用，以调节蚀刻的化学成分。
经过离子蚀刻后，底层20如图2c及2d所示需进行进一步处理，以接收铼肖特基接触。离子蚀刻层被剥脱，而在外延层22表面沉积一层铼27。铼27的沉积方法有很多，包括直流溅射、射频溅射、热蒸发、电子束蒸发及化学气雾沉积。铼层27的厚度通常在2000-4000埃，但也可能只有250埃。这些层的电流密度可能达到4000A/cm2。理论上铼层的厚度可以更薄一些，但其厚度受到表面28的粗糙度限制。即使表面28在开始处理时非常平滑，也很难避免表面损坏。任何表面的损坏都会在物质表面可能形成比铼层更厚的尖峰，从而刺穿铼层。铼层27被制成图案，以形成肖特基接触。有一层适合的表层如光刻胶被沉积在铼层27上，并被制成图案，露出需要被移除的铼层27上的部分。该图案留下了一个余下的铼层27的外边界在上、离子蚀刻区24的内边界在下的重叠32。露出的铼层区域先通过湿蚀刻，然后再剥脱光刻胶层的办法予以去除。
如图2e所示，该表面被覆盖了一层钝化层28，其典型为沉积的绝缘材料，如二氧化硅。钝化层28用光刻胶制成图案，为接触金属层提供导电区，并确定该晶片的蚀刻线。钝化材料28仍覆盖在离子蚀刻区24上，而附近可能与铼肖特基接触27的边缘重叠。在最后一步中(图2f)，铝层29或其他适用金属沉积在钝化层28的导电区，以便同外延层22上的铼肖特基金属进行接触。
可采用不同的离子蚀刻方法来获得终端场。图3a-3f显示了替代步骤。在该步骤中，外延层的整个表面均经过离子蚀刻，以便提供一个晶格轻度损坏的表面。然后进行铼层的沉积和图案设置。
首先，需有一由反应生成或N型掺质剂重掺杂的碳化硅晶片作为底层41。该底层41可以包括碳化硅、氮化镓、氮化铝或其他有较宽的能带隙的半导体。有较宽能带隙材料的能带隙需达到3eV以上。下一步需生成碳化硅N型轻掺杂漂移外延层42，最好是通过化学气雾沉积，该层位于底层41顶端，提供多层底面20。底层41的厚度可在大约2-20微米的范围内。见图3a。任何适用的物质，如氮或磷，都可以用来作为这些层面的掺杂。对漂移层42和底层41的典型掺杂浓度分别为1E13-1E17cm-3及1E18-1E20cm-3。欧姆金属接触43形成于多层底面20的下面或背面。欧姆接触的典型金属为镍，通过溅射进行沉积，然后在800℃下退火30分钟，为重掺杂N型底层41提供欧姆接触。退火过程通常在粒子蚀刻前进行，因为退火通常会修复离子蚀刻对表面的破坏，而本发明则需要这种离子蚀刻破坏保留在漂移层42内，因此在粒子蚀刻前进行退火才更为有效。
接下来对整个表面进行离子蚀刻。和图2c所显示的步骤不同，图3c的步骤中没有离子蚀刻保护层。该特征减少了整个过程的步骤，且仍然为肖特基接触47提供了终端场。底层被送入适当的离子蚀刻装置100，并使用氩或其他惰性气体对外延层42的表面进行离子蚀刻。
经过离子蚀刻后，底层如图3c及3d所示需进行进一步处理，以接收铼肖特基接触。在外延层42表面沉积一层铼47。铼47的沉积方法有很多，包括直流溅射、射频溅射、热蒸发、电子束蒸发及化学气雾沉积。铼层47的厚度通常在2000-4000埃，但也可能只有250埃。这些层的电流密度可能达到4000A/cm2。理论上铼层的厚度可以更薄一些，但其厚度受到表面44的粗糙度限制。即使表面44在开始处理时非常平滑，也很难避免表面损坏。离子蚀刻对表面的损坏可能会在物质表面可能形成比铼层更厚的尖峰，从而刺穿铼层。因此，铼层47应有足够的厚度来覆盖表面44上的尖峰。铼层47被制成图案以形成肖特基接触。有一层适合的表层如光刻胶被沉积在铼层47上，并被制成图案，露出需要被移除的铼层47上的部分。露出的铼区域先通过湿蚀刻，然后再剥脱光刻胶层的办法予以去除。
如图3e所示，表面被覆盖了一钝化层48，一般是沉积的绝缘材料，如二氧化硅。钝化层48用光刻胶制成图案，为接触金属层提供导电区，并确定该晶片的蚀刻线。钝化材料48仍覆盖在离子蚀刻区44上，而附近可能与铼肖特基接触47的边缘重叠。在最后一步中(图3f)，铝层49或其他适用金属沉积在钝化层48的导电区，以便同外延层42上的铼肖特基金属进行接触。
外延层42损坏表面上的铼接触47比外延层42未损坏表面上的铼接触27具有更高的正向压降(VF)。不过二极管反向压降或阻断电压特性可能会得到实质性改善。当然，在增加的VF及反向阻断能力之间需要进行性能平衡。需要的离子蚀刻的数量是漂移层22导电能力的一项性能指标，其最好根据实验来决定。
在肖特基二极管30、49中，漂移层22、42掺杂密度决定击穿电压，而漂移层的厚度已经选定，因此，耗尽层在雪崩击穿的相同电压下被穿透。在反向电压增加的情况下，肖特基接触27、47的边角处的电场线便会变得稠密。肖特基接触27、47以下或周围的损坏表面24、44减少了电场线的稠密程度，因此也提高了击穿电压。
本领域的技术人员容易理解，该发明的离子蚀刻特性可以和其他适用的肖特基金属接触一起使用，如钛、钨或合金如钛钨(TiW)。前面的说明中已根据具体实施方式对本发明作了描述。本领域的技术人员容易理解，肖特基接触可对轻掺杂层的表面进行离子蚀刻前形成。肖特基接触可作为离子蚀刻的防护层，而离子蚀刻区域则会按肖特基接触进行排列。
上面的例子是使用碳化硅和其他具有较宽能带隙的可能的化合物半导体材料。化合物半导体材料是包括至少两种不相类似的元素所形成的半导体材料举例来说，至少有两种不同的四价元素，如碳、硅或锗都可以成为半导体材料。碳化硅便是具有四价元素的化合物半导体材料。在这种特殊情况下，区域21及22均可能含有碳化硅。碳化硅的多种类型如4H、6H或3C均有可能会被使用，或者使用具有半导体特性的其他类型。
上述的铼接触可能被使用在金属半导体场效应晶体管(MESFET)50中，如图5所示。和肖特基二极管不同，金属半导体场效应晶体管是一个顶层表面具有源极接触和漏极接触的横向元件。N型底层51顶部具有一轻掺杂的P缓冲层。缓冲层可为元件提供隔离，从而使金属半导体场效应晶体管可以与其他元件一同结合在底层内。多数载流子从源极到漏极流入轻掺杂的N通道，一般浓度为1E17cm-3，并由肖特基栅接触58控制。一层轻掺杂的N通道层覆盖了P缓冲层。该表面含有重掺杂的N外延层，该外延层被分别制成带欧姆接触56、57的源极54和漏极55图案。肖特基接触58在源极54和漏极55之间的通道层53表面。铼肖特基接触层58由适当的电压进行控制。它改变了通道的耗尽区，从而控制了源极54和漏极55之间的通道层53中的电荷流动。铼层的最小厚度为250埃，且最好在2,000-4,000埃之间。
以下为上面描述的器件以及方法的一些示例。
实施例1
无终端场的肖特基二极管加工在具有16μm厚度、浓度为1.1E16cm-3的N型轻掺杂碳化硅外延层的N型重掺杂碳化硅底层EE15上进行。在底层的重掺杂一侧，通过沉积一层2500埃厚度的镍并经真空退火，制成欧姆接触。在外延层上，通过电子束蒸发，沉积了一层500埃厚度的铼层。铼层被制成图案并经蚀刻，产生了1.77E-4cm2的正极。最终二极管的伏安特性通过Tektronix 577型波形记录器进行测量。在0.7A的正向电流，即4000A/cm2的电流密度下，二极管仍保持正常工作。
实施例2
无终端场的肖特基二极管加工在具有4.8μm厚度、浓度为9.3E15cm-3的N型轻掺杂碳化硅外延层的N型重掺杂碳化硅底层GB9上进行。在底层的重掺杂一侧，通过沉积一层2500埃厚度的镍并经真空退火，制成欧姆接触。在外延层上，通过射频磁控管溅射，沉积了一层2500埃的铼层。铼层被制成图案并经蚀刻，产生了2.475E-4cm2的正极。最终二极管被施加反向偏置，且对伏安特性进行测量。
Hatakayama(参考文献5、6)认为，因为具有在金属一半导体结处取决于电场强度指数关系的穿遂效应，碳化硅肖特基二极管因而具有反向泄漏电流。泄漏电流会在雪崩击穿之前经常限制元件的性能，并且4mAcm-2通常对高压二极管来说是最大的反向泄漏电流密度。对本例中的二极管而言，在4mAcm-2的反向泄漏电流密度下，反向偏置电压VR为444±72V。
实施例3
具有覆盖式终端场的肖特基二极管加工在具有5μm厚度、浓度为1.1E16cm-3的轻掺杂碳化硅外延层的三层N型重掺杂碳化硅底层上进行。在底层的重掺杂一侧，通过沉积一层2500埃厚度的镍并经真空退火，制成欧姆接触。终端场通过用Ar+束对每块晶片的所有表面进行离子蚀刻后得以建立，对每块晶片进行蚀刻的Ar+离子束的能量各有不同，范围从250eV到500eV。在每块晶片的离子蚀刻表面上，通过射频磁控管溅射，沉积了一层2500埃的铼层。铼层被制成图案并经蚀刻，产生了4.9E-3cm2的正极接触区。然后对最终二极管的伏安(IV)特性进行测量。
这些二极管为整流二极管。从伏安(IV)数据中测量得到的二极管势垒的高度列在表1中。在反向泄漏电流密度JR为4mAcm-2时的反向偏置电压VR也列在表1中。在表1中列出的VR下，二极管未被雪崩击穿。在表1中可以发现，具有覆盖式离子蚀刻的二极管具有终端场，因为这些二极管直到电压超过550V后才会达到4mAcm-2的电流密度，而实施例2中无终端场的二极管的相同电压是444V。
表1：在4H-SiC层上加工的具有离子蚀刻终端场的铼肖特基二极管的反向电压能力。离子种类为Ar + ，离子束电流为150mA。
  晶片编号   离子能量(eV)   势垒(eV)   VR@JR＝4mAcm<sup>2</sup>
  GB11   250   1.2   554±11
  GB6   350   1.2   602±43
  GB10   500   1.2   554±11
实施例4
具有自对准离子蚀刻场终端的肖特基二极管加工在具有5μm厚度、浓度为1E16cm-3的轻掺杂碳化硅外延层的N型重掺杂碳化硅底层EZ6上进行。在底层的重掺杂一侧，通过沉积一层厚度为2500埃镍并经真空退火，制成欧姆接触。在该晶片离子蚀刻表面上，通过射频磁控管溅射，沉积了一层2500埃的铼层。铼层被制成图案并经蚀刻，产生了4.9E-3cm2的正极。自对准终端场通过用被加速到750eV的Ar+束对该晶片的整个表面进行离子蚀刻后得以建立。然后对最终二极管的电流与电压(IV)比较特性进行测量。具有自对准离子蚀刻的二极管具有终端场，因为这些二极管直到电压超过530±25V后才会达到4mAcm-2的电流密度，而实施例2中无终端场的二极管的相同电压是444V。
实施例5
无终端场的肖特基二极管加工在具有5μm厚度、浓度为8E15cm-3的轻掺杂碳化硅外延层的N型重掺杂碳化硅底层FH31上进行。在底层的重掺杂一侧，通过沉积一层厚度为2500埃的镍并经真空退火，制成欧姆接触。在外延层上，通过电子束蒸发，沉积了一层2500埃的钛层。钛层被制成图案并经蚀刻，产生了0.012cm2的正极接触。最终二极管被施加反向偏置，且对其伏安特性进行测量。
如实施例2中所讨论，对高压二极管而言，4mAcm-2通常是最大的额定反向泄漏电流密度。对本例中的二极管而言，在4mAcm-2的反向泄漏电流密度下，反向偏置电压VR为213±50V。
实施例6
具有覆盖式终端场的肖特基二极管加工在具有5μm厚度、浓度为1E16cm-3的轻掺杂碳化硅外延层的四层N型重掺杂碳化硅底层上进行。在底层的重掺杂一侧，通过沉积一层2500埃厚度的镍并经真空退火，制成欧姆接触。终端场通过用Ar+束对每块晶片的所有表面进行离子蚀刻后得以建立，对每块晶片进行蚀刻的Ar+离子束的能量各有不同，范围从225eV到750eV。在每块晶片的离子蚀刻表面上，通过电子磁控管蒸发，沉积了一层2500埃的钛层。钛层被制成图案并经蚀刻，产生了4.9E-3cm2的正极接触。然后对最终二极管的伏安(IV)特性进行测量。
这些二极管为整流二极管。从二极管的电流与电压(IV)数据中测量得到的二极管势垒高度列于表2。在反向泄漏电流密度为4mAcm-2时的反向偏置电压VR也列在表2中。在表2中列出的VR下，二极管未被雪崩击穿。
如示例2中所讨论，泄漏电流在雪崩击穿前会限制元件的性能。在表2中可以发现，具有覆盖式离子蚀刻的二极管具有终端场，因为这些二极管直到电压超过525V后才会达到4mAcm-2的电流密度，而示例5中无终端场的二极管的相同电压是213V。
表2：在4H-SiC层上加工的具有离子蚀刻终端场的钛肖特基二极管的反向电压能力。离子种类为Ar+，离子束电流为150mA。
  品片编号   离子能量(eV)   势垒(eV)   VR@JR＝4<sup>-2</sup>
  EZ4   225   1.2   525±25
  EZ3   335   1.2   597±43
  EZ14   500   1.2   575±25
  EZ13   750   1.2   525±25
实施例7
无终端场肖特基二极管的加工在具有4.8μm厚度、浓度为9.3E15cm-3的N型轻掺杂碳化硅外延层的N型重掺杂碳化硅底层GB9上进行。在底层的重掺杂一侧，通过沉积一层2500埃厚度的镍并经真空退火，制成欧姆接触。在外延层表面上，通过射频磁控管溅射，沉积了一层2500埃的铼层。然后对最终二极管的电流与电压(IV)比较特性进行测量。然后将该晶片在800℃的氩环境下退火30分钟，并对电流与电压的比较特性进行测量。测量得到的二极管势垒及理想因子列于表3。伏安特性在经过800℃退火后并没有退化，显示了铼肖特基接触在800℃温度之下的适应能力。
表3：在800℃的氩环境下退火30分钟前后铼肖特基二极管的正向特性。
  理想因子(n)   势垒高度(eV)
  沉积后   1.06   1.19
  800℃退火后   1.10   1.31
实施例8
在150mA离子束电流下，用被加速到750eV的Ar+束对N型重掺杂碳化硅底层GA3进行离子蚀刻。该晶片采用标准技术截取截面，并用透射电子显微镜成像。可以观察到在有离子蚀刻的碳化硅表面，被破坏的晶格达到了130埃的厚度。这种破坏结构是没有规则的。
有关具体应用的好处、其他优点及疑难问题解决方案已在上文加以描述。尽管如此，这些好处、优点、疑难问题解决方案、以及可能产生或宣布有更好处、优点、疑难解决办法的任何器件，都不能视作为关键的、所急需的或根本的特性或器件，本文中所使用的“包括”的说法表示可以包含其他非独有的内容，如工艺、方法、项目或元件。这些内容中可能不仅包括所述的内容，也可能包括其他未明确列出或固有的工艺、方法、项目或元件。
参考文献
1.William F.Seng and Peter A.Barnes，Mater. Sci.Eng.B，Vol.76(2000)226-231.
2.William F.Seng and PeterA.Barnes，Mater.Sci.Eng.B，Vol.72(2000)13-18.
3.Isan Barin，″Thermochemical Data of Pure Substances，Parts I and II″，VCH(1989).
4.J.S.Chen，E.Kolawa，M.-A.Nicolet，L.Baud，C.Jaussaud，R.Madar and C.Bernard，J.Appl.Phys.，Vol.75(1994)897-901.
5.T.Hatakeyama and T.Shinohe，Mat.Sci.Forum Vols.389-393(2002)1169-1172
6.T.Hatakeyama，M.Kushibe，T. Watanabe，S.Imai and T.Shinohe，Mat.Sci.Forum Vols.433-436(2003)831-834.

Claims (25)

1、一种半导体器件，其特征在于，包括：
一具有单极性的半导体材料的底层；
所述底层的一个表面上的一个电极；
一在所述底层另一个表面上的相同半导体材料的轻掺杂层，该层在整个表面上具有一被破坏的晶格结构的终端场区域；
一沉积在所述终端场区域上的铼层以构成另一个电极，并在所述铼层与所述轻掺杂层的接触处形成肖特基势垒，所述铼层用于控制上述两个电极之间的电荷跃迁。
2、一种半导体器件，其特征在于，其底层为碳化硅，并具有一层含有单极性、轻掺杂通道层的上层，该上层在整个表面上具有一被破坏的晶格结构；
一含有一个或多个重掺杂源极、和一个或多个重掺杂漏极区域的层，所述的源极和漏极区域为水平相对位置，并位于所述通道层上；
所述通道层上的源极和漏极之间，包括一铼层，所述铼层形成于所述通道层上并在所述铼层与所述通道层的接触处形成肖特基势垒，用于控制源极和漏极之间的电荷运动。
3、如权利要求2所述的半导体器件，其特征在于，所述铼层的厚度等于或大于250埃。
4、如权利要求2所述的半导体器件，其特征在于，所述铼层的厚度在2000-4000埃之间。
5、如权利要求2所述的半导体器件，其特征在于，所述碳化硅为N型或P型掺杂，并且为4H-SiC型式。
6、如权利要求2所述的半导体器件，其特征在于，所述碳化硅为N型或P型掺杂，并且为6H-SiC型式。
7、如权利要求2所述的半导体器件，其特征在于，所述碳化硅为N型或P型掺杂，并且为3C-SiC型式。
8、一种金属半导体场效应晶体管，其特征在于，包括：
一重掺杂的底层，其具有一层含有单极性、轻掺杂通道层的上层；
一含有一个或多个重掺杂源极、和一个或多个重掺杂漏极区域的层，所述的源极和漏极区域处于水平相对位置，并位于所述通道层上；
所述通道层上源极和漏极之间，有一铼层，在所述铼层和所述通道层的接触处形成肖特基势垒，用于控制源极和漏极之间的电荷运动；
一终端场区域包括一在所述轻掺杂通道层表面内被破坏的晶格结构，用于减小铼层周围的电场；
所述直接位于轻掺杂通道层上的铼层的至少边缘重叠所述终端场区域，这样在所述铼层的边缘与非终端场区域的所述轻掺杂通道层之间没有直接接触。
9、如权利要求8所述的金属半导体场效应晶体管，其特征在于，所述铼层的厚度等于或大于250埃。
10、如权利要求8所述的金属半导体场效应晶体管，其特征在于，所述铼层的厚度在2000-4000埃之间。
11、如权利要求8所述的金属半导体场效应晶体管，其特征在于，所述底层和其它层为具有较宽能带隙的半导体材料。
12、如权利要求11所述的金属半导体场效应晶体管，其特征在于，所述半导体材料型式为4H-SiC。
13、如权利要求11所述的金属半导体场效应晶体管，其特征在于，所述半导体材料型式为6H-SiC。
14、如权利要求11所述的金属半导体场效应晶体管，其特征在于，所述半导体材料型式为3C-SiC。
15、如权利要求8所述的金属半导体场效应晶体管，其特征在于，所述底层中，在通道层之下，含有一具有相反极性的缓冲层。
16、一种形成带终端场结构肖特基势垒器件的方法，其特征在于，包括以下步骤：
提供一重掺杂碳化硅底层，其至少一个表面具有单一导电类型的一个重掺杂层；
在所述重掺杂层的一个表面上形成一欧姆接触，以构成该器件的一个电极；
在所述底层上的另一个表面上形成一个具有同一导电类型的轻掺杂碳化硅层，以构成该器件的漂移区；
对所述轻掺杂碳化硅层的全部或部分表面进行物理溅射蚀刻以在该表面形成终端场区域；
在所述轻掺杂碳化硅层上形成肖特基势垒接触，以构成该器件的另一个电极，所述肖特基势垒接触为铼；
至少所述肖特基势垒接触的边缘与所述终端场区域重叠，以使得所述轻掺杂碳化硅层中不构成终端场区域的部分与肖特基势垒接触的所述边缘不构成直接接触。
17、如权利要求16所述的方法，其特征在于，所述轻掺杂碳化硅层的整个表面为物理溅射蚀刻。
18、如权利要求16所述的方法，其特征在于，进一步包括在轻掺杂碳化硅层表面上形成覆盖层并移除该覆盖层上被选择的部分，并对所选择的露出部分进行物理溅射蚀刻。
19、如权利要求16所述的方法，其特征在于，所述形成肖特基势垒接触的步骤包括沉积一层厚度至少为250埃的肖特基势垒材料。
20、如权利要求19所述的方法，其特征在于，所述肖特基势垒材料层的厚度在2000-4000埃之间。
21、如权利要求16所述的方法，其特征在于，所述物理溅射蚀刻的步骤包括在轻掺杂层的全部或部分表面用氩或其它惰性气体的离子对其进行轰击。
22、如权利要求16所述的方法，其特征在于，所述形成轻掺杂碳化硅层的步骤包括进行外延碳化硅沉积形成所述层。
23、如权利要求16所述的方法，其特征在于，所述碳化硅为N型或P型掺杂，其型式为4H-SiC。
24、如权利要求16所述的方法，其特征在于，所述碳化硅为N型或P型掺杂，其型式为6H-SiC。
25、如权利要求16所述的方法，其特征在于，所述碳化硅为N型或P型掺杂，其型式为3C-SiC。
CN200580008778A 2004-03-19 2005-03-18 具有碳化硅耐久接触的方法和器件 Active CN100583439C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US55467604P 2004-03-19 2004-03-19
US60/554,676 2004-03-19

Publications (2)

Publication Number Publication Date
CN1961427A CN1961427A (zh) 2007-05-09
CN100583439C true CN100583439C (zh) 2010-01-20

Family

ID=35056716

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200580008778A Active CN100583439C (zh) 2004-03-19 2005-03-18 具有碳化硅耐久接触的方法和器件

Country Status (5)

Country Link
US (2) US7411218B2 (zh)
EP (1) EP1743373B1 (zh)
JP (1) JP2007529908A (zh)
CN (1) CN100583439C (zh)
WO (1) WO2005091988A2 (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7812441B2 (en) 2004-10-21 2010-10-12 Siliconix Technology C.V. Schottky diode with improved surge capability
US7394158B2 (en) 2004-10-21 2008-07-01 Siliconix Technology C.V. Solderable top metal for SiC device
US9419092B2 (en) 2005-03-04 2016-08-16 Vishay-Siliconix Termination for SiC trench devices
US7834376B2 (en) 2005-03-04 2010-11-16 Siliconix Technology C. V. Power semiconductor switch
US8368165B2 (en) * 2005-10-20 2013-02-05 Siliconix Technology C. V. Silicon carbide Schottky diode
US9040398B2 (en) * 2006-05-16 2015-05-26 Cree, Inc. Method of fabricating seminconductor devices including self aligned refractory contacts
CN101506989B (zh) 2006-07-31 2014-02-19 威世-硅尼克斯 用于SiC肖特基二极管的钼势垒金属及制造工艺
US7888775B2 (en) * 2007-09-27 2011-02-15 Infineon Technologies Ag Vertical diode using silicon formed by selective epitaxial growth
CN101325093B (zh) * 2008-07-23 2011-08-24 西安电子科技大学 微型核电池制作方法
US8476698B2 (en) * 2010-02-19 2013-07-02 Alpha And Omega Semiconductor Incorporated Corner layout for superjunction device
IT1401756B1 (it) 2010-08-30 2013-08-02 St Microelectronics Srl Dispositivo elettronico integrato con struttura di terminazione di bordo e relativo metodo di fabbricazione.
IT1401754B1 (it) * 2010-08-30 2013-08-02 St Microelectronics Srl Dispositivo elettronico integrato e relativo metodo di fabbricazione.
IT1401755B1 (it) 2010-08-30 2013-08-02 St Microelectronics Srl Dispositivo elettronico integrato a conduzione verticale e relativo metodo di fabbricazione.
JP2012183549A (ja) * 2011-03-04 2012-09-27 Mitsubishi Electric Corp ＳｉＣ半導体ウェハのマーキング方法およびＳｉＣ半導体ウェハ
DE102011006492B3 (de) * 2011-03-31 2012-10-11 Semikron Elektronik Gmbh & Co. Kg Schottky-Diode und Herstellungsverfahren hierzu
KR20130049919A (ko) * 2011-11-07 2013-05-15 현대자동차주식회사 실리콘카바이드 쇼트키 배리어 다이오드 소자 및 이의 제조 방법
JP2014236093A (ja) * 2013-05-31 2014-12-15 サンケン電気株式会社 シリコン系基板、半導体装置、及び、半導体装置の製造方法
CN107492575B (zh) * 2017-08-28 2019-04-16 江苏能华微电子科技发展有限公司 一种肖特基极结构、肖特基二极管及制造方法
CN110265486B (zh) * 2019-06-20 2023-03-24 中国电子科技集团公司第十三研究所 氧化镓sbd终端结构及制备方法
CN111129163B (zh) * 2019-12-05 2023-06-27 中国电子科技集团公司第十三研究所 肖特基二极管及其制备方法
CN114823963B (zh) * 2022-04-22 2024-01-23 西安电子科技大学 一种势垒增强型与u型感光窗口的肖特基紫外光电二极管

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3998718A (en) * 1976-02-18 1976-12-21 Bell Telephone Laboratories, Incorporated Ion milling apparatus
US4278493A (en) * 1980-04-28 1981-07-14 International Business Machines Corporation Method for cleaning surfaces by ion milling
JPS6159879A (ja) * 1984-08-31 1986-03-27 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US5319220A (en) * 1988-01-20 1994-06-07 Sharp Kabushiki Kaisha Silicon carbide semiconductor device
US5270554A (en) * 1991-06-14 1993-12-14 Cree Research, Inc. High power high frequency metal-semiconductor field-effect transistor formed in silicon carbide
US5925895A (en) 1993-10-18 1999-07-20 Northrop Grumman Corporation Silicon carbide power MESFET with surface effect supressive layer
KR100362751B1 (ko) * 1994-01-19 2003-02-11 소니 가부시끼 가이샤 반도체소자의콘택트홀및그형성방법
US5399883A (en) * 1994-05-04 1995-03-21 North Carolina State University At Raleigh High voltage silicon carbide MESFETs and methods of fabricating same
US5585300A (en) * 1994-08-01 1996-12-17 Texas Instruments Incorporated Method of making conductive amorphous-nitride barrier layer for high-dielectric-constant material electrodes
US6388272B1 (en) * 1996-03-07 2002-05-14 Caldus Semiconductor, Inc. W/WC/TAC ohmic and rectifying contacts on SiC
SE9700141D0 (sv) * 1997-01-20 1997-01-20 Abb Research Ltd A schottky diode of SiC and a method for production thereof
US6362495B1 (en) * 1998-03-05 2002-03-26 Purdue Research Foundation Dual-metal-trench silicon carbide Schottky pinch rectifier
US6229193B1 (en) * 1998-04-06 2001-05-08 California Institute Of Technology Multiple stage high power diode
DE19939107A1 (de) * 1998-09-23 2000-03-30 Siemens Ag Verfahren zum Herstellen eines ohmschen Kontakts
US6218254B1 (en) * 1999-09-22 2001-04-17 Cree Research, Inc. Method of fabricating a self-aligned bipolar junction transistor in silicon carbide and resulting devices
US6373076B1 (en) * 1999-12-07 2002-04-16 Philips Electronics North America Corporation Passivated silicon carbide devices with low leakage current and method of fabricating
US6288357B1 (en) * 2000-02-10 2001-09-11 Speedfam-Ipec Corporation Ion milling planarization of semiconductor workpieces
AU2001255693A1 (en) * 2000-04-27 2001-11-12 En Jun Zhu Improved structure for a semiconductor device
JP3856729B2 (ja) * 2001-06-04 2006-12-13 松下電器産業株式会社 半導体装置およびその製造方法
EP1265295A3 (en) * 2001-06-04 2004-05-12 Matsushita Electric Industrial Co., Ltd. Silicon carbide Schottky diode and method for manufacturing the same
JP2003069049A (ja) * 2001-08-23 2003-03-07 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6906350B2 (en) * 2001-10-24 2005-06-14 Cree, Inc. Delta doped silicon carbide metal-semiconductor field effect transistors having a gate disposed in a double recess structure
US7262434B2 (en) * 2002-03-28 2007-08-28 Rohm Co., Ltd. Semiconductor device with a silicon carbide substrate and ohmic metal layer

Also Published As

Publication number Publication date
US20080227275A1 (en) 2008-09-18
US20050269573A1 (en) 2005-12-08
WO2005091988A2 (en) 2005-10-06
CN1961427A (zh) 2007-05-09
EP1743373B1 (en) 2013-05-08
EP1743373A4 (en) 2009-03-25
EP1743373A2 (en) 2007-01-17
WO2005091988A3 (en) 2006-12-07
US7618884B2 (en) 2009-11-17
JP2007529908A (ja) 2007-10-25
US7411218B2 (en) 2008-08-12

Similar Documents

Publication Publication Date Title
CN100583439C (zh) 具有碳化硅耐久接触的方法和器件
Zhang et al. 720-V/0.35-m $\Omega\cdot $ cm 2 Fully Vertical GaN-on-Si Power Diodes by Selective Removal of Si Substrates and Buffer Layers
Saxena et al. High-voltage Ni-and Pt-SiC Schottky diodes utilizing metal field plate termination
US5539217A (en) Silicon carbide thyristor
EP3667737A1 (en) Diode
US5635412A (en) Methods of fabricating voltage breakdown resistant monocrystalline silicon carbide semiconductor devices
US11222985B2 (en) Power semiconductor device
US5753938A (en) Static-induction transistors having heterojunction gates and methods of forming same
US5061972A (en) Fast recovery high temperature rectifying diode formed in silicon carbide
US11637182B2 (en) Silicon carbide semiconductor device
US9455356B2 (en) High power silicon carbide (SiC) PiN diodes having low forward voltage drops
US9171914B2 (en) Semiconductor device
EP0449951B1 (en) Ultra-fast high temperature rectifying diode formed in silicon carbide
Lynch et al. Design considerations for high voltage SiC power devices: An experimental investigation into channel pinching of 10kV SiC junction barrier schottky (JBS) diodes
JP2008130699A (ja) ワイドバンドギャップ半導体装置およびその製造方法
EP1090428B1 (en) Punch-through diode and method of manufacturing the same
CN102376777A (zh) 具有低正向压降的结势垒型肖特基
US11380757B2 (en) Metal terminal edge for semiconductor structure and method of forming the same
CN117174763B (zh) 碳化硅混合3C-SiC接触PN结肖特基二极管及制备方法
Kang et al. Fabrication of a 1.7-kV Schottky barrier diode with improved forward current-voltage characteristics
Brezeanu et al. High performance SiC diodes based on an efficient planar termination
JPH06177404A (ja) 半導体ダイオード
Oder et al. The response of high voltage 4h-sic pn junction diodes to different edge termination techniques
Weiss et al. Different ion implanted edge terminations for Schottky diodes on SiC
KR20160024268A (ko) 실리콘 카바이드 쇼트키 다이오드 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant