DE10002362A1 - Halbleiterbauelement - Google Patents
HalbleiterbauelementInfo
- Publication number
- DE10002362A1 DE10002362A1 DE2000102362 DE10002362A DE10002362A1 DE 10002362 A1 DE10002362 A1 DE 10002362A1 DE 2000102362 DE2000102362 DE 2000102362 DE 10002362 A DE10002362 A DE 10002362A DE 10002362 A1 DE10002362 A1 DE 10002362A1
- Authority
- DE
- Germany
- Prior art keywords
- diode
- connecting parts
- connection
- heat
- carrier arrangement
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0102—Calcium [Ca]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1203—Rectifying Diode
- H01L2924/12032—Schottky diode
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
Es ist ein Halbleiterbauelement mit einem Halbleiterchip (2) und einer zumindest zweiteiligen Trägeranordnung (1), die elektrisch leitend und wärmeleitend ist, vorgesehen. Der Halbleiterchip (2) weist zumindest eine planare Diode auf, die auf einer Oberfläche des Halbleiterchips (2) einen ersten und einen zweiten Anschluß aufweist, wobei der zweite Anschluß gegenüber dem ersten Anschluß lateral versetzt ist. Der erste Anschluß der Diode ist über ein strom- und wärmeführendes Verbindungsteil (4) mit dem ersten Teil der Trägeranordnung flächig verbunden und der zweite Anschluß der Diode ist über ein strom- und wärmeführendes Verbindungsteil (4) auf dem zweiten Teil der Trägeranordnung (1) flächig verbunden.
Description
Die Erfindung betrifft ein Halbleiterbauelement mit einem
Halbleiterchip und einer zumindest zweiteiligen Trägeranord
nung.
Bekannte Halbleiterdioden werden durch Dotieren eines Halb
leiterchips, beispielsweise mittels Epitaxie, hergestellt.
Danach wird die so entstandene Diode mittels herkömmlicher
die and wire-Kontaktiertechnik angeschlossen. Dabei wird üb
licherweise der Katodenanschluß auf dem Diepad montiert und
der Anodenkontakt über Draht-Bondtechnik mit dem zweiten An
schluß verbunden.
Eine derartige Anordnung weist den Nachteil auf, daß es zu
einer ungleichmäßigen Wärmeabfuhr kommt. Es ist leicht ein
sehbar, daß bei der zuvor erläuterten Ausführung über den Ka
todenkontakt gut Wärme abgeführt werden kann, während über
die Draht-Bondverbindung kaum Wärme abführbar ist.
Demgegenüber weist die Erfindung die Aufgabe auf, eine
Diodenanordnung vorzusehen, bei der die Wärme leicht abführ
bar ist.
Diese Aufgabe ist erfindungsgemäß durch die Merkmale des Pa
tentanspruchs 1 gelöst.
Dadurch, daß sowohl Anoden- als auch Katodenkontakt flächig
auf einem Teil der Trägeranordung verbunden ist, ist eine
gleichmäßige Wärmeverteilung gewährleistet.
Weitere vorteilhafte Ausgestaltungen der Erfindung sind in
den Unteransprüchen angegeben. Durch das Einhüllen in eine
Pressmasse und entsprechende Ausformung der aus der Press
masse herausragenden Enden der Trägeranordnung, kann die erfindungsgemäße
Anordnung als bekanntes SMD-Gehäuse gebildet
werden.
Nachfolgend wird die Erfindung unter Bezugnahme auf die
Zeichnung anhand eines Ausführungsbeispiels erläutert.
Es zeigen:
Fig. 1 ein erfindungsgemäßes Halbleiterbauelement im Querschnitt und
Fig. 2 ein erfindungsgemäßes Halbleiterbauelement in der Draufsicht.
In Fig. 1 ist ein erfindungsgemäßes Halbleiterbauelement im
Querschnitt dargestellt. Auf einer zweiteiligen Trägeranord
nung 1, die für die Herstellung üblicherweise als Leadframe
vorgesehen ist, ist ein Siliziumchip 2 angeordnet. Dieser Si
liziumchip 2 weist eine Diode 3 auf, die mittels bekannter
Hilfsmittel mit ihrem Anodenkontakt auf einem Leadframean
schluß 1 elektrisch und mechanisch angeordnet ist. Dieses
Hilfsmittel 4 ist ein großflächig aufgetragenes Kontaktmate
rial wie beispielsweise Gold oder ein Lot (AuSn) oder ein
Silberleitkleber. Bei der Verwendung von Gold erfolgt der
Verbindungsvorgang mittels Thermokompression.
Um eine gute elektrisch leitende Verbindung bzw. eine gute
wärmeleitende Verbindung herzustellen, wird das Hilfsmittel 4
großflächig aufgetragen. Dabei ist zu beachten, daß in der
Darstellung von Fig. 1 übliche isolierende und schützende
Schichten, wie Oxid- bzw. Nitritschichten nicht dargestellt
sind, so daß der Anodenkontakt sicher ohne Kurzschluß zur Ka
tode mit dem einen Anschluß des Leadframes 1 kontaktiert ist.
Das Substratmaterial des Halbleiterchips 2 stellt den Kato
denkontakt dar, und dieser ist mittels gleicher Hilfsmittel 4
mit dem zweiten Teil der Trägeranordnung 1, d. h. mit dem
zweiten Anschlußbein des Leadframes 1 elektrisch leitend und
wärmeleitend verbunden. Dabei ist zu beachten, daß die Anschlüsse,
die über die beiden Trägerelemente 1 erfolgen,
möglichst dicht beeinander liegen, um eine Wärmeleitung, die
mittels eines Pfeiles 7 angedeutet ist, gut zu gewährleisten.
Die ganze zuvor beschriebene Anordnung ist mittels Pressmasse
umgeben, so daß sich ein Gehäuse 6, wie gestrichelt darge
stellt, bildet. Die aus dem Gehäuse 6 herausragenden Enden
der Trägeranordnung 1 sind so gebogen, daß sich übliche "An
schlußbeinchen", wie sie für SMD-Gehäuse bekannt sind, gebil
det sind.
Wie in Fig. 2 in der Draufsicht zu sehen ist, liegt der Halb
leiterchip 2 [großflächig] mittels der Hilfsmittel 4 C9 auf
der Trägeranordnung 1 auf.
Die beschriebene Kontaktierung des Halbleiterchips 2 mit der
zweiteiligen Trägeranordnung 1 entspricht einer üblichen be
kannten Flip-Chip-Einbautechnik auf Leadframe. Der Chip 2
liegt somit innerhalb des Gehäuses mit maximaler Quer
schnittsfläche senkrecht zum Wärmefluß. In der dargestellten
Anordnung kann somit beispielsweise für eine 1-Ampere-
Schottky-Diode mit "Medium-Barrier" ein Wärmewiderstand von
der Wärmequelle bis zum Katodenkontakt von max. 20 K/W in ei
nem bekannten SCD80-Gehäuse erreicht werden. Das bedeutet,
daß nur 30% des Wärmewiderstandes des Anschlußbeinchens im
Halbleiterchip vorliegen. Das bedeutet wiederum, daß die
Asymmetrie in der Wärmeableitung weniger als 30% ausmacht,
wenn man die geringere Länge des Katodenbeinchens gegenüber
dem Anodenbeinchen berücksichtigt. Bei ausreichend hoher Sub
stratdotierung ist der elektrische Substratwiderstand bei ei
ner 1-Ampere-Schottky-Diode in einem SCD80-Gehäuse etwa dop
pelt so hoch wie bei Rückseitenkontaktierung. Dies bedeutet
eine Erhöhung des gesamten Bahnwiderstandes um ca. 15%.
Als Anwendungsbeispiel kommt die bisher bereits bekannte
Schottkidiode BAT65 in Frage, die eine maximale Leistungsaufnahme
von 0,45 W aufweist und eine gute thermische Anbindung
benötigt.
Claims (3)
1. Halbleiterbauelemente mit einem Halbleiterchip (2) und ei
ner zumindest zweiteiligen Trägeranordnung (2), die elek
trisch leitend und wärmeleitend ist, wobei der Halbleiter
chip (2) zumindest eine planare Diode aufweist, die auf
einer Oberfläche des Halbleiterchips (2) einen ersten und
einen zweiten Anschluß aufweist, wobei der zweite Anschluß
gegenüber dem ersten Anschluß lateral versetzt ist und
wobei der erste Anschluß der Diode über ein strom- und
wärmeführendes Verbindungsteil (4) mit dem ersten Teil der
Trägeranordnung flächig verbunden ist, und der zweite An
schluß der Diode über ein strom- und wärmeführendes Ver
bindungsteil (4) auf dem zweiten Teil der Trägeranor
dung (1) flächig verbunden ist.
2. Halbleiterbauelement nach Anspruch 1, wobei der Halblei
terchip (2) und der Teil der Trägeranordung (1) auf dem
der Halbleiterchip aufliegt, von Pressmasse umgeben ist.
3. Halbleiterbauelement nach Anspruch 2, wobei jedes Teil der
Trägeranordnung mit einem Ende aus der Pressmasse heraus
ragt und so geformt ist, daß es zusammen mit der Press
masse ein SMD-Gehäuse bildet.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2000102362 DE10002362A1 (de) | 2000-01-20 | 2000-01-20 | Halbleiterbauelement |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2000102362 DE10002362A1 (de) | 2000-01-20 | 2000-01-20 | Halbleiterbauelement |
Publications (1)
Publication Number | Publication Date |
---|---|
DE10002362A1 true DE10002362A1 (de) | 2001-08-02 |
Family
ID=7628171
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2000102362 Withdrawn DE10002362A1 (de) | 2000-01-20 | 2000-01-20 | Halbleiterbauelement |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE10002362A1 (de) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10249205B3 (de) * | 2002-10-22 | 2004-08-05 | Siemens Ag | Leistungsbauelementanordnung zur mechatronischen Integration von Leistungsbauelementen |
EP1902466A2 (de) * | 2005-07-05 | 2008-03-26 | International Rectifier Corporation | Schottky-diode mit verbesserter spitzenfähigkeit |
US9412880B2 (en) | 2004-10-21 | 2016-08-09 | Vishay-Siliconix | Schottky diode with improved surge capability |
US9419092B2 (en) | 2005-03-04 | 2016-08-16 | Vishay-Siliconix | Termination for SiC trench devices |
US9496421B2 (en) | 2004-10-21 | 2016-11-15 | Siliconix Technology C.V. | Solderable top metal for silicon carbide semiconductor devices |
US9627552B2 (en) | 2006-07-31 | 2017-04-18 | Vishay-Siliconix | Molybdenum barrier metal for SiC Schottky diode and process of manufacture |
US9627553B2 (en) | 2005-10-20 | 2017-04-18 | Siliconix Technology C.V. | Silicon carbide schottky diode |
-
2000
- 2000-01-20 DE DE2000102362 patent/DE10002362A1/de not_active Withdrawn
Non-Patent Citations (5)
Title |
---|
JP 07221213 A, In: Pat. Abstr. of JP * |
JP 07254620 A, In: Pat. Abstr. of JP * |
JP 09219481 A, In: Pat. Abstr. of JP * |
JP 11220176 A, In: Pat. Abstr. of JP * |
JP 11298035 A, In: Pat. Abstr. of JP * |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10249205B3 (de) * | 2002-10-22 | 2004-08-05 | Siemens Ag | Leistungsbauelementanordnung zur mechatronischen Integration von Leistungsbauelementen |
US9412880B2 (en) | 2004-10-21 | 2016-08-09 | Vishay-Siliconix | Schottky diode with improved surge capability |
US9496421B2 (en) | 2004-10-21 | 2016-11-15 | Siliconix Technology C.V. | Solderable top metal for silicon carbide semiconductor devices |
US9419092B2 (en) | 2005-03-04 | 2016-08-16 | Vishay-Siliconix | Termination for SiC trench devices |
EP1902466A2 (de) * | 2005-07-05 | 2008-03-26 | International Rectifier Corporation | Schottky-diode mit verbesserter spitzenfähigkeit |
EP1902466A4 (de) * | 2005-07-05 | 2010-09-08 | Int Rectifier Corp | Schottky-diode mit verbesserter spitzenfähigkeit |
US9627553B2 (en) | 2005-10-20 | 2017-04-18 | Siliconix Technology C.V. | Silicon carbide schottky diode |
US9627552B2 (en) | 2006-07-31 | 2017-04-18 | Vishay-Siliconix | Molybdenum barrier metal for SiC Schottky diode and process of manufacture |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102009033321B4 (de) | Leistungshalbleitervorrichtung | |
DE102006050291B4 (de) | Elektronische Baugruppe und Verfahren, um diese zu bestücken | |
DE102005034485B4 (de) | Verbindungselement für ein Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterleistungsbauelements | |
DE102014212376B4 (de) | Halbleitervorrichtung | |
DE102017200256B4 (de) | Elektrodenanschluss, Halbleitervorrichtung und Leistungswandlungsvorrichtung | |
DE102007016061B4 (de) | Modul mit Halbleiterchip und Verfahren | |
DE102017100947B4 (de) | Elektronische Komponente und Schaltkreis | |
DE102012219791A1 (de) | Niederinduktives leistungsmodul | |
DE102016109558B4 (de) | Halbleiterpackage mit eingebetteter ausgangsinduktivität | |
DE2629203A1 (de) | Feldeffekttransistor | |
DE112018002152T5 (de) | Halbleiterbauelement | |
DE102015103555B4 (de) | Elektronisches Bauteil | |
DE19831585A1 (de) | Halbleiter-Lichtemissionseinrichtung | |
DE69027724T2 (de) | Leistungshalbleiteranordnung mit Plastikumhüllung | |
DE102007036841B4 (de) | Halbleiterbauteil mit Halbleiterchip und Verfahren zu dessen Herstellung | |
DE102018103979A1 (de) | Baugruppe mit einer Trägereinrichtung mit einem Chip und einer Komponente, die durch eine Öffnung montiert ist | |
DE102020109692A1 (de) | Quad-gehäuse mit an anschlüssen an der oberseite eines halbleiterchips angebrachten leitenden clips | |
DE102014107084B4 (de) | Hybridhalbleiterpackage und Verfahren | |
DE10002362A1 (de) | Halbleiterbauelement | |
DE102018207308B4 (de) | Halbleiterbauteil mit integriertem shunt-widerstand und verfahren zu dessen herstellung | |
DE10303103B4 (de) | Halbleiterbauteil, insbesondere Leistungshalbleiterbauteil | |
DE19902462A1 (de) | Halbleiterbauelement mit Chip-on-Chip-Aufbau | |
DE102021122591A1 (de) | Mehrlagiges verbindungsband | |
DE102019119118B4 (de) | Halbleitergehäuse, halbleiteranordnung und verfahren zur herstellung eines halbleitergehäuses | |
DE212021000165U1 (de) | Halbleiterbauteil |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8130 | Withdrawal |