JP4840849B2 - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP4840849B2
JP4840849B2 JP2005289275A JP2005289275A JP4840849B2 JP 4840849 B2 JP4840849 B2 JP 4840849B2 JP 2005289275 A JP2005289275 A JP 2005289275A JP 2005289275 A JP2005289275 A JP 2005289275A JP 4840849 B2 JP4840849 B2 JP 4840849B2
Authority
JP
Japan
Prior art keywords
semiconductor device
protective film
film
organic protective
peripheral side
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005289275A
Other languages
English (en)
Other versions
JP2007103524A (ja
Inventor
勝 滝沢
一 岩田
朋弥 佐藤
竜二 末本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Priority to JP2005289275A priority Critical patent/JP4840849B2/ja
Publication of JP2007103524A publication Critical patent/JP2007103524A/ja
Application granted granted Critical
Publication of JP4840849B2 publication Critical patent/JP4840849B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26122—Auxiliary members for layer connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/26145—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Electrodes Of Semiconductors (AREA)

Description

本発明は、半導体装置及び半導体装置の製造方法に関する。
図１４は、従来のショットキバリアダイオード８０１を説明するために示す図である。従来のショットキバリアダイオード８０１は、図１４に示すように、ｎ+型半導体基板８１２と、ｎ+型半導体基板８１２の上面に形成されたｎ-型エピタキシャル層８１４と、ｎ-型エピタキシャル層８１４の上面におけるｐ+型ガードリング層８１６の外周側の部分からｎ++型チャネルストッパ層８１８の内周側の部分にかけて形成され、酸化珪素膜８２２及び窒化珪素膜８２４の積層膜からなる環状の無機保護膜８２０と、無機保護膜８２０の内周側開口部に形成され、バリア金属膜８２８及び金属電極膜８３０（ともに図示せず。）の積層膜からなる電極膜８２６とを備えている。そして、従来のショットキバリアダイオード８０１は、電極膜８２６の周辺部を覆うように形成された有機保護膜としてのポリイミド膜８３２をさらに備えている。
従来のショットキバリアダイオード８０１においては、無機保護膜８２０の外周側側壁がポリイミド膜８３２で覆われていないため、高い耐湿性を実現することが困難であるという問題があった。また、従来のショットキバリアダイオード８０１においては、はんだ等のろう付け材でろう付けを行う場合、金属電極膜８３０とポリイミド膜８３２との密着性よりもろう付け材（はんだ８３４）と金属電極膜８３０との濡れ性が強いため、ポリイミド膜８３２が金属電極膜８３０から剥がれてしまうという問題があった。
図１５は、従来の他のショットキバリアダイオード９０１を説明するために示す図である。従来の他のショットキバリアダイオード９０１においては、図１５に示すように、従来のショットキバリアダイオード８０１の場合とは異なり、電極膜９２６の周辺部分を覆うのに加えて無機保護膜９２０の全部を覆うようにポリイミド膜９３２が形成されている（例えば、特許文献１参照。）。このため、従来の他のショットキバリアダイオード９０１によれば、無機保護膜９２０の外周側側壁がポリイミド膜９３２で覆われているため、従来のショットキバリアダイオード８０１の場合と比較して高い耐湿性を実現することができる。
特許第２５１８０４４号公報（第４図）
しかしながら、近年、ショットキバリアダイオードは、屋外用、車載用などのように湿度の高い環境で使用されることが多くなってきたため、従来よりも高い耐湿性を有することが求められている。このため、従来の他のショットキバリアダイオード９０１の構造を用いたとしても、必要とされる耐湿性を実現することが容易ではないという問題があった。また、従来の他のショットキバリアダイオード９０１においても、従来のショットキバリアダイオード８０１の場合と同様に、ろう付けの際にポリイミド膜９３２が電極膜９２６から剥がれてしまうという問題があった。
なお、これらの問題は、ショットキバリアダイオードだけに見られる問題ではなく、ｐｎ接合ダイオード、パワーＭＯＳＦＥＴ、ＩＧＢＴなどの他の半導体装置に見られる問題である。
そこで、本発明は上記のような問題を解決するためになされたもので、高い耐湿性を有するとともに、ろう付けの際に有機保護膜が電極膜から剥がれてしまうのを抑制することができる半導体装置を提供することを目的とする。また、そのような高い耐湿性を有するとともに、ろう付けの際に有機保護膜が電極膜から剥がれてしまうのを抑制することが可能な半導体装置を製造することが可能な半導体装置の製造方法を提供することを目的とする。
本発明者らは、従来の他のショットキバリアダイオード９０１において、必要とされる耐湿性を実現することが容易ではない原因を明らかにすべく鋭意努力を重ねた結果、この原因が、ポリイミド膜９３２を形成する過程でポリイミド膜が大きく収縮する（材料により異なるが、熱硬化前におけるポリイミド膜の体積と比べて約７５％程度の体積に収縮する。）ことにあるという知見を得た。すなわち、図１５に示すように、ポリイミド膜９３２は電極膜９２６を覆うように形成されているが、電極膜９２６は比較的膜厚が大きいため（例えば、２μｍ〜７μｍ。）、ポリイミド膜９３２を熱硬化させる熱硬化工程におけるポリイミド膜の収縮により、ポリイミド膜９３２における電極膜９２６と接する部分で縦方向に沿った大きな応力が発生する。このため、この縦方向に沿った大きな応力に起因して、無機保護膜９２０の上面とポリイミド膜９３２との接合面での接合力が低下するとともに、さらにこれに起因して無機保護膜９２０の外周側側壁とポリイミド膜９３２との接合面での接合力が低下する。これにより、無機保護膜９２０の外周側側壁とポリイミド膜９３２との接合面から水分の攻撃を受け易くなるのである。
そこで、本発明者らは、上記の知見に基づいて、電極膜を覆わないようにポリイミド膜を形成することとすれば、ポリイミド膜における電極膜と接する部分で縦方向に沿った大きな応力が発生するという事態が発生しなくなるため高い耐湿性を実現できることに想到し、本発明を完成させるに至った。すなわち、ポリイミド膜における電極膜と接する部分で縦方向に沿った大きな応力が発生しなくなると、これに起因して無機保護膜の上面とポリイミド膜との接合面で接合力が低下したり、無機保護膜の外周側側壁とポリイミド膜との接合面で接合力が低下したりするという事態が発生しなくなる。これにより、無機保護膜の外周側側壁とポリイミド膜との接合面から水分の攻撃を受け易くなるという事態が発生しなくなるのである。
（１）すなわち、本発明の半導体装置は、第１導電型の半導体基体と、前記半導体基体の上面に形成され、内周側開口部及び外周側開口部を有する無機保護膜と、前記内周側開口部と前記無機保護膜における少なくとも内周側側壁とを覆うように形成された電極膜と、前記外周側開口部と前記無機保護膜における少なくとも外周側側壁とを覆うように、かつ、前記電極膜と重ならないように形成された有機保護膜とを備えることを特徴とする。
このため、本発明の半導体装置によれば、無機保護膜における少なくとも外周側側壁を覆うように有機保護膜が形成されているため、従来のショットキバリアダイオード８０１の場合と比較して高い耐湿性を実現することができる。
また、本発明の半導体装置によれば、電極膜と重ならないように有機保護膜が形成されているため、従来の他のショットキバリアダイオード９０１の場合とは異なり、有機保護膜における電極膜と接する部分で縦方向に沿った大きな応力が発生するという事態が発生しなくなる。その結果、これに起因して無機酸化膜の上面と有機保護膜との接合面で接合力が低下したり、無機保護膜の外周側側壁と有機保護膜との接合面で接合力が低下したりするという事態が発生しなくなり、無機保護膜の外周側側壁と有機保護膜との接合面から水分の攻撃を受け易くなるという事態が発生しなくなる。
このため、本発明の半導体装置は、従来の他のショットキバリアダイオード９０１の場合よりも高い耐湿性を実現することが可能な半導体装置となる。
さらにまた、本発明の半導体装置によれば、電極膜と重ならないように有機保護膜が形成されているため、ろう付け材（はんだ）が有機保護膜に接触することが抑制される。
このため、本発明の半導体装置は、ろう付けの際に有機保護膜が電極膜から剥がれてしまうのを抑制することができる半導体装置となる。
（２）上記（１）に記載の半導体装置においては、前記無機保護膜は、酸化珪素膜と前記酸化珪素膜上に形成され前記酸化珪素膜よりも高い耐湿性を有する膜とから構成された積層膜からなることが好ましい。
上記（１）に記載の半導体装置においては、有機保護膜が電極膜と重ならないように形成されているため、無機保護膜の上面のうち電極膜及び有機保護膜のいずれによっても覆われていない領域が存在する可能性が生じるが、上記のように構成することにより、無機保護膜の上面のうち電極膜及び有機保護膜のいずれによっても覆われていない領域においては、酸化珪素膜よりも高い耐湿性を有する膜が外部に露出することになるため、耐湿性が低下することもない。
この場合、前記酸化珪素膜よりも高い耐湿性を有する膜としては、例えば、窒化珪素膜やＰＳＧなどを好適に用いることができる。
（３）上記（１）又は（２）に記載の半導体装置においては、前記電極膜と前記有機保護膜とは、１μｍ〜１００μｍの間隔で離間して形成されていることが好ましい。
すなわち、電極膜と有機保護膜との間隔を１μｍ以上としたのは、これらの間隔が１μｍ未満となるように形成することとした場合には、有機保護膜を形成する際に用いるフォト工程におけるマスクずれにより、有機保護膜が電極膜と重なるように形成されてしまう可能性が生じるからである。従って、電極膜と有機保護膜との間隔は、マスクずれによる悪影響がない限り、限りなく０μｍに近づけるのが好ましい。
また、電極膜と有機保護膜との間隔を１００μｍ以下としたのは、これらの間隔が１００μｍを超えるように形成することとした場合には、必要以上に大きな無機保護膜を形成する必要が生じ、半導体装置としての電気的特性を向上するうえでの障害になってしまうからである。
（４）上記（１）〜（３）のいずれかに記載の半導体装置においては、前記有機保護膜は、前記半導体基体の外周端部から少なくとも１μｍの領域を除く領域に形成されていることが好ましい。
このように構成することにより、１枚のウェーハから多数個の半導体装置（チップ）をダイシングにより切り出す際に有機保護膜を傷つけることがなくなるため、これに起因して無機保護膜の外周側側壁と有機保護膜との接合面で接合力が低下してしまうという事態が発生しなくなり、これにより、無機保護膜の外周側側壁と有機保護膜との接合面から水分の攻撃を受け易くなるという事態が発生しなくなる。
この場合、本発明の半導体装置が外周部分にダイシング領域におけるきりしろ部分を含む場合には、有機保護膜は、ダイシング領域におけるきりしろ部分から少なくとも１μｍの領域を除く領域に形成されていることが好ましい。
（５）上記（１）〜（４）のいずれかに記載の半導体装置においては、前記有機保護膜は、上面から見て屈曲している部分が曲線部からなることが好ましい。
上面から見て屈曲している部分が尖頭形状を有する場合には、この部分から有機保護膜が剥がれ易くなる。これに対して、上面から見て屈曲している部分が曲線部からなる場合には、この部分から有機保護膜が剥がれ易くなるということがなくなるため、これに起因して無機保護膜の外周側側壁と有機保護膜との接合面で接合力が低下してしまうという事態が発生しなくなり、これにより、無機保護膜の外周側側壁と有機保護膜との接合面から水分の攻撃を受け易くなるという事態が発生しなくなる。
（６）上記（５）に記載の半導体装置においては、前記曲線部は、１０μｍ〜１ｍｍの曲率半径を有することが好ましい。
すなわち、曲線部が１０μｍ以上の曲率半径を有することとしたのは、曲線部が１０μｍ未満の曲率半径を有する場合には、この部分から有機保護膜が剥がれ易くなるということを十分に抑制することができなくなるからである。また、曲線部が１ｍｍ以下の曲率半径を有することとしたのは、曲線部が１ｍｍを超える曲率半径を有する場合には、半導体装置のサイズにもよるが、必要以上に大きな有機保護膜を形成する必要が生じ、半導体装置としての電気的特性を向上するうえでの障害になってしまうからである。
（７）上記（１）〜（６）のいずれかに記載の半導体装置においては、前記有機保護膜は、ポリイミド、ポリベンゾオキサゾール又はベンゾシクロオレフィンからなることが好ましい。
このように構成することにより、絶縁性、耐熱性、耐湿性など保護膜として必要な特性を有する有機保護膜を構成することができる。
（８）上記（１）〜（７）のいずれかに記載の半導体装置においては、前記電極膜における最表層は、ろう付けが可能である材料からなることが好ましい。
このように構成することにより、良好なろう付けを行うことが可能な半導体装置を構成することができる。例えば、はんだによるろう付けが可能である材料としては、ニッケル又は金を例示することができる。
（９）上記（１）〜（７）のいずれかに記載の半導体装置においては、前記電極膜における最表層は、ワイヤボンディングが可能である材料からなることが好ましい。
このように構成することにより、良好なワイヤボンディングを行うことが可能な半導体装置を構成することができる。ワイヤボンディングが可能である材料としては、アルミニウムを例示することができる。
（１０）上記（１）〜（９）のいずれかに記載の半導体装置においては、前記半導体装置は、ショットキバリアダイオードであって、前記電極膜は、バリア金属膜と前記バリア金属膜上に形成された他の金属膜とから構成された積層膜からなることが好ましい。
このように構成することにより、高い耐湿性を有するとともに、ろう付けの際に有機保護膜が電極膜から剥がれてしまうのを抑制することができるショットキバリアダイオードを構成することが可能になる。また、外部引出し電極などの他の金属膜の材料とは独立にバリアハイトの高さを調節することが可能になるため、適切なバリアハイトを有するショットキバリアダイオードを構成することが可能になる。
（１１）上記（１０）に記載の半導体装置においては、前記半導体基体の外周部に形成された第１導電型のチャネルストッパ層と、前記半導体基体における前記チャネルストッパ層の内周側に形成された前記第１導電型とは反対の導電型である第２導電型のガードリング層とをさらに備え、前記無機保護膜は、前記ガードリング層から前記チャネルストッパ層にかけて形成されていることが好ましい。
このように構成することにより、逆方向特性に優れ、信頼性にも優れたショットキバリアダイオードを構成することが可能になる。
（１２）上記（１）〜（９）のいずれかに記載の半導体装置においては、前記半導体装置は、ｐｎ接合ダイオードであることが好ましい。
このように構成することにより、高い耐湿性を有するとともに、ろう付けの際に有機保護膜が電極膜から剥がれてしまうのを抑制することができるｐｎ接合ダイオードを構成することが可能になる。
（１３）上記（１）〜（９）のいずれかに記載の半導体装置においては、前記半導体装置は、パワーＭＯＳＦＥＴであって、前記電極膜は、ソース電極膜及び／又はゲート電極であることが好ましい。
このように構成することにより、高い耐湿性を有するとともに、ろう付けの際に有機保護膜が電極膜から剥がれてしまうのを抑制することができるパワーＭＯＳＦＥＴを構成することが可能になる。
（１４）上記（１）〜（９）のいずれかに記載の半導体装置においては、前記半導体装置は、ＩＧＢＴであって、前記電極膜は、エミッタ電極膜及び／又はゲート電極であることが好ましい。
このように構成することにより、高い耐湿性を有するとともに、ろう付けの際に有機保護膜が電極膜から剥がれてしまうのを抑制することができるＩＧＢＴを構成することが可能になる。
（１５）本発明の半導体装置の製造方法は、第１導電型の半導体基体の上面に、内周側開口部及び外周側開口部を有する環状の無機保護膜を形成する無機保護膜形成工程と、前記半導体基体の上面に、前記内周側開口部と前記無機保護膜における少なくとも内周側側壁とを覆うように電極膜を形成する電極膜形成工程と、前記半導体基体の上面側を覆うように有機保護膜を形成する有機保護膜形成工程と、前記有機保護膜を、前記外周側開口部と前記無機保護膜における少なくとも外周側側壁とを覆うように、かつ、前記電極膜と重ならないようにパターンニングする有機保護膜パターンニング工程と、前記電極膜を構成する金属が酸化されない酸素濃度で前記有機保護膜の熱硬化処理を行う熱硬化工程とをこの順序で含むことを特徴とする。
このため、本発明の半導体装置の製造方法によれば、無機保護膜における少なくとも外周側側壁を覆うように有機保護膜を形成することが可能になるため、従来のショットキバリアダイオード８０１の場合と比較して高い耐湿性を実現することができる。
また、本発明の半導体装置の製造方法によれば、電極膜と重ならないように有機保護膜を形成することが可能になるため、従来の他のショットキバリアダイオード９０１の場合とは異なり、有機保護膜の熱硬化工程において有機保護膜における電極膜と接する部分で縦方向に沿った大きな応力が発生するという事態が発生しなくなる。その結果、これに起因して無機保護膜の上面と有機保護膜との接合面で接合力が低下したり、無機保護膜の外周側側壁と有機保護膜との接合面で接合力が低下したりするという事態が発生しなくなり、無機保護膜の外周側側壁と有機保護膜との接合面から水分の攻撃を受け易くなるという事態が発生しなくなる。
このため、本発明の半導体装置の製造方法は、従来の他のショットキバリアダイオード９０１の場合よりも高い耐湿性を実現することが可能な半導体装置を製造することができる。
さらにまた、本発明の半導体装置の製造方法によれば、電極膜と重ならないように有機保護膜を形成することが可能になるため、ろう付け材（はんだ）が有機保護膜に接触することが抑制される。
このため、本発明の半導体装置の製造方法は、ろう付けの際に有機保護膜が電極膜から剥がれてしまうのを抑制することが可能な半導体装置を製造することのできる半導体基体の製造方法となる。
（１６）上記（１５）に記載の半導体装置の製造方法においては、前記熱硬化工程においては、酸素濃度が５％以下の条件で前記有機保護膜の熱硬化処理を行うことが好ましい。
このような方法とすることにより、有機保護膜の熱硬化工程で電極膜が酸化することを抑制することができる。この観点からいえば、熱硬化工程においては、酸素濃度が１％以下の条件で有機保護膜の熱硬化処理を行うことがより好ましく、酸素濃度が０．１％以下の条件で有機保護膜の熱硬化処理を行うことがさらに好ましい。
（１７）本発明の他の半導体装置の製造方法は、第１導電型の半導体基体の上面に、内周側開口部及び外周側開口部を有する環状の無機保護膜を形成する無機保護膜形成工程と、前記半導体基体の上面に、前記内周側開口部と前記無機保護膜における少なくとも内周側側壁とを覆うように電極膜を形成する電極膜形成工程と、前記半導体基体の上面側を覆うように有機保護膜を形成する有機保護膜形成工程と、前記有機保護膜の熱硬化処理を行う熱硬化工程と、前記有機保護膜を、前記外周側開口部と前記無機保護膜における少なくとも外周側側壁とを覆うように、かつ、前記電極膜と重ならないようにパターンニングする有機保護膜パターンニング工程とをこの順序で含むことを特徴とする。
このため、本発明の他の半導体装置の製造方法によれば、無機保護膜における少なくとも外周側側壁を覆うように有機保護膜を形成することが可能になるため、従来のショットキバリアダイオード８０１の場合と比較して高い耐湿性を実現することができる。
また、本発明の他の半導体装置の製造方法によれば、電極膜と重ならないように有機保護膜を形成することが可能になるため、従来の他のショットキバリアダイオード９０１の場合とは異なり、有機保護膜の熱硬化工程において有機保護膜における電極膜と接する部分で縦方向に沿った大きな応力が発生するという事態が発生しなくなる。その結果、これに起因して無機保護膜の上面と有機保護膜との接合面で接合力が低下したり、無機保護膜の外周側側壁と有機保護膜との接合面で接合力が低下したりするという事態が発生しなくなり、無機保護膜の外周側側壁と有機保護膜との接合面から水分の攻撃を受け易くなるという事態が発生しなくなる。
このため、本発明の他の半導体装置の製造方法は、従来の他のショットキバリアダイオード９０１の場合よりも高い耐湿性を実現することが可能な半導体装置を製造することができる。
さらにまた、本発明の他の半導体装置の製造方法によれば、電極膜と重ならないように有機保護膜を形成することが可能になるため、ろう付け材（はんだ）が有機保護膜に接触することが抑制される。
このため、本発明の他の半導体装置の製造方法は、ろう付けの際に有機保護膜が電極膜から剥がれてしまうのを抑制することが可能な半導体装置を製造することのできる半導体基体の製造方法となる。
なお、本発明の他の半導体装置の製造方法においては、熱硬化工程においては、電極膜の全面が有機保護膜に覆われているため、酸素濃度が５％以下の条件で有機保護膜の熱硬化処理を行う必要もない。
以下、本発明の半導体装置及び半導体装置の製造方法について、図に示す実施の形態に基づいて説明する。
［実施形態１］
図１は、実施形態１に係る半導体装置１を説明するために示す図である。図１（ａ）は半導体装置１の断面図であり、図１（ｂ）は半導体装置１の上面図である。なお、図１（ｂ）においては、ｐ+型ガードリング層１６及びｎ++型チャネルストッパ層１８の図示を省略している。
図２は、熱硬化工程におけるポリイミド樹脂の収縮の様子を説明するために示す図である。図２（ａ）は実施形態１に係る半導体装置１の場合を示す図であり、図２（ｂ）は比較例に係る半導体装置１ａの場合を示す図である。なお、図２において、破線の矢印はポリイミド樹脂の収縮方向を示し、実線の矢印はポリイミド樹脂に発生する応力の方向を示す。
図３は、実施形態１に係る半導体装置１の要部を示す断面図である。図４は、実施形態１に係る半導体装置１の要部を示す平面図である。図５は、実施形態１に係る半導体装置１を説明するために示す平面図である。図５（ａ）は実施形態１に係る半導体装置１を含むシリコンウェーハ１００を示す平面図であり、図５（ｂ）は図５（ａ）の符号Ａで示す部分を拡大して示す図である。
実施形態１に係る半導体装置１は、ショットキバリアダイオードであって、図１に示すように、ｎ+型シリコン基板１２と、ｎ+型シリコン基板１２の上面に形成されたｎ-型エピタキシャル層１４（ｎ-型エピタキシャル層１４が本発明の半導体基体に該当する。）と、ｎ-型エピタキシャル層１４の上面に形成され、内周側開口部及び外周側開口部を有する環状の無機保護膜２０と、無機保護膜２０の内周側開口部と無機保護膜２０における少なくとも内周側側壁とを覆うように形成された電極膜２６と、無機保護膜２０の外周側開口部と無機保護膜２０における少なくとも外周側側壁とを覆うように、かつ、電極膜２６と重ならないように形成された有機保護膜３２とを備えている。
ｎ-型エピタキシャル層１４の外周側端部にはｎ++型チャネルストッパ層１８が形成され、ｎ++型チャネルストッパ層１８の内周側にはｐ+型ガードリング層１６が形成されている。そして、無機保護膜２０は、ｐ+型ガードリング層１６からｎ++型チャネルストッパ層１８にかけて形成されている。なお、ｎ+型半導体基板１２の裏面には、Ｔｉ及びＮｉの積層膜からなる電極膜３８（図示せず。）が形成されている。
無機保護膜２０は、酸化珪素膜２２と酸化珪素膜２２上に形成された窒化珪素膜２４とから構成された積層膜からなっており、有機保護膜３２は、ポリイミドからなっている。
電極膜２６は、バリア金属膜２８とバリア金属膜２８上に形成された他の金属膜３０（ともに図示せず。）とから構成された積層膜からなっている。バリア金属膜２８としては、例えば、白金を好適に用いることができる。他の金属膜３０としては、例えば、ニッケルを好適に用いることができる。
実施形態１に係る半導体装置１は、上記したように、有機保護膜として、無機保護膜２０の外周側開口部と無機保護膜２０における少なくとも外周側側壁とを覆うように、かつ、電極膜２６と重ならないように形成された有機保護膜３２を備えたことを特徴としている。以下、実施形態１に係る半導体装置１と比較例に係る半導体装置１ａとを比較して説明することにより、実施形態１に係る半導体装置１の効果を詳細に説明する。
比較例に係る半導体装置１ａは、基本的には実施形態１に係る半導体装置１と同様の構成を有しているが、実施形態１に係る半導体装置１とは、有機保護膜の構成が異なっている。すなわち、比較例に係る半導体装置１ａにおいては、図２（ｂ）に示すように、有機保護膜３２ａは、電極膜２６の周辺部分を覆うのに加えて無機保護膜２０の全部を覆うように形成されている。なお、有機保護膜３２ａは、ポリイミドからなっている。
比較例に係る半導体装置１ａにおいては、有機保護膜３２ａを熱硬化させる熱硬化工程におけるポリイミド樹脂の収縮により、有機保護膜３２ａにおける電極膜２６と接する部分で縦方向に沿った大きな応力が発生する。このため、この縦方向に沿った大きな応力に起因して、無機保護膜２０の上面と有機保護膜３２ａとの接合面での接合力が低下するとともに、さらにこれに起因して無機保護膜２０の外周側側壁と有機保護膜３２ａとの接合面での接合力が低下する。これにより、無機保護膜２０の外周側側壁と有機保護膜３２ａとの接合面から水分の攻撃を受け易くなる。
これに対し、実施形態１に係る半導体装置１においては、図２（ａ）に示すように、有機保護膜として、無機保護膜２０の外周側開口部と無機保護膜２０における少なくとも外周側側壁とを覆うように、かつ、電極膜２６と重ならないように形成された有機保護膜３２を備えている。
このため、実施形態１に係る半導体装置１によれば、無機保護膜２０における少なくとも外周側側壁を覆うように有機保護膜３２が形成されているため、従来のショットキバリアダイオード８０１の場合と比較して高い耐湿性を実現することができる。
また、実施形態１に係る半導体装置１によれば、電極膜２６と重ならないように有機保護膜３２が形成されているため、従来の他のショットキバリアダイオード９０１の場合とは異なり、有機保護膜３２における電極膜２６と接する部分で縦方向に沿った大きな応力が発生するという事態が発生しなくなる（図２（ａ）参照。）。その結果、これに起因して無機保護膜２０の上面と有機保護膜３２との接合面で接合力が低下したり、無機保護膜２０の外周側側壁と有機保護膜３２との接合面で接合力が低下したりするという事態が発生しなくなり、無機保護膜２０の外周側側壁と有機保護膜３２との接合面から水分の攻撃を受け易くなるという事態が発生しなくなる。
このため、実施形態１に係る半導体装置１は、従来の他のショットキバリアダイオード９０１の場合よりも高い耐湿性を実現することが可能な半導体装置となる。
また、実施形態１に係る半導体装置１によれば、電極膜２６と重ならないように有機保護膜３２が形成されているため、ろう付け材（はんだ）が有機保護膜３２に接触することが抑制される。
このため、実施形態１に係る半導体装置１は、ろう付けの際に有機保護膜が電極膜から剥がれてしまうのを抑制することが可能な半導体装置となる。
また、実施形態１に係る半導体装置１においては、上記したように、無機保護膜２０は、酸化珪素膜２２と酸化珪素膜２２上に形成された窒化珪素膜２４とから構成された積層膜からなる。
実施形態１に係る半導体装置１においては、図１（ａ）に示すように、有機保護膜３２が電極膜２６と重ならないように形成されているため、無機保護膜２０の上面のうち電極膜２６及び有機保護膜３２のいずれによっても覆われていない領域が存在する。しかしながら、上記のように構成することにより、無機保護膜２０の上面のうち電極膜２６及び有機保護膜３２のいずれによっても覆われていない領域においては、耐湿性の高い窒化珪素膜２４が外部に露出することになるため、耐湿性が低下することもない。
実施形態１に係る半導体装置１においては、電極膜２６と有機保護膜３２とは、１０μｍの間隔で離隔して形成されている（図３の符号Ｄ1参照。）。
このため、実施形態１に係る半導体装置１によれば、有機保護膜３２を形成する際に用いるフォト工程におけるマスクずれに起因して有機保護膜３２が電極膜２６と重なるように形成されてしまうという事態の発生を防止することができる。また、必要以上に大きな無機保護膜２０を形成する必要も生じなくなる。
実施形態１に係る半導体装置１においては、有機保護膜３２は、ｎ-型エピタキシャル層１４の外周端部から２０μｍの領域を除く領域に形成されている（図３の符号Ｄ2及び図４の符号Ｄ2参照。）。
このため、実施形態１に係る半導体装置１によれば、１枚のシリコンウェーハ１００から多数個の半導体装置（チップ）をダイシングにより切り出す際に有機保護膜３２を傷つけることがなくなるため、これに起因して無機保護膜２０の外周側側壁と有機保護膜３２との接合面で接合力が低下してしまうという事態が発生しなくなる。これにより、無機保護膜２０の外周側側壁と有機保護膜３２との接合面から水分の攻撃を受け易くなるという事態が発生しなくなる（シリコンウェーハ１００については図５参照。）。
この場合、半導体装置１が外周部分にダイシング領域におけるきりしろ部分を含む半導体装置である場合には、有機保護膜３２は、ダイシング領域におけるきりしろ部分から２０μｍの領域を除く領域に形成されていることが好ましい。
実施形態１に係る半導体装置１においては、図１（ｂ）に示すように、有機保護膜３２は、上面から見て屈曲している部分が曲線部からなっている。
このため、ダイシングの際などに、上面から見て屈曲している部分から有機保護膜３２が剥がれ易くなるということがなくなるため、これに起因して無機保護膜２０の外周側側壁と有機保護膜３２との接合面で接合力が低下してしまうという事態が発生しなくなる。これにより、無機保護膜２０の外周側側壁と有機保護膜３２との接合面から水分の攻撃を受け易くなるという事態が発生しなくなる。
実施形態１に係る半導体装置１においては、曲線部は、１００μｍの曲率半径を有している（図４の符号Ｒ参照。）。
このため、実施形態１に係る半導体装置１によれば、この部分から有機保護膜３２が剥がれ易くなるということを十分に抑制することができる。また、必要以上に大きな有機保護膜３２を形成する必要も生じなくなる。
実施形態１に係る半導体装置１においては、上記したように、有機保護膜３２はポリイミドからなるため、絶縁性、耐熱性、耐湿性など保護膜として必要な特性を有する有機保護膜を構成することができる。
実施形態１に係る半導体装置１においては、上記したように、電極膜２６は、バリア金属膜２８としての白金とバリア金属膜２８上に形成された他の金属膜３０としてのニッケルとから構成された積層膜からなっている。すなわち、電極膜２６における最表層は、はんだによるろう付けが可能である材料を用いているため、良好なろう付けを行うことが可能な半導体装置を構成することができる。
実施形態１に係る半導体装置１においては、上記したように、電極膜２６は、バリア金属膜２８とバリア金属膜２８上に形成された他の金属膜３０とから構成された積層膜からなっている。このため、実施形態１に係る半導体装置１によれば、高い耐湿性を有するとともに、ろう付けの際に有機保護膜が電極膜から剥がれてしまうのを抑制することができるショットキバリアダイオードを構成することが可能になる。また、外部引出し電極の材料とは独立にバリアハイトの高さを調節することが可能になるため、適切なバリアハイトを有するショットキバリアダイオードを構成することが可能になる。
実施形態１に係る半導体装置１においては、ｎ-型エピタキシャル層１４の外周側端部にはｎ++型チャネルストッパ層１８が形成され、ｎ++型チャネルストッパ層１８の内周側にはｐ+型ガードリング層１６が形成されている。そして、無機保護膜２０は、ｐ+型ガードリング層１６からｎ++型チャネルストッパ層１８にかけて形成されている。
このため、実施形態１に係る半導体装置１によれば、逆方向特性に優れ、信頼性にも優れたショットキバリアダイオードを構成することが可能になる。
［試験例１］
図６は、試験例で用いる半導体装置の構造を示す図である。図６（ａ）は実施例１に係る半導体装置１の構造を示す図であり、図６（ｂ）は比較例１に係る半導体装置１ｂの構造を示す図であり、図６（ｃ）は比較例２に係る半導体装置１ｃの構造を示す図であり、図６（ｄ）は比較例３に係る半導体装置１ｄの構造を示す図である。
試験例１においては、ＰＣＴ試験（プレッシャークッカーテスト）を行うことにより、実施例１に係る半導体装置１、比較例１に係る半導体装置１ａ、比較例２に係る半導体装置１ｂ及び比較例３に係る半導体装置１ｃの耐湿性を評価した。
実施例１に係る半導体装置１は、図６（ａ）に示すように、実施形態１に係る半導体装置１と同様の構造を有する半導体装置である。
比較例１に係る半導体装置１ｂは、図６（ｂ）に示すように、従来のショットキバリアダイオード８０１の場合と同様に、有機保護膜３２ｂが無機保護膜２０の外周側側壁を覆わないように形成された構造を有する半導体装置である。
比較例２に係る半導体装置１ｃは、図６（ｃ）に示すように、従来の他のショットキバリアダイオード９０１の場合と同様に、有機保護膜３２ｃが電極膜２６の周辺部分及び無機保護膜２０の全部を覆うように形成された構造を有する半導体装置である。
比較例３に係る半導体装置１ｄは、図６（ｄ）に示すように、比較例２に係る半導体装置１ｃと同様の構造を有するが、有機保護膜３２ｄが、比較例２に係る半導体装置１ｃにおける有機保護膜３２ｃよりも、電極膜２６の内周側まで覆うように形成された構造を有する半導体装置である。
なお、これらの図においても、図１の場合と同様に、ｎ+型半導体基板１２の裏面に形成された電極膜３８は、図示を省略してある。
ＰＣＴ試験は、蒸気加圧試験装置（株式会社平山製作所）を用いて、１２１℃、１００％ＲＨ、２気圧の条件で、１２０ｈ試験を行った後、不良判定を行うことにより行った。不良判定は、逆方向に１５０Ｖの電圧を印加し、そのときの逆方向漏れ電流（ＩＲ）が５０μＡより大きいものを不良と判定することにより行った。
ＰＣＴ試験の結果を以下の表１に示す。
表１からも明らかなように、実施例１に係る半導体装置１は、比較例１に係る半導体装置１ｂ、比較例２に係る半導体装置１ｃ及び比較例３に係る半導体装置１ｄのいずれと比較しても優れた耐湿性を有することが確認できた。
［実施形態２］
図７は、実施形態２に係る半導体装置２の断面図である。なお、図７において、図１と同一の部材については同一の符号を付し、詳細な説明は省略する。また、図７においても、図１の場合と同様に、ｎ+型半導体基板１２の裏面に形成された電極膜３８は、図示を省略してある。
実施形態２に係る半導体装置２は、図７に示すように、基本的には、実施形態１に係る半導体装置１とよく似た構造を有しているが、無機保護膜２０の上面に等電位リング（ＥＱＲ）３６を介して有機保護膜３２が形成されている点で、実施形態１に係る半導体装置１とは異なっている。
このように、実施形態２に係る半導体装置２は、無機保護膜２０の上面に等電位リング３６を介して有機保護膜３２が形成されている点で、実施形態１に係る半導体装置１とは異なっているが、等電位リング３６が無機保護膜２０の外周側開口部と無機保護膜２０における少なくとも外周側側壁とを覆うように形成されており、さらに有機保護膜３２が電極膜２６と重ならないように形成されているため、実施形態１に係る半導体装置１の場合と同様に、高い耐湿性を有するとともに、ろう付けの際に有機保護膜が電極膜から剥がれてしまうのを抑制することができる半導体装置となる。
また、実施形態２に係る半導体装置２においては、図７に示すように、有機保護膜３２によって等電位リング３６が覆われているため、ろう付け材（はんだ３４）が等電位リング３６に接合してしまうのを抑制することができ、結果として、電極膜２６と等電位リング３６とがろう付け材（はんだ３４）でブリッジしショート状態になってしまうのを防止することができる。
なお、実施形態２に係る半導体装置２は、この他の点では、実施形態１に係る半導体装置１と同様の構成を有しているため、実施形態１に係る半導体装置１が有する効果のうち該当する効果を有する。
［実施形態３］
図８は、実施形態３に係る半導体装置３の断面図である。なお、図８において、図１と同一の部材については同一の符号を付し、詳細な説明は省略する。また、図８においても、図１の場合と同様に、ｎ+型半導体基板１２の裏面に形成された電極膜３８は、図示を省略してある。
実施形態３に係る半導体装置３は、図８に示すように、基本的には、実施形態２に係る半導体装置２とよく似た構造を有しているが、ｐ+層４０と電極膜４２とからなるｐｎ接合を含むｐｎ接合ダイオードである点で、実施形態２に係る半導体装置２とは異なっている。
このように、実施形態３に係る半導体装置３は、ｐ+層４０と電極膜４２とからなるｐｎ接合を含むｐｎ接合ダイオードである点で、実施形態２に係る半導体装置２とは異なっているが、等電位リング３６が無機保護膜２０の外周側開口部と無機保護膜２０における少なくとも外周側側壁とを覆うように形成されており、さらに有機保護膜３２が電極膜２６と重ならないように形成されているため、実施形態２に係る半導体装置２の場合と同様に、高い耐湿性を有するとともに、ろう付けの際に有機保護膜が電極膜から剥がれてしまうのを抑制することができるな半導体装置となる。
なお、実施形態３に係る半導体装置３は、この他の点では、実施形態２に係る半導体装置２と同様の構成を有しているため、実施形態２に係る半導体装置２が有する効果のうち該当する効果を有する。
［実施形態４］
図９は、実施形態４に係る半導体装置４の上面図である。
実施形態４に係る半導体装置４は、パワーＭＯＳＦＥＴであって、図９に示すように、上面に、ソース電極膜２６Ａ及びゲート電極膜２６Ｂが形成されている。
実施形態４に係る半導体装置４においては、ソース電極膜２６Ａ及びゲート電極膜２６Ｂの外周部に対応する領域にまず無機保護膜２０Ａ，２０Ｂ（図示せず。）を形成し、無機保護膜２０Ａ，２０Ｂの内周側開口部と無機保護膜２０Ａ，２０Ｂの内周側側壁とを覆うようにそれぞれソース電極膜２６Ａ及びゲート電極膜２６Ｂを形成し、ソース電極膜２６Ａ及びゲート電極膜２６Ｂと重ならないように、有機保護膜３２を形成することとしている。
このため、実施形態４に係る半導体装置４によれば、実施形態１に係る半導体装置１の場合と同様に、高い耐湿性を有するとともに、ろう付けの際に有機保護膜が電極膜から剥がれてしまうのを抑制することができる半導体装置（この場合、パワーＭＯＳＦＥＴ。）を構成することが可能になる。
［実施形態５］
図１０は、実施形態５に係る半導体装置５の上面図である。
実施形態５に係る半導体装置５は、ＩＧＢＴであって、図１０に示すように、上面に、エミッタ電極膜２６Ｃ及びゲート電極膜２６Ｄが形成されている。
実施形態５に係る半導体装置５においては、エミッタ電極膜２６Ｃ及びゲート電極膜２６Ｄの外周部に対応する領域にまず無機保護膜２０Ｃ，２０Ｄ（図示せず。）を形成し、無機保護膜２０Ｃ，２０Ｄの内周側開口部と無機保護膜２０Ｃ，２０Ｄの内周側側壁とを覆うようにそれぞれエミッタ電極膜２６Ｃ及びゲート電極膜２６Ｄを形成し、エミッタ電極膜２６Ｃ及びゲート電極膜２６Ｄと重ならないように、有機保護膜３２を形成することとしている。
このため、実施形態５に係る半導体装置５によれば、実施形態１に係る半導体装置１の場合と同様に、高い耐湿性を有するとともに、ろう付けの際に有機保護膜が電極膜から剥がれてしまうのを抑制することができる半導体装置（この場合、ＩＧＢＴ。）を構成することが可能になる。
［実施形態６］
図１１及び図１２は、実施形態６に係る半導体装置の製造方法を説明するために示す図である。図１１（ａ）〜図１１（ｃ）及び図１２（ｄ）〜図１２（ｆ）は実施形態６に係る半導体装置の製造方法における各工程図である。
実施形態６に係る半導体装置の製造方法は、実施形態１に係る半導体装置１を製造するための半導体装置の製造方法であって、以下の（ａ）工程〜（ｇ）工程を含む。以下、工程毎に説明する。
（ａ）ｐ+型ガードリング層及びｎ++型チャネルストッパ層の形成工程
ｎ+型シリコン基板１２の上面に形成されたｎ-型エピタキシャル層１４の表面に、ｐ+型ガードリング層１６及びｎ++型チャネルストッパ層１８を形成する（図１１（ａ）参照。）。このとき、ｎ-型エピタキシャル層１４の上面には、酸化珪素膜２２が形成されている。
（ｂ）無機保護膜形成工程
次に、酸化珪素膜２２の上面に窒化珪素膜２４を形成し、その後必要なパターンニングを行って、ｎ-型エピタキシャル層１４の表面に、内周側開口部及び外周側開口部を有する環状の無機保護膜２０を形成する（図１１（ｂ）参照。）。このとき、無機保護膜２０は、酸化珪素膜２２と酸化珪素膜２２上に形成された窒化珪素膜２４とから構成された積層膜となっている。
（ｃ）電極膜形成工程
次に、ｎ-型エピタキシャル層１４の上面に、無機保護膜２０の内周側開口部と無機保護膜２０における少なくとも内周側側壁とを覆うように電極膜２６を形成する（図１１（ｃ）参照。）。電極膜２６としては、バリア金属膜２８としての白金とバリア金属膜２８上に形成された他の金属膜３０としてのニッケルとから構成された積層膜を用いる。この場合、他の金属膜３０の最表面は、ニッケルである。
（ｄ）有機保護膜塗布工程
次に、ｎ-型エピタキシャル層１４の上面側を覆うように有機保護膜３２を塗布する（図１２（ｄ）参照。）。
（ｅ）有機保護膜パターンニング工程
次に、無機保護膜２０の外周側開口部と無機保護膜２０における少なくとも外周側側壁とを覆うように、かつ、電極膜２６と重ならないように、有機保護壁膜３２をパターンニングする（図１２（ｅ）参照。）。
（ｆ）熱硬化工程
次に、電極膜２６を構成する金属が酸化されない酸素濃度（０．１％）で有機保護膜３２の熱硬化処理を行う（図１２（ｆ）参照。）。
（ｇ）裏面の電極膜形成工程
次に、ｎ+型シリコン基板１２の裏面に、Ｔｉ及びＮｉの積層膜からなる電極膜３８（図示せず。）を形成する。
実施形態６に係る半導体装置の製造方法によれば、以上の工程により、実施形態１に係る半導体装置１を製造することができる。
このため、実施形態６に係る半導体装置の製造方法によれば、無機保護膜２０における少なくとも外周側側壁を覆うように有機保護膜３２を形成することが可能になるため、従来のショットキバリアダイオード８０１の場合と比較して高い耐湿性を実現することができる。
また、実施形態６に係る半導体装置の製造方法によれば、電極膜２６と重ならないように有機保護膜３２を形成することが可能になるため、従来の他のショットキバリアダイオード９０１の場合とは異なり、有機保護膜３２の熱硬化工程において有機保護膜３２における電極膜２６と接する部分で縦方向に沿った大きな応力が発生するという事態が発生しなくなる。その結果、これに起因して無機保護膜２０の上面と有機保護膜３２との接合面で接合力が低下したり、無機保護膜２０の外周側側壁と有機保護膜３２との接合面で接合力が低下したりするという事態が発生しなくなり、無機保護膜２０の外周側側壁と有機保護膜３２との接合面から水分の攻撃を受け易くなるという事態が発生しなくなる。
このため、実施形態６に係る半導体装置の製造方法によれば、従来の他のショットキバリアダイオード９０１の場合よりも高い耐湿性を実現することが可能な半導体装置を製造することができる。
また、実施形態６に係る半導体装置の製造方法によれば、電極膜２６と重ならないように有機保護膜３２を形成することが可能になるため、ろう付け材（はんだ）が有機保護膜に接触することが抑制される。
このため、実施形態６に係る半導体装置の製造方法は、ろう付けの際に有機保護膜３２が電極膜２６から剥がれてしまうのを抑制することが可能な半導体装置を製造することのできる半導体基体の製造方法となる。
なお、実施形態６に係る半導体装置の製造方法においては、熱硬化工程においては、酸素濃度が０．１％の条件で有機保護膜３２の熱硬化処理を行うこととしているため、有機保護膜３２の熱硬化工程で電極膜２６が酸化することもない。
［実施形態７］
図１３は、実施形態７に係る半導体装置の製造方法を説明するために示す図である。図１３（ｄ）〜図１３（ｆ）は実施形態７に係る半導体装置の製造方法における各工程図である。なお、実施形態７に係る半導体装置の製造方法においては、工程の途中までは実施形態５に係る半導体装置の製造方法と同じであるため、図１１（ａ）〜図１１（ｃ）を援用して説明することとする。
実施形態７に係る半導体装置の製造方法は、実施形態６に係る半導体装置の場合と同様に、実施形態１に係る半導体装置１を製造するための半導体装置の製造方法であって、以下の（ａ）工程〜（ｇ）工程を含む。以下、工程毎に説明する。
（ａ）ｐ+型ガードリング層及びｎ++型チャネルストッパ層の形成工程
ｎ+型シリコン基板１２の上面に形成されたｎ-型エピタキシャル層１４の表面に、ｐ+型ガードリング層１６及びｎ++型チャネルストッパ層１８を形成する（図１１（ａ）参照。）。このとき、ｎ-型エピタキシャル層１４の上面には、酸化珪素膜２２が形成されている。
（ｂ）無機保護膜形成工程
次に、酸化珪素膜２２の上面に窒化珪素膜２４を形成し、その後必要なパターンニングを行って、ｎ-型エピタキシャル層１４の表面に、内周側開口部及び外周側開口部を有する環状の無機保護膜２０を形成する（図１１（ｂ）参照。）。このとき、無機保護膜２０は、酸化珪素膜２２と酸化珪素膜２２上に形成された窒化珪素膜２４とから構成された積層膜となっている。
（ｃ）電極膜形成工程
次に、ｎ-型エピタキシャル層１４の上面に、無機保護膜２０の内周側開口部と無機保護膜２０における少なくとも内周側側壁とを覆うように電極膜２６を形成する（図１１（ｃ）参照。）。電極膜２６としては、バリア金属膜２８としての白金とバリア金属膜２８上に形成された他の金属膜３０としてのニッケルとから構成された積層膜を用いる。この場合、他の金属膜３０の最表面は、ニッケルである。
（ｄ）有機保護膜塗布工程
次に、ｎ-型エピタキシャル層１４の上面側を覆うように有機保護膜３２を塗布する（図１３（ｄ）参照。）。
（ｅ）熱硬化工程
次に、有機保護膜３２の熱硬化処理を行う（図１３（ｅ）参照。）。
（ｆ）有機保護膜パターンニング工程
次に、有機保護膜３２を、無機保護膜２０の外周側開口部と無機保護膜２０における少なくとも外周側側壁とを覆うように、かつ、電極膜２６と重ならないようにパターンニングする（図１３（ｆ）参照。）。
（ｇ）裏面の電極膜形成工程
次に、ｎ+型シリコン基板１２の裏面に、Ｔｉ及びＮｉの積層膜からなる電極膜３８（図示せず。）を形成する。
実施形態６に係る半導体装置の製造方法によれば、以上の工程により、実施形態１に係る半導体装置１を製造することができる。
このため、実施形態７に係る半導体装置の製造方法によっても、実施形態６に係る半導体装置の製造方法の場合と同様に、無機保護膜２０における少なくとも外周側側壁を覆うように有機保護膜３２を形成することが可能になるため、従来のショットキバリアダイオード８０１の場合と比較して高い耐湿性を実現することができる。
また、実施形態７に係る半導体装置の製造方法によれば、実施形態６に係る半導体装置の製造方法の場合と同様に、電極膜２６と重ならないように有機保護膜３２を形成することが可能になるため、従来の他のショットキバリアダイオード９０１の場合とは異なり、有機保護膜３２の熱硬化工程において有機保護膜３２における電極膜２６と接する部分で縦方向に沿った大きな応力が発生するという事態が発生しなくなる。その結果、これに起因して無機保護膜２０の上面と有機保護膜３２との接合面で接合力が低下したり、無機保護膜２０の外周側側壁と有機保護膜３２との接合面で接合力が低下したりするという事態が発生しなくなり、無機保護膜２０の外周側側壁と有機保護膜３２との接合面から水分の攻撃を受け易くなるという事態が発生しなくなる。
このため、実施形態７に係る半導体装置の製造方法によれば、実施形態６に係る半導体装置の製造方法の場合と同様に、従来の他のショットキバリアダイオード９０１の場合よりも高い耐湿性を実現することが可能な半導体装置を製造することができる。
また、実施形態７に係る半導体装置の製造方法によれば、電極膜２６と重ならないように有機保護膜３２を形成することが可能になるため、ろう付け材（はんだ）が有機保護膜に接触することが抑制される。
このため、実施形態７に係る半導体装置の製造方法は、ろう付けの際に有機保護膜３２が電極膜２６から剥がれてしまうのを抑制することが可能な半導体装置を製造することのできる半導体基体の製造方法となる。
なお、実施形態７に係る半導体装置の製造方法においては、熱硬化工程においては、電極膜２６の全面が有機保護膜３２に覆われているため、酸素濃度が５％以下の条件で有機保護膜３２の熱硬化処理を行う必要はない。
以上、本発明の半導体装置及び半導体装置の製造方法を上記の各実施形態に基づいて説明したが、本発明は上記の各実施形態に限定されるものではなく、その要旨を逸脱しない範囲において種々の態様において実施することが可能であり、例えば次のような変形も可能である。
（１）上記各実施形態においては、有機保護膜としてポリイミドを用いた例を説明したが、本発明はこれに限定されるものではない。例えば、ポリイミドに代えて、ポリベンゾオキサゾール、ベンゾシクロオレフィンなどを用いることもできる。
（２）上記各実施形態においては、電極膜を構成するバリア金属膜として白金を用いた例を説明したが、本発明はこれに限定されるものではない。例えば、白金に代えて、モリブデン、クロム、チタン、アルミニウム、ニッケル、バナジウム、パラジウムなどを用いることもできる。
（３）上記各実施形態においては、電極膜を構成する他の金属膜として、例えば、はんだによるろう付けが可能な材料として、ニッケルを用いた例を説明したが、本発明はこれに限定されるものではない。例えば、ニッケルに代えて、金を用いることができる。また、ニッケル、金、その他の金属からなる積層膜を用いることもできる。また、ろう付けが可能な材料に代えて、ワイヤボンディングが可能である材料として、アルミニウムなどを用いることもできる。
（４）上記各実施形態においては、酸化珪素膜２２よりも高い耐湿性を有する膜としては、窒化珪素膜２４を用いた例を説明したが、本発明はこれに限定されるものではない。例えば、窒化珪素膜に代えて、ＰＳＧなどを用いることができる。
実施形態１に係る半導体装置１を説明するために示す図である。 熱硬化工程におけるポリイミド樹脂の収縮の様子を説明するために示す図である。 実施形態１に係る半導体装置１の要部を示す断面図である。 実施形態１に係る半導体装置１の要部を示す平面図である。 実施形態１に係る半導体装置１を説明するために示す平面図である。 試験例で用いる半導体装置の構造を示す図である。 実施形態２に係る半導体装置２の断面図である。 実施形態３に係る半導体装置３の断面図である。 実施形態４に係る半導体装置４の上面図である。 実施形態５に係る半導体装置５の上面図である。 実施形態６に係る半導体装置の製造方法を説明するために示す図である。 実施形態６に係る半導体装置の製造方法を説明するために示す図である。 実施形態７に係る半導体装置の製造方法を説明するために示す図である。 従来のショットキバリアダイオード８０１を説明するために示す図である。 従来の他のショットキバリアダイオード９０１を説明するために示す図である。
符号の説明
１，２，３，４…半導体装置、１２…ｎ+型シリコン基板、１４，８１４…ｎ-型エピタキシャル層、１６，８１６，９１６…ｐ+型ガードリング層、１８，８１８…ｎ++型チャネルストッパ層、２０，８２０，９２０…無機保護膜、２２，８２２…酸化珪素膜、２４，８２４…窒化珪素膜、２６，３８，４２，８２６，９２６…電極膜、２６Ａ…ソース電極膜、２６Ｂ，２６Ｄ…ゲート電極膜、２６Ｃ…エミッタ電極膜、３２…有機保護膜、３４，８３４，９３４…はんだ、３６…等電位リング（ＥＱＲ）、４０…ｐ+層、１００…シリコンウェーハ、８０１，９０１…ショットキバリアダイオード、８１２，９１２…ｎ+型半導体基板、８３０，９３０…金属電極膜、８３２，９３２…ポリイミド膜、９１４…ｎ型エピタキシャル層、９２８…バリア金属膜、９３６…電極端子

Claims (16)

  1. 第１導電型の半導体基体と、
    前記半導体基体の上面に形成され、内周側開口部及び外周側開口部を有し、酸化珪素膜と前記酸化珪素膜上に形成され前記酸化珪素膜よりも高い耐湿性を有する膜とから構成された積層膜からなる無機保護膜と、
    前記内周側開口部と前記無機保護膜における少なくとも内周側側壁とを覆うように形成された電極膜と、
    前記外周側開口部と前記無機保護膜における少なくとも外周側側壁とを覆うように、かつ、前記電極膜と重ならないように形成された有機保護膜とを備えることを特徴とする半導体装置。
  2. 請求項１に記載の半導体装置において、
    前記電極膜と前記有機保護膜とは、１μｍ〜１００μｍの間隔で離間して形成されていることを特徴とする半導体装置。
  3. 請求項１又は２のいずれかに記載の半導体装置において、
    前記有機保護膜は、前記半導体基体の外周端部から少なくとも１μｍの領域を除く領域に形成されていることを特徴とする半導体装置。
  4. 請求項１〜３のいずれかに記載の半導体装置において、
    前記有機保護膜は、上面から見て屈曲している部分が曲線部からなることを特徴とする半導体装置。
  5. 請求項４に記載の半導体装置において、
    前記曲線部は、１０μｍ〜１ｍｍの曲率半径を有することを特徴とする半導体装置。
  6. 請求項１〜５のいずれかに記載の半導体装置において、
    前記有機保護膜は、ポリイミド、ポリベンゾオキサゾール又はベンゾシクロオレフィンからなることを特徴とする半導体装置。
  7. 請求項１〜６のいずれかに記載の半導体装置において、
    前記電極膜における最表層は、ろう付けが可能である材料からなることを特徴とする半導体装置。
  8. 請求項１〜６のいずれかに記載の半導体装置において、
    前記電極膜における最表層は、ワイヤボンディングが可能である材料からなることを特徴とする半導体装置。
  9. 請求項１〜８のいずれかに記載の半導体装置において、
    前記半導体装置は、ショットキバリアダイオードであって、
    前記電極膜は、バリア金属膜と前記バリア金属膜上に形成された他の金属膜とから構成された積層膜からなることを特徴とする半導体装置。
  10. 請求項９に記載の半導体装置において、
    前記半導体基体の外周部に形成された第１導電型のチャネルストッパ層と、
    前記半導体基体における前記チャネルストッパ層の内周側に形成された前記第１導電型とは反対の導電型である第２導電型のガードリング層とをさらに備え、
    前記無機保護膜は、前記ガードリング層から前記チャネルストッパ層にかけて形成されていることを特徴とする半導体装置。
  11. 請求項１〜８のいずれかに記載の半導体装置において、
    前記半導体装置は、ｐｎ接合ダイオードであることを特徴とする半導体装置。
  12. 請求項１〜８のいずれかに記載の半導体装置において、
    前記半導体装置は、パワーＭＯＳＦＥＴであって、
    前記電極膜は、ソース電極膜及び／又はゲート電極膜であることを特徴とする半導体装置。
  13. 請求項１〜８のいずれかに記載の半導体装置において、
    前記半導体装置は、ＩＧＢＴであって、
    前記電極膜は、エミッタ電極膜及び／又はゲート電極膜であることを特徴とする半導体装置。
  14. 第１導電型の半導体基体の上面に、内周側開口部及び外周側開口部を有し、酸化珪素膜と前記酸化珪素膜上に形成され前記酸化珪素膜よりも高い耐湿性を有する膜とから構成された積層膜からなる環状の無機保護膜を形成する無機保護膜形成工程と、
    前記半導体基体の上面に、前記内周側開口部と前記無機保護膜における少なくとも内周側側壁とを覆うように電極膜を形成する電極膜形成工程と、
    前記半導体基体の上面側を覆うように有機保護膜を形成する有機保護膜形成工程と、
    前記有機保護膜を、前記外周側開口部と前記無機保護膜における少なくとも外周側側壁とを覆うように、かつ、前記電極膜と重ならないようにパターンニングする有機保護膜パターンニング工程と、
    前記電極膜を構成する金属が酸化されない酸素濃度で前記有機保護膜の熱硬化処理を行う熱硬化工程とをこの順序で含むことを特徴とする半導体装置の製造方法。
  15. 請求項１４に記載の半導体装置の製造方法において、
    前記熱硬化工程においては、酸素濃度が５％以下の条件で前記有機保護膜の熱硬化処理を行うことを特徴とする半導体装置の製造方法。
  16. 第１導電型の半導体基体の上面に、内周側開口部及び外周側開口部を有し、酸化珪素膜と前記酸化珪素膜上に形成され前記酸化珪素膜よりも高い耐湿性を有する膜とから構成された積層膜からなる環状の無機保護膜を形成する無機保護膜形成工程と、
    前記半導体基体の上面に、前記内周側開口部と前記無機保護膜における少なくとも内周側側壁とを覆うように電極膜を形成する電極膜形成工程と、
    前記半導体基体の上面側を覆うように有機保護膜を形成する有機保護膜形成工程と、
    前記有機保護膜の熱硬化処理を行う熱硬化工程と、
    前記有機保護膜を、前記外周側開口部と前記無機保護膜における少なくとも外周側側壁とを覆うように、かつ、前記電極膜と重ならないようにパターンニングする有機保護膜パターンニング工程とをこの順序で含むことを特徴とする半導体装置の製造方法。
JP2005289275A 2005-09-30 2005-09-30 半導体装置及び半導体装置の製造方法 Active JP4840849B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005289275A JP4840849B2 (ja) 2005-09-30 2005-09-30 半導体装置及び半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005289275A JP4840849B2 (ja) 2005-09-30 2005-09-30 半導体装置及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2007103524A JP2007103524A (ja) 2007-04-19
JP4840849B2 true JP4840849B2 (ja) 2011-12-21

Family

ID=38030193

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005289275A Active JP4840849B2 (ja) 2005-09-30 2005-09-30 半導体装置及び半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4840849B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009101668A1 (ja) 2008-02-12 2009-08-20 Mitsubishi Electric Corporation 炭化珪素半導体装置
JP2012248572A (ja) * 2011-05-25 2012-12-13 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法
US20150255362A1 (en) 2014-03-07 2015-09-10 Infineon Technologies Ag Semiconductor Device with a Passivation Layer and Method for Producing Thereof
JP6274968B2 (ja) * 2014-05-16 2018-02-07 ローム株式会社 半導体装置
JP6600017B2 (ja) * 2018-01-09 2019-10-30 ローム株式会社 半導体装置
JP7085959B2 (ja) 2018-10-22 2022-06-17 三菱電機株式会社 半導体装置
CN113330579B (zh) 2019-01-29 2024-02-02 三菱电机株式会社 半导体装置以及电力变换装置
JP7113230B2 (ja) * 2019-02-19 2022-08-05 パナソニックＩｐマネジメント株式会社 半導体素子
JP7401416B2 (ja) 2020-09-11 2023-12-19 株式会社東芝 半導体装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004079988A (ja) * 2002-06-19 2004-03-11 Toshiba Corp 半導体装置
US7394158B2 (en) * 2004-10-21 2008-07-01 Siliconix Technology C.V. Solderable top metal for SiC device

Also Published As

Publication number Publication date
JP2007103524A (ja) 2007-04-19

Similar Documents

Publication Publication Date Title
JP4840849B2 (ja) 半導体装置及び半導体装置の製造方法
JP6241572B2 (ja) 半導体装置
JP5004800B2 (ja) 炭化ケイ素デバイス用のはんだ付け可能上部金属
US10115798B2 (en) Semiconductor device and method of manufacturing the same
US20080224281A1 (en) Semiconductor device and method of manufacturing same
JPH0955507A (ja) 半導体装置とその製造方法
JP2007142138A (ja) 半導体装置
JP6224292B2 (ja) 半導体装置および半導体モジュール
JP2013239607A (ja) 半導体装置
JP6411258B2 (ja) 半導体装置
JP5943819B2 (ja) 半導体素子、半導体装置
JP2006173437A (ja) 半導体装置
JP6910907B2 (ja) 半導体装置
JP2009267032A (ja) 半導体装置とその製造方法
JP2015015395A (ja) 半導体装置及びその製造方法
CN107430999B (zh) 半导体装置及其制造方法
JP2009081198A (ja) 半導体装置
JP5192163B2 (ja) 半導体装置
US20180114766A1 (en) Method of manufacturing semiconductor device
JPWO2020208706A1 (ja) 半導体装置および半導体モジュール
JP6579653B2 (ja) 半導体装置および半導体装置の製造方法
JP4305354B2 (ja) 半導体装置およびその製造方法
CN111180514B (zh) 半导体装置
JP2010087124A (ja) 絶縁ゲート型半導体装置
JP2005129747A (ja) 絶縁ゲート型バイポーラトランジスタ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080318

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20081114

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110527

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110621

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110707

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110906

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110929

R150 Certificate of patent or registration of utility model

Ref document number: 4840849

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141014

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250