JPS582023A - プレ−ナ−形半導体装置 - Google Patents
プレ−ナ−形半導体装置Info
- Publication number
- JPS582023A JPS582023A JP56098179A JP9817981A JPS582023A JP S582023 A JPS582023 A JP S582023A JP 56098179 A JP56098179 A JP 56098179A JP 9817981 A JP9817981 A JP 9817981A JP S582023 A JPS582023 A JP S582023A
- Authority
- JP
- Japan
- Prior art keywords
- metal
- semiconductor substrate
- sio2 film
- film
- moisture
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
ショトキ−バリヤ形半導体装置を一つの構造例として第
１図にショトキ−バリヤダイオードを示す。
１図にショトキ−バリヤダイオードを示す。
同図において、Ｎ“型シリコン半導体基板１上にＮ型エ
ピタキシャル層２を成長させ、このエピタキシャル層２
上に５ｉ０２膜３を形成し、所定の大きさの窓明けを行
う。この窓明は部分及び５ｉ０２膜上にショトキ−障壁
を形成する金属として例えば、Ｍｏ４を蒸着法等によっ
て付着させ、さらにその上にＮｉｓ 、 Ａｕ６を積層
する。
ピタキシャル層２を成長させ、このエピタキシャル層２
上に５ｉ０２膜３を形成し、所定の大きさの窓明けを行
う。この窓明は部分及び５ｉ０２膜上にショトキ−障壁
を形成する金属として例えば、Ｍｏ４を蒸着法等によっ
て付着させ、さらにその上にＮｉｓ 、 Ａｕ６を積層
する。
また、前記半導体基板ｌの他方の面には、オーミックメ
タルとして、へｉ５及びＡｕ６を付着させる。
タルとして、へｉ５及びＡｕ６を付着させる。
そして、両生面上のＡｕ６にはそれぞれ、アノード電極
及びカソード電極（図示せず）が接続される構造となっ
ている。その後、ペレット部を樹脂モールドし、軸方向
にリード線が突出したいわゆるアキシャル型のシＥ）キ
ーバリヤダイオードが形成される。
及びカソード電極（図示せず）が接続される構造となっ
ている。その後、ペレット部を樹脂モールドし、軸方向
にリード線が突出したいわゆるアキシャル型のシＥ）キ
ーバリヤダイオードが形成される。
上記の構造のものまたは、他の樹脂封止構造の半導体装
置において特に、耐湿性の点で問題がある。
置において特に、耐湿性の点で問題がある。
すなわち、ショトキ−障壁を形成する金属としてのＭｏ
４とＳｉＯ２膜３との接着性が悪く、そのため、リード
線を伝わって外部から侵入した水分が前記Ｍｏ４とＳ
ｉＯｚ膜３との境界を毛細管現象により入りｉ／ユみン
ヨトキー障９に至り耐圧劣化ケ来すことが明らかＩ／Ｃ
なった。！た、ＭＯは、水分によって腐触される性質が
ある。さらに、水分とＭ、・の接触部に電″〃があると
電融現象があるので、気花性に劣る樹脂モールド型のこ
の種、半導体装置では一層、耐圧劣化が発生し易いこと
も明らかになった。
４とＳｉＯ２膜３との接着性が悪く、そのため、リード
線を伝わって外部から侵入した水分が前記Ｍｏ４とＳ
ｉＯｚ膜３との境界を毛細管現象により入りｉ／ユみン
ヨトキー障９に至り耐圧劣化ケ来すことが明らかＩ／Ｃ
なった。！た、ＭＯは、水分によって腐触される性質が
ある。さらに、水分とＭ、・の接触部に電″〃があると
電融現象があるので、気花性に劣る樹脂モールド型のこ
の種、半導体装置では一層、耐圧劣化が発生し易いこと
も明らかになった。
本発明は、上記の事情に基づきなされたものでショトキ
−障壁を形成する金属とシリコン半導体基板との接着面
への水分の侵入を防止するために５ｉ０２ Ｊｌｉとの
付着力の優れた金属によって前記障壁を形成する金属を
覆ったことを特徴とするものである。
−障壁を形成する金属とシリコン半導体基板との接着面
への水分の侵入を防止するために５ｉ０２ Ｊｌｉとの
付着力の優れた金属によって前記障壁を形成する金属を
覆ったことを特徴とするものである。
以下に、本発明の実施例を図面を参照にして説明する。
第２図において、Ｎ）半導体基板１１土にＮ型エヒタキ
シャル層１２ｉ成長おせ、このエビタキンヤル層Ｉ２土
に５ｉ０２膜１３を通常の方法により４，０００〜５，
０ＯＯＡの厚さに形成する。次いで５ｉ０２膜１３に所
定の大きさの窓明けを施し、この窓明は部分及び５ｉ（
Ｊ２膜］３土に障壁金属としてＭ０１４を蒸着法等によ
りａ；ｏｏｏ〜ｓ；ｏｏｏ ’ｈの７ｙさて蒸着する。
シャル層１２ｉ成長おせ、このエビタキンヤル層Ｉ２土
に５ｉ０２膜１３を通常の方法により４，０００〜５，
０ＯＯＡの厚さに形成する。次いで５ｉ０２膜１３に所
定の大きさの窓明けを施し、この窓明は部分及び５ｉ（
Ｊ２膜］３土に障壁金属としてＭ０１４を蒸着法等によ
りａ；ｏｏｏ〜ｓ；ｏｏｏ ’ｈの７ｙさて蒸着する。
その後、５ｉ０２膜１３土の外周部の、 Ｍ’ｏ １４
を化学エツチング法等により除去する。
を化学エツチング法等により除去する。
次に、５Ｉ０２膜１３との接着性が良好でかつ水との反
応に対して耐性の強い金属、例えばＴｉ、Ｃｒまたは水
分に対しては若干耐性が劣るが接着性の良好な金属であ
るＡｔ等の被覆用金属】５金魚着法等によって１，００
０−５，０００ Ａの厚さで前記ＭｏＪ４の全面を葎う
ようにして付着させる。しかる後、従来の構造と同様に
、被覆用金属１５土にＮｉ１６． Ａｕ１７の層を形成
する一方、前記シリコン半導体基板１の他方の主面には
、Ｔｉ１８． Ｎｉ１９及びＡｕ２０の各層を形成し、
両生面上に電極ＩＪ−ドを接続する。
応に対して耐性の強い金属、例えばＴｉ、Ｃｒまたは水
分に対しては若干耐性が劣るが接着性の良好な金属であ
るＡｔ等の被覆用金属】５金魚着法等によって１，００
０−５，０００ Ａの厚さで前記ＭｏＪ４の全面を葎う
ようにして付着させる。しかる後、従来の構造と同様に
、被覆用金属１５土にＮｉ１６． Ａｕ１７の層を形成
する一方、前記シリコン半導体基板１の他方の主面には
、Ｔｉ１８． Ｎｉ１９及びＡｕ２０の各層を形成し、
両生面上に電極ＩＪ−ドを接続する。
最後に、ペレット部に樹脂モールドを施し、アキシャル
型のショトキ−バリヤダイオードが完成する。
型のショトキ−バリヤダイオードが完成する。
上記の説明から明らかなように本発明によれば障壁金属
の全面を包囲するごと（Ｔｉ 、 Ｃｒ、 Ａｌ′りの
Ｓ山２膜、すなわち、絶縁被膜との接着性に優り、２被
覆用金属で覆っているために外部から侵入した水分は最
も重要な部分たる障壁金属とシリコン半導体基板との接
着部分に至る以前で、完全に侵入が阻止される。したが
って耐湿性が著しく向上し長時間、特性劣化を来さない
。
の全面を包囲するごと（Ｔｉ 、 Ｃｒ、 Ａｌ′りの
Ｓ山２膜、すなわち、絶縁被膜との接着性に優り、２被
覆用金属で覆っているために外部から侵入した水分は最
も重要な部分たる障壁金属とシリコン半導体基板との接
着部分に至る以前で、完全に侵入が阻止される。したが
って耐湿性が著しく向上し長時間、特性劣化を来さない
。
上記の事実を実鉦した試験例を第３図に示す。
す々わち、第３図は、従来の構造のショトキ−バリヤダ
イオードと本発明の構造のそれとを耐湿ブロッキング試
験を行いその結果を示すもので、横軸に試験時間（１１
３）、縦軸に耐電圧の初期値に対する変化率（α）を採
り、温度８５℃、湿度８５東印加逆電圧４０Ｖとしたも
のである。
イオードと本発明の構造のそれとを耐湿ブロッキング試
験を行いその結果を示すもので、横軸に試験時間（１１
３）、縦軸に耐電圧の初期値に対する変化率（α）を採
り、温度８５℃、湿度８５東印加逆電圧４０Ｖとしたも
のである。
同図から明らかなように、従来の構造Ａでは、１００時
間で初期値に対し約２０チの変化が観察されるのに対し
、本発明の構造Ｂでに、１００時間で（１全く変化がな
く、２５０時間においてもわずかに約３係の変化をする
にすぎない。
間で初期値に対し約２０チの変化が観察されるのに対し
、本発明の構造Ｂでに、１００時間で（１全く変化がな
く、２５０時間においてもわずかに約３係の変化をする
にすぎない。
第４図及び第５図は、本発明の他の実施例を示すもので
、第４図に示すもＩのけ、ＭＯ１４上の被覆用金属１５
の形状に沿うようにへ１１６及びＡｕ１７の金属を設け
たものであシ、障壁金属までの水分侵入経路がより長く
なることにより、さらに耐湿性の向上を図ることができ
る。また、第５図に示すものは、被覆用金属１５のＮｉ
１６及びＡｕ１７の付着面積を小さくしたものである。
、第４図に示すもＩのけ、ＭＯ１４上の被覆用金属１５
の形状に沿うようにへ１１６及びＡｕ１７の金属を設け
たものであシ、障壁金属までの水分侵入経路がより長く
なることにより、さらに耐湿性の向上を図ることができ
る。また、第５図に示すものは、被覆用金属１５のＮｉ
１６及びＡｕ１７の付着面積を小さくしたものである。
なお、同図において、第２図と同一部分には同一符号を
付してその詳し・い説明は省略する。さらに、本発明の
実施例としてダイオード構造のものについて説明したが
、広くショトキ−障壁を有する半導体装置もしくけ絶縁
被膜に窓あけして、こ）膜にオーバラップするように金
属を半導体基板に＠接蒸着するような構造のものにも適
用し得ることは勿論である。−ｌた、障壁金属の被覆用
金應として本発明の実施例では、Ｔｉ、ＣｒあるいはＡ
ｌ’の例について説明したが、絶縁被膜との接着性の良
好な金属であれば、他のものに置換可能である。ここで
は、金属としてＭＯを例に上げたが絶縁被膜と接着性の
悪いＰｉ、Ｐｄでもよい。
付してその詳し・い説明は省略する。さらに、本発明の
実施例としてダイオード構造のものについて説明したが
、広くショトキ−障壁を有する半導体装置もしくけ絶縁
被膜に窓あけして、こ）膜にオーバラップするように金
属を半導体基板に＠接蒸着するような構造のものにも適
用し得ることは勿論である。−ｌた、障壁金属の被覆用
金應として本発明の実施例では、Ｔｉ、ＣｒあるいはＡ
ｌ’の例について説明したが、絶縁被膜との接着性の良
好な金属であれば、他のものに置換可能である。ここで
は、金属としてＭＯを例に上げたが絶縁被膜と接着性の
悪いＰｉ、Ｐｄでもよい。
第１図は、従来のショトキ−バリヤダイオードの構造℃
−例を示す断面図、第２図は、本発明の・一実施例であ
るショトキ−バリヤダイオードの構造を示す断面図、第
３図は、上記従来の構造のものと本発明の構造のものと
の耐湿ブロッキング試験の製果を示す比較図、第４図及
び第５図は、それぞれ本発明の他の実施例を示すショト
キ−バリヤダイオードの断面図である。 １１・・・Ｎ“型シリコン半導体基板 １２・・・Ｎ （Ａｌｌエピタキシャル層１３ ” ５
１０２膜、 ］ ４ ・−・Ｍｏ＋。 】５・・・被覆用金属、１６・・・Ｎｉ・、１７・・・
Ａψ；１８ ・・Ｔ＋ ’ 、 ］ ９ ・・・Ｎｉ’
ａ ２０ ・・４ｕ！ｌ。 出願代理人 弁理士 菊 池１五 部 １７図 第２図
−例を示す断面図、第２図は、本発明の・一実施例であ
るショトキ−バリヤダイオードの構造を示す断面図、第
３図は、上記従来の構造のものと本発明の構造のものと
の耐湿ブロッキング試験の製果を示す比較図、第４図及
び第５図は、それぞれ本発明の他の実施例を示すショト
キ−バリヤダイオードの断面図である。 １１・・・Ｎ“型シリコン半導体基板 １２・・・Ｎ （Ａｌｌエピタキシャル層１３ ” ５
１０２膜、 ］ ４ ・−・Ｍｏ＋。 】５・・・被覆用金属、１６・・・Ｎｉ・、１７・・・
Ａψ；１８ ・・Ｔ＋ ’ 、 ］ ９ ・・・Ｎｉ’
ａ ２０ ・・４ｕ！ｌ。 出願代理人 弁理士 菊 池１五 部 １７図 第２図
Claims (2)
- （１）半導体基板上の絶縁被膜の窓部周辺に一部がオー
バーラツプするように形成された金属を前記絶縁被膜と
の接着性に優れた被覆用金属で包囲したことを特徴とす
るプレーナー形半導体装置。 - （２）前記被覆用金属が、Ｔｉ、Ｃｒ若しくはＡｊであ
る特許請求の範囲第１項記載のプレーナー形半導体装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56098179A JPS582023A (ja) | 1981-06-26 | 1981-06-26 | プレ−ナ−形半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56098179A JPS582023A (ja) | 1981-06-26 | 1981-06-26 | プレ−ナ−形半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS582023A true JPS582023A (ja) | 1983-01-07 |
Family
ID=14212795
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56098179A Pending JPS582023A (ja) | 1981-06-26 | 1981-06-26 | プレ−ナ−形半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS582023A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6081859A (ja) * | 1983-10-11 | 1985-05-09 | Matsushita Electric Ind Co Ltd | シヨツトキ−障壁半導体装置 |
| JPH0373573A (ja) * | 1989-08-14 | 1991-03-28 | Sanken Electric Co Ltd | シヨットキバリア半導体装置 |
| JP2015204331A (ja) * | 2014-04-11 | 2015-11-16 | 豊田合成株式会社 | 半導体装置、半導体装置の製造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53110465A (en) * | 1977-03-09 | 1978-09-27 | Nec Corp | Semiconductor device |
-
1981
- 1981-06-26 JP JP56098179A patent/JPS582023A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53110465A (en) * | 1977-03-09 | 1978-09-27 | Nec Corp | Semiconductor device |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6081859A (ja) * | 1983-10-11 | 1985-05-09 | Matsushita Electric Ind Co Ltd | シヨツトキ−障壁半導体装置 |
| JPH0373573A (ja) * | 1989-08-14 | 1991-03-28 | Sanken Electric Co Ltd | シヨットキバリア半導体装置 |
| JP2015204331A (ja) * | 2014-04-11 | 2015-11-16 | 豊田合成株式会社 | 半導体装置、半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5036383A (en) | Semiconductor device having an improved bonding pad | |
| US2973466A (en) | Semiconductor contact | |
| US10020373B1 (en) | Semiconductor device | |
| JP2008227286A (ja) | 半導体装置およびその製造方法 | |
| JPS6221266B2 (ja) | ||
| US20040256730A1 (en) | Mold type semiconductor device and method for manufacturing the same | |
| US10586772B2 (en) | Sensor shielding for harsh media applications | |
| JPS582023A (ja) | プレ−ナ−形半導体装置 | |
| US20230395532A1 (en) | Chip package and method of forming a chip package | |
| US11081573B2 (en) | Semiconductor element | |
| US5821174A (en) | Passivation layer of semiconductor device and method for forming the same | |
| JPS59104163A (ja) | プレ−ナ形半導体装置 | |
| JPS61102071A (ja) | 半導体装置 | |
| US20210398927A1 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| JPS61259557A (ja) | 半導体装置 | |
| JPH07201909A (ja) | 半導体装置 | |
| JPS59191336A (ja) | 半導体装置 | |
| JPS615562A (ja) | 半導体装置 | |
| JPH0277128A (ja) | 半導体装置 | |
| JPH0682630B2 (ja) | 半導体素子の多層電極の製造方法 | |
| JPH0230171A (ja) | 半導体装置 | |
| JPH02254722A (ja) | 半導体装置 | |
| CN117690907A (zh) | 半导体结构及其制备方法、半导体器件 | |
| JPH03159125A (ja) | 半導体装置 | |
| JPS60195961A (ja) | 半導体装置 |