JPS6141248Y2 - - Google Patents

Description

【考案の詳細な説明】 本考案は、大電力用ゲートターンオフサイリス
タ、大電力用トランジスタ等における圧接型半導
体素子のカソードエミツタ電極構造の改良に関す
る。

ゲートターンオフサイリスタ（GTO）、高速用
サイリスタ、ゲートアシステツドサイリスタ
（GATT）、静電誘導トランジスタ（SIT）、大電
力用トランジスタ等のカソードエミツタ電極は、
一般に第１図に示すような構造に形成されてい
る。

すなわち、第１図は、上記の半導体素子のうち
GTOの概略図を示したものであるが、モリブデ
ン（MO）またはタングステン（Ｗ）からなる温
度補償板１上に、Ｐ型アノード層２、Ｎ形ベース
層３、Ｐ型ベース層４およびＮ型カソード層５を
形成した半導体基板６が設けられている。この半
導体基板６のＰ型ベース層４には、図示のように
凹溝７を設け、該溝７の底面にゲート電極８を形
成する。

一方、Ｎ型カソード層５上には、カソードエミ
ツタ電極９を形成する。

上記のゲート電極８およびカソードエミツタ電
極９は、電気的、熱的特性が良好な軟金属、たと
えばアルミニユーム（Al）、銀（Ag）、銅（Cu）
等が使用され、蒸着、メツキ等の方法により各表
面に形成される。

上記カソードエミツタ電極９は、図示を省略し
たがカソード電極板を介してカソード電極１０
（第３図参照）によつて軸方向に加圧力が付与さ
れるように構成されている。

さらに素子を高速で動作させる場合ゲート電極
８とカソードエミツタ電極９とは互いに入り組ん
だいわゆる櫛形ゲート構造を採用するのが一般的
である。

しかるに、上記の櫛形ゲート構造を採用する
と、櫛形のゲート電極８間にそれぞれ配置される
カソードエミツタ電極９の面積は小さくなり、そ
のため、軸方向の加圧力が加わつた場合に上記エ
ミツタ電極９が潰れたり、変形したりするおそれ
がある。

すなわち、カソードエミツタ電極９の要部にお
ける各部の寸法を一例として、第２図に示すと、
ａ＝約170μｍ、ｂ＝約350μｍ、ｃ＝約10μｍ程
度であり、面積が小さく、単位面積当りの加圧力
が大きくなる。

そしてこの加圧力が大きくなることにより、極
端な場合には、第３図に示すようにカソードエミ
ツタ電極１１が潰れまたは変形し、Ｎ型カソード
層５およびＰ形ベース層４を被覆した二酸化珪素
被膜（SiO₂）上を電極形成金属が降下し、ゲート
電極８に接触してしまい短絡事故を起す等の欠点
があつた。

一方、加圧力に耐え得るように、たとえばニツ
ケル（Ni）のような硬金属を上記カソードエミ
ツタ電極の形成に用いることも考えられるが、こ
の場合、上記電極の厚さを十分厚くすることが困
難であり、また、両者の熱膨脹係数の差により、
シリコン半導体基板の割れ、ひび等の原因となり
好しくない。

さらに、上記軟金属、硬金属にかかわらず、カ
ソードエミツタ電極を薄くすると、潰れまたは変
形をある程度防ぐことができるが、圧力が加えら
れた場合、カソードエミツタ電極９とカソード電
極１０とのなじみが少なくなり十分な電気的、熱
的接触が得られない難点がある。

一方、ゲート電極８は大電力用GTO素子の場
合はゲート電流が100A以上になることもあるの
で、膜厚は薄くできない。したがつて、カソード
エミツタ電極は薄く、ゲート電極は厚く形成する
場合は、蒸着またはメツキ工程が複雑にならざる
をえない。

本考案は上記の点にかんがみなされたもので、
カソードエミツタ電極を形成する金属に軟金属を
使用し、しかも十分厚く形成することを可能に
し、電気的熱的特性の優れたカソードエミツタ電
極構造を提供する。

以下に、本考案を図面に基づき説明する。

第４図および第５図は、本考案の一実施例であ
り、第４図はカソードエミツタ電極部分の要部拡
大図、第５図は、本考案を適用したGTOの断面
図である。

第５図において、第１図のGTOと同様にMOま
たはＷ温度補償板２１上にＰ型アノード層２２、
Ｎ型ベース層２３、Ｐ型ベース層２４およびＮ型
カソード層２５を形成した半導体基板２６を設け
る。

また、この半導体基板２６のＰ型ベース層２４
には、溝２７を設け、この凹溝２７の底面にゲー
ト電極２８を形成する。

そしてＮ型カソード層２５の表面には、第４図
の拡大図に示すようなカソードエミツタ電極用凹
溝３０を化学エツチング等の一般的方法により形
成する。

さらに、上記凹溝３０に前記の軟金属からなる
カソードエミツタ電極２９を蒸着またはメツキ等
により、上記凹溝の深さよりも１〜５μｍ程度高
く形成する。

今、上記カソードエミツタ電極部分の各部の寸
法の一例を示せばおよそ次の通りである。

すなわち、第４図においてｄ＝250μｍ、ｅ＝
170μｍ、ｆ＝11μｍ、ｇ＝１μｍ、ｈ＝７μ
ｍ、およびｉ＝２〜３μｍである。

なお、ｇは、酸化珪素被膜３１の厚さであり、
また第５図において３２はカソードエミツタ電極
２９とカソード電極３３間に介挿するカソード電
極板、３４はアノード電極である。

さらに、カソード電極３３には、その中心部か
ら半径方向の切欠溝３５を設け、この切欠溝３５
に絶縁チユーブ３６を介してゲート内部リード線
３７が設けられ、その一端が中央のゲート電極２
８に接続されている。

以上の説明から明らかなように、本考案はカソ
ードエミツタ電極を形成する箇所に所定の寸法の
カソードエミツタ電極用凹溝を設けたので、前記
電極の潰れまたは変形による前記凹溝外への抜出
が防止され、従来のような短絡事故を生ぜしめる
おそれがない。

また、電気的、熱的特性の良好なAl，Ag，Cu
等の軟金属の使用が可能であり、かつ凹溝外への
電極金属の抜出が防止されることから該電極金属
を比較的厚くすることができ、カソードエミツタ
電極−カソード電極板間の対向面のなじみが良く
なり、電気的、熱的抵抗を減少させることができ
る。

さらに電極金属を厚くすることができるために
加圧力についても従来のこの種の構造のものより
大きな加圧力を加えることができることになり、
相乗的に本考案はきわめて顕著な効果を発揮する
ものである。

なお、本考案の実施例は、GTOを例に採つて
説明したが、GATT、電力用トランジスタ等の
この種の構造の半導体素子のカソードエミツタ電
極構造に適用し得ることは言うまでもない。

【図面の簡単な説明】

第１図は、従来のGTOの概略断面図、第２図
は、同じくそのカソードエミツタ電極部の拡大
図、第３図は、加圧力を加えた場合のカソードエ
ミツタ電極の潰れまたは変形を示す断面図、第４
図および第５図は、本考案の一実施例を示し、第
４図は、カソードエミツタ電極部の拡大図、第５
図は、GTOの概略断面図である。 Ｐ型ベース層……２４、Ｎ型ベース層……２
５、半導体基板……２６、凹溝……２７、ゲート
電極……２８、カソードエミツタ電極……２９、
カソードエミツタ電極用凹溝……３０。

Claims (1)

1. 【実用新案登録請求の範囲】 １ 半導体基板の一主面に段差を設け、その谷部
   のベース層にゲート電極を、その山部のカソー
   ド層にカソードエミツタ電極を有する圧接型半
   導体素子の電極構造において、前記山部のカソ
   ード層にカソードエミツタ電極用凹溝を設け、
   該凹溝に溝深さよりも厚く金属を付着させてカ
   ソードエミツタ電極を形成したことを特徴とす
   る圧接型半導体素子の電極構造。 ２ 前記付着金属がアルミニユーム、銀、銅等の
   軟金属である実用新案登録請求の範囲第１項記
   載の圧接型半導体素子の電極構造。 ３ 前記付着金属が前記凹溝の溝深さよりも１μ
   ｍ以上厚く形成されていることを特徴とする実
   用新案登録請求の範囲第１項または第２項記載
   の圧接型半導体素子の電極構造。