JPS5938730B2 - 半導体装置の製造方法 - Google Patents

Description

【発明の詳細な説明】 この発明は、高耐圧、大容量で、しかも高速スイッチン
グ特性を有する半導体装置の製造方法に関し、特にキャ
リアのライフタイムキラーとして働く重金属を有効に拡
散させる方法に関するものである。

一般に高耐圧、大容量の特性が要求される半導体装置は
、高比抵抗であると同時に高ライフタイムであることが
必要条件である。

しかし、半導体装置に高速スイッチング特性を持たせよ
うとすると、金あるいは白金のような重金属を拡散して
、キャリアのライフタイムを低下させることが行なわれ
るため、半導体装置自体の順電圧降下や漏れ電流などの
特性を悪くし、高耐圧、大容量化が実現しにくくなる。

このように、半導体装置の高耐圧、大容量化と高速化と
いう２つの方向は、ライフタイムについて考えると、相
反する方向で、これら２つの方向を兼ね備えようとする
と、おのずと限界が生じる。

従つて、高耐圧、大容量でかつ高速スイッチング゛特性
を持たせるには、ライフタイムの制御を的確に行なうこ
とが重要となつて＜る。この発明は、この限界を打ち破
るためになされたもので、以下図に従つて説明する。

第１図は、従来の高速スイッチングサイリスタの製造方
法を示す工程別の断面図である。

先ず、通常のサイリスタの製造と同様に、Ｎ型ＦＺシリ
コンウェハ１を準備する。

このシリコンウェハ１は、目標の耐圧が得られるように
、所定の比抵抗と厚みが与えられている〔第１図ａ〕ｏ
次に、このＮ型シリコンウェハ１の両主面に、Ａｌ又は
Ｇａ（７）Ｐ型ドーパントを、所定の表面濃度と接合深
さを持つように拡散してｐ−ｎ−ｐ構造とする〔第１図
ｂ〕。次に、このシリコンウェハ１の酸化膜２をつけ直
しして、一方の主面側の酸化膜２に写真製版技術により
窓明けを行う〔第１図ｃ〕。次に、サイリスタのｐ−ｎ
−ｐ−ｎ四層構造とするために、窓明けをした酸化膜２
をマスクにしてリンの選択拡散を行う〔第１図ｄ〕。次
に、このシリコンウェハ１についている酸化膜を除去し
、上記リン拡散と反対側の主面に金５を蒸着して拡散す
る〔第１図ｅ〕。次に、シリコンウエハ１に付着した金
５をＨＦおよび王水にて除去し、電極支持板４にＡｌろ
う材３で合金固着す〔第１図ｆ〕ｏその後、通常のサイ
リスタと同様にしてＡｌ陰極を形成した後、シリコンウ
エハ１の端面加工を施し、パツシベーシヨンして、外装
に組込む。このようにして製作された従来の高速スイツ
チングサイリスタの特性について、一例を挙げて説明す
る。

電流容量４００Ａ１耐圧１２００Ｖ１ターンオフ時間２
０μＳｅｃ以下の高速スイツチングサイリスタの特性に
ついて第３図に示してある。

第３図は、ターンオフ時間（［ＴＭ：４００Ａ，ｄｉ／
Ｄｔ：３０Ａ／μＳ，ＶＲ：５０Ｖ，ｄｖ／Ｄｔ：２０
Ｖ／μＳ，Ｔｊ：１２５℃）と順電圧降下（１ＴＭ：１
２５０Ａ，Ｔｊ：１２５℃）との相関を示したものであ
る。

第３図中、破線Ａが従来の方法によつてライフタイム制
御を行なつた場合の特性を示す。

これによると、ターンオフ時間を２０μＳｅｃ以下にす
るためには、順電圧降下が２．１ｖ以上になつてしまい
、このサイリスタの順電圧降下規格２．２Ｖを満足させ
るためには製造歩留が極端に悪くなるという欠点があつ
た。この発明はこのような点に鑑みてなされたもので、
高耐圧、大容量化と高速化の両方を同時に実現し得る半
導体装置の製造方法を提供することを目的とする。

第２図は、この発明による高速スイツチングサイリスタ
の製造方法を示す工程別の断面図である。

第２図ａ−ｃの工程までは、第１図ａ−ｃに示す従来の
製造方法と同一である。第２図ｃの工程の後、リン拡散
のデポジシヨンをし、再び酸化してリンのデポジシヨン
面と反対側の面の酸化膜２を除去して、酸化膜除去面に
ボロンをデポジシヨンする〔第２図ｄ〕。次に、１２５
０℃で数時間、追込み拡散（ドライブ）を行ない、ボロ
ンの拡散層（Ｐ＋１０６を形成する。このボロン拡散層
（Ｐ＋層）６はその表面濃度が５×１０１５ｔ０ｍｓ／
Ｃｃ以上の高温度で、接合深さが１５μｍ収上になるよ
うにする〔第２図ｅ〕。

次いで、第１図Ｅ，ｆに示す従来の製造方法と同じく酸
化膜２を除去し、金５を蒸着して所定の温度で金拡散し
〔第２図ｆ〕、このシリコンウエハ１をＡｌろう材３１
で電極支持板４に合金固着する〔第２図ｇ〕。この発明
の方法によるサイリスタのターン・オフ時間一順電圧降
下の相関特性は第３図の実線Ｂのようになり、従来の方
法による場合の相関特性（破線Ａ）と比べ、大幅に改善
できる。

これは、同一のターン・オフ時間にしようとすると、金
拡散において、この発明による方法の方が温度を低くす
ることができるということから、ボロン拡散において、
ボロンが高濃度にシリコンウエハ内に入ることにより、
シリコンウエハ内部に歪を発生させ、転位密度を増し、
金拡散で金が入りやすくなつたものによるものと考えら
れる。

すなわち、少量の金の拡散で有効にターン・オフ時間短
縮に寄与できるので、順電圧降下や漏れ電流の特性に対
する影響力を小さくすることが出来るからである。また
、Ｐ＋層６を形成することにより、電極支持板４とシリ
コンウエハ１とのオーミツク接触を良好にできるからで
もある。

このように、ポロンを使用して、Ｐ型側にビ層を形成す
ることにより特性間の相関を良くし、製造歩留を向上す
ることができる。

しかも、ターンオフ時間を１５μＳｅｃ以下というサイ
リスタを製造しようとしても、従来の方法では不可能で
あつたが、本発明によれば可能にすることができる。

なお、ｐ＋層６の接合深さであるが、少くとも１５μｍ
以上ないと、この効果を期待できなかつた。

以上述べたように、高濃度ボロンの拡散により歩留を向
土させ、特性も改善することができた。

なお、ここでは金の拡散について述べたが、白金等の重
金属でも効果があることは言うまでもない以上述べたよ
うにこの発明によれば、高耐圧、犬容量化を損なうこと
なく高速化を達成することができる。

【図面の簡単な説明】

第１図は、従来の高速サイリスタの製造方法を示す工程
別の断面図、第２図は、この発明による高速サイリスタ
の製造方法を示す工程別の断面図、第３図は、ターン・
オフ時間と順電圧降下の相関図である。 図において、１はシリコンウエハ、５は金蒸着層、６は
ボロン拡散層である。

Claims (1)

【特許請求の範囲】
1. １ 少なくとも１つのｐｎ接合を形成した半導体ウェハ
   のｐ型の一主面から重金属を拡散するに際して、上記重
   金属を拡散する前に、上記半導体ウェハの一主面にボロ
   ンを拡散することによりこれと同一導電型で表面不純物
   濃度が５×１０＾１＾９ａｔｏｍｓ／ｃｃ以上でありか
   つ拡散深さが１５μｍ以上の高不純物濃度層を形成し、
   この高不純物濃度層上から上記重金属を拡散することを
   特徴とする半導体装置の製造方法。