JP4857484B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP4857484B2 JP4857484B2 JP2001122977A JP2001122977A JP4857484B2 JP 4857484 B2 JP4857484 B2 JP 4857484B2 JP 2001122977 A JP2001122977 A JP 2001122977A JP 2001122977 A JP2001122977 A JP 2001122977A JP 4857484 B2 JP4857484 B2 JP 4857484B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- electrode layer
- layer
- electrode
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 188
- 238000004519 manufacturing process Methods 0.000 title claims description 53
- 239000010410 layer Substances 0.000 claims description 263
- 239000000758 substrate Substances 0.000 claims description 100
- 239000002344 surface layer Substances 0.000 claims description 71
- 239000011229 interlayer Substances 0.000 claims description 32
- 239000012535 impurity Substances 0.000 claims description 25
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 18
- 238000000137 annealing Methods 0.000 claims description 18
- 229910052710 silicon Inorganic materials 0.000 claims description 18
- 239000010703 silicon Substances 0.000 claims description 18
- 229910052782 aluminium Inorganic materials 0.000 claims description 17
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 17
- 150000004767 nitrides Chemical class 0.000 claims description 16
- 238000005468 ion implantation Methods 0.000 claims description 9
- 238000000034 method Methods 0.000 claims description 9
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- 230000001590 oxidative effect Effects 0.000 claims description 4
- CSDREXVUYHZDNP-UHFFFAOYSA-N alumanylidynesilicon Chemical compound [Al].[Si] CSDREXVUYHZDNP-UHFFFAOYSA-N 0.000 claims description 2
- 230000015556 catabolic process Effects 0.000 description 10
- 230000000694 effects Effects 0.000 description 7
- 230000007423 decrease Effects 0.000 description 6
- 238000011084 recovery Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 239000011733 molybdenum Substances 0.000 description 3
- 230000006798 recombination Effects 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- 230000004913 activation Effects 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48455—Details of wedge bonds
- H01L2224/48456—Shape
- H01L2224/48458—Shape of the interface with the bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1203—Rectifying Diode
- H01L2924/12032—Schottky diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、電力変換装置などに用いられるダイオードなどの半導体装置に関する。
【０００２】
【従来の技術】
電力用半導体装置は、インバータをはじめ様々な用途に利用されており、その適用範囲を広げている。近年、ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）など高耐圧・大電流容量、かつ、高周波で動作可能なスイッチング素子が開発されており、それに伴い、電力用ダイオードでも、高周波動作が可能で発生損失の少ない高速逆回復特性が求められている。高速逆回復特性を達成するダイオードとして、例えば、図８に示されているＭＰＳ（Ｍｅｒｇ ＰｉＮ Ｓｃｈｏｔｔｋｙ）ダイオードや、図９に示されているＳＦＤ（Ｓｏｆｔ ａｎｄ Ｆａｓｔ Ｒｅｃｏｖｅｒｙ Ｄｉｏｄｅ）などのダイオードは、逆回復特性の改善が進められている。以下、ＳＦＤのことをＳＦＤダイオードという。
【０００３】
図１８、図１９は、ＭＰＳダイオードおよびＳＦＤダイオードの活性領域の概略的な断面構造でワイヤをボンディングした図をそれぞれ示す。
広く用いられている図示しないＰｉＮダイオードに対して、図１８のＭＰＳダイオードは、ｐ+ アノード層５２を半導体基板２００の一方の主面上に選択的に形成している点が特徴である。ｐ+ アノード層５２が形成されていない領域とアノード電極５５の接触部分はショットキー接合領域５４となり、順バイアス時に正孔の注入が起きないため、逆回復ピーク電流（Ｉｒｐ）小さく抑える事ができ、高速逆回復特性を達成できる。
【０００４】
一方、図１９のＳＦＤダイオードは、前記のＭＰＳダイオードのｐ+ アノード層５２が形成される側の半導体基板２００表面にｐ+ アノード層５２よりも不純物濃度が低く、拡散深さの浅いｐ- 層６１が形成される。順バイアス時に、ｐ- 層６１からの正孔の注入が抑制されるため、逆回復ピーク電流（Ｉｒｐ）小さく抑える事ができ、高速逆回復特性を達成できる。また、ｐ- 層６１があるため、ＭＰＳダイオードと比べると漏れ電流は小さくできる。
【０００５】
【発明が解決しようとする課題】
上述のＭＰＳダイオードやＳＦＤダイオードは、アノード電極５５上に電気的接触を得るためのワイヤ６４をボンディングする。このワイヤ６４をボンディングする際の衝撃で、ＭＰＳダイオードのショットキー接合領域５４であるＡ部、もしくは、ＳＦＤダイオードの浅い拡散のｐ- 層６１であるＢ部で、欠陥が発生し、耐圧劣化などの不具合が起こりやすい。
【０００６】
その原因は、電極にワイヤをボンディングするとき、電極とワイヤの間に圧力が加えられ、この圧力によって、電極とｎ- 層との界面に欠陥が生じる。この欠陥が再結合中心を構成し、伝導帯の電子が欠陥に流れ込み漏れ電流が増加する。特に、逆バイアス状態になり、電極とｎ- 層との界面に加わる電界が強くなると、ショットキー障壁の幅が薄くなる。そのために、電子が、このショットキー障壁を突き抜けて、再結合中心へ遷移する確率が高くなる。この確率が高くなると、再結合中心に介して流れるドンネル電流が増大する。このトンネル電流が漏れ電流の一部となるために、漏れ電流が増加し、結果として耐圧が低下するものと考えられる。
【０００７】
また、ＳＦＤダイオードの場合にも、圧力によってｐ- 層部分の界面に欠陥が生じると、ＭＰＳダイオードの場合と類似の現象が生じて、漏れ電流が増大し、耐圧低下することが考えられる。
この発明の目的は、前記の課題を解決して、ワイヤボンディング時の衝撃を緩和し、耐圧安定性に優れた半導体装置およびその製造方法を提供することにある。
【０００８】
【課題を解決するための手段】
前記の目的を達成するために、第１導電型の半導体基板の一方の表面より形成された電極層と、前記電極層と接続されたワイヤボンディングと、前記電極層端部の下部領域以外の領域であって前記半導体基板の一方の表面層に選択的に形成された第２導電型第１領域と、該第１領域に挟まれた前記半導体基板の表面層に形成された前記電極層とショットキー接合とを形成する第２領域と、を具備する半導体装置であって、
前記第１領域と前記電極層との間に、硬度が前記電極層の硬度より大きい層間膜を形成することで、前記第１領域上の電極層の表面高さを、前記第２領域上の表面高さより高くしている構成とする。
【０００９】
また、第１導電型の半導体基板の一方の表面より形成された電極層と、前記電極層と接続されたワイヤボンディングと、前記電極層端部の下部領域以外の領域であって前記半導体基板の一方の表面層にイオン注入によって選択的に形成された第２導電型第１領域と、該第１領域に挟まれた前記半導体基板の表面層に形成された前記電極層とショットキー接合とを形成する第２領域と、を具備する半導体装置であって、前記第１領域上の電極層の表面高さが、前記第２領域上の電極層の表面高さより高く、かつ前記第１領域の表面高さが、前記第２領域の表面高さより高い構成とする。
また、第１導電型の半導体基板の一方の表面より形成された電極層と、前記電極層と接続されたワイヤボンディングと、前記電極層端部の下部領域以外の領域であって前記半導体基板の一方の表面層に選択的に形成された第２導電型第１領域と、該第１領域に挟まれた前記半導体基板の表面層に形成された前記電極層とショットキー接合とを形成する第２領域と、を具備する半導体装置であって、前記第１領域と前記第２領域の表面高さが同一で、前記第１領域上の電極層の表面高さが、前記第２領域上の電極層の表面高さより高く、前記第１領域上の電極層の厚さが前記第２領域上の電極層の厚さよりも厚い構成とする。
【００１０】
また、第１導電型の半導体基板の一方の表面層に選択的に形成した第２導電型第１領域と、該第１領域に挟まれた前記半導体基板の表面層に形成された第１領域の厚さより薄く、第１領域の不純物濃度より小さな第２導電型第３領域と、前記第１領域上と第３領域上に形成された電極層と、前記電極層と接続されたワイヤボンディングとを具備し、該第１領域は、前記電極層端部の下部領域以外の領域に形成されており、前記電極層は前記第３領域においてオーミック接合を形成していることを特徴とする半導体装置であって、前記第１領域と前記電極層との間に、硬度が前記電極層の硬度より大きい層間膜を形成することで、前記第１領域上の電極層の表面高さを、前記第３領域上の表面高さより高くしている構成とする。
【００１１】
また、第１導電型の半導体基板の一方の表面層に選択的に形成した第２導電型第１領域と、該第１領域に挟まれた前記半導体基板の表面層に形成された第１領域の厚さより薄く、第１領域の不純物濃度より小さな第２導電型第３領域と、前記第１領域上と第３領域上に形成された電極層と、前記電極層と接続されたワイヤボンディングとを具備し、該第１領域は、前記電極層端部の下部領域以外の領域に形成されており、前記電極層は前記第３領域においてオーミック接合を形成していることを特徴とする半導体装置であって、前記第１領域上の電極層の表面高さが、前記第３領域上の電極層の表面高さより高く、かつ前記第１領域の表面高さが、前記第３領域の表面高さより高い構成とする。
【００１２】
また、第１導電型の半導体基板の一方の表面層に選択的に形成した第２導電型第１領域と、該第１領域に挟まれた前記半導体基板の表面層に形成された第１領域の厚さより薄く、第１領域の不純物濃度より小さな第２導電型第３領域と、前記第１領域上と第３領域上に形成された電極層と、前記電極層と接続されたワイヤボンディングとを具備し、該第１領域は、前記電極層端部の下部領域以外の領域に形成されており、前記電極層は前記第３領域においてオーミック接合を形成していることを特徴とする半導体装置であって、
前記第１領域と前記第３領域の表面高さが同一で、前記第１領域上の電極層の表面高さが、前記第３領域上の電極層の表面高さより高く、前記第１領域上の電極層の厚さが前記第２領域上の電極層の厚さよりも厚い構成とする。
また、複数個離れた前記第１領域毎に、該第１領域上に形成される電極層の表面高さが、前記第２領域上に形成される電極層の表面高さよりも高いことも好ましい。
また、複数個離れた前記第１領域毎に、該第１領域上に形成される電極層の表面高さが、前記第３領域上に形成される電極層の表面高さよりも高いことも好ましい。
【００１３】
また、第１導電型の半導体基板の一方の表面より形成された電極層と、前記電極層端部の下部領域以外の領域であって前記半導体基板の一方の表面層に選択的に形成された第２導電型第１領域と、該第１領域に挟まれた前記半導体基板の表面層に形成された前記電極層とショットキー接合とを形成する第２領域と、を具備する半導体装置の製造方法であって、
第１領域上に硬度が前記電極層の硬度より大きい層間膜を形成する工程と、全面に電極層を形成することで、前記第１領域上の電極層の表面高さを、前記第２領域上の前記電極層の表面高さより高くする工程とを含む製造方法とする。
【００１４】
また、第１導電型の半導体基板の一方の表面より形成された電極層と、前記電極層端部の下部領域以外の領域であって前記半導体基板の一方の表面層に選択的に形成された第２導電型第１領域と、該第１領域に挟まれた前記半導体基板の表面層に形成された前記電極層とショットキー接合とを形成する第２領域と、を具備する半導体装置の製造方法であって、
半導体基板上に窒化膜を選択的に形成する工程と、該窒化膜をマスクに選択酸化する工程と、前記窒化膜を除去し、イオン注入により第１領域を形成する工程と、前記選択酸化膜を除去することで、選択酸化膜が形成された箇所の半導体基板を凹型に形成する工程と、全面に電極層を形成することで、前記第１領域上の電極層の表面高さを、前記第２領域上の電極層の表面高さより高くする工程と、前記電極層にワイヤボンディングする工程とを含む製造方法とする。
【００１５】
また、第１導電型の半導体基板の一方の表面より形成された電極層と、前記電極層端部の下部領域以外の領域であって前記半導体基板の一方の表面層に選択的に形成された第２導電型第１領域と、該第１領域に挟まれた前記半導体基板の表面層に形成された前記電極層とショットキー接合とを形成する第２領域と、を具備する半導体装置の製造方法であって、
第１領域上と第２領域上に、同一厚みの主電極となる電極膜を形成する工程と、前記第２領域上の前記電極膜の表面層を除去することで、前記第１領域上の電極層の表面高さを、前記第２領域上の電極層の表面高さより高くする工程と、前記電極層にワイヤボンディングする工程とを含む製造方法とする。
【００１６】
また、第１導電型の半導体基板の一方の表面層に選択的に形成された第２導電型第１領域と、該第１領域に挟まれた前記半導体基板の表面層に第１領域の厚さより薄く、第１領域の不純物濃度より小さな第２導電型第３領域と、前記第１領域上と第３領域上に形成された主電極とを具備し、該第１領域は、前記主電極端部の下部領域以外の領域に形成されており、前記主電極は前記第３領域においてオーミック接合を形成していることを特徴とする半導体装置の製造方法であって、
前記一方の表面層の全面に前記第３領域を形成する工程と、第１領域上に硬度が前記主電極の硬度より大きい層間膜を形成する工程と、全面に主電極を形成することで、前記第１領域上の主電極の表面高さを、前記第３領域上の主電極の表面高さより高くする工程と、前記主電極にワイヤボンディングする工程とを含む製造方法とする。
【００１７】
また、第１導電型の半導体基板の一方の表面層に選択的に形成された第２導電型第１領域と、該第１領域に挟まれた前記半導体基板の表面層に第１領域の厚さより薄く、第１領域の不純物濃度より小さな第２導電型第３領域と、前記第１領域上と第３領域上に形成された主電極とを具備し、該第１領域は、前記主電極端部の下部領域以外の領域に形成されており、前記主電極は前記第３領域においてオーミック接合を形成していることを特徴とする半導体装置の製造方法であって、
半導体基板上に窒化膜を選択的に形成する工程と、該窒化膜をマスクに選択酸化する工程と、前記窒化膜を除去し、イオン注入により第１領域を形成する工程と、前記選択酸化膜を除去することで、選択酸化膜が形成された箇所の半導体基板を凹型に形成する工程と、前記一方の表面層の全面に前記第３領域を形成する工程と、全面に主電極を形成することで、前記第１領域上の主電極の表面高さを、前記第３領域上の主電極の表面高さより高くする工程と、前記主電極にワイヤボンディングする工程とを含む製造方法とする。
【００１８】
また、第１導電型の半導体基板の一方の表面層に選択的に形成された第２導電型第１領域と、該第１領域に挟まれた前記半導体基板の表面層に第１領域の厚さより薄く、第１領域の不純物濃度より小さな第２導電型第３領域と、前記第１領域上と第３領域上に形成された主電極とを具備し、該第１領域は、前記主電極端部の下部領域以外の領域に形成されており、前記主電極は前記第３領域においてオーミック接合を形成していることを特徴とする半導体装置の製造方法であって、
第１領域上と第３領域上に、同一厚みの主電極となる電極膜を形成する工程と、前記第３領域上の前記電極膜の表面層を除去することで、前記第１領域上の主電極の表面高さを、前記第３領域上の主電極の表面高さより高くする工程と、前記主電極にワイヤボンディングする工程とを含む製造方法とする。
【００１９】
また、前記主電極が、アルミ・シリコン膜を被覆し、低温でアニールして形成されてもよい。
【００２０】
また、前記第３領域が前記一方の表面層の全面への第２導電型不純物のイオン注入によって形成され、前記主電極が、アルミ・シリコン膜を被覆し、低温でアニールして形成されてもよい。
【００２１】
また、前記第３領域および前記主電極が、アルミ・シリコン膜を被覆し、５００℃以上の温度でアニールして形成されてもよい。
【００２２】
前記のように、第１領域（後述のｐ+ アノード層２）上の主電極（後述のアノード電極５）の表面高さを、第２領域、第３領域（後述のショットキー接合部４やｐ- 層１１）上の主電極の表面高さより高くすることで、ワイヤボンディング時の衝撃がショットキー接合部やｐ- 層に伝わりにくくなり、耐圧劣化の割合を減少させることが出来る。
【００２４】
【発明の実施の形態】
図１は、この本発明の第１実施例の半導体装置の要部断面図である。この半導体装置はＭＰＳダイオードの場合である。
ｎ半導体基板１００の一方の主面の表面層にｐ+ アノード層２を選択的に複数個形成し、ｐ+ アノード層２上に層間膜７を形成し、層間膜７上とｎ半導体基板１００上に、アルミ・シリコン膜でアノード電極５を形成する。ｐ+ アノード層２に挟まれたｎ半導体基板１００の表面と、アノード電極５との界面にショットキー接合部４を形成する。ｎ半導体基板１００の他方の主面の表面層にｎ+ カソード層３を形成し、ｎ+ カソード層３上にカソード電極６形成する。尚、ｐ+ アノード層２とｎ+ カソード層３に挟まれたｎ半導体基板がｎ- ドリフト層１である。
【００２５】
前記の層間膜７の形成により、ｐ+ アノード層２上のアノード電極５の表面高さ２１は、ショットキー接合部４上のアノード電極５の表面高さ２２より高くできる。その結果、図１７で示すように、ワイヤ１４をボンディングした時、ショットキー接合部４上のアノード電極５の凹部２４を、ワイヤ１４で加圧する力が、ワイヤ１４と凹部２４が接触した場合でも緩和され、ショットキー接合部４での漏れ電流の増加は抑制されて、耐圧低下を防止できる。
【００２６】
この層間膜７の底部の幅２７は、ボンディング時にショットキー接合部４が受ける加圧力（衝撃）を緩和するために、ｐ+ アノード層２の表面部の幅２６より狭くする。
また、層間膜７はＰＳＧ（Ｐｈｏｓｐｈｏｒｏｕｓ Ｓｉｌｉｃａｔｅｄ Ｇｌａｓｓ）膜などの絶縁膜や金属膜とする。
【００２７】
この層間膜７は、アノード電極５の材質と同一としても構わないが、アノード電極５の材質より硬い材質にすると、アノード電極５の凸部２３が、ボンディング時の圧力（衝撃）で変形する割合が、材質が同一の場合より小さくなるために、一層効果的となる。
また、図では、すべてのｐ+ アノード層２上に層間膜７をそれぞれ設けた場合を示したが、複数個おきに層間膜７を設けても構わない。この層間膜７の間隔は１μｍから１００μｍ程度の範囲に形成するとよい。これは、１μｍ未満のピッチになると、層間膜７の幅２７が狭く成り過ぎて、ボンディング時にｐ+ アノード層２上のアノード電極５が潰れ易くなり、ショットキー接合部４上のアノード電極５の凹部２４を、図示しないワイヤで加圧するようになる。一方、１００μｍを超えると、層間膜７の間隔が広くなり、ボンディング時に層間膜７に挟まれたショットキー接合部４上のアノード電極５の凹部２４をワイヤで加圧するようになるためである。また、この範囲を１０μｍから３０μｍとすると上記の問題が起こりにくく好ましい。
【００２８】
また、ｐ+ アノード層２上のアノード電極５の表面高さ２１と、ショットキー接合部４上のアノード電極５の表面高さ２２の差（層間膜７の厚さ２７）は、ｐ+ アノード層２のピッチが数μｍと狭い場合は１μｍ程度でよく、ピッチが数十μｍ以上と広い場合は５μｍ程度以下とするとよい。
尚、前記のｎ+ カソード層６とｐ+ アノード層２の間のｎ半導体基板１００内にｎ+ カソード層３に接して、ｎ+ カソード層３の濃度より低く、ｎ半導体基板１００の濃度より高いｎバッファ層を設けたＭＰＳダイオードとしても勿論よい。
【００２９】
また、ＭＰＳダイオードを構成するｐ+ アノード層２のピッチは１μｍから３０μｍの範囲とし、その拡散深さは３μｍから４μｍ程度である。また、ショットキー比率〔（ショットキー接合部の総表面積）÷（ショットキー接合部とｐ+ アノード層とを合わせた総表面積）〕は２０％から７０％程度とする。
尚、図示しないが、前記の層間膜７を、アノード電極７より硬く、導電性部材で形成し、この層間膜７を露出させてアノード電極の一部として利用し、前記のアノード電極５の厚さを、この層間膜７の厚さより薄くなるようにアノード電極７をエッチングして、段差を設けた場合も、前記と同様の効果が得られる。
【００３０】
図２は、この発明の第２実施例の半導体装置の製造方法であり、同図（ａ）から同図（ｃ）は、工程順に示した要部工程断面図である。この製造方法は図１の半導体装置の製造方法である。
ｎ半導体基板１００の裏面側にｎ+ カソード層３を形成する。ｎ半導体基板１００の表面側にボロンやＢＦ2 などのｐ型不純物を選択的にイオン注入し、熱処理して、複数個のｐ+ アノード層２を形成する。ｐ+ アノード層２が形成されないｎ半導体基板１００がｎ- ドリフト層１となる（同図（ａ））。
【００３１】
つぎに、ｐ+ アノード層２上に金属膜である層間膜７を形成する。この層間膜７はＰＳＧ膜などの絶縁膜であっても構わない（同図（ｂ））。
つぎに、ｐ+ アノード層２上とｎ- ドリフト層１上にアノード電極５を形成する。アノード電極５は、アルミ・シリコン（１重量％から３重量％程度のシリコン入りアルミニウム）膜をスパッタまたは蒸着で形成し、３５０℃から５００℃程度の低温アニールする。アニール時間は３０分から２時間程度である。この低温アニールにより、ｎ- ドリフト層１とアノード電極５の界面にはショトキー接合部４が形成される。前記のアニール温度が５００を超えるとショットキー接合部４は形成されずに、ｎ- ドリフト層１の表面層にｐ- 層が形成される。また、３５０℃未満では、アルミ・シリコン膜とｎ半導体基板１００と接触性が良くない。つぎにｎ+ カソード層３上にカソード電極６を形成する（同図（ｃ））。
【００３２】
図１で説明したように、この層間膜７を、アノード電極５を形成するアルミ・シリコン膜より硬い金属（例えば、モリブデン、タングステンなど）にすると、アノード電極５の凸部２３が潰れにくくなる。
図３は、この本発明の第３実施例の半導体装置の要部断面図である。この半導体装置はＭＰＳダイオードの場合である。
【００３３】
ｎ半導体基板１００の一方の主面の複数の凹部２４を形成し、凹部２４が形成されな複数の凸部２３の箇所のそれぞれの表面層に、ｐ+ アノード層２を形成し、ｐ+ アノード層２上および凹部２４上にアノード電極５を形成する。ｐ+ アノード層２に挟まれた凹部２４のｎ半導体基板１００の表面と、アノード電極５との界面にショットキー接合部４を形成する。ｎ半導体基板１００の他方の主面の表面層にｎ+ カソード層３を形成し、ｎ+ カソード層３上にカソード電極６を形成する。
【００３４】
前記の凹部２４の形成により、凸部２３に形成されたｐ+ アノード層２上のアノード電極５の表面高さ２１は、凹部２４に形成されたショットキー接合部４上のアノード電極５の表面高さ２２より高くできる。ここで表面高さの基準は、凹部が形成されないｎ半導体基板１００の表面とした。
その結果、前記したように、ワイヤボンディングした時、ショットキー接合部４上のアノード電極５の凹部２４を、図示しないワイヤで加圧する力が緩和され、ショットキー接合部４での漏れ電流の増加は抑制され、耐圧低下を防止できる。
【００３５】
また、前記の凸部２３のピッチは、ｐ+ アノード層２のピッチと同一となる。また、凹部２４の深さ（つまり、凸部２３と凹部２４の段差）は０．８μｍから５μｍとする。これは、図４で説明するように、選択酸化膜の厚みに依存する。
図４は、この発明の第４実施例の半導体装置の製造方法であり、同図（ａ）から同図（ｃ）は、工程順に示した要部工程断面図である。この製造方法は図３の半導体装置の製造方法である。
【００３６】
ｎ半導体基板１００の裏面側にｎ+ カソード層３を形成する。ｎ半導体基板の表面側に窒化膜８をパターニングし、酸化して、窒化膜８が形成されていない部分に、厚い選択酸化膜９（ＬＯＣＯＳ：Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ）を形成する（同図（ａ））。
つぎに、窒化膜８を除去した後、選択酸化膜９をマスクとして、ボロンやＢＦ2 などのｐ型不純物をイオン注入し、イオン活性化熱処理を行いｐ+ アノード層２を形成する。このイオン活性化熱処理は、次工程の選択酸化膜の除去後でも構わない（同図（ｂ））。
【００３７】
つぎに、選択酸化膜９を除去し、ｎ半導体基板１００のアノード側の表面に凹部２６を形成し、その後、ｎ半導体基板１００の両面にアノード電極５とカソード電極６をそれぞれ形成する。このアノード電極５は、前記のアルミ・シリコン膜をスパッタまたは蒸着し、低温アニールすることで形成される。この低温アニールで、前記したように、ｎ- ドリフト層１とアノード電極２の界面にはショトキー接合部４が形成される（同図（ｃ））。
【００３８】
このように、選択酸化膜９の除去により、ショットキー接合部４表面は凹部２６となり、ｐ+ アノード層２表面は凸部２５となる。この凹凸の表面に、アノード電極５を形成するために、ｐ+ アノード層２上のアノード電極５の表面が凸部２３となり、ショットキー接合部４上のアノード電極５の表面が凹部２４となる。
【００３９】
その結果、ｐ+ アノード層２上のアノード電極５の表面高さ２１は、ショットキー接合部４上のアノード電極５の表面高さ２２より高くできる。
図５は、この発明の第５実施例の半導体装置の要部断面図である。この半導体装置はＭＰＳダイオードの場合である。
ｎ半導体基板１００の一方の主面の表面層にｐ+ アノード層２を選択的に複数個形成し、ｐ+ アノード層２上とｎ半導体基板１００上に、アルミ・シリコン膜でアノード電極５を形成する。ｐ+ アノード層２に挟まれたｎ半導体基板１００の表面と、アノード電極５との界面にショットキー接合部４を形成する。ショットキー接合部４上のアノード電極５に凹部２４を形成する。ｎ半導体基板１００の他方の主面の表面層にｎ+ カソード層３を形成し、ｎ+ カソード層３上にカソード電極６形成する。尚、ｐ+ アノード層２とｎ+ カソード層３に挟まれたｎ半導体基板がｎ- ドリフト層１である。
【００４０】
前記の凹部２４の形成により、ｐ+ アノード層２上のアノード電極５の表面高さ２１は、ショットキー接合部４上のアノード電極５の表面高さ２２より高くできる。
この凹部２４を、ショットキー接合部４より広く、ｐ+ アノード層２にかかる様に形成すると、凸部２３がｐ+ アノード層２内に形成されて好ましい。
【００４１】
凸部２３の寸法の諸元は、図１の場合と同様にすると図１と同様の効果が得られる。
図６は、この発明の第６実施例の半導体装置の製造方法であり、同図（ａ）から同図（ｃ）は、工程順に示した要部工程断面図である。この製造方法は図５の半導体装置の製造方法である。
【００４２】
ｎ半導体基板１００の裏面側にｎ+ カソード層３を形成する。ｎ半導体基板１００の表面側にボロンやＢＦ2 などのｐ型不純物を選択的にイオン注入し、熱処理して、複数個のｐ+ アノード層２を形成する。ｐ+ アノード層２とｎ+ カソード層３似挟まれたｎ半導体基板１００がｎ- ドリフト層１となる（同図（ａ））。
【００４３】
つぎに、ｐ+ アノード層２上とｎ- ドリフト層１上にアノード電極５を形成する。アノード電極２は、前記のアルミ・シリコン膜をスパッタまたは蒸着で形成し、前記の低温アニールをすることで形成される。この低温アニールで、前記したように、ｎ- ドリフト層１とアノード電極２の界面にはショトキー接合部４が形成される。つぎに、ｐ+ アノード層２上のアノード電極５にレジスト１０を形成する（同図（ｂ））。
【００４４】
つぎに、レジスト１０をマスクに、ｎ- ドリフト層１に達しないように、アノード電極５をエッチングで除去し、ショットキー接合部４上のアノード電極５に凹部２４を形成する。レジスト１０を除去し、ｎ+ カソード層３上にカソード電極６を形成する。（同図（ｃ））。尚、前記の低温アニールはレジスト１０を除去した後でもよい。
【００４５】
ショットキー接合部４上のアノード電極５に凹部２４を形成することで、ｐ+ アノード層２上のアノード電極５の表面高さ２１は、ショットキー接合部４上のアノード電極５の表面高さ２２より高くできる。
図７は、この発明の第７実施例の半導体装置の要部断面図である。この半導体装置はＭＰＳダイオードの場合である。
【００４６】
ｎ半導体基板１００の一方の主面の表面層にｐ+ アノード層２を選択的に複数個形成し、ｐ+ アノード層２上に第１アノード電極５ａ、ｐ+ アノード層２に挟まれたｎ半導体基板１００（ｎ- ドリフト層１）上に第２アノード電極５ｂをそれぞれ表面が平坦になるように形成する。ｐ+ アノード層２に挟まれたｎ- ドリフト層１の表面と、第２アノード電極５ｂとの界面にショットキー接合部４を形成する。ｎ半導体基板１００の他方の主面の表面層にｎ+ カソード層３を形成し、ｎ+ カソード層３上にカソード電極６を形成する。
【００４７】
ｐ+ アノード層２上に形成された第１アノード電極５ａを、ショットキー接合部４上に形成されたの第２アノード電極５ｂより部材の硬度を大きく（部材を硬く）することで、図示しないワイヤをボンディングしたとき、ワイヤの加圧力が硬い第１アノード電極５ａに多くかかり、ショットキー接合部４の加圧力を減らすことができる。第１アノード電極５ａの部材をモリブデンやタングステンなどとして、第２アノード電極５ｂの部材をアルミ・シリコンなどにするとよい。
【００４８】
図８は、この発明の第８実施例の半導体装置の製造方法であり、同図（ａ）から同図（ｃ）は工程順に示した要部工程断面図である。この製造方法は図７−図６の半導体装置の製造方法である。
ｎ半導体基板１００の裏面側にｎ+ カソード層３を形成する。ｎ半導体基板１００の表面側にボロンやＢＦ2 などのｐ型不純物を選択的にイオン注入し、熱処理して、複数個のｐ+ アノード層２を形成する。ｐ+ アノード層２とｎ+ カソード層３に挟まれたｎ半導体基板がｎ- ドリフト層１となる（同図（ａ））。
【００４９】
つぎに、ｐ+ アノード層２上に、アルミ・シリコンより硬いモリブデンやタングステンなどで硬い第２アノード電極５ａを形成する。つぎに、ｐ+ アノード層２上とｎ- ドリフト層１上に柔らかい第２アノード電極５ｂを形成する。第２アノード電極５ｂは、前記のアルミ・シリコン膜を蒸着で形成し、前記の低温アニールすることで形成される。このアニール条件では、ｎ- ドリフト層１と第２アノード電極５ｂの界面には、ショトキー接合部４が形成される（同図（ｂ））。
【００５０】
つぎに、第２アノード電極５ｂを、前記の第１アノード電極５ａが露出するまで平坦化する。ｎ+ カソード層３上にカソード電極６を形成する（同図（ｃ））。
前記のように、硬い第１アノード電極５ａと柔らかい第２アノード電極５ｂの表面高さを同一としても、硬い第１アノード電極５ａの方にボンディング時の加圧力が強く伝達されて、柔らかい第２アノード電極５ｂからショットキー接合部４へ伝達される加圧力を弱めることができる。
【００５１】
図９は、この発明の第９実施例の半導体装置の要部断面図である。この半導体装置はＳＦＤダイオードの場合である。
図１との違いは、ショットキー接合部４に相当する箇所に薄いｐ- 層１１を形成した点である。図１と同様の層間膜７を形成することで、図１と同様の効果が得られる。このｐ- 層１１の不純物濃度は、ｐ+ アノード層２の不純物濃度より低く、ｎ半導体基板１００（ｎ- ドリフト層１）の濃度より高くする。またｐ- 層１１の深さをｐ+ アノード層２より浅くする。
【００５２】
図１０は、この発明の第１０実施例の半導体装置の製造方法であり、同図（ａ）から同図（ｃ）は工程順に示した要部工程断面図である。この製造方法は図９の半導体装置の製造方法である。
図２との違いは、図２（ａ）のアノード側の表面層に、ｐ+ アノード層２より浅いｐ- 層１１を全面に形成する点である。その他の工程は第２実施例と同じである。この場合、ｐ- 層１１があるために、アルミ・シリコン膜を低温アニールしてもショットキー接合部は形成されない。
【００５３】
このｐ- 層１１の形成は、ＢＦ2 などのｐ型不純物を全面にイオン注入し、熱処理して行われる。また、アノード電極５の形成を、アルミ・シリコン膜を蒸着し、低温アニールではなく、５００℃を超える高温アニールする場合には、ｐ- 層が形成されるために、前記のｐ型不純物のイオン注入は行わなくても構わない。
【００５４】
図１１は、この発明の第１１実施例の半導体装置の要部断面図である。この半導体装置はＳＦＤダイオードの場合である。
図３との違いは、ショットキー接合部４に相当する箇所に薄いｐ- 層１１を形成した点である。図３と同様の層間膜を形成することで、図３と同様の効果が得られる。
【００５５】
図１２は、この発明の第１２実施例の半導体装置の製造方法であり、同図（ａ）から同図（ｃ）は工程順に示した要部工程断面図である。この製造方法は図１１の半導体装置の製造方法である。
図４との違いは、図４（ｃ）のアノード側の表面層に、ｐ+ アノード層２より浅いｐ- 層１１を全面に形成する点である。その他の工程は第４実施例と同じである。このｐ- 層１１の形成は、図１０の場合と同じである。
【００５６】
図１３は、この発明の第１３実施例の半導体装置の要部断面図である。この半導体装置はＳＦＤダイオードの場合である。
図５との違いは、ショットキー接合部４に相当する箇所に薄いｐ- 層１１を形成した点である。図５と同様の層間膜を形成することで、図５と同様の効果が得られる。
【００５７】
図１４は、この発明の第１４実施例の半導体装置の製造方法であり、同図（ａ）から同図（ｃ）は工程順に示した要部工程断面図である。この製造方法は図１３の半導体装置の製造方法である。
図６との違いは、図６（ａ）のアノード側の表面層に、ｐ+ アノード層２より浅いｐ- 層１１を全面に形成する点である。その他の工程は第６実施例と同じである。このｐ- 層１１の形成は、図１０の場合と同じである。
【００５８】
図１５この発明の第１５実施例の半導体装置の要部断面図である。この半導体装置はＳＦＤダイオードの場合である。
図７との違いは、ショットキー接合部４に相当する箇所に薄いｐ- 層１１を形成した点である。図７と同様の層間膜を形成することで、図７と同様の効果が得られる。
【００５９】
図１６は、この発明の第１６実施例の半導体装置の製造方法であり、同図（ａ）から同図（ｃ）は工程順に示した要部工程断面図である。この製造方法は図１５の半導体装置の製造方法である。
図８との違いは、図８（ａ）のアノード側の表面層に、ｐ+ アノード層２より浅いｐ- 層１１を全面に形成する点である。その他の工程は第８実施例と同じである。このｐ- 層１１の形成は、図１０の場合と同じである。
【００６０】
【発明の効果】
この発明によれば、ｐ+ アノード層上に形成されたアノード電極の表面高さを、その他の領域に形成されたアノード電極の表面高さより高くすることで、ボンディング時にワイヤからショットキー接合部やｐ- 層に加わる加圧力が低減されて、漏れ電流の増加を抑えることができて、耐圧低下を防止できる。
【００６１】
また、ｐ+ アノード層上に形成されたアノード電極をその他の領域に形成されたアノード電極より硬い材質とすることで、アノード電極が全面に亘って平坦な場合においても、ボンディング時にワイヤからショットキー接合部やｐ- 層に加わる加圧力が低減されて、漏れ電流の増加を抑えることができて、耐圧低下を防止できる。
【図面の簡単な説明】
【図１】この本発明の第１実施例の半導体装置の要部断面図
【図２】この発明の第２実施例の半導体装置の製造方法であり、（ａ）から（ｃ）は、工程順に示した要部工程断面図
【図３】この本発明の第３実施例の半導体装置の要部断面図
【図４】この発明の第４実施例の半導体装置の製造方法であり、（ａ）から（ｃ）は、工程順に示した要部工程断面図
【図５】この本発明の第５実施例の半導体装置の要部断面図
【図６】この発明の第６実施例の半導体装置の製造方法であり、（ａ）から（ｃ）は、工程順に示した要部工程断面図
【図７】この本発明の第７実施例の半導体装置の要部断面図
【図８】この発明の第８実施例の半導体装置の製造方法であり、（ａ）から（ｃ）は、工程順に示した要部工程断面図
【図９】この本発明の第９実施例の半導体装置の要部断面図
【図１０】この発明の第１０実施例の半導体装置の製造方法であり、（ａ）から（ｃ）は、工程順に示した要部工程断面図
【図１１】この本発明の第１１実施例の半導体装置の要部断面図
【図１２】この発明の第１２実施例の半導体装置の製造方法であり、（ａ）から（ｃ）は、工程順に示した要部工程断面図
【図１３】この本発明の第１３実施例の半導体装置の要部断面図
【図１４】この発明の第１４実施例の半導体装置の製造方法であり、（ａ）から（ｃ）は、工程順に示した要部工程断面図
【図１５】この本発明の第１５実施例の半導体装置の要部断面図
【図１６】この発明の第１４実施例の半導体装置の製造方法であり、（ａ）から（ｃ）は、工程順に示した要部工程断面図
【図１７】アノード電極にボンディングした図
【図１８】ボンディングした従来のＭＰＳダイオードの要部断面図
【図１９】ボンディングした従来のＳＦＤダイオードの要部断面図
【符号の説明】
１ ｎ- ドリフト層
２ ｐ+ アノード層
３ ｎ+ カソード層
４ ショットキー接合部
５ アノード電極
５ａ 第１アノード電極（硬い）
５ｂ 第２アノード電極（柔らかい）
６ カソード電極
７ 層間膜
８ 窒化膜
９ 選択酸化膜
１０ レジスト
１１ ｐ- 層
１４ ワイヤ
２１、２２ 表面高さ
２３、２５ 凸部
２４、２６ 凹部
２７ 厚さ
１００ ｎ半導体基板
【発明の属する技術分野】
この発明は、電力変換装置などに用いられるダイオードなどの半導体装置に関する。
【０００２】
【従来の技術】
電力用半導体装置は、インバータをはじめ様々な用途に利用されており、その適用範囲を広げている。近年、ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）など高耐圧・大電流容量、かつ、高周波で動作可能なスイッチング素子が開発されており、それに伴い、電力用ダイオードでも、高周波動作が可能で発生損失の少ない高速逆回復特性が求められている。高速逆回復特性を達成するダイオードとして、例えば、図８に示されているＭＰＳ（Ｍｅｒｇ ＰｉＮ Ｓｃｈｏｔｔｋｙ）ダイオードや、図９に示されているＳＦＤ（Ｓｏｆｔ ａｎｄ Ｆａｓｔ Ｒｅｃｏｖｅｒｙ Ｄｉｏｄｅ）などのダイオードは、逆回復特性の改善が進められている。以下、ＳＦＤのことをＳＦＤダイオードという。
【０００３】
図１８、図１９は、ＭＰＳダイオードおよびＳＦＤダイオードの活性領域の概略的な断面構造でワイヤをボンディングした図をそれぞれ示す。
広く用いられている図示しないＰｉＮダイオードに対して、図１８のＭＰＳダイオードは、ｐ+ アノード層５２を半導体基板２００の一方の主面上に選択的に形成している点が特徴である。ｐ+ アノード層５２が形成されていない領域とアノード電極５５の接触部分はショットキー接合領域５４となり、順バイアス時に正孔の注入が起きないため、逆回復ピーク電流（Ｉｒｐ）小さく抑える事ができ、高速逆回復特性を達成できる。
【０００４】
一方、図１９のＳＦＤダイオードは、前記のＭＰＳダイオードのｐ+ アノード層５２が形成される側の半導体基板２００表面にｐ+ アノード層５２よりも不純物濃度が低く、拡散深さの浅いｐ- 層６１が形成される。順バイアス時に、ｐ- 層６１からの正孔の注入が抑制されるため、逆回復ピーク電流（Ｉｒｐ）小さく抑える事ができ、高速逆回復特性を達成できる。また、ｐ- 層６１があるため、ＭＰＳダイオードと比べると漏れ電流は小さくできる。
【０００５】
【発明が解決しようとする課題】
上述のＭＰＳダイオードやＳＦＤダイオードは、アノード電極５５上に電気的接触を得るためのワイヤ６４をボンディングする。このワイヤ６４をボンディングする際の衝撃で、ＭＰＳダイオードのショットキー接合領域５４であるＡ部、もしくは、ＳＦＤダイオードの浅い拡散のｐ- 層６１であるＢ部で、欠陥が発生し、耐圧劣化などの不具合が起こりやすい。
【０００６】
その原因は、電極にワイヤをボンディングするとき、電極とワイヤの間に圧力が加えられ、この圧力によって、電極とｎ- 層との界面に欠陥が生じる。この欠陥が再結合中心を構成し、伝導帯の電子が欠陥に流れ込み漏れ電流が増加する。特に、逆バイアス状態になり、電極とｎ- 層との界面に加わる電界が強くなると、ショットキー障壁の幅が薄くなる。そのために、電子が、このショットキー障壁を突き抜けて、再結合中心へ遷移する確率が高くなる。この確率が高くなると、再結合中心に介して流れるドンネル電流が増大する。このトンネル電流が漏れ電流の一部となるために、漏れ電流が増加し、結果として耐圧が低下するものと考えられる。
【０００７】
また、ＳＦＤダイオードの場合にも、圧力によってｐ- 層部分の界面に欠陥が生じると、ＭＰＳダイオードの場合と類似の現象が生じて、漏れ電流が増大し、耐圧低下することが考えられる。
この発明の目的は、前記の課題を解決して、ワイヤボンディング時の衝撃を緩和し、耐圧安定性に優れた半導体装置およびその製造方法を提供することにある。
【０００８】
【課題を解決するための手段】
前記の目的を達成するために、第１導電型の半導体基板の一方の表面より形成された電極層と、前記電極層と接続されたワイヤボンディングと、前記電極層端部の下部領域以外の領域であって前記半導体基板の一方の表面層に選択的に形成された第２導電型第１領域と、該第１領域に挟まれた前記半導体基板の表面層に形成された前記電極層とショットキー接合とを形成する第２領域と、を具備する半導体装置であって、
前記第１領域と前記電極層との間に、硬度が前記電極層の硬度より大きい層間膜を形成することで、前記第１領域上の電極層の表面高さを、前記第２領域上の表面高さより高くしている構成とする。
【０００９】
また、第１導電型の半導体基板の一方の表面より形成された電極層と、前記電極層と接続されたワイヤボンディングと、前記電極層端部の下部領域以外の領域であって前記半導体基板の一方の表面層にイオン注入によって選択的に形成された第２導電型第１領域と、該第１領域に挟まれた前記半導体基板の表面層に形成された前記電極層とショットキー接合とを形成する第２領域と、を具備する半導体装置であって、前記第１領域上の電極層の表面高さが、前記第２領域上の電極層の表面高さより高く、かつ前記第１領域の表面高さが、前記第２領域の表面高さより高い構成とする。
また、第１導電型の半導体基板の一方の表面より形成された電極層と、前記電極層と接続されたワイヤボンディングと、前記電極層端部の下部領域以外の領域であって前記半導体基板の一方の表面層に選択的に形成された第２導電型第１領域と、該第１領域に挟まれた前記半導体基板の表面層に形成された前記電極層とショットキー接合とを形成する第２領域と、を具備する半導体装置であって、前記第１領域と前記第２領域の表面高さが同一で、前記第１領域上の電極層の表面高さが、前記第２領域上の電極層の表面高さより高く、前記第１領域上の電極層の厚さが前記第２領域上の電極層の厚さよりも厚い構成とする。
【００１０】
また、第１導電型の半導体基板の一方の表面層に選択的に形成した第２導電型第１領域と、該第１領域に挟まれた前記半導体基板の表面層に形成された第１領域の厚さより薄く、第１領域の不純物濃度より小さな第２導電型第３領域と、前記第１領域上と第３領域上に形成された電極層と、前記電極層と接続されたワイヤボンディングとを具備し、該第１領域は、前記電極層端部の下部領域以外の領域に形成されており、前記電極層は前記第３領域においてオーミック接合を形成していることを特徴とする半導体装置であって、前記第１領域と前記電極層との間に、硬度が前記電極層の硬度より大きい層間膜を形成することで、前記第１領域上の電極層の表面高さを、前記第３領域上の表面高さより高くしている構成とする。
【００１１】
また、第１導電型の半導体基板の一方の表面層に選択的に形成した第２導電型第１領域と、該第１領域に挟まれた前記半導体基板の表面層に形成された第１領域の厚さより薄く、第１領域の不純物濃度より小さな第２導電型第３領域と、前記第１領域上と第３領域上に形成された電極層と、前記電極層と接続されたワイヤボンディングとを具備し、該第１領域は、前記電極層端部の下部領域以外の領域に形成されており、前記電極層は前記第３領域においてオーミック接合を形成していることを特徴とする半導体装置であって、前記第１領域上の電極層の表面高さが、前記第３領域上の電極層の表面高さより高く、かつ前記第１領域の表面高さが、前記第３領域の表面高さより高い構成とする。
【００１２】
また、第１導電型の半導体基板の一方の表面層に選択的に形成した第２導電型第１領域と、該第１領域に挟まれた前記半導体基板の表面層に形成された第１領域の厚さより薄く、第１領域の不純物濃度より小さな第２導電型第３領域と、前記第１領域上と第３領域上に形成された電極層と、前記電極層と接続されたワイヤボンディングとを具備し、該第１領域は、前記電極層端部の下部領域以外の領域に形成されており、前記電極層は前記第３領域においてオーミック接合を形成していることを特徴とする半導体装置であって、
前記第１領域と前記第３領域の表面高さが同一で、前記第１領域上の電極層の表面高さが、前記第３領域上の電極層の表面高さより高く、前記第１領域上の電極層の厚さが前記第２領域上の電極層の厚さよりも厚い構成とする。
また、複数個離れた前記第１領域毎に、該第１領域上に形成される電極層の表面高さが、前記第２領域上に形成される電極層の表面高さよりも高いことも好ましい。
また、複数個離れた前記第１領域毎に、該第１領域上に形成される電極層の表面高さが、前記第３領域上に形成される電極層の表面高さよりも高いことも好ましい。
【００１３】
また、第１導電型の半導体基板の一方の表面より形成された電極層と、前記電極層端部の下部領域以外の領域であって前記半導体基板の一方の表面層に選択的に形成された第２導電型第１領域と、該第１領域に挟まれた前記半導体基板の表面層に形成された前記電極層とショットキー接合とを形成する第２領域と、を具備する半導体装置の製造方法であって、
第１領域上に硬度が前記電極層の硬度より大きい層間膜を形成する工程と、全面に電極層を形成することで、前記第１領域上の電極層の表面高さを、前記第２領域上の前記電極層の表面高さより高くする工程とを含む製造方法とする。
【００１４】
また、第１導電型の半導体基板の一方の表面より形成された電極層と、前記電極層端部の下部領域以外の領域であって前記半導体基板の一方の表面層に選択的に形成された第２導電型第１領域と、該第１領域に挟まれた前記半導体基板の表面層に形成された前記電極層とショットキー接合とを形成する第２領域と、を具備する半導体装置の製造方法であって、
半導体基板上に窒化膜を選択的に形成する工程と、該窒化膜をマスクに選択酸化する工程と、前記窒化膜を除去し、イオン注入により第１領域を形成する工程と、前記選択酸化膜を除去することで、選択酸化膜が形成された箇所の半導体基板を凹型に形成する工程と、全面に電極層を形成することで、前記第１領域上の電極層の表面高さを、前記第２領域上の電極層の表面高さより高くする工程と、前記電極層にワイヤボンディングする工程とを含む製造方法とする。
【００１５】
また、第１導電型の半導体基板の一方の表面より形成された電極層と、前記電極層端部の下部領域以外の領域であって前記半導体基板の一方の表面層に選択的に形成された第２導電型第１領域と、該第１領域に挟まれた前記半導体基板の表面層に形成された前記電極層とショットキー接合とを形成する第２領域と、を具備する半導体装置の製造方法であって、
第１領域上と第２領域上に、同一厚みの主電極となる電極膜を形成する工程と、前記第２領域上の前記電極膜の表面層を除去することで、前記第１領域上の電極層の表面高さを、前記第２領域上の電極層の表面高さより高くする工程と、前記電極層にワイヤボンディングする工程とを含む製造方法とする。
【００１６】
また、第１導電型の半導体基板の一方の表面層に選択的に形成された第２導電型第１領域と、該第１領域に挟まれた前記半導体基板の表面層に第１領域の厚さより薄く、第１領域の不純物濃度より小さな第２導電型第３領域と、前記第１領域上と第３領域上に形成された主電極とを具備し、該第１領域は、前記主電極端部の下部領域以外の領域に形成されており、前記主電極は前記第３領域においてオーミック接合を形成していることを特徴とする半導体装置の製造方法であって、
前記一方の表面層の全面に前記第３領域を形成する工程と、第１領域上に硬度が前記主電極の硬度より大きい層間膜を形成する工程と、全面に主電極を形成することで、前記第１領域上の主電極の表面高さを、前記第３領域上の主電極の表面高さより高くする工程と、前記主電極にワイヤボンディングする工程とを含む製造方法とする。
【００１７】
また、第１導電型の半導体基板の一方の表面層に選択的に形成された第２導電型第１領域と、該第１領域に挟まれた前記半導体基板の表面層に第１領域の厚さより薄く、第１領域の不純物濃度より小さな第２導電型第３領域と、前記第１領域上と第３領域上に形成された主電極とを具備し、該第１領域は、前記主電極端部の下部領域以外の領域に形成されており、前記主電極は前記第３領域においてオーミック接合を形成していることを特徴とする半導体装置の製造方法であって、
半導体基板上に窒化膜を選択的に形成する工程と、該窒化膜をマスクに選択酸化する工程と、前記窒化膜を除去し、イオン注入により第１領域を形成する工程と、前記選択酸化膜を除去することで、選択酸化膜が形成された箇所の半導体基板を凹型に形成する工程と、前記一方の表面層の全面に前記第３領域を形成する工程と、全面に主電極を形成することで、前記第１領域上の主電極の表面高さを、前記第３領域上の主電極の表面高さより高くする工程と、前記主電極にワイヤボンディングする工程とを含む製造方法とする。
【００１８】
また、第１導電型の半導体基板の一方の表面層に選択的に形成された第２導電型第１領域と、該第１領域に挟まれた前記半導体基板の表面層に第１領域の厚さより薄く、第１領域の不純物濃度より小さな第２導電型第３領域と、前記第１領域上と第３領域上に形成された主電極とを具備し、該第１領域は、前記主電極端部の下部領域以外の領域に形成されており、前記主電極は前記第３領域においてオーミック接合を形成していることを特徴とする半導体装置の製造方法であって、
第１領域上と第３領域上に、同一厚みの主電極となる電極膜を形成する工程と、前記第３領域上の前記電極膜の表面層を除去することで、前記第１領域上の主電極の表面高さを、前記第３領域上の主電極の表面高さより高くする工程と、前記主電極にワイヤボンディングする工程とを含む製造方法とする。
【００１９】
また、前記主電極が、アルミ・シリコン膜を被覆し、低温でアニールして形成されてもよい。
【００２０】
また、前記第３領域が前記一方の表面層の全面への第２導電型不純物のイオン注入によって形成され、前記主電極が、アルミ・シリコン膜を被覆し、低温でアニールして形成されてもよい。
【００２１】
また、前記第３領域および前記主電極が、アルミ・シリコン膜を被覆し、５００℃以上の温度でアニールして形成されてもよい。
【００２２】
前記のように、第１領域（後述のｐ+ アノード層２）上の主電極（後述のアノード電極５）の表面高さを、第２領域、第３領域（後述のショットキー接合部４やｐ- 層１１）上の主電極の表面高さより高くすることで、ワイヤボンディング時の衝撃がショットキー接合部やｐ- 層に伝わりにくくなり、耐圧劣化の割合を減少させることが出来る。
【００２４】
【発明の実施の形態】
図１は、この本発明の第１実施例の半導体装置の要部断面図である。この半導体装置はＭＰＳダイオードの場合である。
ｎ半導体基板１００の一方の主面の表面層にｐ+ アノード層２を選択的に複数個形成し、ｐ+ アノード層２上に層間膜７を形成し、層間膜７上とｎ半導体基板１００上に、アルミ・シリコン膜でアノード電極５を形成する。ｐ+ アノード層２に挟まれたｎ半導体基板１００の表面と、アノード電極５との界面にショットキー接合部４を形成する。ｎ半導体基板１００の他方の主面の表面層にｎ+ カソード層３を形成し、ｎ+ カソード層３上にカソード電極６形成する。尚、ｐ+ アノード層２とｎ+ カソード層３に挟まれたｎ半導体基板がｎ- ドリフト層１である。
【００２５】
前記の層間膜７の形成により、ｐ+ アノード層２上のアノード電極５の表面高さ２１は、ショットキー接合部４上のアノード電極５の表面高さ２２より高くできる。その結果、図１７で示すように、ワイヤ１４をボンディングした時、ショットキー接合部４上のアノード電極５の凹部２４を、ワイヤ１４で加圧する力が、ワイヤ１４と凹部２４が接触した場合でも緩和され、ショットキー接合部４での漏れ電流の増加は抑制されて、耐圧低下を防止できる。
【００２６】
この層間膜７の底部の幅２７は、ボンディング時にショットキー接合部４が受ける加圧力（衝撃）を緩和するために、ｐ+ アノード層２の表面部の幅２６より狭くする。
また、層間膜７はＰＳＧ（Ｐｈｏｓｐｈｏｒｏｕｓ Ｓｉｌｉｃａｔｅｄ Ｇｌａｓｓ）膜などの絶縁膜や金属膜とする。
【００２７】
この層間膜７は、アノード電極５の材質と同一としても構わないが、アノード電極５の材質より硬い材質にすると、アノード電極５の凸部２３が、ボンディング時の圧力（衝撃）で変形する割合が、材質が同一の場合より小さくなるために、一層効果的となる。
また、図では、すべてのｐ+ アノード層２上に層間膜７をそれぞれ設けた場合を示したが、複数個おきに層間膜７を設けても構わない。この層間膜７の間隔は１μｍから１００μｍ程度の範囲に形成するとよい。これは、１μｍ未満のピッチになると、層間膜７の幅２７が狭く成り過ぎて、ボンディング時にｐ+ アノード層２上のアノード電極５が潰れ易くなり、ショットキー接合部４上のアノード電極５の凹部２４を、図示しないワイヤで加圧するようになる。一方、１００μｍを超えると、層間膜７の間隔が広くなり、ボンディング時に層間膜７に挟まれたショットキー接合部４上のアノード電極５の凹部２４をワイヤで加圧するようになるためである。また、この範囲を１０μｍから３０μｍとすると上記の問題が起こりにくく好ましい。
【００２８】
また、ｐ+ アノード層２上のアノード電極５の表面高さ２１と、ショットキー接合部４上のアノード電極５の表面高さ２２の差（層間膜７の厚さ２７）は、ｐ+ アノード層２のピッチが数μｍと狭い場合は１μｍ程度でよく、ピッチが数十μｍ以上と広い場合は５μｍ程度以下とするとよい。
尚、前記のｎ+ カソード層６とｐ+ アノード層２の間のｎ半導体基板１００内にｎ+ カソード層３に接して、ｎ+ カソード層３の濃度より低く、ｎ半導体基板１００の濃度より高いｎバッファ層を設けたＭＰＳダイオードとしても勿論よい。
【００２９】
また、ＭＰＳダイオードを構成するｐ+ アノード層２のピッチは１μｍから３０μｍの範囲とし、その拡散深さは３μｍから４μｍ程度である。また、ショットキー比率〔（ショットキー接合部の総表面積）÷（ショットキー接合部とｐ+ アノード層とを合わせた総表面積）〕は２０％から７０％程度とする。
尚、図示しないが、前記の層間膜７を、アノード電極７より硬く、導電性部材で形成し、この層間膜７を露出させてアノード電極の一部として利用し、前記のアノード電極５の厚さを、この層間膜７の厚さより薄くなるようにアノード電極７をエッチングして、段差を設けた場合も、前記と同様の効果が得られる。
【００３０】
図２は、この発明の第２実施例の半導体装置の製造方法であり、同図（ａ）から同図（ｃ）は、工程順に示した要部工程断面図である。この製造方法は図１の半導体装置の製造方法である。
ｎ半導体基板１００の裏面側にｎ+ カソード層３を形成する。ｎ半導体基板１００の表面側にボロンやＢＦ2 などのｐ型不純物を選択的にイオン注入し、熱処理して、複数個のｐ+ アノード層２を形成する。ｐ+ アノード層２が形成されないｎ半導体基板１００がｎ- ドリフト層１となる（同図（ａ））。
【００３１】
つぎに、ｐ+ アノード層２上に金属膜である層間膜７を形成する。この層間膜７はＰＳＧ膜などの絶縁膜であっても構わない（同図（ｂ））。
つぎに、ｐ+ アノード層２上とｎ- ドリフト層１上にアノード電極５を形成する。アノード電極５は、アルミ・シリコン（１重量％から３重量％程度のシリコン入りアルミニウム）膜をスパッタまたは蒸着で形成し、３５０℃から５００℃程度の低温アニールする。アニール時間は３０分から２時間程度である。この低温アニールにより、ｎ- ドリフト層１とアノード電極５の界面にはショトキー接合部４が形成される。前記のアニール温度が５００を超えるとショットキー接合部４は形成されずに、ｎ- ドリフト層１の表面層にｐ- 層が形成される。また、３５０℃未満では、アルミ・シリコン膜とｎ半導体基板１００と接触性が良くない。つぎにｎ+ カソード層３上にカソード電極６を形成する（同図（ｃ））。
【００３２】
図１で説明したように、この層間膜７を、アノード電極５を形成するアルミ・シリコン膜より硬い金属（例えば、モリブデン、タングステンなど）にすると、アノード電極５の凸部２３が潰れにくくなる。
図３は、この本発明の第３実施例の半導体装置の要部断面図である。この半導体装置はＭＰＳダイオードの場合である。
【００３３】
ｎ半導体基板１００の一方の主面の複数の凹部２４を形成し、凹部２４が形成されな複数の凸部２３の箇所のそれぞれの表面層に、ｐ+ アノード層２を形成し、ｐ+ アノード層２上および凹部２４上にアノード電極５を形成する。ｐ+ アノード層２に挟まれた凹部２４のｎ半導体基板１００の表面と、アノード電極５との界面にショットキー接合部４を形成する。ｎ半導体基板１００の他方の主面の表面層にｎ+ カソード層３を形成し、ｎ+ カソード層３上にカソード電極６を形成する。
【００３４】
前記の凹部２４の形成により、凸部２３に形成されたｐ+ アノード層２上のアノード電極５の表面高さ２１は、凹部２４に形成されたショットキー接合部４上のアノード電極５の表面高さ２２より高くできる。ここで表面高さの基準は、凹部が形成されないｎ半導体基板１００の表面とした。
その結果、前記したように、ワイヤボンディングした時、ショットキー接合部４上のアノード電極５の凹部２４を、図示しないワイヤで加圧する力が緩和され、ショットキー接合部４での漏れ電流の増加は抑制され、耐圧低下を防止できる。
【００３５】
また、前記の凸部２３のピッチは、ｐ+ アノード層２のピッチと同一となる。また、凹部２４の深さ（つまり、凸部２３と凹部２４の段差）は０．８μｍから５μｍとする。これは、図４で説明するように、選択酸化膜の厚みに依存する。
図４は、この発明の第４実施例の半導体装置の製造方法であり、同図（ａ）から同図（ｃ）は、工程順に示した要部工程断面図である。この製造方法は図３の半導体装置の製造方法である。
【００３６】
ｎ半導体基板１００の裏面側にｎ+ カソード層３を形成する。ｎ半導体基板の表面側に窒化膜８をパターニングし、酸化して、窒化膜８が形成されていない部分に、厚い選択酸化膜９（ＬＯＣＯＳ：Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ）を形成する（同図（ａ））。
つぎに、窒化膜８を除去した後、選択酸化膜９をマスクとして、ボロンやＢＦ2 などのｐ型不純物をイオン注入し、イオン活性化熱処理を行いｐ+ アノード層２を形成する。このイオン活性化熱処理は、次工程の選択酸化膜の除去後でも構わない（同図（ｂ））。
【００３７】
つぎに、選択酸化膜９を除去し、ｎ半導体基板１００のアノード側の表面に凹部２６を形成し、その後、ｎ半導体基板１００の両面にアノード電極５とカソード電極６をそれぞれ形成する。このアノード電極５は、前記のアルミ・シリコン膜をスパッタまたは蒸着し、低温アニールすることで形成される。この低温アニールで、前記したように、ｎ- ドリフト層１とアノード電極２の界面にはショトキー接合部４が形成される（同図（ｃ））。
【００３８】
このように、選択酸化膜９の除去により、ショットキー接合部４表面は凹部２６となり、ｐ+ アノード層２表面は凸部２５となる。この凹凸の表面に、アノード電極５を形成するために、ｐ+ アノード層２上のアノード電極５の表面が凸部２３となり、ショットキー接合部４上のアノード電極５の表面が凹部２４となる。
【００３９】
その結果、ｐ+ アノード層２上のアノード電極５の表面高さ２１は、ショットキー接合部４上のアノード電極５の表面高さ２２より高くできる。
図５は、この発明の第５実施例の半導体装置の要部断面図である。この半導体装置はＭＰＳダイオードの場合である。
ｎ半導体基板１００の一方の主面の表面層にｐ+ アノード層２を選択的に複数個形成し、ｐ+ アノード層２上とｎ半導体基板１００上に、アルミ・シリコン膜でアノード電極５を形成する。ｐ+ アノード層２に挟まれたｎ半導体基板１００の表面と、アノード電極５との界面にショットキー接合部４を形成する。ショットキー接合部４上のアノード電極５に凹部２４を形成する。ｎ半導体基板１００の他方の主面の表面層にｎ+ カソード層３を形成し、ｎ+ カソード層３上にカソード電極６形成する。尚、ｐ+ アノード層２とｎ+ カソード層３に挟まれたｎ半導体基板がｎ- ドリフト層１である。
【００４０】
前記の凹部２４の形成により、ｐ+ アノード層２上のアノード電極５の表面高さ２１は、ショットキー接合部４上のアノード電極５の表面高さ２２より高くできる。
この凹部２４を、ショットキー接合部４より広く、ｐ+ アノード層２にかかる様に形成すると、凸部２３がｐ+ アノード層２内に形成されて好ましい。
【００４１】
凸部２３の寸法の諸元は、図１の場合と同様にすると図１と同様の効果が得られる。
図６は、この発明の第６実施例の半導体装置の製造方法であり、同図（ａ）から同図（ｃ）は、工程順に示した要部工程断面図である。この製造方法は図５の半導体装置の製造方法である。
【００４２】
ｎ半導体基板１００の裏面側にｎ+ カソード層３を形成する。ｎ半導体基板１００の表面側にボロンやＢＦ2 などのｐ型不純物を選択的にイオン注入し、熱処理して、複数個のｐ+ アノード層２を形成する。ｐ+ アノード層２とｎ+ カソード層３似挟まれたｎ半導体基板１００がｎ- ドリフト層１となる（同図（ａ））。
【００４３】
つぎに、ｐ+ アノード層２上とｎ- ドリフト層１上にアノード電極５を形成する。アノード電極２は、前記のアルミ・シリコン膜をスパッタまたは蒸着で形成し、前記の低温アニールをすることで形成される。この低温アニールで、前記したように、ｎ- ドリフト層１とアノード電極２の界面にはショトキー接合部４が形成される。つぎに、ｐ+ アノード層２上のアノード電極５にレジスト１０を形成する（同図（ｂ））。
【００４４】
つぎに、レジスト１０をマスクに、ｎ- ドリフト層１に達しないように、アノード電極５をエッチングで除去し、ショットキー接合部４上のアノード電極５に凹部２４を形成する。レジスト１０を除去し、ｎ+ カソード層３上にカソード電極６を形成する。（同図（ｃ））。尚、前記の低温アニールはレジスト１０を除去した後でもよい。
【００４５】
ショットキー接合部４上のアノード電極５に凹部２４を形成することで、ｐ+ アノード層２上のアノード電極５の表面高さ２１は、ショットキー接合部４上のアノード電極５の表面高さ２２より高くできる。
図７は、この発明の第７実施例の半導体装置の要部断面図である。この半導体装置はＭＰＳダイオードの場合である。
【００４６】
ｎ半導体基板１００の一方の主面の表面層にｐ+ アノード層２を選択的に複数個形成し、ｐ+ アノード層２上に第１アノード電極５ａ、ｐ+ アノード層２に挟まれたｎ半導体基板１００（ｎ- ドリフト層１）上に第２アノード電極５ｂをそれぞれ表面が平坦になるように形成する。ｐ+ アノード層２に挟まれたｎ- ドリフト層１の表面と、第２アノード電極５ｂとの界面にショットキー接合部４を形成する。ｎ半導体基板１００の他方の主面の表面層にｎ+ カソード層３を形成し、ｎ+ カソード層３上にカソード電極６を形成する。
【００４７】
ｐ+ アノード層２上に形成された第１アノード電極５ａを、ショットキー接合部４上に形成されたの第２アノード電極５ｂより部材の硬度を大きく（部材を硬く）することで、図示しないワイヤをボンディングしたとき、ワイヤの加圧力が硬い第１アノード電極５ａに多くかかり、ショットキー接合部４の加圧力を減らすことができる。第１アノード電極５ａの部材をモリブデンやタングステンなどとして、第２アノード電極５ｂの部材をアルミ・シリコンなどにするとよい。
【００４８】
図８は、この発明の第８実施例の半導体装置の製造方法であり、同図（ａ）から同図（ｃ）は工程順に示した要部工程断面図である。この製造方法は図７−図６の半導体装置の製造方法である。
ｎ半導体基板１００の裏面側にｎ+ カソード層３を形成する。ｎ半導体基板１００の表面側にボロンやＢＦ2 などのｐ型不純物を選択的にイオン注入し、熱処理して、複数個のｐ+ アノード層２を形成する。ｐ+ アノード層２とｎ+ カソード層３に挟まれたｎ半導体基板がｎ- ドリフト層１となる（同図（ａ））。
【００４９】
つぎに、ｐ+ アノード層２上に、アルミ・シリコンより硬いモリブデンやタングステンなどで硬い第２アノード電極５ａを形成する。つぎに、ｐ+ アノード層２上とｎ- ドリフト層１上に柔らかい第２アノード電極５ｂを形成する。第２アノード電極５ｂは、前記のアルミ・シリコン膜を蒸着で形成し、前記の低温アニールすることで形成される。このアニール条件では、ｎ- ドリフト層１と第２アノード電極５ｂの界面には、ショトキー接合部４が形成される（同図（ｂ））。
【００５０】
つぎに、第２アノード電極５ｂを、前記の第１アノード電極５ａが露出するまで平坦化する。ｎ+ カソード層３上にカソード電極６を形成する（同図（ｃ））。
前記のように、硬い第１アノード電極５ａと柔らかい第２アノード電極５ｂの表面高さを同一としても、硬い第１アノード電極５ａの方にボンディング時の加圧力が強く伝達されて、柔らかい第２アノード電極５ｂからショットキー接合部４へ伝達される加圧力を弱めることができる。
【００５１】
図９は、この発明の第９実施例の半導体装置の要部断面図である。この半導体装置はＳＦＤダイオードの場合である。
図１との違いは、ショットキー接合部４に相当する箇所に薄いｐ- 層１１を形成した点である。図１と同様の層間膜７を形成することで、図１と同様の効果が得られる。このｐ- 層１１の不純物濃度は、ｐ+ アノード層２の不純物濃度より低く、ｎ半導体基板１００（ｎ- ドリフト層１）の濃度より高くする。またｐ- 層１１の深さをｐ+ アノード層２より浅くする。
【００５２】
図１０は、この発明の第１０実施例の半導体装置の製造方法であり、同図（ａ）から同図（ｃ）は工程順に示した要部工程断面図である。この製造方法は図９の半導体装置の製造方法である。
図２との違いは、図２（ａ）のアノード側の表面層に、ｐ+ アノード層２より浅いｐ- 層１１を全面に形成する点である。その他の工程は第２実施例と同じである。この場合、ｐ- 層１１があるために、アルミ・シリコン膜を低温アニールしてもショットキー接合部は形成されない。
【００５３】
このｐ- 層１１の形成は、ＢＦ2 などのｐ型不純物を全面にイオン注入し、熱処理して行われる。また、アノード電極５の形成を、アルミ・シリコン膜を蒸着し、低温アニールではなく、５００℃を超える高温アニールする場合には、ｐ- 層が形成されるために、前記のｐ型不純物のイオン注入は行わなくても構わない。
【００５４】
図１１は、この発明の第１１実施例の半導体装置の要部断面図である。この半導体装置はＳＦＤダイオードの場合である。
図３との違いは、ショットキー接合部４に相当する箇所に薄いｐ- 層１１を形成した点である。図３と同様の層間膜を形成することで、図３と同様の効果が得られる。
【００５５】
図１２は、この発明の第１２実施例の半導体装置の製造方法であり、同図（ａ）から同図（ｃ）は工程順に示した要部工程断面図である。この製造方法は図１１の半導体装置の製造方法である。
図４との違いは、図４（ｃ）のアノード側の表面層に、ｐ+ アノード層２より浅いｐ- 層１１を全面に形成する点である。その他の工程は第４実施例と同じである。このｐ- 層１１の形成は、図１０の場合と同じである。
【００５６】
図１３は、この発明の第１３実施例の半導体装置の要部断面図である。この半導体装置はＳＦＤダイオードの場合である。
図５との違いは、ショットキー接合部４に相当する箇所に薄いｐ- 層１１を形成した点である。図５と同様の層間膜を形成することで、図５と同様の効果が得られる。
【００５７】
図１４は、この発明の第１４実施例の半導体装置の製造方法であり、同図（ａ）から同図（ｃ）は工程順に示した要部工程断面図である。この製造方法は図１３の半導体装置の製造方法である。
図６との違いは、図６（ａ）のアノード側の表面層に、ｐ+ アノード層２より浅いｐ- 層１１を全面に形成する点である。その他の工程は第６実施例と同じである。このｐ- 層１１の形成は、図１０の場合と同じである。
【００５８】
図１５この発明の第１５実施例の半導体装置の要部断面図である。この半導体装置はＳＦＤダイオードの場合である。
図７との違いは、ショットキー接合部４に相当する箇所に薄いｐ- 層１１を形成した点である。図７と同様の層間膜を形成することで、図７と同様の効果が得られる。
【００５９】
図１６は、この発明の第１６実施例の半導体装置の製造方法であり、同図（ａ）から同図（ｃ）は工程順に示した要部工程断面図である。この製造方法は図１５の半導体装置の製造方法である。
図８との違いは、図８（ａ）のアノード側の表面層に、ｐ+ アノード層２より浅いｐ- 層１１を全面に形成する点である。その他の工程は第８実施例と同じである。このｐ- 層１１の形成は、図１０の場合と同じである。
【００６０】
【発明の効果】
この発明によれば、ｐ+ アノード層上に形成されたアノード電極の表面高さを、その他の領域に形成されたアノード電極の表面高さより高くすることで、ボンディング時にワイヤからショットキー接合部やｐ- 層に加わる加圧力が低減されて、漏れ電流の増加を抑えることができて、耐圧低下を防止できる。
【００６１】
また、ｐ+ アノード層上に形成されたアノード電極をその他の領域に形成されたアノード電極より硬い材質とすることで、アノード電極が全面に亘って平坦な場合においても、ボンディング時にワイヤからショットキー接合部やｐ- 層に加わる加圧力が低減されて、漏れ電流の増加を抑えることができて、耐圧低下を防止できる。
【図面の簡単な説明】
【図１】この本発明の第１実施例の半導体装置の要部断面図
【図２】この発明の第２実施例の半導体装置の製造方法であり、（ａ）から（ｃ）は、工程順に示した要部工程断面図
【図３】この本発明の第３実施例の半導体装置の要部断面図
【図４】この発明の第４実施例の半導体装置の製造方法であり、（ａ）から（ｃ）は、工程順に示した要部工程断面図
【図５】この本発明の第５実施例の半導体装置の要部断面図
【図６】この発明の第６実施例の半導体装置の製造方法であり、（ａ）から（ｃ）は、工程順に示した要部工程断面図
【図７】この本発明の第７実施例の半導体装置の要部断面図
【図８】この発明の第８実施例の半導体装置の製造方法であり、（ａ）から（ｃ）は、工程順に示した要部工程断面図
【図９】この本発明の第９実施例の半導体装置の要部断面図
【図１０】この発明の第１０実施例の半導体装置の製造方法であり、（ａ）から（ｃ）は、工程順に示した要部工程断面図
【図１１】この本発明の第１１実施例の半導体装置の要部断面図
【図１２】この発明の第１２実施例の半導体装置の製造方法であり、（ａ）から（ｃ）は、工程順に示した要部工程断面図
【図１３】この本発明の第１３実施例の半導体装置の要部断面図
【図１４】この発明の第１４実施例の半導体装置の製造方法であり、（ａ）から（ｃ）は、工程順に示した要部工程断面図
【図１５】この本発明の第１５実施例の半導体装置の要部断面図
【図１６】この発明の第１４実施例の半導体装置の製造方法であり、（ａ）から（ｃ）は、工程順に示した要部工程断面図
【図１７】アノード電極にボンディングした図
【図１８】ボンディングした従来のＭＰＳダイオードの要部断面図
【図１９】ボンディングした従来のＳＦＤダイオードの要部断面図
【符号の説明】
１ ｎ- ドリフト層
２ ｐ+ アノード層
３ ｎ+ カソード層
４ ショットキー接合部
５ アノード電極
５ａ 第１アノード電極（硬い）
５ｂ 第２アノード電極（柔らかい）
６ カソード電極
７ 層間膜
８ 窒化膜
９ 選択酸化膜
１０ レジスト
１１ ｐ- 層
１４ ワイヤ
２１、２２ 表面高さ
２３、２５ 凸部
２４、２６ 凹部
２７ 厚さ
１００ ｎ半導体基板
Claims (17)
- 第１導電型の半導体基板の一方の表面より形成された電極層と、前記電極層と接続されたワイヤボンディングと、前記電極層端部の下部領域以外の領域であって前記半導体基板の一方の表面層に選択的に形成された第２導電型第１領域と、該第１領域に挟まれた前記半導体基板の表面層に形成された前記電極層とショットキー接合とを形成する第２領域と、を具備する半導体装置であって、
前記第１領域と前記電極層との間に、硬度が前記電極層の硬度より大きい層間膜を形成することで、前記第１領域上の電極層の表面高さを、前記第２領域上の表面高さより高くしていることを特徴とする半導体装置。 - 第１導電型の半導体基板の一方の表面より形成された電極層と、前記電極層と接続されたワイヤボンディングと、前記電極層端部の下部領域以外の領域であって前記半導体基板の一方の表面層にイオン注入によって選択的に形成された第２導電型第１領域と、該第１領域に挟まれた前記半導体基板の表面層に形成された前記電極層とショットキー接合とを形成する第２領域と、を具備する半導体装置であって、
前記第１領域上の電極層の表面高さが、前記第２領域上の電極層の表面高さより高く、かつ前記第１領域の表面高さが、前記第２領域の表面高さより高いことを特徴とする半導体装置。 - 第１導電型の半導体基板の一方の表面より形成された電極層と、前記電極層と接続されたワイヤボンディングと、前記電極層端部の下部領域以外の領域であって前記半導体基板の一方の表面層に選択的に形成された第２導電型第１領域と、該第１領域に挟まれた前記半導体基板の表面層に形成された前記電極層とショットキー接合とを形成する第２領域と、を具備する半導体装置であって、
前記第１領域と前記第２領域の表面高さが同一で、前記第１領域上の電極層の表面高さが、前記第２領域上の電極層の表面高さより高く、前記第１領域上の電極層の厚さが前記第２領域上の電極層の厚さよりも厚いことを特徴とする半導体装置。 - 第１導電型の半導体基板の一方の表面層に選択的に形成した第２導電型第１領域と、該第１領域に挟まれた前記半導体基板の表面層に形成された第１領域の厚さより薄く、第１領域の不純物濃度より小さな第２導電型第３領域と、前記第１領域上と第３領域上に形成された電極層と、前記電極層と接続されたワイヤボンディングとを具備し、該第１領域は、前記電極層端部の下部領域以外の領域に形成されており、前記電極層は前記第３領域においてオーミック接合を形成していることを特徴とする半導体装置であって、
前記第１領域と前記電極層との間に、硬度が前記電極層の硬度より大きい層間膜を形成することで、前記第１領域上の電極層の表面高さを、前記第３領域上の表面高さより高くしていることを特徴とする半導体装置。 - 第１導電型の半導体基板の一方の表面層に選択的に形成した第２導電型第１領域と、該第１領域に挟まれた前記半導体基板の表面層に形成された第１領域の厚さより薄く、第１領域の不純物濃度より小さな第２導電型第３領域と、前記第１領域上と第３領域上に形成された電極層と、前記電極層と接続されたワイヤボンディングとを具備し、該第１領域は、前記電極層端部の下部領域以外の領域に形成されており、前記電極層は前記第３領域においてオーミック接合を形成していることを特徴とする半導体装置であって、
前記第１領域上の電極層の表面高さが、前記第３領域上の電極層の表面高さより高く、かつ前記第１領域の表面高さが、前記第３領域の表面高さより高いことを特徴とする半導体装置。 - 第１導電型の半導体基板の一方の表面層に選択的に形成した第２導電型第１領域と、該第１領域に挟まれた前記半導体基板の表面層に形成された第１領域の厚さより薄く、第１領域の不純物濃度より小さな第２導電型第３領域と、前記第１領域上と第３領域上に形成された電極層と、前記電極層と接続されたワイヤボンディングとを具備し、該第１領域は、前記電極層端部の下部領域以外の領域に形成されており、前記電極層は前記第３領域においてオーミック接合を形成していることを特徴とする半導体装置であって、
前記第１領域と前記第３領域の表面高さが同一で、前記第１領域上の電極層の表面高さが、前記第３領域上の電極層の表面高さより高く、前記第１領域上の電極層の厚さが前記第２領域上の電極層の厚さよりも厚いことを特徴とする半導体装置。 - 複数個離れた前記第１領域毎に、該第１領域上に形成される電極層の表面高さが、前記第２領域上に形成される電極層の表面高さよりも高いことを特徴とする請求項１ないし３のいずれか一項に記載の半導体装置。
- 複数個離れた前記第１領域毎に、該第１領域上に形成される電極層の表面高さが、前記第３領域上に形成される電極層の表面高さよりも高いことを特徴とする請求項４ないし６のいずれか一項に記載の半導体装置。
- 第１導電型の半導体基板の一方の表面より形成された電極層と、前記電極層端部の下部領域以外の領域であって前記半導体基板の一方の表面層に選択的に形成された第２導電型第１領域と、該第１領域に挟まれた前記半導体基板の表面層に形成された前記電極層とショットキー接合とを形成する第２領域と、を具備する半導体装置の製造方法であって、
第１領域上に硬度が前記電極層の硬度より大きい層間膜を形成する工程と、全面に電極層を形成することで、前記第１領域上の電極層の表面高さを、前記第２領域上の前記電極層の表面高さより高くする工程とを含むことを特徴とする半導体装置の製造方法。 - 第１導電型の半導体基板の一方の表面より形成された電極層と、前記電極層端部の下部領域以外の領域であって前記半導体基板の一方の表面層に選択的に形成された第２導電型第１領域と、該第１領域に挟まれた前記半導体基板の表面層に形成された前記電極層とショットキー接合とを形成する第２領域と、を具備する半導体装置の製造方法であって、
半導体基板上に窒化膜を選択的に形成する工程と、該窒化膜をマスクに選択酸化する工程と、前記窒化膜を除去し、イオン注入により第１領域を形成する工程と、前記選択酸化膜を除去することで、選択酸化膜が形成された箇所の半導体基板を凹型に形成する工程と、全面に電極層を形成することで、前記第１領域上の電極層の表面高さを、前記第２領域上の電極層の表面高さより高くする工程と、前記電極層にワイヤボンディングする工程とを含むことを特徴とする半導体装置の製造方法。 - 第１導電型の半導体基板の一方の表面より形成された電極層と、前記電極層端部の下部領域以外の領域であって前記半導体基板の一方の表面層に選択的に形成された第２導電型第１領域と、該第１領域に挟まれた前記半導体基板の表面層に形成された前記電極層とショットキー接合とを形成する第２領域と、を具備する半導体装置の製造方法であって、
第１領域上と第２領域上に、同一厚みの主電極となる電極膜を形成する工程と、前記第２領域上の前記電極膜の表面層を除去することで、前記第１領域上の電極層の表面高さを、前記第２領域上の電極層の表面高さより高くする工程と、前記電極層にワイヤボンディングする工程とを含むことを特徴とする半導体装置の製造方法。 - 第１導電型の半導体基板の一方の表面層に選択的に形成された第２導電型第１領域と、該第１領域に挟まれた前記半導体基板の表面層に第１領域の厚さより薄く、第１領域の不純物濃度より小さな第２導電型第３領域と、前記第１領域上と第３領域上に形成された主電極とを具備し、該第１領域は、前記主電極端部の下部領域以外の領域に形成されており、前記主電極は前記第３領域においてオーミック接合を形成していることを特徴とする半導体装置の製造方法であって、
前記一方の表面層の全面に前記第３領域を形成する工程と、第１領域上に硬度が前記主電極の硬度より大きい層間膜を形成する工程と、全面に主電極を形成することで、前記第１領域上の主電極の表面高さを、前記第３領域上の主電極の表面高さより高くする工程と、前記主電極にワイヤボンディングする工程とを含むことを特徴とする半導体装置の製造方法。 - 第１導電型の半導体基板の一方の表面層に選択的に形成された第２導電型第１領域と、該第１領域に挟まれた前記半導体基板の表面層に第１領域の厚さより薄く、第１領域の不純物濃度より小さな第２導電型第３領域と、前記第１領域上と第３領域上に形成された主電極とを具備し、該第１領域は、前記主電極端部の下部領域以外の領域に形成されており、前記主電極は前記第３領域においてオーミック接合を形成していることを特徴とする半導体装置の製造方法であって、
半導体基板上に窒化膜を選択的に形成する工程と、該窒化膜をマスクに選択酸化する工程と、前記窒化膜を除去し、イオン注入により第１領域を形成する工程と、前記選択酸化膜を除去することで、選択酸化膜が形成された箇所の半導体基板を凹型に形成する工程と、前記一方の表面層の全面に前記第３領域を形成する工程と、全面に主電極を形成することで、前記第１領域上の主電極の表面高さを、前記第３領域上の主電極の表面高さより高くする工程と、前記主電極にワイヤボンディングする工程とを含むことを特徴とする半導体装置の製造方法。 - 第１導電型の半導体基板の一方の表面層に選択的に形成された第２導電型第１領域と、該第１領域に挟まれた前記半導体基板の表面層に第１領域の厚さより薄く、第１領域の不純物濃度より小さな第２導電型第３領域と、前記第１領域上と第３領域上に形成された主電極とを具備し、該第１領域は、前記主電極端部の下部領域以外の領域に形成されており、前記主電極は前記第３領域においてオーミック接合を形成していることを特徴とする半導体装置の製造方法であって、
第１領域上と第３領域上に、同一厚みの主電極となる電極膜を形成する工程と、前記第３領域上の前記電極膜の表面層を除去することで、前記第１領域上の主電極の表面高さを、前記第３領域上の主電極の表面高さより高くする工程と、前記主電極にワイヤボンディングする工程とを含むことを特徴とする半導体装置の製造方法。 - 前記主電極が、アルミ・シリコン膜を被覆し、低温でアニールして形成されることを特徴とする請求項９ないし１１のいずれか一項に記載の半導体装置の製造方法。
- 前記第３領域が前記一方の表面層の全面への第２導電型不純物のイオン注入によって形成され、前記主電極が、アルミ・シリコン膜を被覆し、低温でアニールして形成されることを特徴とする請求項１２ないし１４のいずれか一項に記載の半導体装置の製造方法。
- 前記第３領域および前記主電極が、アルミ・シリコン膜を被覆し、５００℃以上の温度でアニールして形成されることを特徴とする請求項１２ないし１４のいずれか一項に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001122977A JP4857484B2 (ja) | 2001-04-20 | 2001-04-20 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001122977A JP4857484B2 (ja) | 2001-04-20 | 2001-04-20 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002319685A JP2002319685A (ja) | 2002-10-31 |
| JP4857484B2 true JP4857484B2 (ja) | 2012-01-18 |
Family
ID=18972604
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001122977A Expired - Fee Related JP4857484B2 (ja) | 2001-04-20 | 2001-04-20 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4857484B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4064085B2 (ja) * | 2001-10-18 | 2008-03-19 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
| JP5090043B2 (ja) * | 2007-03-30 | 2012-12-05 | オンセミコンダクター・トレーディング・リミテッド | ダイオード |
| JP5607720B2 (ja) | 2010-02-23 | 2014-10-15 | 良孝 菅原 | 半導体装置 |
| JP5775711B2 (ja) * | 2011-03-09 | 2015-09-09 | 昭和電工株式会社 | 炭化珪素半導体装置及びその製造方法 |
| JP6683972B2 (ja) | 2016-08-26 | 2020-04-22 | 学校法人法政大学 | 半導体装置とその製造方法および半導体積層物 |
| EP3846221A4 (en) * | 2018-08-28 | 2022-08-24 | Global Energy Interconnection Research Institute Co., Ltd | SEMICONDUCTOR DEVICE AND METHOD FOR PREPARING THEREOF, AND RAPID RECOVERY DIODE AND METHOD FOR PREPARING IT |
| JP7412246B2 (ja) * | 2020-03-30 | 2024-01-12 | 三菱電機株式会社 | 半導体装置 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5860577A (ja) * | 1981-10-07 | 1983-04-11 | Hitachi Ltd | 半導体装置 |
| GB2151844A (en) * | 1983-12-20 | 1985-07-24 | Philips Electronic Associated | Semiconductor devices |
| JPS61269333A (ja) * | 1985-05-24 | 1986-11-28 | Hitachi Ltd | 半導体装置 |
| JPH04236463A (ja) * | 1991-01-18 | 1992-08-25 | Shindengen Electric Mfg Co Ltd | ショットキバリア半導体装置 |
| JP3076633B2 (ja) * | 1991-08-20 | 2000-08-14 | 新電元工業株式会社 | 半導体装置 |
| JP2934606B2 (ja) * | 1996-08-02 | 1999-08-16 | 株式会社日立製作所 | 半導体装置 |
| JP2000294802A (ja) * | 1999-04-09 | 2000-10-20 | Fuji Electric Co Ltd | 半導体装置 |
| JP3630594B2 (ja) * | 1999-09-14 | 2005-03-16 | 株式会社日立製作所 | ＳｉＣショットキーダイオード |
| JP4744682B2 (ja) * | 2000-09-21 | 2011-08-10 | 三菱電機株式会社 | ショットキーバリアダイオード |
-
2001
- 2001-04-20 JP JP2001122977A patent/JP4857484B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002319685A (ja) | 2002-10-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101371337B (zh) | 具有不同的氧化物厚度的沟槽肖特基势垒二极管 | |
| JP5588670B2 (ja) | 半導体装置 | |
| JP5525940B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| US5915179A (en) | Semiconductor device and method of manufacturing the same | |
| US7973381B2 (en) | Thick field oxide termination for trench schottky device | |
| US7439563B2 (en) | High-breakdown-voltage semiconductor device | |
| JPWO2002061845A1 (ja) | 半導体装置およびその製造方法 | |
| JP2019003968A (ja) | 半導体装置および半導体装置の製造方法 | |
| CN107408577B (zh) | 半导体装置及半导体装置的制造方法 | |
| US11489047B2 (en) | Semiconductor device and method of manufacturing the same | |
| WO1998012756A1 (fr) | Dispositif a semi-conducteurs et procede de fabrication | |
| JP4126359B2 (ja) | 炭化けい素ショットキーダイオードおよびその製造方法 | |
| JP2002009082A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2007036211A (ja) | 半導体素子の製造方法 | |
| JP2006332199A (ja) | ＳｉＣ半導体装置 | |
| JP4857484B2 (ja) | 半導体装置およびその製造方法 | |
| JP2009043880A (ja) | 炭化珪素半導体装置の製造方法および炭化珪素半導体装置 | |
| JP4942255B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
| CN110400776A (zh) | 一种功率芯片及其制备方法 | |
| JP2021097085A (ja) | 半導体装置及びその製造方法 | |
| WO2009157299A1 (ja) | 半導体装置及びその製造方法 | |
| JP4100071B2 (ja) | 半導体装置 | |
| JP4097416B2 (ja) | 絶縁ゲート型バイポーラトランジスタ及びその製造方法 | |
| CN113437132A (zh) | 一种碳化硅功率二极管及其制备方法 | |
| CN209766429U (zh) | 碳化硅mosfet器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060703 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060704 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080215 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20081216 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090219 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20091112 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100727 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110422 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110524 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110725 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111004 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111017 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141111 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |