JP2000294802A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2000294802A JP2000294802A JP11102087A JP10208799A JP2000294802A JP 2000294802 A JP2000294802 A JP 2000294802A JP 11102087 A JP11102087 A JP 11102087A JP 10208799 A JP10208799 A JP 10208799A JP 2000294802 A JP2000294802 A JP 2000294802A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- conductivity type
- base layer
- insulating film
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
- H01L2224/05558—Shape in side view conformal layer on a patterned surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1203—Rectifying Diode
- H01L2924/12032—Schottky diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Abstract
(57)【要約】
【課題】ボンディング時、加圧接触時等の機械的圧力に
対する耐量の大きい半導体装置を提供する。 【解決手段】ｎベース層１の表面層に、表面不純物濃度
が高く接合深さの浅いｐチャネル領域３と、表面不純物
濃度が高く接合深さの深いｐ+ シールド領域４とが形成
されたＳＳＤにおいて、アノード電極を二層６ａ、６ｂ
とし、その間に部分的に、例えばポリイミド樹脂の圧力
緩和層８を挟んだ圧力緩和構造を設ける。
対する耐量の大きい半導体装置を提供する。 【解決手段】ｎベース層１の表面層に、表面不純物濃度
が高く接合深さの浅いｐチャネル領域３と、表面不純物
濃度が高く接合深さの深いｐ+ シールド領域４とが形成
されたＳＳＤにおいて、アノード電極を二層６ａ、６ｂ
とし、その間に部分的に、例えばポリイミド樹脂の圧力
緩和層８を挟んだ圧力緩和構造を設ける。
Description
【０００１】
【産業上の利用分野】本発明は、浅い接合や、半導体基
板と金属膜との界面が接合となるショットキー接合を有
するプレーナー型半導体装置に関する。
板と金属膜との界面が接合となるショットキー接合を有
するプレーナー型半導体装置に関する。
【０００２】
【従来の技術】プレーナー型ダイオード素子の高耐圧化
が進むに伴い、その特性改善のため、さまざまな構造の
ダイオードが提案されている。図８は、清水らによるダ
イオードでスタティックシールディングダイオード（Ｓ
ＳＤ）と呼ばれるものの要部の部分断面図である［ IEE
E Trans. on ElectronDevices, Vol.ED-31, No.9, p.13
14,(1984)参照］。
が進むに伴い、その特性改善のため、さまざまな構造の
ダイオードが提案されている。図８は、清水らによるダ
イオードでスタティックシールディングダイオード（Ｓ
ＳＤ）と呼ばれるものの要部の部分断面図である［ IEE
E Trans. on ElectronDevices, Vol.ED-31, No.9, p.13
14,(1984)参照］。
【０００３】低不純物濃度のｎベース層１の一方の側の
表面層に高不純物濃度のｎ+ カソード層２が形成されて
いる。他方の側の表面層には、表面不純物濃度が低くて
浅いｐチャネル領域３と、表面不純物濃度が高くて深い
ｐ+ シールド領域４が形成されている。
表面層に高不純物濃度のｎ+ カソード層２が形成されて
いる。他方の側の表面層には、表面不純物濃度が低くて
浅いｐチャネル領域３と、表面不純物濃度が高くて深い
ｐ+ シールド領域４が形成されている。
【０００４】例えば、ｐチャネル領域３の表面不純物濃
度、拡散深さと幅は５×１０15cm-3、１μm 、６μm で
あり、ｐ+ シールド領域４の表面不純物濃度、拡散深さ
と幅は４×１０18cm-3、５μm 、１５μm である。
度、拡散深さと幅は５×１０15cm-3、１μm 、６μm で
あり、ｐ+ シールド領域４の表面不純物濃度、拡散深さ
と幅は４×１０18cm-3、５μm 、１５μm である。
【０００５】深いｐｎ接合をもつ単純なｐｉｎ構造ダイ
オードでは、ｐ型の領域は全面にわたって一定濃度で形
成されるが、このようにすることによって、低損失で高
速なスイッチング特性および高い耐圧が得られる。
オードでは、ｐ型の領域は全面にわたって一定濃度で形
成されるが、このようにすることによって、低損失で高
速なスイッチング特性および高い耐圧が得られる。
【０００６】ｐ+ シールド領域４は、ストライプ状、円
形、多角形の島状などで形成される。ｐ層の濃度は２種
類ではなく複数種類形成する場合もある。ｎ+ カソード
層２の表面にはカソード電極５、ｐチャネル領域３とｐ
+ シールド領域４の表面にはアノード電極６が設けられ
ている。
形、多角形の島状などで形成される。ｐ層の濃度は２種
類ではなく複数種類形成する場合もある。ｎ+ カソード
層２の表面にはカソード電極５、ｐチャネル領域３とｐ
+ シールド領域４の表面にはアノード電極６が設けられ
ている。
【０００７】図９は別のタイプのダイオードの部分断面
図である［ Wilamowski, B. M., Solid State Electro
n.,Vol.26,No.5,p.491,(1983)］。低不純物濃度のｎベ
ース層１の一方の側の表面層に高不純物濃度のｎ+ カソ
ード層２が形成されているのは図８の例と同じである
が、他方の側の表面層には、表面不純物濃度が高くて深
いｐ+ シールド領域４が選択的に形成されており、アノ
ード電極６はｎベース層１とショットキー接合を形成す
る金属になっている。ｎ+ カソード層２の表面にはカソ
ード電極５が設けられている。
図である［ Wilamowski, B. M., Solid State Electro
n.,Vol.26,No.5,p.491,(1983)］。低不純物濃度のｎベ
ース層１の一方の側の表面層に高不純物濃度のｎ+ カソ
ード層２が形成されているのは図８の例と同じである
が、他方の側の表面層には、表面不純物濃度が高くて深
いｐ+ シールド領域４が選択的に形成されており、アノ
ード電極６はｎベース層１とショットキー接合を形成す
る金属になっている。ｎ+ カソード層２の表面にはカソ
ード電極５が設けられている。
【０００８】ｐ+ シールド領域４は、ストライプ状、円
形、多角形の島状などで形成される。ｐ層の濃度は２種
類ではなく複数種類形成する場合もある。このダイオー
ドにおいても、低損失で高速なスイッチング特性および
高い耐圧が得られる。
形、多角形の島状などで形成される。ｐ層の濃度は２種
類ではなく複数種類形成する場合もある。このダイオー
ドにおいても、低損失で高速なスイッチング特性および
高い耐圧が得られる。
【０００９】
【発明が解決しようとする課題】図７、８ に示すよう
な構造にすることにより、単純なｐｉｎ構造ダイオード
より低損失で高速なスイッチング特性のダイオードを得
ることができる。しかしながら、図７、８に示したダイ
オードは、深いｐｎ接合をもつ単純なｐｉｎダイオード
より電極面にかかる機械的な圧力に対して弱いという問
題がある。例えば、モジュールなどに組み立てる場合
に、カソード電極５にワイヤーボンディングを施すが、
その際ボンディング時の機械的な圧力で素子が劣化して
しまうことがある。また、電極面を平坦な端子で全体的
に押して電気的接触をとるような加圧接触構造のような
場合でも劣化しやすい。本発明の目的は、そのような機
械的圧力に対する耐量を持つダイオードを提供すること
にある。
な構造にすることにより、単純なｐｉｎ構造ダイオード
より低損失で高速なスイッチング特性のダイオードを得
ることができる。しかしながら、図７、８に示したダイ
オードは、深いｐｎ接合をもつ単純なｐｉｎダイオード
より電極面にかかる機械的な圧力に対して弱いという問
題がある。例えば、モジュールなどに組み立てる場合
に、カソード電極５にワイヤーボンディングを施すが、
その際ボンディング時の機械的な圧力で素子が劣化して
しまうことがある。また、電極面を平坦な端子で全体的
に押して電気的接触をとるような加圧接触構造のような
場合でも劣化しやすい。本発明の目的は、そのような機
械的圧力に対する耐量を持つダイオードを提供すること
にある。
【００１０】
【課題を解決するための手段】圧力に対し図８、９の素
子が、ｐｉｎ構造ダイオードよりシリコン基板表面にか
かる圧力による影響を受けやすい原因は、次のように考
えられる。通常のｐｉｎ構造ダイオードは、ｐアノード
領域の接合深さが深く形成されている。それに比べ、図
８のダイオードの場合の低濃度のｐチャネル領域３は、
１μm 程度と接合深さが浅く、図９のダイオードの場合
には、ｎベース層１とアノード電極６との境界が重要な
ショットキー接合となっているからである。
子が、ｐｉｎ構造ダイオードよりシリコン基板表面にか
かる圧力による影響を受けやすい原因は、次のように考
えられる。通常のｐｉｎ構造ダイオードは、ｐアノード
領域の接合深さが深く形成されている。それに比べ、図
８のダイオードの場合の低濃度のｐチャネル領域３は、
１μm 程度と接合深さが浅く、図９のダイオードの場合
には、ｎベース層１とアノード電極６との境界が重要な
ショットキー接合となっているからである。
【００１１】これを防止する方法として本発明の半導体
装置は、半導体基板表面に設けられた電極に、例えば二
層の金属膜間に部分的に金属膜より軟質の絶縁膜を挟ん
だ構造のような圧力緩和構造を備えるものとする。
装置は、半導体基板表面に設けられた電極に、例えば二
層の金属膜間に部分的に金属膜より軟質の絶縁膜を挟ん
だ構造のような圧力緩和構造を備えるものとする。
【００１２】そのように圧力緩和構造を設けることによ
り、例えばボンディング時、加圧接触時等に表面に加え
られる圧力が、直接半導体基板に達した場合に起きる、
極表面層の接合やショットキー接合の損傷を防止するこ
とができる。
り、例えばボンディング時、加圧接触時等に表面に加え
られる圧力が、直接半導体基板に達した場合に起きる、
極表面層の接合やショットキー接合の損傷を防止するこ
とができる。
【００１３】半導体装置が低不純物濃度の第一導電型ベ
ース層の一方の表面層に、接合深さの深い第二導電型シ
ールド領域と接合深さの浅い第二導電型チャネル領域と
が形成されたダイオードの場合に、第二導電型チャネル
領域の上部に絶縁膜を配置すれば、例えば第二導電型チ
ャネル領域がボンディング時の圧力から保護される。第
二導電型シールド領域の上部に絶縁膜を配置すれば、例
えば加圧接触時の第二導電型チャネル領域への応力を防
止することができる。
ース層の一方の表面層に、接合深さの深い第二導電型シ
ールド領域と接合深さの浅い第二導電型チャネル領域と
が形成されたダイオードの場合に、第二導電型チャネル
領域の上部に絶縁膜を配置すれば、例えば第二導電型チ
ャネル領域がボンディング時の圧力から保護される。第
二導電型シールド領域の上部に絶縁膜を配置すれば、例
えば加圧接触時の第二導電型チャネル領域への応力を防
止することができる。
【００１４】アノード電極金属を層状に形成し、内部に
非金属膜の圧力緩和層の構造を形成する。圧力緩和層の
構造は、アノードｐ層の構成により調整する。この緩和
層により、機械的なストレスが直接的にシリコン表面に
作用しないようにする。第二導電型チャネル領域および
第二導電型シールド領域に跨がって絶縁膜を配置しても
よい。
非金属膜の圧力緩和層の構造を形成する。圧力緩和層の
構造は、アノードｐ層の構成により調整する。この緩和
層により、機械的なストレスが直接的にシリコン表面に
作用しないようにする。第二導電型チャネル領域および
第二導電型シールド領域に跨がって絶縁膜を配置しても
よい。
【００１５】半導体装置が第一導電型ベース層の一方の
表面層に、接合深さの深い第二導電型シールド領域が形
成され、第一導電型ベース層の表面露出部とショットキ
ー接合を形成する金属膜が、第二導電型シールド領域お
よび第一導電型ベース層の表面露出部とに共通に接触し
て設けられたダイオードの場合も同様であり、第一導電
型ベース層の表面露出部の上部に絶縁膜を配置すれば、
例えばショットキー接合がボンディング時の圧力から保
護される。
表面層に、接合深さの深い第二導電型シールド領域が形
成され、第一導電型ベース層の表面露出部とショットキ
ー接合を形成する金属膜が、第二導電型シールド領域お
よび第一導電型ベース層の表面露出部とに共通に接触し
て設けられたダイオードの場合も同様であり、第一導電
型ベース層の表面露出部の上部に絶縁膜を配置すれば、
例えばショットキー接合がボンディング時の圧力から保
護される。
【００１６】第二導電型シールド領域の上部に絶縁膜を
配置すれば、例えば加圧接触時のショットキー接合への
応力を防止することができる。第一導電型ベース層の表
面露出部および第二導電型シールド領域に跨がって絶縁
膜を配置してもよい。
配置すれば、例えば加圧接触時のショットキー接合への
応力を防止することができる。第一導電型ベース層の表
面露出部および第二導電型シールド領域に跨がって絶縁
膜を配置してもよい。
【００１７】半導体装置が低不純物濃度の第一導電型ベ
ース層の一方の表面層に、表面不純物濃度が低く、接合
深さの浅い第二導電型アノード領域が形成されたいわゆ
る低損失ダイオードの場合も同様であり、接合深さの浅
い第二導電型アノード領域の上部に絶縁膜を配置すれ
ば、例えば浅い接合がボンディング時の圧力から保護さ
れる。ポリイミド樹脂は金属膜より軟質であり、かつ安
定で、圧力緩和層として適当な材料の一つである。
ース層の一方の表面層に、表面不純物濃度が低く、接合
深さの浅い第二導電型アノード領域が形成されたいわゆ
る低損失ダイオードの場合も同様であり、接合深さの浅
い第二導電型アノード領域の上部に絶縁膜を配置すれ
ば、例えば浅い接合がボンディング時の圧力から保護さ
れる。ポリイミド樹脂は金属膜より軟質であり、かつ安
定で、圧力緩和層として適当な材料の一つである。
【００１８】
【発明の実施の形態】［実施例１］図１は、本発明の第
１の実施例のダイオードの部分断面図である。内部構造
は従来例の図８と同様とする。
１の実施例のダイオードの部分断面図である。内部構造
は従来例の図８と同様とする。
【００１９】すなわち、低不純物濃度のｎベース層１の
一方の側の表面層に高不純物濃度のｎ+ カソード層２が
形成されている。他方の側の表面層には、表面不純物濃
度が低くて浅いｐチャネル領域３と、表面不純物濃度が
高くて深いｐ+ シールド領域４が形成されている。ｎ+
カソード層２の表面にはカソード電極５、ｐチャネル領
域３とｐ+ シールド領域４の表面にはアノード電極６が
設けられている。
一方の側の表面層に高不純物濃度のｎ+ カソード層２が
形成されている。他方の側の表面層には、表面不純物濃
度が低くて浅いｐチャネル領域３と、表面不純物濃度が
高くて深いｐ+ シールド領域４が形成されている。ｎ+
カソード層２の表面にはカソード電極５、ｐチャネル領
域３とｐ+ シールド領域４の表面にはアノード電極６が
設けられている。
【００２０】例えば、ｐチャネル領域３の表面不純物濃
度、拡散深さと幅は５×１０15cm-3、１μm 、６μm で
あり、ｐ+ シールド領域４の表面不純物濃度、拡散深さ
と幅は４×１０18cm-3、５μm 、１５μm である。図８
の例と違っているのは、アノード電極６が６ａ、６ｂの
二層からなり、その間に部分的に圧力緩和構造８が挟ま
れている点である。
度、拡散深さと幅は５×１０15cm-3、１μm 、６μm で
あり、ｐ+ シールド領域４の表面不純物濃度、拡散深さ
と幅は４×１０18cm-3、５μm 、１５μm である。図８
の例と違っているのは、アノード電極６が６ａ、６ｂの
二層からなり、その間に部分的に圧力緩和構造８が挟ま
れている点である。
【００２１】圧力緩和構造８は、例えば厚さは５μｍ程
度のポリイミド膜であり、フォトリソグラフィにより選
択的に形成される。アノード電極６ａ、６ｂは、例えば
Ａｌ−Ｓｉ合金膜でそれぞれ５μｍ程度の厚さである。
アノード電極６ａ、６ｂを異種の金属膜とすることもで
きる。
度のポリイミド膜であり、フォトリソグラフィにより選
択的に形成される。アノード電極６ａ、６ｂは、例えば
Ａｌ−Ｓｉ合金膜でそれぞれ５μｍ程度の厚さである。
アノード電極６ａ、６ｂを異種の金属膜とすることもで
きる。
【００２２】本実施例では、圧力緩和構造８は、低濃度
のｐチャネル領域３の上部に位置するように配置される
ている。これにより、例えばワイヤーボンディング時の
圧力が、直接的にシリコン表面の特に弱い低濃度のｐチ
ャネル領域３の部分にかからないようにできる。
のｐチャネル領域３の上部に位置するように配置される
ている。これにより、例えばワイヤーボンディング時の
圧力が、直接的にシリコン表面の特に弱い低濃度のｐチ
ャネル領域３の部分にかからないようにできる。
【００２３】本実施例１のダイオードでは、ボンディン
グ後の不良率が従来の約１／１０に減少した。なお、圧
力緩和構造８の幅は、金属電極９、１０間の電気的接触
を確保するため、極力少ない方がよい。
グ後の不良率が従来の約１／１０に減少した。なお、圧
力緩和構造８の幅は、金属電極９、１０間の電気的接触
を確保するため、極力少ない方がよい。
【００２４】［実施例２］図２は、本発明の第２の実施
例のダイオードの部分断面図である。内部構造は実施例
１と同様でよいので説明を略す。アノード電極６が６
ａ、６ｂの二層からなり、その間に部分的に圧力緩和構
造８が挟まれている点は実施例１と同様にであるが、圧
力緩和構造８が、高濃度のｐ+ シールド領域４の上部に
位置するように配置されている点が違っている。
例のダイオードの部分断面図である。内部構造は実施例
１と同様でよいので説明を略す。アノード電極６が６
ａ、６ｂの二層からなり、その間に部分的に圧力緩和構
造８が挟まれている点は実施例１と同様にであるが、圧
力緩和構造８が、高濃度のｐ+ シールド領域４の上部に
位置するように配置されている点が違っている。
【００２５】圧力緩和構造８は、例えば厚さは５μm 程
度のポリイミド膜である。アノード電極６ａ、６ｂは、
例えばＡｌ−Ｓｉ合金膜でそれぞれ５μm 程度の厚さで
ある。この例は、電極面を平坦な端子で全体的に押して
電気的接触をとる加圧接触構造のような場合に、圧力が
ｐチャネル領域３にかかりにくくする効果がある。本実
施例２のダイオードでは、ヒートサイクル試験における
不良率が従来の約１／１０に減少した。
度のポリイミド膜である。アノード電極６ａ、６ｂは、
例えばＡｌ−Ｓｉ合金膜でそれぞれ５μm 程度の厚さで
ある。この例は、電極面を平坦な端子で全体的に押して
電気的接触をとる加圧接触構造のような場合に、圧力が
ｐチャネル領域３にかかりにくくする効果がある。本実
施例２のダイオードでは、ヒートサイクル試験における
不良率が従来の約１／１０に減少した。
【００２６】［実施例３］図３は本発明の第３の実施例
のダイオードの部分断面図である。内部構造は実施例
１、２と同様でよい。この例では、圧力緩和構造８がｐ
チャネル領域３とｐ+ シールド領域４とに跨がって形成
されている。
のダイオードの部分断面図である。内部構造は実施例
１、２と同様でよい。この例では、圧力緩和構造８がｐ
チャネル領域３とｐ+ シールド領域４とに跨がって形成
されている。
【００２７】このように圧力緩和構造８は、必ずしもｐ
チャネル領域３の上またはｐ+ シールド領域４の上に配
置されなければならない訳ではない。また場合によって
はストライプ状のｐチャネル領域３と直交するような方
向の圧力緩和構造８を設けることもできる。
チャネル領域３の上またはｐ+ シールド領域４の上に配
置されなければならない訳ではない。また場合によって
はストライプ状のｐチャネル領域３と直交するような方
向の圧力緩和構造８を設けることもできる。
【００２８】［実施例４］図４は、本発明の第４の実施
例のダイオードの部分断面図である。この例は従来例の
図９に圧力緩和構造８を適用したものであり、半導体基
板内部は図９と同様でよい。
例のダイオードの部分断面図である。この例は従来例の
図９に圧力緩和構造８を適用したものであり、半導体基
板内部は図９と同様でよい。
【００２９】すなわち、低不純物濃度のｎベース層１の
一方の側の表面層に高不純物濃度のｎ+ カソード層２が
形成されている。他方の側の表面層には、表面不純物濃
度が高くて深いｐ+ シールド領域４が選択的に形成され
ている。ｎ+ カソード層２の表面にはカソード電極５、
ｎベース層１の表面露出部１ａとｐ+ シールド領域４の
表面にはｎベース層１の表面露出部１ａとショットキー
接合を形成するアノード電極６が設けられている。アノ
ード電極６は６ａ、６ｂの二層からなり、その間に部分
的に圧力緩和層８が挟まれている。
一方の側の表面層に高不純物濃度のｎ+ カソード層２が
形成されている。他方の側の表面層には、表面不純物濃
度が高くて深いｐ+ シールド領域４が選択的に形成され
ている。ｎ+ カソード層２の表面にはカソード電極５、
ｎベース層１の表面露出部１ａとｐ+ シールド領域４の
表面にはｎベース層１の表面露出部１ａとショットキー
接合を形成するアノード電極６が設けられている。アノ
ード電極６は６ａ、６ｂの二層からなり、その間に部分
的に圧力緩和層８が挟まれている。
【００３０】圧力緩和構造８は、例えば厚さは５μｍ程
度のポリイミド膜であり、フォトリソグラフィにより選
択的に形成される。アノード電極６ａは、例えばＡｌ膜
で値によりショットキー接合を形成することができる。
アノード電極６ａ、６ｂを異種の金属膜とすることもで
きる。
度のポリイミド膜であり、フォトリソグラフィにより選
択的に形成される。アノード電極６ａは、例えばＡｌ膜
で値によりショットキー接合を形成することができる。
アノード電極６ａ、６ｂを異種の金属膜とすることもで
きる。
【００３１】本実施例では、圧力緩和層８は、ｎベース
層１の表面露出部１ａの上部に形成されている。効果と
しては実施例１の場合と同様であり、例えばワイヤーボ
ンディング時の圧力が、直接的にシリコン表面の弱いｎ
ベース層１の表面露出部１ａの部分にかからないように
できる。なお、圧力緩和構造８の幅は、金属電極９、１
０間の電気的接触を確保するため、極力少ない方がよ
い。
層１の表面露出部１ａの上部に形成されている。効果と
しては実施例１の場合と同様であり、例えばワイヤーボ
ンディング時の圧力が、直接的にシリコン表面の弱いｎ
ベース層１の表面露出部１ａの部分にかからないように
できる。なお、圧力緩和構造８の幅は、金属電極９、１
０間の電気的接触を確保するため、極力少ない方がよ
い。
【００３２】［実施例５］図５は、本発明第５の実施例
のダイオードの部分断面図である。内部構造は実施例４
と同様でよいので説明を略す。アノード電極６が６ａ、
６ｂの二層からなり、その間に部分的に圧力緩和構造８
が挟まれている点は実施例４と同様にであるが、圧力緩
和構造８が、高濃度のｐ+ シールド領域４の上部に位置
するように配置されている点が違っている。
のダイオードの部分断面図である。内部構造は実施例４
と同様でよいので説明を略す。アノード電極６が６ａ、
６ｂの二層からなり、その間に部分的に圧力緩和構造８
が挟まれている点は実施例４と同様にであるが、圧力緩
和構造８が、高濃度のｐ+ シールド領域４の上部に位置
するように配置されている点が違っている。
【００３３】圧力緩和構造８は、例えば厚さは５μm 程
度のポリイミド膜である。アノード電極６ａ、６ｂは、
例えばＡｌ−Ｓｉ合金膜でそれぞれ５μm 程度の厚さで
ある。効果としては実施例２の場合と同様で、電極面を
平坦な端子で全体的に押して電気的接触をとる加圧接触
構造のような場合に、圧力がｐチャネル領域３にかかり
にくくする。なお、圧力緩和構造８の幅は、アノード電
極６ａ、６ｂ間の電気的接触を確保するため、極力少な
い方がよい。
度のポリイミド膜である。アノード電極６ａ、６ｂは、
例えばＡｌ−Ｓｉ合金膜でそれぞれ５μm 程度の厚さで
ある。効果としては実施例２の場合と同様で、電極面を
平坦な端子で全体的に押して電気的接触をとる加圧接触
構造のような場合に、圧力がｐチャネル領域３にかかり
にくくする。なお、圧力緩和構造８の幅は、アノード電
極６ａ、６ｂ間の電気的接触を確保するため、極力少な
い方がよい。
【００３４】［実施例６］図６は本発明の第６の実施例
のダイオードの部分断面図である。内部構造は実施例
４、５と同様でよい。この例では、圧力緩和構造８がｎ
ベース層１の表面露出部１ａとｐ+ シールド領域４とに
跨がって形成されている。このように圧力緩和構造８
は、必ずしもｎベース層１の表面露出部１ａの上または
ｐ+ シールド領域４の上に配置されなければならない訳
ではない。
のダイオードの部分断面図である。内部構造は実施例
４、５と同様でよい。この例では、圧力緩和構造８がｎ
ベース層１の表面露出部１ａとｐ+ シールド領域４とに
跨がって形成されている。このように圧力緩和構造８
は、必ずしもｎベース層１の表面露出部１ａの上または
ｐ+ シールド領域４の上に配置されなければならない訳
ではない。
【００３５】［実施例７］図７は、本発明第７の実施例
のダイオードの部分断面図である。この例は低不純物濃
度のｎベース層１の一方の表面層に、表面不純物濃度が
低く、接合深さの浅いｐアノード領域３が形成されたい
わゆる低損失ダイオードに圧力緩和構造８を適用したも
のである。
のダイオードの部分断面図である。この例は低不純物濃
度のｎベース層１の一方の表面層に、表面不純物濃度が
低く、接合深さの浅いｐアノード領域３が形成されたい
わゆる低損失ダイオードに圧力緩和構造８を適用したも
のである。
【００３６】例えば、ｐアノード領域３の表面不純物濃
度は１×１０15cm-3、接合深さは１μm である。圧力緩
和構造８は、例えば厚さは５μｍ程度のポリイミド膜で
あり、フォトリソグラフィにより選択的に形成される。
アノード電極６ａ、６ｂは、例えばＡｌ合金膜である。
アノード電極６ａ、６ｂを異種の金属膜とすることもで
きる。
度は１×１０15cm-3、接合深さは１μm である。圧力緩
和構造８は、例えば厚さは５μｍ程度のポリイミド膜で
あり、フォトリソグラフィにより選択的に形成される。
アノード電極６ａ、６ｂは、例えばＡｌ合金膜である。
アノード電極６ａ、６ｂを異種の金属膜とすることもで
きる。
【００３７】効果としては実施例１の場合と同様であ
り、例えばワイヤーボンディング時の圧力が、直接的に
シリコン表面の弱いｎベース層１の表面露出部１ａの部
分にかからないようにできる。
り、例えばワイヤーボンディング時の圧力が、直接的に
シリコン表面の弱いｎベース層１の表面露出部１ａの部
分にかからないようにできる。
【００３８】以上の実施例はダイオードのみについての
例を記したが、本発明の適用は必ずしもダイオードに限
られる訳ではなく、浅い接合や、ショットキー接合を有
する半導体装置、集積回路等についても、有効である。
例を記したが、本発明の適用は必ずしもダイオードに限
られる訳ではなく、浅い接合や、ショットキー接合を有
する半導体装置、集積回路等についても、有効である。
【００３９】
【発明の効果】以上説明したように本発明によれば、半
導体基板表面に設けられた電極に、例えば二層の金属膜
間に部分的に金属膜より軟質の絶縁膜を挟んだような圧
力緩和構造を備えることにより、例えばボンディング
時、加圧接触時等の浅い接合やショットキー接合の損傷
を防止することができる。従って、一層の特性向上のた
め、接合深さが浅くなる傾向にある現在、機械的圧力に
対する耐量を増大させる本発明は、益々有効となる。
導体基板表面に設けられた電極に、例えば二層の金属膜
間に部分的に金属膜より軟質の絶縁膜を挟んだような圧
力緩和構造を備えることにより、例えばボンディング
時、加圧接触時等の浅い接合やショットキー接合の損傷
を防止することができる。従って、一層の特性向上のた
め、接合深さが浅くなる傾向にある現在、機械的圧力に
対する耐量を増大させる本発明は、益々有効となる。
【図１】本発明実施例１のダイオードの部分断面図
【図２】本発明実施例２のダイオードの部分断面図
【図３】本発明実施例３のダイオードの部分断面図
【図４】本発明実施例４のダイオードの部分断面図
【図５】本発明実施例５のダイオードの部分断面図
【図６】本発明実施例６のダイオードの部分断面図
【図７】本発明実施例７のダイオードの部分断面図
【図８】従来例のダイオードの部分断面図
【図９】別の従来例のダイオードの部分断面図
１ ｎベース層 ２ ｎ+ カソード領域 ３ ｐチャネル領域またｐアノード領域 ４ ｐ+ シールド領域 ５ カソード電極 ６、６ａ、６ｂ アノード電極 ８ 圧力緩和層
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 29/91 Ｄ
Claims (12)
- 【請求項１】半導体基板表面に設けられた電極に圧力緩
和構造を備えたことを特徴とする半導体装置。 - 【請求項２】圧力緩和構造が、二層の金属膜間に部分的
に金属膜より軟質の絶縁膜を挟んだものであることを特
徴とする請求項１記載の半導体装置。 - 【請求項３】半導体装置が低不純物濃度の第一導電型ベ
ース層の一方の表面層に、接合深さの深い第二導電型シ
ールド領域と接合深さの浅い第二導電型チャネル領域と
が形成されたダイオードであることを特徴とする請求項
２に記載の半導体装置。 - 【請求項４】第二導電型チャネル領域の上部に絶縁膜を
配置したことを特徴とする請求項３に記載の半導体装
置。 - 【請求項５】第二導電型シールド領域の上部に絶縁膜を
配置したことを特徴とする請求項３に記載の半導体装
置。 - 【請求項６】第二導電型チャネル領域および第二導電型
シールド領域に跨がって絶縁膜を配置したことを特徴と
する請求項３に記載の半導体装置。 - 【請求項７】半導体装置が第一導電型ベース層の一方の
表面層に、接合深さの深い第二導電型シールド領域が形
成され、第一導電型ベース層の表面露出部とショットキ
ー接合を形成する金属膜が、第二導電型シールド領域お
よび第一導電型ベース層の表面露出部とに共通に接触し
て設けられたダイオードであることを特徴とする請求項
２に記載の半導体装置。 - 【請求項８】第一導電型ベース層の表面露出部の上部に
絶縁膜を配置したことを特徴とする請求項７に記載の半
導体装置。 - 【請求項９】第二導電型シールド領域の上部に絶縁膜を
配置したことを特徴とする請求項７に記載の半導体装
置。 - 【請求項１０】第一導電型ベース層の表面露出部および
第二導電型シールド領域に跨がって絶縁膜を配置したこ
とを特徴とする請求項７に記載の半導体装置。 - 【請求項１１】半導体装置が低不純物濃度の第一導電型
ベース層の一方の表面層に、表面不純物濃度が低く、接
合深さの浅い第二導電型アノード領域が形成された低損
失ダイオードであることを特徴とする請求項２に記載の
半導体装置。 - 【請求項１２】絶縁膜がポリイミド樹脂であることを特
徴とする請求項２ないし１１のいずれかに記載の半導体
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11102087A JP2000294802A (ja) | 1999-04-09 | 1999-04-09 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11102087A JP2000294802A (ja) | 1999-04-09 | 1999-04-09 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000294802A true JP2000294802A (ja) | 2000-10-20 |
Family
ID=14318005
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11102087A Pending JP2000294802A (ja) | 1999-04-09 | 1999-04-09 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000294802A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002100784A (ja) * | 2000-09-21 | 2002-04-05 | Mitsubishi Electric Corp | ショットキーバリアダイオードおよび半導体モジュール |
| JP2002319685A (ja) * | 2001-04-20 | 2002-10-31 | Fuji Electric Co Ltd | 半導体装置およびその製造方法 |
| JP2003007976A (ja) * | 2001-06-25 | 2003-01-10 | Mitsubishi Electric Corp | 半導体装置及びモジュール装置 |
| WO2010125639A1 (ja) * | 2009-04-28 | 2010-11-04 | 三菱電機株式会社 | 電力用半導体装置 |
| JP2011055002A (ja) * | 2010-12-03 | 2011-03-17 | Mitsubishi Electric Corp | 半導体モジュール |
| CN103178095A (zh) * | 2011-12-26 | 2013-06-26 | 比亚迪股份有限公司 | 一种高温肖特基二极管 |
| CN109192787A (zh) * | 2018-07-19 | 2019-01-11 | 东南大学 | 一种具有两极肖特基控制的凹槽型阳极快恢复二极管及制造方法 |
-
1999
- 1999-04-09 JP JP11102087A patent/JP2000294802A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002100784A (ja) * | 2000-09-21 | 2002-04-05 | Mitsubishi Electric Corp | ショットキーバリアダイオードおよび半導体モジュール |
| JP2002319685A (ja) * | 2001-04-20 | 2002-10-31 | Fuji Electric Co Ltd | 半導体装置およびその製造方法 |
| JP2003007976A (ja) * | 2001-06-25 | 2003-01-10 | Mitsubishi Electric Corp | 半導体装置及びモジュール装置 |
| WO2010125639A1 (ja) * | 2009-04-28 | 2010-11-04 | 三菱電機株式会社 | 電力用半導体装置 |
| US8450796B2 (en) | 2009-04-28 | 2013-05-28 | Mitsubishi Electric Corporation | Power semiconductor device |
| JP2011055002A (ja) * | 2010-12-03 | 2011-03-17 | Mitsubishi Electric Corp | 半導体モジュール |
| CN103178095A (zh) * | 2011-12-26 | 2013-06-26 | 比亚迪股份有限公司 | 一种高温肖特基二极管 |
| CN109192787A (zh) * | 2018-07-19 | 2019-01-11 | 东南大学 | 一种具有两极肖特基控制的凹槽型阳极快恢复二极管及制造方法 |
| CN109192787B (zh) * | 2018-07-19 | 2021-07-13 | 东南大学 | 一种具有两极肖特基控制的凹槽型阳极frd及制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000022175A (ja) | 高耐圧半導体装置 | |
| US10347620B2 (en) | Semiconductor device | |
| JP2008140828A (ja) | 半導体装置およびその製造方法 | |
| US10340147B2 (en) | Semiconductor device with equipotential ring contact at curved portion of equipotential ring electrode and method of manufacturing the same | |
| JP2000294802A (ja) | 半導体装置 | |
| US6225653B1 (en) | Semiconductor components and methods of manufacturing semiconductor components | |
| US6388276B1 (en) | Reverse conducting thyristor | |
| JPH0770742B2 (ja) | 半導体装置 | |
| JP4029549B2 (ja) | 半導体装置 | |
| JP2005026434A (ja) | 半導体装置 | |
| US11824084B2 (en) | Power semiconductor device | |
| JP3217552B2 (ja) | 横型高耐圧半導体素子 | |
| JPH08130317A (ja) | 抵抗性フィ−ルドプレ−トを備えた半導体装置 | |
| JPS61156856A (ja) | 半導体装置 | |
| JP2785792B2 (ja) | 電力用半導体素子 | |
| JPH07147384A (ja) | 半導体装置 | |
| JPS599955A (ja) | 相補型絶縁ゲ−ト電界効果半導体集積回路装置 | |
| JP2006210690A (ja) | サージ保護用半導体装置 | |
| JP2003092415A (ja) | Ｓｏｉ構造ダイオード | |
| JPH088419A (ja) | 半導体装置 | |
| JPS59214250A (ja) | 半導体装置 | |
| JPH0239468A (ja) | 半導体装置 | |
| JPH0369165A (ja) | 半導体素子 | |
| JPH02278760A (ja) | 半導体集積回路装置 | |
| JP2001015770A (ja) | 電力用半導体素子 |