JP2003092415A - Ｓｏｉ構造ダイオード - Google Patents
Ｓｏｉ構造ダイオードInfo
- Publication number
- JP2003092415A JP2003092415A JP2001281409A JP2001281409A JP2003092415A JP 2003092415 A JP2003092415 A JP 2003092415A JP 2001281409 A JP2001281409 A JP 2001281409A JP 2001281409 A JP2001281409 A JP 2001281409A JP 2003092415 A JP2003092415 A JP 2003092415A
- Authority
- JP
- Japan
- Prior art keywords
- type semiconductor
- semiconductor region
- polysilicon film
- region
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 ＳＯＩ構造半導体装置上に形成されるダイオ
ードに関して、同じ面積でありながらより大きな飽和電
流が得られるダイオードのレイアウトを提供する。 【解決手段】 絶縁層上にあるN-ウエル領域８上に、十
字状のポリシリコン膜1と４つのP+拡散領域２を形成
し、ポリシリコン膜下に形成されたN-拡散領域とP+拡散
領域２との間で形成されるＰＮ接合ダイオード面積を大
きくする。
ードに関して、同じ面積でありながらより大きな飽和電
流が得られるダイオードのレイアウトを提供する。 【解決手段】 絶縁層上にあるN-ウエル領域８上に、十
字状のポリシリコン膜1と４つのP+拡散領域２を形成
し、ポリシリコン膜下に形成されたN-拡散領域とP+拡散
領域２との間で形成されるＰＮ接合ダイオード面積を大
きくする。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、大面積が不要なＳ
ＯＩ構造ダイオードに関するものである。
ＯＩ構造ダイオードに関するものである。
【０００２】
【従来の技術】従来、ＳＯＩ構造をとらないＣＭＯＳプ
ロセス半導体装置上にダイオードを作成する場合は、P-
基板に上にN-ウエル領域を作成し、そのN-ウエル領域上
にP+拡散領域を作成し、P+拡散領域をカソード端子と
し、N-ウエル領域をアノード端子とした、P+拡散領域と
N-ウエル領域の境界にできたＰＮ接合ダイオードを使用
していた。
ロセス半導体装置上にダイオードを作成する場合は、P-
基板に上にN-ウエル領域を作成し、そのN-ウエル領域上
にP+拡散領域を作成し、P+拡散領域をカソード端子と
し、N-ウエル領域をアノード端子とした、P+拡散領域と
N-ウエル領域の境界にできたＰＮ接合ダイオードを使用
していた。
【０００３】このＣＭＯＳプロセス半導体装置用ダイオ
ードのマスクレイアウトを図５に示す。P-基板上にN-ウ
エル領域８を作成し、N-ウエル領域８の内部にP+拡散領
域２を設ける。P+拡散領域２にはメタル配線と接続する
ためのコンタクト１１が設けられ、このコンタクト１１
を介してP+拡散領域２がカソード端子としてメタル配線
に引き出される。アノード端子となるN-ウエル領域８は
そのままコンタクトを設けてメタル配線に出すとコンタ
クト部分に大きな寄生抵抗が発生する。
ードのマスクレイアウトを図５に示す。P-基板上にN-ウ
エル領域８を作成し、N-ウエル領域８の内部にP+拡散領
域２を設ける。P+拡散領域２にはメタル配線と接続する
ためのコンタクト１１が設けられ、このコンタクト１１
を介してP+拡散領域２がカソード端子としてメタル配線
に引き出される。アノード端子となるN-ウエル領域８は
そのままコンタクトを設けてメタル配線に出すとコンタ
クト部分に大きな寄生抵抗が発生する。
【０００４】そのため、N-ウエル領域８にN+拡散領域３
とコンタクト１１を設け、コンタクト１１を介してN-ウ
エル領域８がアノード端子としてメタル配線に引き出さ
れる。
とコンタクト１１を設け、コンタクト１１を介してN-ウ
エル領域８がアノード端子としてメタル配線に引き出さ
れる。
【０００５】図５の中心点から横軸で切った場合の断面
図を図６に示す。P-基板６上に、アノード端子となるN-
ウエル領域８が作成され、N-ウエル領域８上にP+拡散領
域２とN+拡散領域３が形成される。ダイオードは、P+拡
散領域２の底面のＰＮ接合部分で形成され、カソード端
子１２は、P+拡散領域２から引き出され、アノード端子
１３はN-ウエル領域８がN+拡散領域３を介して引き出さ
れる。尚、P+拡散領域２またはN+拡散領域３でない部分
には素子分離領域１０が形成される。
図を図６に示す。P-基板６上に、アノード端子となるN-
ウエル領域８が作成され、N-ウエル領域８上にP+拡散領
域２とN+拡散領域３が形成される。ダイオードは、P+拡
散領域２の底面のＰＮ接合部分で形成され、カソード端
子１２は、P+拡散領域２から引き出され、アノード端子
１３はN-ウエル領域８がN+拡散領域３を介して引き出さ
れる。尚、P+拡散領域２またはN+拡散領域３でない部分
には素子分離領域１０が形成される。
【０００６】上記は、ＳＯＩ構造をとらないＣＭＯＳプ
ロセス半導体装置上ダイオードの構成であったが、図５
のようにレイアウトされたダイオードをＳＯＩプロセス
で作成すると、図５の中心点から横軸で切った場合の断
面図が図７のようになる。
ロセス半導体装置上ダイオードの構成であったが、図５
のようにレイアウトされたダイオードをＳＯＩプロセス
で作成すると、図５の中心点から横軸で切った場合の断
面図が図７のようになる。
【０００７】P-基板６の上に絶縁層７が形成され、その
上にP+拡散領域２、N+拡散領域３、素子分離領域１０が
形成される。ここで、ＣＭＯＳプロセスでは図６に示す
ようにP+拡散領域２の底面にできていたＰＮ接合ダイオ
ードが、ＳＯＩプロセスでは、図７に示すように形成さ
れなくなる。従って、図５のレイアウトはＳＯＩプロセ
スでは使用できない。
上にP+拡散領域２、N+拡散領域３、素子分離領域１０が
形成される。ここで、ＣＭＯＳプロセスでは図６に示す
ようにP+拡散領域２の底面にできていたＰＮ接合ダイオ
ードが、ＳＯＩプロセスでは、図７に示すように形成さ
れなくなる。従って、図５のレイアウトはＳＯＩプロセ
スでは使用できない。
【０００８】したがって、ＳＯＩプロセスのダイオード
は、図８に示すようなレイアウト構造をとる。N-ウエル
領域８上にP+拡散領域２とポリシリコン膜１が形成さ
れ、ポリシリコン膜１下の拡散領域にN-拡散領域(以
降、N-ボディ領域と呼ぶ)が形成され、N-ボディ領域に
接するようにN+拡散領域３が形成された、P型ＭＯＳ構
造レイアウトと同構造をとる。
は、図８に示すようなレイアウト構造をとる。N-ウエル
領域８上にP+拡散領域２とポリシリコン膜１が形成さ
れ、ポリシリコン膜１下の拡散領域にN-拡散領域(以
降、N-ボディ領域と呼ぶ)が形成され、N-ボディ領域に
接するようにN+拡散領域３が形成された、P型ＭＯＳ構
造レイアウトと同構造をとる。
【０００９】このとき、P+拡散領域２とポリシリコン膜
１下のN-ボディ領域には、ＰＮ接合ダイオードが形成さ
れる。そのため、P+拡散領域２をカソード端子とし、N-
ボディ領域をアノード端子としたダイオードが作成され
る。但し、アノード端子となるN-ボディ領域は、ポリシ
リコン膜１が上層に覆われていて取り出せないため、電
気的に接続されたN+拡散領域３を介してメタル配線に引
き出される。
１下のN-ボディ領域には、ＰＮ接合ダイオードが形成さ
れる。そのため、P+拡散領域２をカソード端子とし、N-
ボディ領域をアノード端子としたダイオードが作成され
る。但し、アノード端子となるN-ボディ領域は、ポリシ
リコン膜１が上層に覆われていて取り出せないため、電
気的に接続されたN+拡散領域３を介してメタル配線に引
き出される。
【００１０】図８の中心点から横軸で切った場合の断面
図を図９に示す。P-基板６の上に絶縁層７が形成され、
その上に、P+拡散領域２、N-ボディ領域５、素子分離領
域１０が形成される。また、N-ボディ領域５の上部に
は、絶縁膜を介してポリシリコン膜１が形成される。図
９には示していないが、N-ボディ領域５にはN+拡散領域
が隣接して形成される。ダイオードは、N-ボディ領域５
の側面の、P+拡散領域２との境界で形成され、カソード
端子はP+拡散領域からメタル配線に引き出され、アノー
ド端子は、N-ボディ領域５と電気的に接続されたN+拡散
領域から引き出される。
図を図９に示す。P-基板６の上に絶縁層７が形成され、
その上に、P+拡散領域２、N-ボディ領域５、素子分離領
域１０が形成される。また、N-ボディ領域５の上部に
は、絶縁膜を介してポリシリコン膜１が形成される。図
９には示していないが、N-ボディ領域５にはN+拡散領域
が隣接して形成される。ダイオードは、N-ボディ領域５
の側面の、P+拡散領域２との境界で形成され、カソード
端子はP+拡散領域からメタル配線に引き出され、アノー
ド端子は、N-ボディ領域５と電気的に接続されたN+拡散
領域から引き出される。
【００１１】
【発明が解決しようとする課題】しかしながら、ＣＭＯ
ＳプロセスのダイオードがP+拡散領域の底面全体（例え
ば、100μm×100μm)がＰＮ接合ダイオードとして働く
のに対して、ＳＯＩプロセスのダイオードは、N-ボディ
領域の側面しかＰＮ接合ダイオードとして働かず、ＳＯ
ＩプロセスのN-ボディ領域の膜厚は約0.1μmと非常に薄
いため、ＰＮ接合ダイオード部分の面積が小さいものと
なる。つまり、図８の従来レイアウトでは、ＰＮ接合部
分は、ポリシリコン膜１下のN-ボディ領域とP+拡散領域
の境界の２辺でしか形成されなかった。このため、ＣＭ
ＯＳプロセスのダイオードと同じ電圧ー電流特性を有す
るダイオードを形成するためには、大きなレイアウト面
積を確保する必要があった。
ＳプロセスのダイオードがP+拡散領域の底面全体（例え
ば、100μm×100μm)がＰＮ接合ダイオードとして働く
のに対して、ＳＯＩプロセスのダイオードは、N-ボディ
領域の側面しかＰＮ接合ダイオードとして働かず、ＳＯ
ＩプロセスのN-ボディ領域の膜厚は約0.1μmと非常に薄
いため、ＰＮ接合ダイオード部分の面積が小さいものと
なる。つまり、図８の従来レイアウトでは、ＰＮ接合部
分は、ポリシリコン膜１下のN-ボディ領域とP+拡散領域
の境界の２辺でしか形成されなかった。このため、ＣＭ
ＯＳプロセスのダイオードと同じ電圧ー電流特性を有す
るダイオードを形成するためには、大きなレイアウト面
積を確保する必要があった。
【００１２】
【課題を解決するための手段】ＳＯＩプロセスダイオー
ドのレイアウト面積を抑えるために、ポリシリコン膜１
を十字状に形成させる手段をとる。ポリシリコン膜１を
十字状に形成することによって、ポリシリコン膜１下の
N-ボディ領域が十字状に形成され、PN接合が形成される
N-ボディ領域とP+拡散領域の境界の面積が増すため、ダ
イオードの飽和電流係数Isは従来ダイオードと比較して
約２倍となる。
ドのレイアウト面積を抑えるために、ポリシリコン膜１
を十字状に形成させる手段をとる。ポリシリコン膜１を
十字状に形成することによって、ポリシリコン膜１下の
N-ボディ領域が十字状に形成され、PN接合が形成される
N-ボディ領域とP+拡散領域の境界の面積が増すため、ダ
イオードの飽和電流係数Isは従来ダイオードと比較して
約２倍となる。
【００１３】上記のポリシリコン膜を十字状に形成する
レイアウト面積削減手段は、P-ボディ領域とN+拡散領域
でＰＮ接合を形成したダイオードでも適用可能である。
P-ウエル領域上にN+拡散領域とポリシリコン膜が形成さ
れ、ポリシリコン膜１下の拡散領域はP-ボディ領域とな
っているＮ型ＭＯＳ構造レイアウトに、P-ボディ領域に
接するようにP+拡散領域を形成し、ポリシリコン膜を十
字状に形成された手段をとる。ポリシリコン膜下のP-ボ
ディ領域が十字状に形成され、ＰＮ接合が形成されるP-
ボディ領域とN+拡散領域の面積が増すため、ダイオード
の飽和電流係数Isは従来ダイオードと比較して約２倍と
なる。
レイアウト面積削減手段は、P-ボディ領域とN+拡散領域
でＰＮ接合を形成したダイオードでも適用可能である。
P-ウエル領域上にN+拡散領域とポリシリコン膜が形成さ
れ、ポリシリコン膜１下の拡散領域はP-ボディ領域とな
っているＮ型ＭＯＳ構造レイアウトに、P-ボディ領域に
接するようにP+拡散領域を形成し、ポリシリコン膜を十
字状に形成された手段をとる。ポリシリコン膜下のP-ボ
ディ領域が十字状に形成され、ＰＮ接合が形成されるP-
ボディ領域とN+拡散領域の面積が増すため、ダイオード
の飽和電流係数Isは従来ダイオードと比較して約２倍と
なる。
【００１４】また、ポリシリコン膜を十字状に形成する
代わりに、ポリシリコン膜の縦・横の本数を増やして格
子状に形成する手段を用いても、ＳＯＩプロセスダイオ
ードのレイアウト面積を抑えられる。ポリシリコン膜を
格子状にすることによって、ポリシリコン膜下のN-ボデ
ィ領域が格子状になる。このとき、P+拡散領域には周囲
がN-ボディ領域で囲まれたものも形成され、P+拡散領域
とN-ボディ領域との境界で形成されるＰＮ接合の面積が
増すため、ダイオードの飽和電流係数Isは従来ダイオー
ドと比較して２倍以上となる。
代わりに、ポリシリコン膜の縦・横の本数を増やして格
子状に形成する手段を用いても、ＳＯＩプロセスダイオ
ードのレイアウト面積を抑えられる。ポリシリコン膜を
格子状にすることによって、ポリシリコン膜下のN-ボデ
ィ領域が格子状になる。このとき、P+拡散領域には周囲
がN-ボディ領域で囲まれたものも形成され、P+拡散領域
とN-ボディ領域との境界で形成されるＰＮ接合の面積が
増すため、ダイオードの飽和電流係数Isは従来ダイオー
ドと比較して２倍以上となる。
【００１５】上記のポリシリコン膜を格子状に形成する
レイアウト面積削減手段は、N-ボディ領域とP+拡散領域
でＰＮ接合を形成したダイオードでも適用可能である。
N+拡散領域には周囲がP-ボディ領域で囲まれたものも形
成され、N+拡散領域とP-ボディ領域との境界で形成され
るＰＮ接合の面積は増すため、ダイオードの飽和電流係
数Isは従来ダイオードと比較して２倍以上となる。
レイアウト面積削減手段は、N-ボディ領域とP+拡散領域
でＰＮ接合を形成したダイオードでも適用可能である。
N+拡散領域には周囲がP-ボディ領域で囲まれたものも形
成され、N+拡散領域とP-ボディ領域との境界で形成され
るＰＮ接合の面積は増すため、ダイオードの飽和電流係
数Isは従来ダイオードと比較して２倍以上となる。
【００１６】
【発明の実施の形態】以下に本発明の実施の形態につい
て図を用いて説明する。
て図を用いて説明する。
【００１７】（実施の形態１）図１は本発明（請求項
１）の実施の形態１に係るＳＯＩ構造ダイオードのレイ
アウトを示す図である。
１）の実施の形態１に係るＳＯＩ構造ダイオードのレイ
アウトを示す図である。
【００１８】図に示すように、絶縁層上にあるN-ウエル
領域８上に、十字状のポリシリコン膜１と４つのP+拡散
領域２が形成され、ポリシリコン膜１下にできる十字状
のN-ボディ領域と電気的に接続されるように、ポリシリ
コン膜下のN-ボディ領域に隣接してN+拡散領域３が形成
される。ダイオードは、ポリシリコン膜１下のN-ボディ
領域と４つのP+拡散領域２との境界で形成され、カソー
ド端子は４つのP+拡散領域にそれぞれ設けられたコンタ
クト１１から取り出され、アノード端子は、N-ボディ領
域と電気的に接続されたN+拡散領域３に設けられたコン
タクト１１から取り出される。
領域８上に、十字状のポリシリコン膜１と４つのP+拡散
領域２が形成され、ポリシリコン膜１下にできる十字状
のN-ボディ領域と電気的に接続されるように、ポリシリ
コン膜下のN-ボディ領域に隣接してN+拡散領域３が形成
される。ダイオードは、ポリシリコン膜１下のN-ボディ
領域と４つのP+拡散領域２との境界で形成され、カソー
ド端子は４つのP+拡散領域にそれぞれ設けられたコンタ
クト１１から取り出され、アノード端子は、N-ボディ領
域と電気的に接続されたN+拡散領域３に設けられたコン
タクト１１から取り出される。
【００１９】ここで、４つのP+拡散領域２は、それぞれ
２辺がN-ボディ領域と隣接することになる。図８の従来
ダイオードと比較すると、P+拡散領域２とN-ボディ領域
とが隣接する長さが約２倍となるため、ＰＮ接合面積を
増やすことができ、ダイオードのレイアウト面積を削減
することが可能となる。
２辺がN-ボディ領域と隣接することになる。図８の従来
ダイオードと比較すると、P+拡散領域２とN-ボディ領域
とが隣接する長さが約２倍となるため、ＰＮ接合面積を
増やすことができ、ダイオードのレイアウト面積を削減
することが可能となる。
【００２０】（実施の形態２）図２は本発明（請求項
２）の実施の形態２に係るＳＯＩ構造ダイオードのレイ
アウトを示す図である。
２）の実施の形態２に係るＳＯＩ構造ダイオードのレイ
アウトを示す図である。
【００２１】図に示すように、絶縁層上にあるP-ウエル
領域９上に、十字状のポリシリコン膜１と４つのN+拡散
領域３が形成され、ポリシリコン膜１下にできる十字状
のP-ボディ領域と電気的に接続されるように、ポリシリ
コン膜下のP-ボディ領域に隣接してP+拡散領域２が形成
される。ダイオードは、ポリシリコン膜１下のP-ボディ
領域と４つのN+拡散領域３との境界で形成され、アノー
ド端子は４つのN+拡散領域３にそれぞれ設けられたコン
タクト１１から取り出され、カソード端子は、P-ボディ
領域と電気的に接続されたP+拡散領域２に設けられたコ
ンタクト１１から取り出される。
領域９上に、十字状のポリシリコン膜１と４つのN+拡散
領域３が形成され、ポリシリコン膜１下にできる十字状
のP-ボディ領域と電気的に接続されるように、ポリシリ
コン膜下のP-ボディ領域に隣接してP+拡散領域２が形成
される。ダイオードは、ポリシリコン膜１下のP-ボディ
領域と４つのN+拡散領域３との境界で形成され、アノー
ド端子は４つのN+拡散領域３にそれぞれ設けられたコン
タクト１１から取り出され、カソード端子は、P-ボディ
領域と電気的に接続されたP+拡散領域２に設けられたコ
ンタクト１１から取り出される。
【００２２】ここで、４つのN+拡散領域３は、それぞれ
２辺がP-ボディ領域と隣接することになる。図８の従来
ダイオードと比較すると、N+拡散領域３とP-ボディ領域
とが隣接する長さが約２倍となるため、PN接合面積を増
やすことができ、ダイオードのレイアウト面積を削減す
ることが可能となる。
２辺がP-ボディ領域と隣接することになる。図８の従来
ダイオードと比較すると、N+拡散領域３とP-ボディ領域
とが隣接する長さが約２倍となるため、PN接合面積を増
やすことができ、ダイオードのレイアウト面積を削減す
ることが可能となる。
【００２３】（実施の形態３）図３は本発明（請求項
３）の実施の形態３に係るＳＯＩ構造ダイオードのレイ
アウトを示す図である。
３）の実施の形態３に係るＳＯＩ構造ダイオードのレイ
アウトを示す図である。
【００２４】図に示すように、絶縁層上にあるN-ウエル
領域８上に、格子状のポリシリコン膜１と９つのP+拡散
領域２が形成され、ポリシリコン膜１下にできる格子状
のN-ボディ領域と電気的に接続されるように、ポリシリ
コン膜下のN-ボディ領域に隣接してN+拡散領域３が形成
される。ダイオードは、ポリシリコン膜１下のN-ボディ
領域と９つのP+拡散領域２との境界で形成され、カソー
ド端子は４つのP+拡散領域にそれぞれ設けられたコンタ
クト１１から取り出され、アノード端子は、N-ボディ領
域と電気的に接続されたN+拡散領域３に設けられたコン
タクト１１から取り出される。
領域８上に、格子状のポリシリコン膜１と９つのP+拡散
領域２が形成され、ポリシリコン膜１下にできる格子状
のN-ボディ領域と電気的に接続されるように、ポリシリ
コン膜下のN-ボディ領域に隣接してN+拡散領域３が形成
される。ダイオードは、ポリシリコン膜１下のN-ボディ
領域と９つのP+拡散領域２との境界で形成され、カソー
ド端子は４つのP+拡散領域にそれぞれ設けられたコンタ
クト１１から取り出され、アノード端子は、N-ボディ領
域と電気的に接続されたN+拡散領域３に設けられたコン
タクト１１から取り出される。
【００２５】ここで、９つのP+拡散領域２は、２辺がN-
ボディ領域と隣接するものが４つ、３辺がN-ボディ領域
と隣接するものが４つ、４辺がN-ボディ領域と隣接する
ものが１つできる。したがって、一つのP+拡散領域２が
平均して２．７辺のN-ボディ領域と隣接することにな
る。したがって、実施の形態１と比較すると、P+拡散領
域２とN-ボディ領域とが隣接する長さが増えるため、実
施の形態１よりもさらにレイアウト面積を削減すること
が可能となる。
ボディ領域と隣接するものが４つ、３辺がN-ボディ領域
と隣接するものが４つ、４辺がN-ボディ領域と隣接する
ものが１つできる。したがって、一つのP+拡散領域２が
平均して２．７辺のN-ボディ領域と隣接することにな
る。したがって、実施の形態１と比較すると、P+拡散領
域２とN-ボディ領域とが隣接する長さが増えるため、実
施の形態１よりもさらにレイアウト面積を削減すること
が可能となる。
【００２６】尚、図３ではポリシリコン膜を縦、横それ
ぞれ２本ずつ使用した格子形状をとっているが、縦、横
それぞれの本数を２本以上にしてもかまわない。
ぞれ２本ずつ使用した格子形状をとっているが、縦、横
それぞれの本数を２本以上にしてもかまわない。
【００２７】（実施の形態４）図４は本発明（請求項
４）の実施の形態４に係るＳＯＩ構造ダイオードのレイ
アウトを示す図である。
４）の実施の形態４に係るＳＯＩ構造ダイオードのレイ
アウトを示す図である。
【００２８】図に示すように、絶縁層上にあるP-ウエル
領域９上に、格子状のポリシリコン膜１と９つのN+拡散
領域３が形成され、ポリシリコン膜１下にできる格子状
のP-ボディ領域と電気的に接続されるように、ポリシリ
コン膜下のP-ボディ領域に隣接してP+拡散領域２が形成
される。ダイオードは、ポリシリコン膜１下のP-ボディ
領域と９つのN+拡散領域３との境界で形成され、アノー
ド端子は４つのN+拡散領域３にそれぞれ設けられたコン
タクト１１から取り出され、カソード端子は、P-ボディ
領域と電気的に接続されたP+拡散領域２に設けられたコ
ンタクト１１から取り出される。
領域９上に、格子状のポリシリコン膜１と９つのN+拡散
領域３が形成され、ポリシリコン膜１下にできる格子状
のP-ボディ領域と電気的に接続されるように、ポリシリ
コン膜下のP-ボディ領域に隣接してP+拡散領域２が形成
される。ダイオードは、ポリシリコン膜１下のP-ボディ
領域と９つのN+拡散領域３との境界で形成され、アノー
ド端子は４つのN+拡散領域３にそれぞれ設けられたコン
タクト１１から取り出され、カソード端子は、P-ボディ
領域と電気的に接続されたP+拡散領域２に設けられたコ
ンタクト１１から取り出される。
【００２９】ここで、９つのN+拡散領域３は、２辺がP-
ボディ領域と隣接するものが４つ、３辺がP-ボディ領域
と隣接するものが４つ、４辺がP-ボディ領域と隣接する
ものが１つできる。したがって、一つのN+拡散領域３が
平均して２．７辺のP-ボディ領域と隣接することにな
る。したがって、実施の形態２と比較すると、N+拡散領
域３とP-ボディ領域とが隣接する長さが増えるため、実
施の形態２よりもさらにレイアウト面積を削減すること
が可能となる。
ボディ領域と隣接するものが４つ、３辺がP-ボディ領域
と隣接するものが４つ、４辺がP-ボディ領域と隣接する
ものが１つできる。したがって、一つのN+拡散領域３が
平均して２．７辺のP-ボディ領域と隣接することにな
る。したがって、実施の形態２と比較すると、N+拡散領
域３とP-ボディ領域とが隣接する長さが増えるため、実
施の形態２よりもさらにレイアウト面積を削減すること
が可能となる。
【００３０】尚、図４ではポリシリコン膜を縦、横それ
ぞれ２本ずつ使用した格子形状をとっているが、縦、横
それぞれの本数を３本以上にしてもかまわない。
ぞれ２本ずつ使用した格子形状をとっているが、縦、横
それぞれの本数を３本以上にしてもかまわない。
【００３１】
【発明の効果】以上のように本発明によれば、大きな面
積を必要としないダイオード構造を実現でき、ダイオー
ドを含んだＳＯＩ構造半導体装置の低コスト化を図るこ
とができる。
積を必要としないダイオード構造を実現でき、ダイオー
ドを含んだＳＯＩ構造半導体装置の低コスト化を図るこ
とができる。
【図１】本発明の実施の形態１に係るＳＯＩ構造ダイオ
ードのレイアウトを示す図
ードのレイアウトを示す図
【図２】本発明の実施の形態２に係るＳＯＩ構造ダイオ
ードのレイアウトを示す図
ードのレイアウトを示す図
【図３】本発明の実施の形態３に係るＳＯＩ構造ダイオ
ードのレイアウトを示す図
ードのレイアウトを示す図
【図４】本発明の実施の形態４に係るＳＯＩ構造ダイオ
ードのレイアウトを示す図
ードのレイアウトを示す図
【図５】従来のＣＭＯＳプロセスのダイオードのレイア
ウトを示す図
ウトを示す図
【図６】図５の断面図
【図７】図５のレイアウトをＳＯＩプロセスで製造した
ときの断面図
ときの断面図
【図８】従来のダイオードをＳＯＩプロセスで作るとき
のダイオードレイアウト図
のダイオードレイアウト図
【図９】図８のレイアウトの断面図
１ ポリシリコン(PS)膜
２ P+拡散領域
３ N+拡散領域
４ P-ボディ領域
５ N-拡散領域（N-ボディ領域）
６ P-基板
７ 絶縁層
８ N-ウエル領域
９ P-ウエル領域
１０ 素子分離領域
１１ コンタクト
１２ カソード端子
１３ アノード端子
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 崎山 史朗
大阪府門真市大字門真1006番地 松下電器
産業株式会社内
(72)発明者 山本 裕雄
大阪府門真市大字門真1006番地 松下電器
産業株式会社内
Claims (4)
- 【請求項１】絶縁層上に形成され、Ｎ型半導体領域と、
このＮ型半導体領域上に絶縁膜を介して形成されたポリ
シリコン膜と、前記ポリシリコン膜下のＮ型半導体領域
に隣接するように形成されたP型半導体領域と、前記ポ
リシリコン膜下のＮ型半導体領域に隣接するように形成
され、前記Ｎ型半導体領域と電気的に接続され、上部に
ポリシリコン膜がない第２のＮ型半導体領域を備え、前
記第２のＮ型半導体領域をアノード端子とし、前記Ｐ型
半導体をカソード端子とするＳＯＩ構造ＰＮ接合ダイオ
ードであって、 前記Ｎ型半導体領域上のポリシリコン膜が十字形状とな
ることを特徴とするＳＯＩ構造ダイオード。 - 【請求項２】絶縁層上に形成され、Ｐ型半導体領域と、
このＰ型半導体領域上に絶縁膜を介して形成されたポリ
シリコン膜と、前記ポリシリコン膜下のＰ型半導体領域
に隣接するように形成されたＮ型半導体領域と、前記ポ
リシリコン膜下のＰ型半導体領域に隣接するように形成
され、前記Ｐ型半導体領域と電気的に接続され、上部に
ポリシリコン膜がない第２のＰ型半導体領域を備え、前
記第２のＰ型半導体領域をカソード端子とし、前記Ｎ型
半導体をアノード端子とするＳＯＩ構造ＰＮ接合ダイオ
ードであって、 前記Ｐ型半導体領域上のポリシリコン膜が十字形状とな
ることを特徴とするＳＯＩ構造ダイオード。 - 【請求項３】絶縁層上に形成され、Ｎ型半導体領域と、
このＮ型半導体領域上に絶縁膜を介して形成されたポリ
シリコン膜と、前記ポリシリコン膜下のＮ型半導体領域
に隣接するように形成されたＰ型半導体領域と、前記ポ
リシリコン膜下のＮ型半導体領域に隣接するように形成
され、前記Ｎ型半導体領域と電気的に接続され、上部に
ポリシリコン膜がない第２のＮ型半導体領域を備え、前
記第２のＮ型半導体領域をアノード端子とし、前記Ｐ型
半導体をカソード端子とするＳＯＩ構造ＰＮ接合ダイオ
ードであって、 前記Ｎ型半導体領域上のポリシリコン膜が格子形状とな
ることを特徴とするＳＯＩ構造ダイオード。 - 【請求項４】絶縁層上に形成され、Ｐ型半導体領域と、
このＰ型半導体領域上に絶縁膜を介して形成されたポリ
シリコン膜と、前記ポリシリコン膜下のＰ型半導体領域
に隣接するように形成されたＮ型半導体領域と、前記ポ
リシリコン膜下のＰ型半導体領域に隣接するように形成
され、前記Ｐ型半導体領域と電気的に接続され、上部に
ポリシリコン膜がない第２のＰ型半導体領域を備え、前
記第２のＰ型半導体領域をカソード端子とし、前記Ｎ型
半導体をアノード端子とするＳＯＩ構造ＰＮ接合ダイオ
ードであって、 前記Ｐ型半導体領域上のポリシリコン膜が格子形状とな
ることを特徴とするＳＯＩ構造ダイオード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001281409A JP2003092415A (ja) | 2001-09-17 | 2001-09-17 | Ｓｏｉ構造ダイオード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001281409A JP2003092415A (ja) | 2001-09-17 | 2001-09-17 | Ｓｏｉ構造ダイオード |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003092415A true JP2003092415A (ja) | 2003-03-28 |
Family
ID=19105238
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001281409A Pending JP2003092415A (ja) | 2001-09-17 | 2001-09-17 | Ｓｏｉ構造ダイオード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003092415A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7358120B2 (en) | 2005-09-12 | 2008-04-15 | International Business Machines Corporation | Silicon-on-insulator (SOI) read only memory (ROM) array and method of making a SOI ROM |
| KR101044387B1 (ko) | 2004-07-22 | 2011-06-27 | 매그나칩 반도체 유한회사 | 바이폴라 접합 트랜지스터의 제조방법 |
-
2001
- 2001-09-17 JP JP2001281409A patent/JP2003092415A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101044387B1 (ko) | 2004-07-22 | 2011-06-27 | 매그나칩 반도체 유한회사 | 바이폴라 접합 트랜지스터의 제조방법 |
| US7358120B2 (en) | 2005-09-12 | 2008-04-15 | International Business Machines Corporation | Silicon-on-insulator (SOI) read only memory (ROM) array and method of making a SOI ROM |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5331497B2 (ja) | 半導体装置およびその製造方法 | |
| JP2000049237A (ja) | 半導体装置およびその製造方法 | |
| JP2003092415A (ja) | Ｓｏｉ構造ダイオード | |
| JP3217552B2 (ja) | 横型高耐圧半導体素子 | |
| JP2000077678A (ja) | 半導体素子とその製造方法 | |
| JP3148510B2 (ja) | ツェナーダイオード | |
| TW454332B (en) | Semiconductor device | |
| US20230268405A1 (en) | Trench power semiconductor device | |
| JP3127951B2 (ja) | 半導体装置及びその製造方法 | |
| JPH11121768A (ja) | 半導体集積回路 | |
| JP2007201154A (ja) | 高出力半導体装置 | |
| JPS61210668A (ja) | 半導体装置 | |
| JP3149513B2 (ja) | 半導体装置 | |
| JPH03256356A (ja) | 半導体装置 | |
| JPH0258864A (ja) | 半導体装置 | |
| JPS6118344B2 (ja) | ||
| JPH09181335A (ja) | 半導体装置 | |
| JPH079385Y2 (ja) | 半導体集積回路装置 | |
| JP2521745Y2 (ja) | フォトサイリスタ | |
| JPS61194874A (ja) | 半導体装置 | |
| CN111863809A (zh) | 一种针对鳍式场效应晶体管制程的新型阱型电阻结构 | |
| JP2940203B2 (ja) | セミカスタム半導体集積回路 | |
| JPS6114764A (ja) | 絶縁ゲ−ト型電界効果トランジスタ | |
| JPH04323832A (ja) | 半導体装置およびその製造方法 | |
| JPS60218878A (ja) | 半導体集積回路 |