CN111863809A - 一种针对鳍式场效应晶体管制程的新型阱型电阻结构 - Google Patents
一种针对鳍式场效应晶体管制程的新型阱型电阻结构 Download PDFInfo
- Publication number
- CN111863809A CN111863809A CN202010896319.2A CN202010896319A CN111863809A CN 111863809 A CN111863809 A CN 111863809A CN 202010896319 A CN202010896319 A CN 202010896319A CN 111863809 A CN111863809 A CN 111863809A
- Authority
- CN
- China
- Prior art keywords
- well
- type
- type substrate
- novel
- deep
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 18
- 238000004519 manufacturing process Methods 0.000 title abstract description 9
- 239000000758 substrate Substances 0.000 claims abstract description 51
- 238000009792 diffusion process Methods 0.000 claims description 32
- 239000002184 metal Substances 0.000 claims description 31
- 238000000034 method Methods 0.000 claims description 30
- 238000002955 isolation Methods 0.000 claims description 17
- 238000010586 diagram Methods 0.000 description 12
- 238000005516 engineering process Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
- H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/20—Resistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供了一种针对鳍式场效应晶体管制程的新型阱型电阻结构,通过对P型衬底进行不同的掺杂,形成不同的区域,例如N阱、P阱和深N阱,并合理设置N阱、P阱和深N阱的相对位置,实现了鳍式场效应晶体管制程中的多种新型阱型电阻结构。
Description
技术领域
本发明涉及鳍式场效应晶体管阱型电阻版图设计技术领域,更具体地说,涉及一种针对鳍式场效应晶体管制程的新型阱型电阻结构。
背景技术
随着科学技术的不断发展,FinFET(Fin Field-Effect Transistor,鳍式场效应晶体管)已广泛应用于CMOS器件结构中,是实现单片异质集成、发展CMOS器件和片上系统的关键技术。
但是,目前市面上的FinFET的阱型电阻结构比较单一,在电路设定上可选择性少,在使用上有诸多不便。
发明内容
有鉴于此,为解决上述问题,本发明提供一种针对鳍式场效应晶体管制程的新型阱型电阻结构,技术方案如下:
一种针对鳍式场效应晶体管制程的新型阱型电阻结构,所述新型阱型电阻结构包括:
P型衬底,所述P型衬底包括:深N阱区;所述深N阱区形成有P阱和N阱;其中,所述P阱被所述N阱及所述深N阱区包围;
设置在所述P型衬底一侧的浅沟道隔离层;所述浅沟道隔离层上具有两个或多个鳍式结构;
通过所述鳍式结构以及所述鳍式结构上的高浓度的P型磊晶结构与金属连接。
一种针对鳍式场效应晶体管制程的新型阱型电阻结构,所述新型阱型电阻结构包括:
P型衬底,所述P型衬底包括:深N阱区;所述深N阱区形成有P阱和N阱;所述深N阱区被所述P阱及所述P型衬底包围,且所述深N阱区的中间区域为P阱;
设置在所述P型衬底一侧的浅沟道隔离层;所述浅沟道隔离层上具有两个或多个鳍式结构;
通过所述鳍式结构以及所述鳍式结构上的高浓度的N型磊晶结构与金属连接。
一种针对鳍式场效应晶体管制程的新型阱型电阻结构,所述新型阱型电阻结构包括:
P型衬底,所述P型衬底包括:N阱和P阱;所述N阱被所述P阱及所述P型衬底包围;所述N阱上具有N+扩散区或高浓度的N型磊晶结构;
设置在所述P型衬底一侧的金属栅结构;
所述金属栅结构上具有多个沟槽,两个或多个所述沟槽对应所述N+扩散区或高浓度的N型磊晶结构;
通过两个或多个所述沟槽与所述N+扩散区或高浓度的N型磊晶结构与金属连接。
可选的,在上述新型阱型电阻结构中,所述金属栅结构与所述P型衬底之间隔有绝缘层。
可选的,在上述新型阱型电阻结构中,所述N阱上还具有P+扩散区或高浓度的P型磊晶结构;
其余部分所述沟槽对应所述P+扩散区或高浓度的P型磊晶结构。
一种针对鳍式场效应晶体管制程的新型阱型电阻结构,所述新型阱型电阻结构包括:
P型衬底,所述P型衬底包括:深N阱区;所述深N阱区形成有P阱和N阱;所述P阱被所述N阱及所述深N阱区包围;所述P阱上具有P+扩散区或高浓度的P型磊晶结构;
设置在所述P型衬底一侧的金属栅结构;
所述金属栅结构上具有多个沟槽,两个或多个所述沟槽对应所述P+扩散区或高浓度的P型磊晶结构;
通过两个或多个所述沟槽与所述P+扩散区或高浓度的P型磊晶结构与金属连接。
可选的,在上述新型阱型电阻结构中,所述金属栅结构与所述P型衬底之间隔有绝缘层。
可选的,在上述新型阱型电阻结构中,所述P阱上还具有N+扩散区或高浓度的N型磊晶结构;
其余部分所述沟槽对应所述N+扩散区或高浓度的N型磊晶结构。
相较于现有技术,本发明实现的有益效果为:
本发明提供的一种针对鳍式场效应晶体管制程的新型阱型电阻结构,相容於FINFET制程,通过对P型衬底进行不同的掺杂,形成不同的区域,例如N阱、P阱和深N阱,并合理设置N阱、P阱和深N阱的相对位置,实现了鳍式场效应晶体管制程中的多种新型阱型电阻结构。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据提供的附图获得其他的附图。
图1为本发明实施例提供的一种针对鳍式场效应晶体管制程的新型阱型电阻结构的结构示意图;
图2为本发明实施例提供的另一种针对鳍式场效应晶体管制程的新型阱型电阻结构的结构示意图;
图3为本发明实施例提供的又一种针对鳍式场效应晶体管制程的新型阱型电阻结构的结构示意图;
图4为本发明实施例提供的又一种针对鳍式场效应晶体管制程的新型阱型电阻结构的结构示意图;
图5为本发明实施例提供的又一种针对鳍式场效应晶体管制程的新型阱型电阻结构的结构示意图;
图6为本发明实施例提供的又一种针对鳍式场效应晶体管制程的新型阱型电阻结构的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图和具体实施方式对本发明作进一步详细的说明。
需要说明的是,说明书附图中,NW表示N-Well,即N阱;PW表示P-Well,即P阱;DNW(Deep N-Well)表示深N阱;P-sub表示P型衬底;STI表示浅沟道隔离层;MG表示金属栅层;P+表示P+扩散区或高浓度的P型磊晶结构;N+表示N+扩散区或高浓度的N型磊晶结构。
参考图1,图1为本发明实施例提供的一种针对鳍式场效应晶体管制程的新型阱型电阻结构的结构示意图。
所述新型阱型电阻结构包括:
P型衬底,所述P型衬底包括:深N阱区。
所述深N阱区形成有P阱和N阱。
其中,所述P阱被所述N阱及所述深N阱区包围。
设置在所述P型衬底一侧的浅沟道隔离层;所述浅沟道隔离层上具有两个或多个鳍式结构;
通过所述鳍式(FIN)结构以及所述鳍式(FIN)结构上的高浓度的P型磊晶结构与金属连接。
参考图2,图2为本发明实施例提供的另一种针对鳍式场效应晶体管制程的新型阱型电阻结构的结构示意图。
所述新型阱型电阻结构包括:
P型衬底,所述P型衬底包括:深N阱区。
所述深N阱区形成有P阱和N阱。
所述深N阱区被所述P阱及所述P型衬底包围,且所述深N阱区的中间区域为P阱。
设置在所述P型衬底一侧的浅沟道隔离层;所述浅沟道隔离层上具有两个或多个鳍式结构。
通过所述鳍式(FIN)结构以及所述鳍式(FIN)结构上的高浓度的N型磊晶结构与金属连接。
参考图3,图3为本发明实施例提供的又一种针对鳍式场效应晶体管制程的新型阱型电阻结构的结构示意图。
所述新型阱型电阻结构包括:
P型衬底,所述P型衬底包括:N阱和P阱。
所述N阱被所述P阱及所述P型衬底包围。
所述N阱上具有N+扩散区或高浓度的N型磊晶结构。
设置在所述P型衬底一侧的金属栅结构;
所述金属栅结构上具有多个沟槽,两个或多个所述沟槽对应所述N+扩散区或高浓度的N型磊晶结构;
通过两个或多个所述沟槽与所述N+扩散区或高浓度的N型磊晶结构与金属连接。
在该实施例中,需要说明的是,图3所示的新型阱型电阻结构为鳍式(FIN)结构上的截面图,在邻近区域,该新型阱型电阻结构也包含有浅沟道隔离层,只是当前图示没有体现出浅沟道隔离层。
并且,所述金属栅结构和P型衬底之间隔有绝缘层,在此并不作说明。
需要说明的是,参考图4,图4为本发明实施例提供的又一种针对鳍式场效应晶体管制程的新型阱型电阻结构的结构示意图。
所述N阱上还具有P+扩散区或高浓度的P型磊晶结构。
其余部分所述沟槽对应所述P+扩散区或高浓度的P型磊晶结构。
参考图5,图5为本发明实施例提供的又一种针对鳍式场效应晶体管制程的新型阱型电阻结构的结构示意图。
所述新型阱型电阻结构包括:
P型衬底,所述P型衬底包括:深N阱区。
所述深N阱区形成有P阱和N阱。
所述P阱被所述N阱及所述深N阱区包围。
所述P阱上具有P+扩散区或高浓度的P型磊晶结构。
设置在所述P型衬底一侧的金属栅结构。
所述金属栅结构上具有多个沟槽,两个或多个所述沟槽对应所述P+扩散区或高浓度的P型磊晶结构。
通过两个或多个所述沟槽与所述P+扩散区或高浓度的P型磊晶结构与金属连接。
在该实施例中,需要说明的是,图5所示的新型阱型电阻结构为鳍式(FIN)结构上的截面图,在邻近区域,该新型阱型电阻结构也包含有浅沟道隔离层,只是当前图示没有体现出浅沟道隔离层。
并且,所述金属栅结构和P型衬底之间隔有绝缘层,在此并不作说明。
需要说明的是,参考图6,图6为本发明实施例提供的又一种针对鳍式场效应晶体管制程的新型阱型电阻结构的结构示意图。
所述P阱上还具有N+扩散区或高浓度的N型磊晶结构。
其余部分所述沟槽对应所述N+扩散区或高浓度的N型磊晶结构。
以上对本发明所提供的一种针对鳍式场效应晶体管制程的新型阱型电阻结构进行了详细介绍,本文中应用了具体个例对本发明的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本发明的方法及其核心思想;同时,对于本领域的一般技术人员,依据本发明的思想,在具体实施方式及应用范围上均会有改变之处,综上所述,本说明书内容不应理解为对本发明的限制。
需要说明的是,本说明书中的各个实施例均采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似的部分互相参见即可。对于实施例公开的装置而言,由于其与实施例公开的方法相对应,所以描述的比较简单,相关之处参见方法部分说明即可。
还需要说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备所固有的要素,或者是还包括为这些过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
对所公开的实施例的上述说明,使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的,本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下,在其它实施例中实现。因此,本发明将不会被限制于本文所示的这些实施例,而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (8)
1.一种针对鳍式场效应晶体管制程的新型阱型电阻结构,其特征在于,所述新型阱型电阻结构包括:
P型衬底,所述P型衬底包括:深N阱区;所述深N阱区形成有P阱和N阱;其中,所述P阱被所述N阱及所述深N阱区包围;
设置在所述P型衬底一侧的浅沟道隔离层;所述浅沟道隔离层上具有两个或多个鳍式结构;
通过所述鳍式结构以及所述鳍式结构上的高浓度的P型磊晶结构与金属连接。
2.一种针对鳍式场效应晶体管制程的新型阱型电阻结构,其特征在于,所述新型阱型电阻结构包括:
P型衬底,所述P型衬底包括:深N阱区;所述深N阱区形成有P阱和N阱;所述深N阱区被所述P阱及所述P型衬底包围,且所述深N阱区的中间区域为P阱;
设置在所述P型衬底一侧的浅沟道隔离层;所述浅沟道隔离层上具有两个或多个鳍式结构;
通过所述鳍式结构以及所述鳍式结构上的高浓度的N型磊晶结构与金属连接。
3.一种针对鳍式场效应晶体管制程的新型阱型电阻结构,其特征在于,所述新型阱型电阻结构包括:
P型衬底,所述P型衬底包括:N阱和P阱;所述N阱被所述P阱及所述P型衬底包围;所述N阱上具有N+扩散区或高浓度的N型磊晶结构;
设置在所述P型衬底一侧的金属栅结构;
所述金属栅结构上具有多个沟槽,两个或多个所述沟槽对应所述N+扩散区或高浓度的N型磊晶结构;
通过两个或多个所述沟槽与所述N+扩散区或高浓度的N型磊晶结构与金属连接。
4.根据权利要求3所述的新型阱型电阻结构,其特征在于,所述金属栅结构与所述P型衬底之间隔有绝缘层。
5.根据权利要求3所述的新型阱型电阻结构,其特征在于,所述N阱上还具有P+扩散区或高浓度的P型磊晶结构;
其余部分所述沟槽对应所述P+扩散区或高浓度的P型磊晶结构。
6.一种针对鳍式场效应晶体管制程的新型阱型电阻结构,其特征在于,所述新型阱型电阻结构包括:
P型衬底,所述P型衬底包括:深N阱区;所述深N阱区形成有P阱和N阱;所述P阱被所述N阱及所述深N阱区包围;所述P阱上具有P+扩散区或高浓度的P型磊晶结构;
设置在所述P型衬底一侧的金属栅结构;
所述金属栅结构上具有多个沟槽,两个或多个所述沟槽对应所述P+扩散区或高浓度的P型磊晶结构;
通过两个或多个所述沟槽与所述P+扩散区或高浓度的P型磊晶结构与金属连接。
7.根据权利要求6所述的新型阱型电阻结构,其特征在于,所述金属栅结构与所述P型衬底之间隔有绝缘层。
8.根据权利要求6所述的新型阱型电阻结构,其特征在于,所述P阱上还具有N+扩散区或高浓度的N型磊晶结构;
其余部分所述沟槽对应所述N+扩散区或高浓度的N型磊晶结构。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010896319.2A CN111863809A (zh) | 2020-08-31 | 2020-08-31 | 一种针对鳍式场效应晶体管制程的新型阱型电阻结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010896319.2A CN111863809A (zh) | 2020-08-31 | 2020-08-31 | 一种针对鳍式场效应晶体管制程的新型阱型电阻结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN111863809A true CN111863809A (zh) | 2020-10-30 |
Family
ID=72967638
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010896319.2A Pending CN111863809A (zh) | 2020-08-31 | 2020-08-31 | 一种针对鳍式场效应晶体管制程的新型阱型电阻结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111863809A (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7633731B1 (en) * | 2008-02-08 | 2009-12-15 | Actel Corporation | High-voltage dual-polarity I/O p-well pump ESD protection circuit |
US20140070361A1 (en) * | 2012-09-11 | 2014-03-13 | Texas Instruments Incorporated | Diffusion resistor with reduced voltage coefficient of resistance and increased breakdown voltage using cmos wells |
US20150014809A1 (en) * | 2013-07-15 | 2015-01-15 | United Microelectronics Corp. | Fin diode structure |
US20150048415A1 (en) * | 2013-08-19 | 2015-02-19 | Macronix International Co., Ltd. | Semiconductor device and manufacturing method of the same |
CN111211056A (zh) * | 2018-11-21 | 2020-05-29 | 台湾积体电路制造股份有限公司 | 半导体元件及其制造方法 |
-
2020
- 2020-08-31 CN CN202010896319.2A patent/CN111863809A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7633731B1 (en) * | 2008-02-08 | 2009-12-15 | Actel Corporation | High-voltage dual-polarity I/O p-well pump ESD protection circuit |
US20140070361A1 (en) * | 2012-09-11 | 2014-03-13 | Texas Instruments Incorporated | Diffusion resistor with reduced voltage coefficient of resistance and increased breakdown voltage using cmos wells |
US20150014809A1 (en) * | 2013-07-15 | 2015-01-15 | United Microelectronics Corp. | Fin diode structure |
US20150048415A1 (en) * | 2013-08-19 | 2015-02-19 | Macronix International Co., Ltd. | Semiconductor device and manufacturing method of the same |
CN111211056A (zh) * | 2018-11-21 | 2020-05-29 | 台湾积体电路制造股份有限公司 | 半导体元件及其制造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2965783B2 (ja) | 半導体装置およびその製造方法 | |
TW201347174A (zh) | 雙載子接合電晶體及其製造方法 | |
TWI542005B (zh) | 積體電路裝置及其製造方法 | |
JP2012160510A (ja) | 半導体装置及びその製造方法 | |
US6693325B1 (en) | Semiconductor device having silicon on insulator and fabricating method therefor | |
TW201436046A (zh) | 射頻裝置及射頻裝置之製造方法 | |
US20160358825A1 (en) | N-well/p-well strap structures | |
JP2800702B2 (ja) | 半導体装置 | |
US20190043863A1 (en) | Semiconductor device having thyristor and metal-oxide semiconductor transistor | |
JP2009158621A (ja) | 半導体装置 | |
JPH1093018A (ja) | Mos容量を含む半導体装置およびその製造方法 | |
KR100331844B1 (ko) | 씨모스소자 | |
CN111863809A (zh) | 一种针对鳍式场效应晶体管制程的新型阱型电阻结构 | |
CN103377940B (zh) | 一种用于sram的p型传输栅极晶体管及其制作方法 | |
KR20130084964A (ko) | 반도체 장치 | |
TWI613708B (zh) | 半導體元件及其製造方法 | |
JP3340361B2 (ja) | 半導体装置及びその製造方法 | |
US20130161712A1 (en) | Semiconductor device | |
CN111463258A (zh) | 晶体管元件 | |
US9899513B1 (en) | Lateral diffused metal oxide semiconductor transistor and manufacturing method thereof | |
WO2023137974A1 (zh) | 一种半导体结构和半导体结构的制备方法 | |
JP5630939B2 (ja) | 半導体装置及びその製造方法 | |
JP2007123345A (ja) | 半導体装置 | |
US9748339B1 (en) | Semiconductor device and method for fabricating the same | |
JP2006179635A (ja) | Cmos半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |