JP2012160510A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2012160510A
JP2012160510A JP2011017611A JP2011017611A JP2012160510A JP 2012160510 A JP2012160510 A JP 2012160510A JP 2011017611 A JP2011017611 A JP 2011017611A JP 2011017611 A JP2011017611 A JP 2011017611A JP 2012160510 A JP2012160510 A JP 2012160510A
Authority
JP
Japan
Prior art keywords
region
element isolation
gate electrode
isolation film
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011017611A
Other languages
English (en)
Other versions
JP5703790B2 (ja
Inventor
Masayoshi Asano
正義 浅野
Junichi Mitani
純一 三谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2011017611A priority Critical patent/JP5703790B2/ja
Priority to US13/301,698 priority patent/US8530931B2/en
Priority to EP20110189873 priority patent/EP2482313A1/en
Priority to CN201110387820.7A priority patent/CN102623489B/zh
Publication of JP2012160510A publication Critical patent/JP2012160510A/ja
Application granted granted Critical
Publication of JP5703790B2 publication Critical patent/JP5703790B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
    • H01L27/0262—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H01L27/027—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements specially adapted to provide an electrical current path other than the field effect induced current path
    • H01L27/0277—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements specially adapted to provide an electrical current path other than the field effect induced current path involving a parasitic bipolar transistor triggered by the local electrical biasing of the layer acting as base of said parasitic bipolar transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66121—Multilayer diodes, e.g. PNPN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66363—Thyristors
    • H01L29/66393—Lateral or planar thyristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/66689—Lateral DMOS transistors, i.e. LDMOS transistors with a step of forming an insulating sidewall spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/7436—Lateral thyristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/87—Thyristor diodes, e.g. Shockley diodes, break-over diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】ＬＤＭＯＳトランジスタとＥＳＤ保護素子とを有する半導体装置において、製造工程が簡単であるとともに、所望の特性を確保しつつ従来に比べてより一層の高密度化が可能な半導体装置及びその製造方法を提供する。
【解決手段】ＬＤＭＯＳトランジスタ形成領域のゲート電極１８ａと素子分離膜１１ｂの重なり幅をＡ1、ゲート電極１８ａとドレイン領域２３ｂとの間隔をＢ1とし、ＥＳＤ保護素子形成領域のゲート電極１８と素子分離膜１１ｃとの重なり幅をＡ2、ゲート電極１８ｂとアノード領域２２ｃとの間隔をＢ2としたときに、Ａ1≧Ａ2、且つＢ1＜Ｂ2の関係を満足するように、ゲート電極１８ａ、素子分離膜１１ｂ、ドレイン領域２０ａ、ゲート電極１８ｂ、素子分離膜１１ｃ及び前記アノード領域２２ｃを形成する
【選択図】図３

Description

本発明は、ＬＤＭＯＳ（Laterally Diffused MOS）トランジスタとＥＳＤ（Electrostatic Discharge：静電気放電）保護素子とを有する半導体装置及びその製造方法に関する。
従来、高周波帯域（マイクロ波帯域）の信号処理には、主に化合物半導体素子が使用されていた。しかし、近年、これら化合物半導体素子に替えて、シリコン基板に形成したＬＤＭＯＳ（Laterally Diffused MOS）トランジスタが使用されるようになった。ＬＤＭＯＳトランジスタは、化合物半導体素子に比べて安価に製造できるという長所がある。また、ＬＤＭＯＳトランジスタには、高耐圧化が比較的容易であるという利点もある。ＬＤＭＯＳトランジスタを内蔵した半導体装置（集積回路）は、携帯電話、無線ＬＡＮ機器及び車載用電子機器等に広く採用されている。
また、静電気による素子の破壊を防止するために、ＥＳＤ（Electrostatic Discharge）保護素子をチップ内部に備えた半導体装置も多く、ＬＤＭＯＳトランジスタとほぼ同一構造の放電能力が高いサイリスタ型ＥＳＤ保護素子も開発されている。
米国特許第５９０３０３２号明細書 米国特許第６１４４０７０号明細書 特開２００１−３２００４７号公報 特開２００２−９４０６３号公報
ＬＤＭＯＳトランジスタとＥＳＤ保護素子とを有する半導体装置において、製造工程が簡単であるとともに、所望の特性を確保しつつ従来に比べてより一層の高密度化が可能な半導体装置及びその製造方法を提供することを目的とする。
開示の技術の一観点によれば、ＬＤＭＯＳ（Laterally Diffused MOS）トランジスタと、ＥＳＤ（Electrostatic Discharge）保護素子と、前記ＬＤＭＯＳトランジスタにおいて、半導体基板上に絶縁膜を介して形成された第１のゲート電極と、前記半導体基板に第１導電型不純物を導入して形成され、前記第１のゲート電極の一方の縁部側に配置された第１のボディ領域と、前記第１のボディ領域の上部に配置された第２導電型の第１のソース領域と、前記半導体基板の上部に形成され、前記第１のゲート電極に重なるように配置された第１の素子分離膜と、前記半導体基板内に形成され、第２導電型不純物を含み、前記第１の素子分離膜の縁部に接し且つ前記第１のゲート電極から離れた位置に配置された第１のドレイン領域と、前記半導体基板内に形成され、第２導電型不純物を含み、前記第１のボディ領域及び前記第１のドレイン領域に接する第１のドリフト領域とを有し、前記ＥＳＤ保護素子は、前記半導体基板上に絶縁膜を介して形成された第２のゲート電極と、前記半導体基板内に形成され、第１導電型不純物を含み、前記第２のゲート電極の一方の縁部側に配置された第２のボディ領域と、前記第２のボディ領域の上部に配置された第２導電型の第２のソース領域と、前記半導体基板の上部に形成され、前記第２のゲート電極に重なるように配置された第２の素子分離膜と、前記半導体基板内に形成され、第１導電型不純物を含み、前記第２の素子分離膜の縁部に接し且つ前記第２のゲート電極から離れた位置に配置されたアノード領域と、前記半導体基板の上部に形成され、前記アノード領域に隣接して配置された第３の素子分離膜と、前記半導体基板内に形成され、第２導電型不純物を含み、前記第３の素子分離膜に接触する第２のドレイン領域と、前記半導体基板内に形成され、第２導電型不純物を含み、前記第２のボディ領域、前記アノード領域及び前記第２のドレイン領域に接する第２のドリフト領域とを有し、前記第１のゲート電極と前記第１の素子分離膜との重なり幅をＡ1、前記第２のゲート電極と前記第２の素子分離膜との重なり幅をＡ2、前記第１のゲート電極と前記第１のドレイン領域との間隔をＢ1、前記第２のゲート電極と前記アノード領域との間隔をＢ2としたときに、Ａ1≧Ａ2、且つＢ1＜Ｂ2の関係を有する半導体装置が提供される。
上記観点の半導体装置によれば、ＬＤＭＯＳトランジスタとＳＥＤ保護素子とを同時に形成することができて、製造工程数の増加が回避される。また、所望の特性を確保しつつ素子領域の増大が抑制され、半導体装置の高密度化が可能である。
図１は、第１の実施形態に係る半導体装置の断面図である。 図２は、第１の実施形態に係る半導体装置の平面図である。 図３は、ＬＤＭＯＳトランジスタ形成領域の素子分離膜とその上のゲート電極との重なり幅Ａ1、ゲート電極の縁部からドレイン領域までの距離Ｂ1、ＥＳＤ保護素子形成領域の素子分離膜とその上のゲート電極との重なり幅Ａ2、及びゲート電極の縁部からアノード領域までの距離Ｂ2の関係を説明する図である。 図４は、ＥＳＤ保護素子の動作を説明する図である。 図５は、ゲート電極と素子分離膜との重なり幅と耐圧との関係を例示した図である。 図６（ａ）は実施形態及び比較例に係る半導体装置のＬＤＭＯＳトランジスタの断面図、図６（ｂ）は実施形態の半導体装置のＥＳＤ保護素子の断面図、図６（ｃ）は比較例の半導体装置のＥＳＤ保護素子の断面図である。 図７は、実施形態のＥＳＤ保護素子及び比較例のＥＳＤ保護素子の耐圧特性をシミュレーションした結果を表した図である。 図８は、実施形態の半導体装置を用いた電子回路の一例を表した回路図である。 図９は、第１の実施形態に係る半導体装置の製造方法を表した断面図（その１）である。 図１０は、第１の実施形態に係る半導体装置の製造方法を表した断面図（その２）である。 図１１は、第１の実施形態に係る半導体装置の製造方法を表した断面図（その３）である。 図１２は、第１の実施形態に係る半導体装置の製造方法を表した断面図（その４）である。 図１３は、第１の実施形態に係る半導体装置の製造方法を表した断面図（その５）である。 図１４は、第２の実施形態に係る半導体装置の製造方法を表した断面図（その１）である。 図１５は、第２の実施形態に係る半導体装置の製造方法を表した断面図（その２）である。 図１６は、第２の実施形態に係る半導体装置の上面図である。 図１７は、第３の実施形態に係る半導体装置の製造方法を表した断面図（その１）である。 図１８は、第３の実施形態に係る半導体装置の製造方法を表した断面図（その２）である。 図１９は、第３の実施形態に係る半導体装置の上面図である。 図２０は、第４の実施形態に係る半導体装置の断面図である。 図２１は、同じくその上面図である。
以下、実施形態について、添付の図面を参照して説明する。
（第１の実施形態）
図１は第１の実施形態に係る半導体装置の断面図、図２は同じくその平面図である。なお、以下の説明では第１導電型をｐ型とし第２導電型をｎ型としているが、第１導電型をｎ型とし第２導電型をｐ型としてもよい。
図１，図２のように、ｐ型（第１導電型）シリコン半導体基板１０の所定領域には素子分離膜１１ａが形成されており、この素子分離膜１１ａによりＬＤＭＯＳトランジスタ形成領域（図中にはＬＤＭＯＳ形成領域と記載する：以下同じ）及びＥＳＤ保護素子形成領域が区画されている。ＬＤＭＯＳトランジスタ形成領域にはＬＤＭＯＳトランジスタが形成されており、ＥＳＤ保護素子形成領域にはサイリスタ型ＥＳＤ保護素子が形成されている。
最初に、ＬＤＭＯＳトランジスタの構造について説明する。ＬＤＭＯＳトランジスタ形成領域は素子分離膜１１ａに囲まれている。このＬＤＭＯＳトランジスタ形成領域には、半導体基板１０にｎ型（第２導電型）不純物を導入して形成されたドリフト領域１４ａが設けられている。また、半導体基板１０の上部の所定の領域には、ＬＤＭＯＳトランジスタ形成領域を縦断する素子分離膜１１ｂが形成されている。
半導体基板１０上には、ＬＤＭＯＳトランジスタ形成領域のほぼ中央を縦断するようにゲート絶縁膜１７が形成されている。このゲート絶縁膜１７の一部（図１では右側部分）は、素子分離膜１１ｂの上に配置されている。ゲート絶縁膜１７の上には、ＬＤＭＯＳトランジスタ形成領域を縦断するゲート電極１８ａと、ゲート電極１８ａの幅方向の両側に配置されたサイドウォール２１とが形成されている。また、ゲート電極１８ａの上面にはシリサイド膜２５ｂが形成されている。
ゲート電極１８ａの幅方向の一方の側（図１，図２では左側）には、ｐ型不純物を導入して形成されたボディ領域１６ａが配置されている。また、ボディ領域１６ａの上部には、ｎ型不純物を導入して形成されたソース領域１９ａが配置されている。
ソース領域１９ａの上部には、ソース領域１９ａよりもｎ型不純物が高濃度に導入されたｎ型高濃度不純物領域２３ａが設けられている。また、ｎ型高濃度不純物領域２３ａと素子分離膜１１ａとの間のボディ領域１６ａの上部には、ボディ領域１６ａよりもｐ型不純物が高濃度に導入されたｐ型高濃度不純物領域２２ａが設けられている。
ｎ型高濃度不純物領域２３ａ及びｐ型高濃度不純物領域２２ａの表面には、シリサイド膜２５ａが形成されている。ｎ型高濃度不純物領域２３ａ及びｐ型高濃度不純物領域２２ａは、このシリサイド膜２５ａを介して相互に電気的に接続されている。
なお、本実施形態ではｎ型高濃度不純物領域２３ａとｐ型高濃度不純物領域２２ａとが接しているが、これらの不純物領域２３ａ，２２ａの間に素子分離膜が形成されていてもよい。他の実施形態においても同様である。
ＬＤＭＯＳトランジスタ形成領域の素子分離膜１１ｂと他方の側（図１では右側）の素子分離膜１１ａとの間には、ｎ型不純物を導入して形成されたドレイン領域２０ａが配置されている。このドレイン領域２０ａの上部には、ドレイン領域２０ａよりもｎ型不純物が高濃度に導入されたｎ型高濃度不純物領域２３ｂが設けられており、ｎ型高濃度不純物領域２３ｂの表面にはシリサイド膜２５ｃが形成されている。
ＬＤＭＯＳトランジスタ形成領域の半導体基板１０の上には層間絶縁膜２７が形成されており、ゲート電極１８ａは層間絶縁膜２７により覆われている。また、シリサイド膜２５ａ，２５ｂ，２５ｃは、それぞれ導電プラグ２６ａ，２６ｂ，２６ｃを介して層間絶縁膜２７の上の配線２８に電気的に接続されている。
次に、ＥＳＤ保護素子の構造を説明する。ＥＳＤ保護素子形成領域も、素子分離膜１１ａに囲まれている。このＥＳＤ保護素子形成領域にも、半導体基板１０にｎ型不純物を導入して形成されたドリフト領域１４ｂが設けられている。また、半導体基板１０の上部の所定の領域には、ＥＳＤ保護素子形成領域を縦断する素子分離膜１１ｃ，１１ｄが相互に平行に配置されている。
半導体基板１０上には、ＥＳＤ保護素子形成領域を縦断するようにゲート絶縁膜１７が形成されている。このゲート絶縁膜１７の一部（図１では右側部分）は、素子分離膜１１ｃの上に配置されている。ゲート絶縁膜１７の上には、ＥＳＤ保護素子形成領域を縦断するゲート電極１８ｂと、ゲート電極１８ｂの幅方向の両側に配置されたサイドウォール２１とが形成されている。また、ゲート電極１８ｂの上面にはシリサイド膜２５ｅが形成されている。
ゲート電極１８ｂの幅方向の一方の側（図１，図２では左側）には、ｐ型不純物を導入して形成されたボディ領域１６ｂが配置されている。また、ボディ領域１６ｂの上部には、ｎ型不純物を導入して形成されたソース領域１９ｂが配置されている。
ソース領域１９ｂの上部には、ソース領域１９ｂよりもｎ型不純物が高濃度に導入されたｎ型高濃度不純物領域２３ｃが設けられている。また、ｎ型高濃度不純物領域２３ｃと素子分離膜１１ａとの間のボディ領域１６ｂの上部には、ボディ領域１６ａよりもｐ型不純物が高濃度に導入されたｐ型高濃度不純物領域２２ｂが設けられている。
ｎ型高濃度不純物領域２３ｃ及びｐ型高濃度不純物領域２２ｂの表面には、シリサイド膜２５ｄが形成されている。ｎ型高濃度不純物領域２３ｃ及びｐ型高濃度不純物領域２２ｂは、このシリサイド膜２５ｄを介して相互に電気的に接続されている。
なお、本実施形態ではｎ型高濃度不純物領域２３ｃとｐ型高濃度不純物領域２２ｂとが接しているが、これらの不純物領域２３ｃ，２２ｂの間に素子分離膜が形成されていてもよい。他の実施形態においても同様である。
ＥＳＤ保護素子形成領域の素子分離膜１１ｃと素子分離膜１１ｄとの間には、ｐ型不純物を導入して形成されたアノード領域２２ｃが設けられている。このアノード領域２２ｃの表面には、シリサイド膜２５ｆが形成されている。
また、ＥＳＤ保護素子形成領域の素子分離膜１１ｄと他方の側（図１では右側）の素子分離膜１１ａとの間には、ｎ型不純物を導入して形成されたドレイン領域２０ｂが設けられている。このドレイン領域２０ｂの上部には、ドレイン領域２０ｂよりもｎ型不純物が高濃度に導入されたｎ型高濃度不純物領域２３ｄが設けられており、ｎ型高濃度不純物領域２３ｄの表面にはシリサイド膜２５ｇが形成されている。
ＥＳＤ保護素子形成領域の半導体基板１０の上にも層間絶縁膜２７が形成されており、ゲート電極１８ｂは層間絶縁膜２７に覆われている。シリサイド膜２５ｄ，２５ｅ，２５ｆ，２５ｇは、それぞれ導電プラグ２６ｄ，２６ｅ，２６ｆ，２６ｇを介して層間絶縁膜２７の上の配線２８に電気的に接続されている。
ここで、図２，図３のように、ＬＤＭＯＳトランジスタ形成領域の素子分離膜１１ｂとその上のゲート電極１８ａとの重なり幅をＡ1とし、ゲート電極１８ａの縁部からドレイン領域２０ａまでの距離（但し、基板面に平行な方向の距離）をＢ1とする。また、ＥＳＤ保護素子形成領域の素子分離膜１１ｃとその上のゲート電極１８ｂとの重なり幅をＡ2とし、ゲート電極１８ｂの縁部からアノード領域２２ｃまでの距離（但し、基板面に平行な方向の距離）をＢ2とする。この場合、本実施形態の半導体装置では、Ａ1≧Ａ2、且つＢ1＜Ｂ2の関係を有する。
以下、上述の構造のＥＳＤ保護素子について更に詳細に説明する。例えば図３のように、ＥＳＤ保護素子のソース領域１９ｂ、ボディ領域１６ｂ及びゲート電極１８ｂは同一の端子Ｔ１に接続される。また、アノード領域２２ｃ及びドレイン領域２０ｂは同一の端子Ｔ２に接続される。そして、例えば端子Ｔ１は内部回路（ＬＤＭＯＳトランジスタを含む回路）の低電位側端子に接続され、端子Ｔ２は内部回路の高電位側端子に接続される。
図４は、横軸に電圧をとり、縦軸に電流をとって、ＥＳＤ保護素子の動作を説明する図である。ここでは、半導体装置の内部回路の動作電圧（正常動作時に端子Ｔ１，Ｔ２間に印加される最も高い電圧）をＶDDとし、ＥＳＤ保護素子の動作開始電圧をＶt1、内部回路が破壊される電圧（以下、破壊電圧という）をＶDDMAXとする。ＥＳＤ保護素子の動作開始電圧Ｖt1は、内部回路の動作電圧ＶDDよりも高く、破壊電圧ＶDDMAXよりも低いことが重要である。
ＥＳＤ保護素子は、内部回路に印加される電圧が動作開始電圧Ｖt1よりも低いときはオフ状態である。静電気等により端子Ｔ１，Ｔ２間に高電圧が印加されると、ＥＳＤ保護素子はオン状態になり、ＥＳＤ保護素子内に電流が流れる。このとき、ＥＳＤ保護素子に流れる電流により端子Ｔ１，Ｔ２間の電圧は変化するが、最も電圧が高いときでも破壊電圧ＶDDMAXを超えないことが重要である。
ところで、端子Ｔ１，Ｔ２間に電圧が印加されると、ボディ領域１６ｂとドリフト領域１４ｂとの間の空乏層、及びドリフト領域１４ｂとアノード領域２２ｃとの間の空乏層が広がる。これにより、ボディ領域１６ｂとドリフト領域１４ｂとの間の空乏層とドリフト領域１４ｂとアノード領域２２ｃとの間の空乏層とがつながって大きな電流が流れる現象、すなわちパンチスルーが発生しやすくなる。
パンチスルーを抑制するために、ＥＳＤ保護素子形成領域のドリフト領域１４ｂの不純物濃度を、ＬＤＭＯＳトランジスタ形成領域のドリフト領域１４ａの不純物濃度よりも高くすることが考えられる。しかし、その場合は、ボディ領域１６ｂとドリフト領域１４ｂとの間の接合耐圧が低くなるため、パンチスルーは抑制されるものの、ＥＳＤ保護素子の動作開始電圧Ｖt1がＬＤＭＯＳトランジスタの動作電圧ＶDDよりも低くなるおそれがある。また、製造工程数が増加するという問題もある。
パンチスルーを抑制する別の方法として、ボディ領域１６ｂとアノード領域２２ｃとの間の間隔を大きくすることが考えられる。しかし、単にボディ領域１６ｂとアノード領域２２ｃとの間の間隔を大きくしただけでは、ドリフト領域１４ｂとボディ領域１６ｂとの間の接合耐圧が高くなり、ＥＳＤ保護素子の動作開始電圧Ｖt1が内部回路の破壊電圧ＶDDMAXよりも高くなるおそれがある。また、この方法では、半導体装置の高集積化が阻害される。
ＬＤＭＯＳトランジスタでは、ボディ領域とドリフト領域との間の接合耐圧が、素子分離膜とゲート電極との重なり幅（オーバーラップ長）に大きく依存する。
図５は、横軸にゲート電極と素子分離膜との重なり幅をとり、縦軸に耐圧をとって、それらの関係を例示した図である。
図５からわかるように、ボディ領域１６ａ，１６ｂとドリフト領域１４ａ，１４ｂとの間の接合耐圧は、ゲート電極１８ａ，１８ｂと素子分離膜１１ｂ，１１ｃとの重なり幅に依存する。これは、ゲート電極１８ａ，１８ｂに印加される電圧が、ドリフト領域１４ａ，１４ｂ中の空乏層の広がりに強く影響しているためである。
重なり幅Ａ2を重なり幅Ａ1よりも大きくする（Ａ1＜Ａ2）と、ＥＳＤ保護素子のドリフト領域１４ｂとボディ領域１６ｂとの間の接合耐圧が、ＬＤＭＯＳトランジスタのドリフト領域１４ａとボディ領域１６ｂとの間の接合耐圧よりも高くなる。その結果、ＥＳＤ保護素子の動作開始電圧Ｖt1が、内部回路の破壊電圧ＶDDMAXよりも高くなることがある。
そこで、本実施形態では、ＥＳＤ保護素子のゲート電極１８ｂと素子分離膜１１ｃとの重なり幅Ａ2を、ＬＤＭＯＳトランジスタのゲート電極１８ａと素子分離膜１１ｂとの重なり幅Ａ1と同じか又はそれよりも若干短く設定している（Ａ1≧Ａ2）。これにより、ＥＳＤ保護素子のボディ領域１６ｂとドリフト領域１４ｂとの間の接合耐圧は、ＬＤＭＯＳトランジスタのボディ領域１６ａとドリフト領域１４ａとの間の接合耐圧と同じか又はそれよりも若干低くなる。
一方、本実施形態では、パンチスルーの発生を抑制するために、ゲート電極１８ｂの縁部とアノード領域２２ｃとの間隔を大きくしている。製造条件によっては、ゲート電極１８ｂの縁部とアノード領域２２ｃとの間隔を大きくすることにより、ＥＳＤ保護素子のドリフト領域１４ｂとボディ領域１６ｂとの間の接合耐圧が高くなる場合がある。しかし、その影響は、ゲート電極と素子分離膜との重なり幅を変化させる場合に比べると相対的に小さい。
このように、ゲート電極１８ｂの縁部からアノード領域２２ｃまでの間隔のみを大きくすることにより、単にボディ領域とアノード領域との間隔を大きくする場合に比べてＥＳＤ保護素子形成領域の拡大が抑制され、所望の特性を確保しつつ半導体装置が高集積化される。
以下、実施形態に係る半導体装置のＥＳＤ保護素子の特性を、比較例と比較して説明する。
図６（ａ）は実施形態及び比較例に係る半導体装置のＬＤＭＯＳトランジスタの断面図、図６（ｂ）は実施形態の半導体装置のＥＳＤ保護素子の断面図、図６（ｃ）は比較例の半導体装置のＥＳＤ保護素子の断面図である。これらの図６（ａ）〜（ｃ）において、図１と同一物には同一符号を付している。また、これらの図６（ａ）〜（ｃ）では、シリサイド膜及び層間絶縁膜等の図示を省略している。以下、実施形態の半導体装置のＥＳＤ保護素子を単に実施形態のＥＳＤ保護素子と呼び、比較例の半導体装置のＥＳＤ保護素子を単に比較例のＥＳＤ保護素子と呼ぶ。
実施形態及び比較例の半導体装置のＥＳＤ保護素子は同一形状且つ同一サイズである。また、実施形態のＥＳＤ保護素子（図６（ｂ）参照）ではアノード領域２２ｃが素子分離膜１１ｃ，１１ｄに接触しているのに対し、比較例のＥＳＤ保護素子（図６（ｃ）参照）では素子分離膜１１ｃの幅が狭く、アノード領域２２ｄが素子分離膜１１ｃから離れている。その他の部分は、実施形態のＥＳＤ保護素子と比較例のＥＳＤ保護素子とで同じである。
図７は、横軸にゲート電極とアノード領域との間の距離をとり、縦軸に耐圧をとって、実施形態のＥＳＤ保護素子、及び比較例のＥＳＤ保護素子の耐圧特性をシミュレーションした結果を表した図である。なお、ゲート電極１８ｂと素子分離膜１１ｃとの重なり幅はいずれも０．７５μｍとしている。また、図７では、ＬＤＭＯＳトランジスタの耐圧特性を併せて記載している。ＬＤＭＯＳトランジスタの場合、横軸はゲート電極とドレイン領域との間の距離となる。
図７からわかるように、実施形態のＥＳＤ保護素子では、ゲート電極１８ｂとアノード領域２２ｃとの距離を約１．０μｍ以上とすればパンチスルーを防止できる。これに対し、比較例のＥＳＤ保護素子では、ゲート電極１８ｂとアノード領域２２ｄとの距離が約１．０μｍではパンチスルーが発生し、パンチスルーを防止するためにはゲート電極１８ｂとアノード領域２２ｄとの距離を約１．５μｍ以上とする必要がある。
これは、比較例のＥＳＤ保護素子ではアノード領域２２ｄが素子分離膜１１ｃから離れているため、実施形態のＥＳＤ保護素子に比べてドリフト領域１４ｂとアノード領域２２ｃ，２２ｄとの間の空乏層がボディ領域１６ｂ側に広がりやすいためと考えられる。
また、図７から、実施形態のＥＳＤ保護素子は、ゲート電極１８ｂとアノード領域２２２２ｃとの距離が変化しても動作開始電圧Ｖt1（＝ＢＶsd）はほぼ一定であることがわかる。すなわち、実施形態のＥＳＤ保護素子では、ゲート電極１８ｂとアノード領域２２ｃとの距離に拘わらず、ゲート電極１８ｂと素子分離膜１１ｃとの重なり幅により動作開始電圧Ｖt1が決定される。
図８は、本実施形態の半導体装置を用いた電子回路の一例を表した回路図である。
出力回路３０は、ｐ型ＬＤＭＯＳトランジスタ３１ａとｎ型ＬＤＭＯトランジスタＳ３１ｂとを有している。ｐ型ＬＤＭＯＳトランジスタ３１ａのソース、ゲート及びボディは高電位側電源端子３３に接続され、ｎ型ＬＤＭＯＳトランジスタ３１ｂのソース、ゲート及びボディは低電位側電源端子３５に接続されている。また、ｐ型ＬＤＭＯＳトランジスタ３１ａのドレイン及びｎ型ＬＤＭＯＳトランジスタ３１ｂのドレインは、いずれも出力端子３４に接続されている。
この出力回路３０の前段（端子３３，３５側）には、第１のＥＳＤ保護素子３２ａ及び第２のＥＳＤ保護素子３２ｂが配置されている。第１のＥＳＤ保護素子３２ａは高電位側電源端子３３と出力端子３４との間に接続されており、第２のＥＳＤ保護素子３２ｂは出力端子３４と低電位側電源端子３５との間に接続されている。
図８において、第１のＥＳＤ保護素子３２ａのノードＮ１はアノード領域２２ｃ（図１参照）上のシリサイド膜２５ｆ、ノードＮ２はドレイン領域２０ｂ上のシリサイド膜２５ｇに対応する。また、ノードＮ３はドリフト領域１４ｂに対応し、ノードＮ４はボディ領域１６ｂに対応する。更に、ノードＮ５，Ｎ６はそれぞれｐ型高濃度不純物領域２２ｂ及びｎ型高濃度領域２３ｃ上のシリサイド膜２５ｄに対応する。
また、トランジスタＱ１はアノード領域２２ｃ、ドリフト領域１４ｂ及びボディ領域１６ｂにより形成され、トランジスタＱ２はドリフト領域１４ｂ、ボディ領域１６ａ及びソース領域１９ｂにより形成される。更に、抵抗Ｒ１はドリフト領域１４ｂにより形成され、抵抗Ｒ２はボディ領域１６ｂにより形成される。
この図８の回路では、高電位側電源端子３３と出力端子３４との間、又は出力端子３４と低電位側電源端子３５との間に通常の電圧（内部回路の動作電圧）が印加されている間はトランジスタＱ１，Ｑ２はオフ状態である。このとき、内部回路（出力回路３０及びその後段の回路）には通常の電圧が供給される。
高電位側電源端子３３と出力端子３４との間、又は出力端子３４と低電位側電源端子３５との間に例えば静電気等により異常な高電圧が印加されると、トランジスタＱ１，Ｑ２がオンになってＥＳＤ保護素子３１ａ，３１ｂ内に電流が流れる。これにより、内部回路に印加される電圧が低下し、内部回路の破壊が回避される。
図９〜図１３は、第１の実施形態に係る半導体装置の製造方法を工程順に表した断面図である。これらの図を参照して、第１の実施形態の半導体装置の製造方法を説明する。
まず、図９（ａ）のように、ｐ型シリコン半導体基板１０を用意する。そして、公知のＳＴＩ（Shallow Trench Isolation）法により、半導体基板１０にＬＤＭＯＳトランジスタ形成領域及びＥＳＤ保護素子形成領域を区画する素子分離膜１１ａを形成する。このとき同時に、ＬＤＭＯＳトランジスタ形成領域には素子分離膜１１ｂを形成し、ＥＳＤ保護素子形成領域には素子分離膜１１ｃ，１１ｄを形成する。
すなわち、フォトリソグラフィ法及びエッチング法を使用して、半導体基板１０に所定のパターンで例えば深さが３５０ｎｍの溝を形成する。そして、その溝内に、酸化シリコン又は窒化シリコン等の絶縁物を埋め込んで、素子分離膜１１ａ及び素子分離膜１１ｂ，１１ｃ，１１ｄとする。
本実施形態では、ＬＤＭＯＳトランジスタ形成領域の素子分離膜１１ｂと一方の側（図９（ａ）では左側）の素子分離膜１１ａとの間隔を２．８μｍ、素子分離膜１１ｂと他方の側（図９（ａ）では右側）の素子分離膜１１ａとの間隔を１．６２μｍとする。更に、素子分離膜１１ｂの幅を１．５μｍとする。
また、本実施形態では、ＥＳＤ保護素子形成領域の素子分離膜１１ｃと一方の側（図９（ａ）では左側）の素子分離膜１１ａとの間隔を２．８μｍとする。更に、素子分離膜１１ｃと素子分離膜１１ｄとの間隔を１．６２μｍ、素子分離膜１１ｄと他方の側（図９（ａ）では右側）の素子分離膜１１ａとの間隔を１．６２μｍとする。更にまた、素子分離膜１１ｃの幅を３μｍ、素子分離膜１１ｄの幅を０．２４μｍとする。
このようにして素子分離膜１１ａ及び素子分離膜１１ｂ，１１ｃ，１１ｄを形成した後、半導体基板１０の表面を熱酸化させて、酸化膜１３を例えば１０ｎｍの厚さに形成する。
次に、図９（ｂ）の構造を得るまでの工程を説明する。上述の工程で酸化膜１３を形成した後、酸化膜１３の上にフォトレジストを塗布してフォトレジスト膜（図示せず）を形成する。その後、このフォトレジスト膜に対し露光及び現像処理を実施して、ＬＤＭＯＳトランジスタ形成領域及びＥＳＤ保護素子形成領域に対応する部分に開口部を設ける。そして、この開口部を介して半導体基板１０にｎ型不純物をイオン注入する。
ここでは、半導体基板１０にｎ型不純物としてＰ（リン）を２回に分けてイオン注入するものとする。例えば、１回目のイオン注入条件は、注入エネルギーが２．０ＭｅＶ、ドーズ量が２．５×１０12ｃｍ-2とし、２回目のイオン注入条件は、注入エネルギーが５００ｋｅＶ、ドーズ量が１．５×１０12ｃｍ-2とする。なお、半導体基板１０へのイオン注入は、上記のように複数回に分けて行ってもよく、１回で行ってもよい。
このようにして、ＬＤＭＯＳトランジスタ形成領域にｎ型ドリフト領域１４ａが形成され、ＥＳＤ保護素子形成領域にｎ型ドリフト領域１４ｂが形成される。その後、フォトレジスト膜を除去する。
次に、図１０（ａ）の構造を得るまでの工程を説明する。上述の工程でドリフト領域１４ａ，１４ｂを形成した後、酸化膜１３の上にフォトレジストを塗布してフォトレジスト膜１５を形成する。そして、このフォトレジスト膜１５に対し露光及び現像処理を実施して、所定の領域に開口部を設ける。その後、この開口部を介して半導体基板１０（ドリフト領域１４）にｐ型不純物をイオン注入する。これにより、ＬＤＭＯＳトランジスタ形成領域にｐ型ボディ領域１６ａが形成され、ＥＳＤ保護素子形成領域にｐ型ボディ領域１６ｂが形成される。
ここでは、ｐ型不純物としてＢ（ホウ素）を３回に分けてイオン注入するものとする。例えば、１回目のイオン注入条件は、注入エネルギーが４２０ｋｅＶ、ドーズ量が１×１０13ｃｍ-2とし、２回目のイオン注入条件は、注入エネルギーが１５０ｋｅＶ、ドーズ量が５×１０12ｃｍ-2とし、３回目のイオン注入条件は、注入エネルギーが１５ｋｅＶ、ドーズ量が１×１０13ｃｍ-2とする。
このボディ領域１６ａ，１６ｂのドーズ量は、トランジスタのしきい値電圧に関係する。ボディ領域１６ａ，１６ｂを形成するときのイオン注入は、上述のように複数回に分けて行ってもよく、１回で行ってもよい。
ＬＤＭＯＳトランジスタ形成領域のボディ領域１６ａは素子分離膜１１ａに接触し、且つ素子分離膜１１ｂから離れている。ＥＳＤ保護素子形成領域のボディ領域１６ｂも、素子分離膜１１ａに接触し、且つ素子分離膜１１ｃから離れている。
次に、図１０（ｂ）の構造を得るまでの工程を説明する。上述の工程でボディ領域１６ａ，１６ｂを形成した後、ボディ領域１６ａ，１６ｂの形成に使用したフォトレジスト膜１５を除去する。その後、例えば１０００℃の温度で熱処理を実施して不純物を活性化させる。そして、イオン注入等によりダメージを受けた絶縁膜１３を除去する。その後、再度半導体基板１０の表面を熱酸化させて、ゲート絶縁膜１７を形成する。本実施形態では、ゲート絶縁膜１７の厚さは１６ｎｍとする。
次に、ＣＶＤ法により、ゲート絶縁膜１７の上にポリシリコン膜を例えば１８０ｎｍの厚さに形成する。そして、フォトリソグラフィ法及びエッチング法を使用してポリシリコン膜をパターニングし、ＬＤＭＯＳトランジスタ形成領域にゲート電極１８ａを形成するとともに、ＥＳＤ保護素子形成領域にゲート電極１８ｂを形成する。
このとき、ゲート電極１８ａは、上から見たときに幅方向の一方の端部がボディ領域１６ａに重なり、他方の端部が素子分離膜１１ｂに重なるように形成する。また、ゲート電極１８ｂも、上から見たときに一方の端部がボディ領域１６ｂに重なり、他方の端部が素子分離膜１１ｃに重なるように形成する。
ここでは、ゲート電極１８ｂと素子分離膜１１ｃとの重なり幅は、ゲート電極１８ａと素子分離膜１１ｂとの重なり幅と同じとする。ゲート電極１８ｂと素子分離膜１１ｃとの重なり幅は、ゲート電極１８ａと素子分離膜１１ｂとの重なり幅よりも若干狭くしてもよい。
次に、図１１（ａ）の構造を得るまでの工程を説明する。上述の工程でゲート電極１８ａ，１８ｂを形成した後、半導体基板１０の上に所定のパターンで開口部が設けられたフォトレジスト膜（図示せず）を形成する。そして、このフォトレジスト膜の開口部を介して半導体基板１０にｎ型不純物をイオン注入して、ソース領域１９ａ，１９ｂ及びドレイン領域２０ａ，２０ｂ形成する。ここでは、ｎ型不純物としてＰ（リン）を使用し、例えば注入エネルギーが３５ｋｅＶ、ドーズ量が３．７×１０13ｃｍ-2の条件でイオン注入を行うものとする。
ソース領域１９ａは、ボディ領域１６ａの上部であって、上から見たときにゲート電極１８ａに隣接し且つ素子分離膜１１ａから離れた位置に形成する。これと同様に、ソース領域１９ｂは、ボディ領域１６ｂの上部であって、上から見たときにゲート電極１８ｂに隣接し且つ素子分離膜１１ａから離れた位置に形成する。
また、ドレイン領域２０ａは素子分離膜１１ｂと素子分離膜１１ａとの間に形成し、ドレイン領域２０ｂは素子分離膜１１ｄと素子分離膜１１ａとの間に形成する。
次に、図１１（ｂ）の構造を得るまでの工程を説明する。上述の工程でソース領域１９ａ，１９ｂ及びドレイン領域２０ａ，２０ｂを形成した後、ソース領域１９ａ，１９ｂ及びドレイン領域２０ａ，２０ｂの形成に使用したフォトレジスト膜を除去する。
次に、例えばＣＶＤ法により、半導体基板１０の上側全面に酸化シリコン又は窒化シリコン等により絶縁膜を１００ｎｍの厚さに形成する。その後、この絶縁膜を異方性エッチングしてゲート電極１８ａ，１８ｂの両側部のみに絶縁膜を残し、サイドウォール２１とする。次いで、ゲート電極１８ａ，１８ｂ及びサイドウォール２１に覆われていない部分のゲート絶縁膜１７をエッチングにより除去する。
次に、図１２（ａ）の構造を得るまでの工程を説明する。上述の工程でゲート絶縁膜１７をエッチングした後、半導体基板１０の上に所定のパターンで開口部が設けられたフォトレジスト膜（図示せず）を形成する。そして、このフォトレジスト膜の開口部を介して半導体基板１０にｐ型不純物を導入して、ｐ型高濃度不純物領域２２ａ，２２ｂ及びアノード領域２２ｃを形成する。
ここでは、ｐ型不純物としてＢ（ホウ素）を使用し、注入エネルギーが５ｋｅＶ、ドーズ量が２×１０15ｃｍ-2の条件でイオン注入を行うものとする。ｐ型高濃度不純物領域２２ａは、ＬＤＭＯＳトランジスタ形成領域のソース領域１９ａと素子分離膜１１ａとの間のボディ領域１６ａの表層部に形成される。また、ｐ型高濃度不純物領域２２ｂはＥＳＤ保護素子形成領域のソース領域１９ｂと素子分離膜１１ａとの間のボディ領域１６ｂの表層部に形成され、アノード領域２２ｃは素子分離膜１１ｃと素子分離膜１１ｄとの間に形成される。
次に、図１２（ｂ）の構造を得るまでの工程を説明する。上述の工程でｐ型高濃度不純物領域２２ａ，２２ｂ及びアノード領域２２ｃを形成した後、ｐ型高濃度不純物領域２２ａ，２２ｂ及びアノード領域２２ｃの形成に使用したフォトレジスト膜を除去する。
その後、半導体基板１０の上側全面を覆うフォトレジスト膜を形成した後、このフォトレジスト膜に対し露光及び現像処理を実施して開口部を設ける。そして、この開口部を介して半導体基板１０の表面にｎ型不純物を導入して、ｎ型高濃度不純物領域２３ａ，２３ｂ，２３ｃ，２３ｄを形成する。
ここでは、ｎ型不純物としてＰ（リン）を使用し、注入エネルギーが１５ｋｅＶ、ドーズ量が２×１０15ｃｍ-2の条件でイオン注入を行うものとする。ｎ型高濃度不純物領域２３ａはｐ型高濃度不純物領域２２ａとサイドウォール２１との間のソース領域１９ａの表層部に形成され、ｎ型高濃度不純物領域２３ｂはドレイン領域２０ａの表層部に形成される。また、ｎ型高濃度不純物領域２３ｃはｐ型高濃度不純物領域２２ｂとサイドウォール２１との間のソース領域１９ｂの表層部に形成され、ｎ型高濃度不純物領域２３ｄはドレイン領域２０ｂの表層部に形成される。
次に、図１３の構造を得るまでの工程を説明する。上述の工程でｎ型高濃度不純物領域２３ａ，２３ｂ，２３ｃ，２３ｄを形成した後、ｎ型高濃度不純物領域２３ａ，２３ｂ，２３ｃ，２３ｄの形成に使用したフォトレジスト膜を除去する。そして、例えば１０００℃の温度で熱処理を実施して、不純物を活性化させる。
その後、半導体基板１０の上側全面にＣｏ（コバルト）等の金属膜を形成し、熱処理を施す。この熱処理により、半導体基板１０の表面及びゲート電極１８ａ，１８ｂの表面のシリコンと金属膜中の金属元素とが反応してシリサイドが形成される。その後、未反応の金属膜を除去する。
このようにして、ＬＤＭＯＳトランジスタ形成領域のｐ型高濃度不純物領域２２ａ及びｎ型高濃度不純物領域２３ａの表面にシリサイド膜２５ａが形成され、ゲート電極１８ａの上面にシリサイド膜２５ｂが形成される。更に、ｎ型高濃度不純物領域２３ｂの表面にシリサイド膜２５ｃが形成される。
また、ＥＳＤ保護素子形成領域のｐ型高濃度不純物領域２２ｂ及びｎ型高濃度不純物領域２３ｃの表面にシリサイド膜２５ｄが形成され、ゲート電極１８ｂの上面にシリサイド膜２５ｅが形成される。更に、アノード領域２２ｃの表面にシリサイド膜２５ｆが形成され、ｎ型高濃度不純物領域２３ｄの表面にシリサイド膜２５ｇが形成される。
次に、ＣＶＤ法等により、半導体基板１０の上側全面に例えば酸化シリコン又は窒化シリコン等の絶縁物を堆積させて層間絶縁膜２７を形成する。この層間絶縁膜２７は単層の絶縁膜により形成してもよく、複数の絶縁膜を積層して形成してもよい。その後、ＣＭＰ法により層間絶縁膜２７の表面を研磨して平坦化する。
次に、フォトリソグラフィ法及びエッチング法を使用して、層間絶縁膜２７の表面からシリサイド膜２５ａ，２５ｂ，２５ｃ，２５ｄ，２５ｅ，２５ｆ，２５ｇにそれぞれ到達するコンタクトホールを形成する。そして、それらのコンタクトホール内にＷ（タングステン）等の導電材料を埋め込んで、導電プラグ２６ａ，２６ｂ，２６ｃ，２６ｄ，２６ｅ，２６ｆ，２６ｇを形成する。
次に、半導体基板１０の上側全面にアルミニウム等により導電膜を形成した後、フォトリソグラフィ法及びエッチング法を使用して導電膜をパターニングし、第１層目の配線２８を所定のパターンで形成する。
次いで、層間絶縁膜の形成工程、導電プラグの形成工程及び配線層の形成工程を繰り返して多層配線構造を形成する。そして、多層配線構造の上に保護膜を形成する。その後、引出電極上の保護膜をフォトリソグラフィ法及びエッチング法を使用してエッチングする。このようにして、ＬＤＭＯＳトランジスタ及びＥＳＤ保護素子を備えた本実施形態に係る半導体装置が完成する。
本実施形態では、ＬＤＭＯＳトランジスタの形成と同時にＥＳＤ保護素子を形成するので、製造工程数が少ない。これにより、製品コストを削減できるという効果を奏する。
（第２の実施形態）
図１４，図１５は、第２の実施形態に係る半導体装置の製造方法を工程順に表した断面図である。また、図１６は、第２の実施形態に係る半導体装置の上面図である。
まず、図１４（ａ）のように、ｐ型シリコン半導体基板１０を用意する。そして、第１の実施形態と同様に、半導体基板１０に素子分離膜１１ａを形成してＬＤＭＯＳトランジスタ形成領域及びＥＳＤ保護素子形成領域を画定する。また、このとき同時に、ＬＤＭＯＳトランジスタ形成領域内に素子分離膜１１ｂを形成し、ＥＳＤ保護素子形成領域内に素子分離膜１１ｃ，１１ｄを形成する。その後、半導体基板１０の表面を熱酸化させて、酸化膜１３を形成する。
次に、図１４（ｂ）の構造を得るまでの工程を説明する。上述の工程で酸化膜１３を形成した後、酸化膜１３の上にフォトレジスト膜（図示せず）を形成する。そして、このフォトレジスト膜に対し露光及び現像処理を実施して、所定の領域に開口部を設ける。その後、この開口部を介して半導体基板１０にｎ型不純物をイオン注入する。
ここでは、ｎ型不純物としてＰ（リン）を使用し、注入エネルギーが３００ｋｅＶ〜２．０ＭｅＶ、ドーズ量が１０12ｃｍ-2〜３×１０13ｃｍ-2の条件でイオン注入を行うものとする。このイオン注入は１回で行ってもよく、複数回に分けて行ってもよい。
次に、フォトレジスト膜を除去する。このようにして、ＬＤＭＯＳトランジスタ形成領域にドリフト領域３４ａが形成され、ＥＳＤ保護素子形成領域にドリフト領域３４ｂが形成される。
ＬＤＭＯＳトランジスタ形成領域のドリフト領域３４ａは、図１４（ｂ）のように、素子分離膜１１を囲み、一方の側（図１４（ｂ）では左側）の素子分離膜１１ａから離れ、他方の側（図１４（ｂ）では右側）の素子分離膜１１ａに接する。
また、ＥＳＤ保護素子形成領域のドリフト領域３４ｂは、図１４（ｂ）のように、素子分離膜１１ｃ，１１ｄを囲み、一方の側（図１４（ｂ）では左側）の素子分離膜１１ａから離れ、他方の側（図１４（ｂ）では右側）の素子分離膜１１ａに接する。
次に、図１５（ａ）の構造を得るまでの工程を説明する。上述の工程でドリフト領域３４ａ，３４ｂを形成した後、酸化膜１３の上にフォトレジスト膜（図示せず）を形成し、露光及び現像処理を実施してフォトレジスト膜の所定の領域に開口部を設ける。その後、この開口部を介して半導体基板１０にｐ型不純物をイオン注入して、ＬＤＭＯＳトランジスタ形成領域にｐ型ボディ領域１６ａを形成するとともに、ＥＳＤ保護素子形成領域にｐ型ボディ領域１６ｂを形成する。
ここでは、ｐ型不純物としてＢ（ホウ素）を使用し、注入エネルギーが１５０ｋｅＶ〜５００ｋｅＶ、ドーズ量が１０12ｃｍ-2〜３×１０13ｃｍ-2の条件で半導体基板１０にイオン注入を行うものとする。このイオン注入は１回で行ってもよく、複数回に分けて行ってもよい。
本実施形態では、ボディ領域１６ａはＬＤＭＯＳトランジスタ形成領域のドリフト領域３４ａと一方の側（図１５（ａ）では左側）の素子分離膜１１ａとの間に形成する。また、ボディ領域１６ｂはＥＳＤ保護素子形成領域のドリフト領域３４ｂと一方の側（図１５（ａ）では左側）の素子分離膜１１ａとの間に形成する。
次に、図１５（ｂ）の構造を得るまでの工程を説明する。上述の工程でボディ領域１６ａ，１６ｂを形成した後、これらのボディ領域１６ａ，１６ｂの形成に使用したフォトレジスト膜を除去する。その後、第１の実施形態と同様に、例えば１０００℃の温度で熱処理を実施して、不純物を活性化させる。そして、絶縁膜１３を除去した後、再度熱処理を実施し基板１０の表面を熱酸化させて、ゲート絶縁膜１７を形成する。
次に、ゲート絶縁膜１７の上に、例えばポリシリコンによりゲート電極１８ａ，１８ｂを形成する。この場合、ゲート電極１８ａは上から見たときに幅方向の一方の端部がボディ領域１６ａに重なり、他方の端部が素子分離膜１１ｂに重なるように形成する。また、ゲート電極１８ｂは上から見たときに幅方向の一方の端部がボディ領域１６ｂに重なり、他方の端部が素子分離膜１１ｃに重なるように形成する。
本実施形態においても、ゲート電極１８ｂと素子分離膜１１ｃとの重なり幅（図１６中のＡ2）が、ゲート電極１８ａと素子分離膜１１ｂとの重なり幅（図１６中のＡ1）と同じ、又はそれよりも若干狭い（Ａ1≧Ａ2）ことが重要である。また、ゲート電極１８ｂの縁部と素子分離膜１１ｃの他方の縁部までの距離（図１６中のＢ2）は、ゲート電極１８ａの縁部と素子分離膜１１ｂの他方の縁部までの距離（図１６中のＢ1）よりも大きい（Ｂ1＜Ｂ2）ことが重要である。
次に、半導体基板１０の上にフォトレジスト膜を形成し、露光及び現像処理を実施して所定の領域に開口部を設ける。そして、この開口部を介して半導体基板１０にｎ型不純物をイオン注入して、ソース領域１９ａ，１９ｂ及びドレイン領域２０ａ，２０ｂを形成する。
ソース領域１９ａは、ボディ領域１６ａの上部であって、上から見たときにゲート電極１８ａに隣接し且つ素子分離膜１１ａから離れた位置に形成する。これと同様に、ソース領域１９ｂは、ボディ領域１６ｂの上部であって、上から見たときにゲート電極１８ｂに隣接し且つ素子分離膜１１ａから離れた位置に形成する。
また、ドレイン領域２０ａは素子分離膜１１ｂと素子分離膜１１ａとの間に形成し、ドレイン領域２０ｂは素子分離膜１１ｄと素子分離膜１１ａとの間に形成する。
次に、ソース領域１９ａ，１９ｂ及びドレイン領域２０ａ，２０ｂの形成に使用したフォトレジスト膜を除去した後、半導体基板１０の上側全面に絶縁膜を形成する。そして、この絶縁膜を異方性エッチングして、ゲート電極１８ａ，１８ｂの両側にそれぞれサイドウォール２１を形成する。その後、ゲート電極１８ａ，１８ｂ及びサイドウォール２１に覆われていない部分のゲート絶縁膜１７をエッチングにより除去する。
次に、半導体基板１０の上にフォトレジスト膜を形成し、露光及び現像処理を実施してフォトレジスト膜の所定の領域に開口部を設ける。そして、この開口部を介して半導体基板１０にｐ型不純物を導入して、ｐ型高濃度不純物領域２２ａ，２２ｂ及びアノード領域２２ｃを形成する。
この場合、ｐ型高濃度不純物領域２２ａはＬＤＭＯＳトランジスタ形成領域のソース領域１９ａと素子分離膜１１ａとの間のボディ領域１６ａの表層部に形成する。また、ｐ型高濃度不純物領域２２ｂはＥＳＤ保護素子形成領域のソース領域１９ｂと素子分離膜１１ａとの間のボディ領域１６ｂの表層部に形成し、アノード領域２２ｃは素子分離膜１１ｃと素子分離膜１１ｄとの間に形成する。
ｐ型高濃度不純物領域２２ａ，２２ｂ及びアノード領域２２ｃを形成した後、ｐ型高濃度不純物領域２２ａ，２２ｂ及びアノード領域２２ｃの形成に使用したフォトレジスト膜を除去する。
次に、半導体基板１０の上にフォトレジスト膜を形成し、露光及び現像処理を実施してフォトレジスト膜の所定の領域に開口部を設ける。そして、この開口部を介して半導体基板１０にｎ型不純物を導入して、ｎ型高濃度不純物領域２３ａ，２３ｂ，２３ｃ，２３ｄを形成する。
この場合、ｎ型高濃度不純物領域２３ａはｐ型高濃度不純物領域２２ａとサイドウォール２１との間のソース領域１９ａの表層部に形成し、ｎ型高濃度不純物領域２３ｂはドレイン領域２０ａの表層部に形成する。また、ｎ型高濃度不純物領域２３ｃはｐ型高濃度不純物領域２２ｂとサイドウォール２１との間のソース領域１９ｂの表層部に形成し、ｎ型高濃度不純物領域２３ｄはドレイン領域２０ｂの表層部に形成する。
ｎ型高濃度不純物領域２３ａ，２３ｂ，２３ｃ，２３ｄを形成した後、これらのｎ型高濃度不純物領域２３ａ，２３ｂ，２３ｃ，２３ｄの形成に使用したフォトレジスト膜を除去し、例えば１０００℃の温度で熱処理を実施して、不純物を活性化させる。その後のシリサイド膜形成工程、層間絶縁膜形成工程、導電プラグ及び配線形成工程は第１の実施形態と同様であるので、ここではその説明を省略する。
本実施形態においても、ＥＳＤ保護素子のゲート電極１８ｂと素子分離膜１１ｃとの重なり幅Ａ2を、ＬＤＭＯＳトランジスタのゲート電極１８ａと素子分離膜１１ｂとの重なり幅Ａ1と同じか又はそれよりも若干短く設定している（Ａ1≧Ａ2）。また、ＥＳＤ保護素子のゲート電極１８ｂの縁部からアノード領域２２ｃまでの距離Ｂ2を、ＬＤＭＯＳトランジスタのゲート電極１８ａの縁部からドレイン領域２０ａまでの距離Ｂ1よりも大きくしている（Ｂ1＜Ｂ2）。
これにより、第１の実施形態と同様に、ＥＳＤ保護素子により内部回路の静電気等による破損を防止できるとともに、半導体装置の高集積化が可能になる。また、本実施形態の半導体装置は、ＬＤＭＯＳトランジスタの形成と同時にＥＳＤ保護素子を形成するので、製造工程数の増加が回避され、製造コストが低減されるという効果を奏する。
（第３の実施形態）
図１７，図１８は、第３の実施形態に係る半導体装置の製造方法を工程順に表した断面図である。また、図１９は、第３の実施形態に係る半導体装置の上面図である。
まず、図１７（ａ）のように、ｐ型シリコン半導体基板１０を用意する。そして、第１の実施形態と同様に、半導体基板１０に素子分離膜１１ａを形成してＬＤＭＯＳトランジスタ形成領域及びＥＳＤ保護素子形成領域を画定する。また、このとき同時に、ＬＤＭＯＳトランジスタ形成領域内に素子分離膜１１ｂを形成し、ＥＳＤ保護素子形成領域内に素子分離膜１１ｃ，１１ｄを形成する。その後、半導体基板１０の表面を熱酸化させて、酸化膜１３を形成する。
次に、図１７（ｂ）の構造を得るまでの工程を説明する。上述の工程で酸化膜１３を形成した後、酸化膜１３の上にフォトレジスト膜（図示せず）を形成する。その後、このフォトレジスト膜に対し露光及び現像処理を実施して、所定の領域に開口部を設ける。そして、この開口部を介して半導体基板１０にｐ型不純物をイオン注入する。
ここでは、ｐ型不純物としてＢ（ホウ素）を使用し、注入エネルギーが１５０ｋｅＶ〜１．０ＭｅＶ、ドーズ量が１０12ｃｍ-2〜３×１０13ｃｍ-2の条件でイオン注入を行うものとする。なお、イオン注入は１回で行ってもよく、複数回に分けて行ってもよい。
次に、フォトレジスト膜を除去する。このようにして、ＬＤＭＯＳトランジスタ形成領域にｐ型ボディ領域４６ａが形成され、ＥＳＤ保護素子形成領域にｐ型ボディ領域４６ｂが形成される。
次に、図１８（ａ）の構造を得るまでの工程を説明する。上述の工程でボディ領域４６ａ，４６ｂを形成した後、酸化膜１３の上にフォトレジスト膜を形成し、露光及び現像処理を施して所定の領域に開口部を設ける。その後、この開口部を介してボディ領域４６ａ，４６ｂにｎ型不純物をイオン注入して、ＬＤＭＯＳトランジスタ形成領域にｎ型ドリフト領域４４ａを形成し、ＥＳＤ保護素子形成領域にｎ型ドリフト領域４４ｂを形成する。
ＬＤＭＯＳトランジスタ形成領域のドリフト領域４４ａは、図１８（ａ）のように、素子分離膜１１を囲み、一方の側（図１８（ａ）では左側）の素子分離膜１１ａから離れ、他方の側（図１８（ａ）では右側）の素子分離膜１１ａに接する。また、ＥＳＤ保護素子形成領域のドリフト領域４４ｂは、図１８（ａ）のように、素子分離膜１１ｃ，１１ｄを囲み、一方の側（図１８（ａ）では左側）の素子分離膜１１ａから離れ、他方の側（図１８（ａ）では右側）の素子分離膜１１ａに接する。
次に、図１８（ｂ）の構造を得るまでの工程を説明する。上述の工程でドリフト領域４４ａ，４４ｂを形成した後、これらのドリフト領域４４ａ，４４ｂの形成に使用したフォトレジスト膜を除去する。その後、第１の実施形態と同様に、例えば１０００℃の温度で熱処理を実施して、不純物を活性させる。そして、絶縁膜１３を除去し、再度熱処理を実施し基板１０の表面を熱酸化させて、ゲート絶縁膜１７を形成する。
次に、ゲート絶縁膜１７の上に、例えばポリシリコンによりゲート電極１８ａ，１８ｂを形成する。この場合、ゲート電極１８ａは上から見たときに幅方向の一方の端部がボディ領域１６ａに重なり、他方の端部が素子分離膜１１ｂに重なるように形成する。また、ゲート電極１８ｂは上から見たときに幅方向の一方の端部がボディ領域１６ｂに重なり、他方の端部が素子分離膜１１ｃに重なるように形成する。
本実施形態においても、ゲート電極１８ｂと素子分離膜１１ｃとの重なり幅（図１９中のＡ2）が、ゲート電極１８ａと素子分離膜１１ｂとの重なり幅（図１９中のＡ1）と同じ、又はそれよりも若干狭い（Ａ1≧Ａ2）ことが重要である。また、ゲート電極１８ｂの縁部と素子分離膜１１ｃの他方の縁部までの距離（図１９中のＢ2）は、ゲート電極１８ａの縁部と素子分離膜１１ｂの他方の縁部までの距離（図１９中のＢ1）よりも大きい（Ｂ1＜Ｂ2）ことが重要である。
次に、半導体基板１０の上にフォトレジスト膜を形成し、露光及び現像処理を実施してフォトレジスト膜の所定の領域に開口部を設ける。そして、この開口部を介して半導体基板１０にｎ型不純物をイオン注入して、ソース領域１９ａ，１９ｂ及びドレイン領域２０ａ，２０ｂを形成する。
ソース領域１９ａは、ボディ領域４６ａの上部であって、上から見たときにゲート電極１８ａに隣接し且つ素子分離膜１１ａから離れた位置に形成する。これと同様に、ソース領域１９ｂは、ボディ領域４６ｂの上部であって、上から見たときにゲート電極１８ｂに隣接し且つ素子分離膜１１ａから離れた位置に形成する。
また、ドレイン領域２０ａは素子分離膜１１ｂと素子分離膜１１ａとの間に形成し、ドレイン領域２０ｂは素子分離膜１１ｄと素子分離膜１１ａとの間に形成する。
次に、ソース領域１９ａ，１９ｂ及びドレイン領域２０ａ，２０ｂの形成に使用したフォトレジスト膜を除去した後、半導体基板１０の上側全面に絶縁膜を形成する。そして、この絶縁膜を異方性エッチングして、ゲート電極１８ａ，１８ｂの両側にそれぞれサイドウォール２１を形成する。また、ゲート電極１８ａ，１８ｂ及びサイドウォール２１に覆われていない部分のゲート絶縁膜１７をエッチングにより除去する。
次に、半導体基板１０の上にフォトレジスト膜を形成し、露光及び現像処理を実施して所定の領域に開口部を設ける。そして、この開口部を介して半導体基板１０にｐ型不純物を導入して、ｐ型高濃度不純物領域２２ａ，２２ｂ及びアノード領域２２ｃを形成する。
この場合、ｐ型高濃度不純物領域２２ａはＬＤＭＯＳトランジスタ形成領域のソース領域１９ａと素子分離膜１１ａとの間のボディ領域４６ａの表層部に形成する。また、ｐ型高濃度不純物領域２２ｂはＥＳＤ保護素子形成領域のソース領域１９ｂと素子分離膜１１ａとの間のボディ領域４６ｂの表層部に形成し、アノード領域２２ｃは素子分離膜１１ｃと素子分離膜１１ｄとの間に形成する。
次に、半導体基板１０の上にフォトレジスト膜を形成し、露光及び現像処理を実施して所定の領域に開口部を設ける。そして、この開口部を介して半導体基板１０にｎ型不純物を導入して、ｎ型高濃度不純物領域２３ａ，２３ｂ，２３ｃ，２３ｄを形成する。
この場合、ｎ型高濃度不純物領域２３ａはｐ型高濃度不純物領域２２ａとサイドウォール２１との間のソース領域１９ａの表層部に形成し、ｎ型高濃度不純物領域２３ｂはドレイン領域２０ａの表層部に形成する。また、ｎ型高濃度不純物領域２３ｃはｐ型高濃度不純物領域２２ｂとサイドウォール２１との間のソース領域１９ｂの表層部に形成し、ｎ型高濃度不純物領域２３ｄはドレイン領域２０ｂの表層部に形成する。
ｎ型高濃度不純物領域２３ａ，２３ｂ，２３ｃ，２３ｄを形成した後、これらのｎ型高濃度不純物領域２３ａ，２３ｂ，２３ｃ，２３ｄの形成に使用したフォトレジスト膜を除去して、例えば１０００℃の温度で熱処理を実施し、不純物を活性化させる。その後のシリサイド膜形成工程、層間絶縁膜形成工程、導電プラグ及び配線形成工程は第１の実施形態と同様であるので、ここではその説明を省略する。
本実施形態においても、ＥＳＤ保護素子のゲート電極１８ｂと素子分離膜１１ｃとの重なり幅Ａ2を、ＬＤＭＯＳトランジスタのゲート電極１８ａと素子分離膜１１ｂとの重なり幅Ａ1と同じか又はそれよりも若干短く設定している（Ａ1≧Ａ2）。また、ＥＳＤ保護素子のゲート電極１８ｂの縁部からアノード領域２２ｃまでの距離Ｂ2を、ＬＤＭＯＳトランジスタのゲート電極１８ａの縁部からドレイン領域２０ａまでの距離Ｂ1よりも大きくしている（Ｂ1＜Ｂ2）。
これにより、第１の実施形態と同様に、ＥＳＤ保護素子により内部回路の静電気等による破損を防止できるとともに、半導体装置の高集積化が可能になる。また、本実施形態の半導体装置は、ＬＤＭＯＳトランジスタの形成と同時にＥＳＤ保護素子を形成するので、製造工程数の増加が回避され、製造コストが低減されるという効果を奏する。
（第４の実施形態）
図２０は第４の実施形態に係る半導体装置の断面図、図２１は同じくその上面図である。これらの図２０，図２１において、図１，図２と同一物には同一符号を付して、その詳細な説明は省略する。なお、図２０，図２１では、シリサイド膜及び層間絶縁膜等の図示を省略している。
半導体基板１０には、第１の実施形態と同様に素子分離膜１１ａが形成されており、この素子分離膜１１ａによりＬＤＭＯＳトランジスタ形成領域及びＥＳＤ保護素子形成領域が区画されている。また、ＬＤＭＯＳトランジスタ形成領域には素子分離膜１１ｂが形成されており、ＥＳＤ保護素子形成領域には素子分離膜１１ｃ，１１ｄが形成されている。
更に、ＬＤＭＯＳトランジスタ形成領域にはｎ型ドリフト領域１４ａ、ｐ型ボディ領域１６ａ、ｎ型ソース領域１９ａ、ｎ型ドレイン領域２０ａ、ｐ型高濃度不純物領域２２ａ、ｎ型高濃度不純物領域２３ａ，２３ｂが形成されている。また、ＥＳＤ保護素子形成領域には、ｎ型ドリフト領域１４ｂ、ｐ型ボディ領域１６ｂ、ｎ型ソース領域１９ｂ、ｐ型アノード領域２２ｃ、ｎ型ドレイン領域２０ｂ、ｐ型高濃度不純物領域２２ｂ、ｎ型高濃度不純物領域２３ｃ，２３ｄが形成されている。
ＬＤＭＯＳトランジスタ形成領域の半導体基板１０上には、ゲート絶縁膜１７を介してゲート電極５８ａが矩形リング状に形成されている。図２１のように、ｐ型高濃度不純物領域２２ａ及びｎ型高濃度不純物領域２３ａはリング状ゲート電極５８ａの内側に配置されている。
これと同様に、ＥＳＤ保護素子形成領域の半導体基板１０上には、ゲート絶縁膜１７を介してゲート電極５８ｂが矩形リング状に形成されている。ｐ型高濃度不純物領域２２ｂ及びｎ型高濃度不純物領域２３ｃはリング状ゲート電極５８ｂの内側に配置されている。
本実施形態においても、ゲート電極５８ｂと素子分離膜１１ｃとの重なり幅（図２１中のＡ2）が、ゲート電極５８ａと素子分離膜１１ｂとの重なり幅（図２１中のＡ1）と同じ、又はそれよりも若干狭く設定されている。また、ゲート電極５８ｂの縁部と素子分離膜１１ｃの他方の縁部までの距離（図２１中のＢ2）は、ゲート電極５８ａの縁部と素子分離膜１１ｂの他方の縁部までの距離（図２１中のＢ1）よりも大きく（Ｂ1＜Ｂ2）設定されている。
これにより、第１の実施形態と同様に、ＥＳＤ保護素子により内部回路の静電気等による破損を防止できるとともに、半導体装置の高集積化が可能になる。また、本実施形態の半導体装置は、ＬＤＭＯＳトランジスタの形成と同時にＥＳＤ保護素子を形成するので、製造工程数の増加が回避され、製造コストが低減されるという効果を奏する。
更に、本実施形態では、ゲート電極５８ａ，５８ｂをリング状に形成しているため、ゲート電極５８ａ，５８ｂによるバイアスによって比較的濃度が高いドリフト領域１４ａ，１４ｂ中に空乏層が伸びる。これにより、所望の特性（接合耐圧）をより確実に確保できるという利点がある。
１０…半導体基板、１１ａ…素子分離膜、１１ｂ，１１ｃ，１１ｄ…素子分離膜、１４ａ，１４ｂ，３４ａ，３４ｂ，４４ａ，４４ｂ…ドリフト領域、１５…フォトレジスト膜、１６ａ，１６ｂ，４６ａ，４６ｂ…ボディ領域、１７…ゲート絶縁膜、１８ａ，１８ｂ，５８ａ，５８ｂ…ゲート電極、１９ａ，１９ｂ…ソース領域、２０ａ，２０ｂ…ドレイン領域、２１…サイドウォール、２２ａ，２２ｂ…ｐ型高濃度不純物領域、２２ｃ，２３ｄ…アノード領域、２３ａ，２３ｂ，２３ｃ，２３ｄ…ｎ型高濃度不純物領域、２５ａ，２５ｂ，２５ｃ，２５ｄ，２５ｅ，２５ｆ，２５ｇ…シリサイド膜、２６ａ，２６ｂ，２６ｃ，２６ｄ，２６ｅ，２６ｆ，２６ｇ…導電プラグ、２７…層間絶縁膜、２８…配線、３１ａ，３１ｂ…ＬＤＭＯＳトランジスタ、３２ａ，３２ｂ…ＥＳＤ保護素子、３３…高電位側電源端子、３４…入力端子、３５…低電位側電源端子。

Claims (10)

  1. ＬＤＭＯＳ（Laterally Diffused MOS）トランジスタと、
    ＥＳＤ（Electrostatic Discharge）保護素子と、
    前記ＬＤＭＯＳトランジスタにおいて、半導体基板上に絶縁膜を介して形成された第１のゲート電極と、
    前記半導体基板に第１導電型不純物を導入して形成され、前記第１のゲート電極の一方の縁部側に配置された第１のボディ領域と、
    前記第１のボディ領域の上部に配置された第２導電型の第１のソース領域と、
    前記半導体基板の上部に形成され、前記第１のゲート電極に重なるように配置された第１の素子分離膜と、
    前記半導体基板内に形成され、第２導電型不純物を含み、前記第１の素子分離膜の縁部に接し且つ前記第１のゲート電極から離れた位置に配置された第１のドレイン領域と、
    前記半導体基板内に形成され、第２導電型不純物を含み、前記第１のボディ領域及び前記第１のドレイン領域に接する第１のドリフト領域とを有し、
    前記ＥＳＤ保護素子は、前記半導体基板上に絶縁膜を介して形成された第２のゲート電極と、
    前記半導体基板内に形成され、第１導電型不純物を含み、前記第２のゲート電極の一方の縁部側に配置された第２のボディ領域と、
    前記第２のボディ領域の上部に配置された第２導電型の第２のソース領域と、
    前記半導体基板の上部に形成され、前記第２のゲート電極に重なるように配置された第２の素子分離膜と、
    前記半導体基板内に形成され、第１導電型不純物を含み、前記第２の素子分離膜の縁部に接し且つ前記第２のゲート電極から離れた位置に配置されたアノード領域と、
    前記半導体基板の上部に形成され、前記アノード領域に隣接して配置された第３の素子分離膜と、
    前記半導体基板内に形成され、第２導電型不純物を含み、前記第３の素子分離膜に接触する第２のドレイン領域と、
    前記半導体基板内に形成され、第２導電型不純物を含み、前記第２のボディ領域、前記アノード領域及び前記第２のドレイン領域に接する第２のドリフト領域とを有し、
    前記第１のゲート電極と前記第１の素子分離膜との重なり幅をＡ1、前記第２のゲート電極と前記第２の素子分離膜との重なり幅をＡ2、前記第１のゲート電極と前記第１のドレイン領域との間隔をＢ1、前記第２のゲート電極と前記アノード領域との間隔をＢ2としたときに、Ａ1≧Ａ2、且つＢ1＜Ｂ2の関係を有することを特徴とする半導体装置。
  2. 前記第１の素子分離膜、前記第２の素子分離膜及び前記第３の素子分離膜は、ＳＴＩ（Shallow Trench Isolation）法により形成された酸化膜であることを特徴とする請求項１に記載の半導体装置。
  3. 前記第１のボディ領域は前記第１のドリフト領域に囲まれ、前記第２のボディ領域は前記第２のドリフト領域に囲まれていることを特徴とする請求項１又は２に記載の半導体装置。
  4. 前記第１のボディ領域及び前記第１のドリフト領域は上下方向に重ならず、前記第２のボディ領域及び前記第２のドリフト領域は上下方向に重ならないことを特徴とする請求項１又は２に記載の半導体装置。
  5. 前記第１のドリフト領域は前記第１のボディ領域に囲まれ、前記第２のドリフト領域は前記第２のボディ領域に囲まれていることを特徴とする請求項１又は２に記載の半導体装置。
  6. 前記第１のゲート電極及び前記第２のゲート電極が、リング状に形成されていることを特徴とする請求項１又は２に記載の半導体装置。
  7. 第１導電型半導体基板にＬＤＭＯＳ（Laterally Diffused MOS）トランジスタ形成領域及びＥＳＤ（Electrostatic Discharge）保護素子形成領域を確定し、前記ＬＤＭＯＳトランジスタ形成領域内に第１の素子分離膜を形成するとともに、前記ＥＳＤ保護素子形成領域内に第２の素子分離膜及び第３の素子分離膜を相互に離隔して形成する工程と、
    前記ＬＤＭＯＳトランジスタ形成領域の前記半導体基板に第２導電型不純物を導入して第１のドリフト領域を形成するとともに、前記ＥＳＤ保護素子形成領域の前記半導体基板に第２導電型不純物を導入して第２のドリフト領域を形成する工程と、
    前記ＬＤＭＯＳトランジスタ形成領域の前記半導体基板に第１導電型不純物を導入して前記第１の素子分離膜から離隔した位置に第１のボディ領域を形成するとともに、前記ＥＳＤ保護素子形成領域の前記半導体基板に第１導電型不純物を導入して前記第２の素子分離膜及び前記第３の素子分離膜から離隔した位置に第２のボディ領域を形成する工程と、
    前記ＬＤＭＯＳトランジスタ形成領域の前記半導体基板の上に第１のゲート絶縁膜を形成するとともに、前記ＥＳＤ保護素子形成領域の前記半導体基板上に第２のゲート絶縁膜を形成する工程と、
    前記第１のゲート絶縁膜の上であって前記第１のボディ領域及び前記第１の素子分離膜に重なる位置に第１のゲート電極を形成するとともに、前記第２のゲート絶縁膜の上であって前記第２のボディ領域及び前記第２の素子分離膜に重なる位置に第２のゲート電極を形成する工程と、
    前記ＬＤＭＯＳトランジスタ形成領域の前記第１のボディ領域の上部及び前記第１の素子分離膜と前記ＬＤＭＯＳトランジスタ形成領域の縁部との間にそれぞれ第２導電型不純物を導入して第１のソース領域及び第１のドレイン領域を形成するとともに、前記ＳＥＤ保護素子形成領域の前記第２のボディ領域の上部及び前記第３の素子分離膜と前記ＳＥＤ保護素子形成領域の縁部との間にそれぞれ第２導電型不純物を導入して第２のソース領域及び第２のドレイン領域を形成する工程と、
    前記ＥＳＤ保護素子形成領域の前記第２の素子分離膜と前記第３の素子分離膜との間に第１導電型不純物を導入してアノード領域を形成する工程とを有し、
    前記第１のゲート電極と前記第１の素子分離膜との重なり幅をＡ1、前記第２のゲート電極と前記第２の素子分離膜との重なり幅をＡ2、前記第１のゲート電極と前記第１のドレイン領域との間隔をＢ1、前記第２のゲート電極と前記アノード領域との間隔をＢ2としたときに、Ａ1≧Ａ2、且つＢ1＜Ｂ2の関係を満足するように、前記第１のゲート電極、前記第１の素子分離膜、前記第１のドレイン領域、前記第２のゲート電極、前記第２の素子分離膜及び前記アノード領域を形成することを特徴とする半導体装置の製造方法。
  8. 前記第１のボディ領域は前記第１のドリフト領域の上部に不純物を導入して形成し、前記第２のボディ領域は前記第２のドリフト領域の上部に不純物を導入して形成することを特徴とする請求項７に記載の半導体装置の製造方法。
  9. 前記第１のボディ領域は前記第１のドリフト領域の隣りに形成し、前記第２のボディ領域は前記第２のドリフト領域の隣りに形成することを特徴とする請求項７に記載の半導体装置の製造方法。
  10. 前記第１のドリフト領域及び前記第２のドリフト領域は、前記第１のボディ領域及び前記第２のボディ領域を形成した後に前記第１のボディ領域及び前記第２のボディ領域の上部に不純物を導入して形成することを特徴とする請求項７に記載の半導体装置の製造方法。
JP2011017611A 2011-01-31 2011-01-31 半導体装置及びその製造方法 Expired - Fee Related JP5703790B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2011017611A JP5703790B2 (ja) 2011-01-31 2011-01-31 半導体装置及びその製造方法
US13/301,698 US8530931B2 (en) 2011-01-31 2011-11-21 Semiconductor device and method of manufacturing the same
EP20110189873 EP2482313A1 (en) 2011-01-31 2011-11-21 Semiconductor device and method of manufacturing the same
CN201110387820.7A CN102623489B (zh) 2011-01-31 2011-11-29 半导体器件及制造半导体器件的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011017611A JP5703790B2 (ja) 2011-01-31 2011-01-31 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2012160510A true JP2012160510A (ja) 2012-08-23
JP5703790B2 JP5703790B2 (ja) 2015-04-22

Family

ID=45044384

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011017611A Expired - Fee Related JP5703790B2 (ja) 2011-01-31 2011-01-31 半導体装置及びその製造方法

Country Status (4)

Country Link
US (1) US8530931B2 (ja)
EP (1) EP2482313A1 (ja)
JP (1) JP5703790B2 (ja)
CN (1) CN102623489B (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014041961A (ja) * 2012-08-23 2014-03-06 Toshiba Corp 半導体装置
JP2014183231A (ja) * 2013-03-19 2014-09-29 Fujitsu Semiconductor Ltd 半導体装置及び半導体装置の製造方法
JP2015012130A (ja) * 2013-06-28 2015-01-19 富士通セミコンダクター株式会社 半導体装置
JP2015032767A (ja) * 2013-08-06 2015-02-16 株式会社日立製作所 半導体装置
WO2015079511A1 (ja) * 2013-11-27 2015-06-04 ルネサスエレクトロニクス株式会社 半導体装置
JP2017123498A (ja) * 2017-04-13 2017-07-13 ルネサスエレクトロニクス株式会社 半導体装置

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103930997B (zh) 2011-10-11 2018-10-02 麻省理工学院 具有凹陷电极结构的半导体器件
US8853784B2 (en) * 2012-01-19 2014-10-07 Globalfoundries Singapore Pte. Ltd. ESD protection circuit
CN104637934B (zh) * 2013-11-08 2017-08-08 上海华虹宏力半导体制造有限公司 Esd保护器件
US20150200295A1 (en) * 2014-01-10 2015-07-16 Cypress Semiconductor Corporation Drain Extended MOS Transistors With Split Channel
US9287257B2 (en) 2014-05-30 2016-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Power gating for three dimensional integrated circuits (3DIC)
CN106328648A (zh) * 2015-07-03 2017-01-11 台湾类比科技股份有限公司 集成电路及其具自我静电保护的输出缓冲器
CN107369711A (zh) * 2016-05-13 2017-11-21 北大方正集团有限公司 一种金属氧化物半导体mos器件及其制作方法
CN107611121B (zh) * 2016-07-11 2020-12-29 联华电子股份有限公司 用于静电放电保护的半导体结构
US10510888B2 (en) * 2016-11-29 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
CN108281420B (zh) * 2018-01-25 2021-06-08 上海华虹宏力半导体制造有限公司 Esd器件结构
CN110277384B (zh) * 2018-03-13 2020-10-23 无锡华润上华科技有限公司 防静电金属氧化物半导体场效应管结构
CN111326579B (zh) * 2018-12-13 2021-06-25 中芯集成电路（宁波）有限公司 栅驱动集成电路
US10998439B2 (en) 2018-12-13 2021-05-04 Ningbo Semiconductor International Corporation Gate driver integrated circuit
US11302687B2 (en) * 2019-10-30 2022-04-12 Globalfoundries Singapore Pte. Ltd. Semiconductor device and method of forming the same

Citations (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5453384A (en) * 1991-12-05 1995-09-26 Texas Instruments Incorporated Method of making a silicon controlled rectifier device for electrostatic discharge protection
JPH0846055A (ja) * 1994-08-01 1996-02-16 Sony Corp 半導体集積回路の製法
US5903032A (en) * 1994-05-13 1999-05-11 Texas Instruments Incorporated Power device integration for built-in ESD robustness
US5907462A (en) * 1994-09-07 1999-05-25 Texas Instruments Incorporated Gate coupled SCR for ESD protection circuits
JP2001168210A (ja) * 1999-10-27 2001-06-22 Texas Instr Inc <Ti> 集積回路用ドレイン拡張型トランジスタ
JP2001320047A (ja) * 2000-03-03 2001-11-16 Toshiba Corp 半導体装置
JP2002094054A (ja) * 2000-09-19 2002-03-29 Hitachi Ltd 半導体装置およびその製造方法
US20050098795A1 (en) * 2003-11-12 2005-05-12 Geeng-Lih Lin High voltage device with ESD protection
US20050133871A1 (en) * 2003-12-22 2005-06-23 Vanguard International Semiconductor Corporation Electrostatic discharge protection device
JP2005183499A (ja) * 2003-12-17 2005-07-07 Fuji Electric Device Technology Co Ltd 半導体装置
JP2006054247A (ja) * 2004-08-10 2006-02-23 Fuji Electric Device Technology Co Ltd 半導体装置
US20060186467A1 (en) * 2005-02-21 2006-08-24 Texas Instruments Incorporated System and method for making a LDMOS device with electrostatic discharge protection
JP2007067181A (ja) * 2005-08-31 2007-03-15 Sharp Corp 横型二重拡散型電界効果トランジスタおよびそれを備えた集積回路
JP2008098624A (ja) * 2006-09-15 2008-04-24 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2008218948A (ja) * 2007-03-08 2008-09-18 Oki Electric Ind Co Ltd 半導体装置とその製造方法
JP2010087291A (ja) * 2008-09-30 2010-04-15 Sony Corp トランジスタ型保護素子、半導体集積回路およびその製造方法
US20100327342A1 (en) * 2009-06-29 2010-12-30 Javier Salcedo Transient over-voltage clamp
JP2012146978A (ja) * 2011-01-12 2012-08-02 Samsung Electronics Co Ltd 半導体装置及びその製造方法
JP2013517617A (ja) * 2010-01-12 2013-05-16 アナログ デバイシス， インコーポレイテッド 一体化された過渡過電圧保護を有するボンドパッド

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6144070A (en) 1997-08-29 2000-11-07 Texas Instruments Incorporated High breakdown-voltage transistor with electrostatic discharge protection
JP2002094063A (ja) 2000-09-11 2002-03-29 Toshiba Corp 半導体装置
US20080023767A1 (en) * 2006-07-27 2008-01-31 Voldman Steven H High voltage electrostatic discharge protection devices and electrostatic discharge protection circuits
US7838940B2 (en) * 2007-12-04 2010-11-23 Infineon Technologies Ag Drain-extended field effect transistor
KR20090072013A (ko) * 2007-12-28 2009-07-02 주식회사 동부하이텍 수평형 디모스 트랜지스터
US7910951B2 (en) * 2008-06-18 2011-03-22 National Semiconductor Corporation Low side zener reference voltage extended drain SCR clamps
US8344416B2 (en) * 2009-05-15 2013-01-01 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuits using guard rings for ESD, systems, and methods for forming the integrated circuits
JP5585404B2 (ja) * 2010-11-11 2014-09-10 富士通セミコンダクター株式会社 半導体装置

Patent Citations (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5453384A (en) * 1991-12-05 1995-09-26 Texas Instruments Incorporated Method of making a silicon controlled rectifier device for electrostatic discharge protection
US5903032A (en) * 1994-05-13 1999-05-11 Texas Instruments Incorporated Power device integration for built-in ESD robustness
JPH0846055A (ja) * 1994-08-01 1996-02-16 Sony Corp 半導体集積回路の製法
US5907462A (en) * 1994-09-07 1999-05-25 Texas Instruments Incorporated Gate coupled SCR for ESD protection circuits
JP2001168210A (ja) * 1999-10-27 2001-06-22 Texas Instr Inc <Ti> 集積回路用ドレイン拡張型トランジスタ
JP2001320047A (ja) * 2000-03-03 2001-11-16 Toshiba Corp 半導体装置
JP2002094054A (ja) * 2000-09-19 2002-03-29 Hitachi Ltd 半導体装置およびその製造方法
US20050098795A1 (en) * 2003-11-12 2005-05-12 Geeng-Lih Lin High voltage device with ESD protection
JP2005183499A (ja) * 2003-12-17 2005-07-07 Fuji Electric Device Technology Co Ltd 半導体装置
US20050133871A1 (en) * 2003-12-22 2005-06-23 Vanguard International Semiconductor Corporation Electrostatic discharge protection device
JP2006054247A (ja) * 2004-08-10 2006-02-23 Fuji Electric Device Technology Co Ltd 半導体装置
US20060186467A1 (en) * 2005-02-21 2006-08-24 Texas Instruments Incorporated System and method for making a LDMOS device with electrostatic discharge protection
JP2007067181A (ja) * 2005-08-31 2007-03-15 Sharp Corp 横型二重拡散型電界効果トランジスタおよびそれを備えた集積回路
JP2008098624A (ja) * 2006-09-15 2008-04-24 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2008218948A (ja) * 2007-03-08 2008-09-18 Oki Electric Ind Co Ltd 半導体装置とその製造方法
JP2010087291A (ja) * 2008-09-30 2010-04-15 Sony Corp トランジスタ型保護素子、半導体集積回路およびその製造方法
US20100327342A1 (en) * 2009-06-29 2010-12-30 Javier Salcedo Transient over-voltage clamp
JP2013517617A (ja) * 2010-01-12 2013-05-16 アナログ デバイシス， インコーポレイテッド 一体化された過渡過電圧保護を有するボンドパッド
JP2012146978A (ja) * 2011-01-12 2012-08-02 Samsung Electronics Co Ltd 半導体装置及びその製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JPN6014021766; Ｓ．　Ｐｅｎｄｈａｒｋａｒ　ｅｔ　ａｌ．: 'ＳＣＲ-ＬＤＭＯＳ　-　Ａ　ＮＯＶＥＬ　ＬＤＭＯＳ　ＤＥＶＩＣＥ　ＷＩＴＨ　ＥＳＤ　ＲＯＢＵＳＴＮＥＳＳ' １２ＴＨ．　ＩＮＴＥＲＮＡＴＩＯＮＡＬ　ＳＹＭＰＯＳＩＵＭ　ＯＮ　ＰＯＷＥＲ　ＳＥＭＩＣＯＮＤＵＣＴＯＲ　ＤＥＶＩＣＥＳ　ＡＮＤ　ＩＣ　Ｓ．　ＩＳＰＳＤ　２０００．　ＰＲＯＣＥＥＤＩＮＧＳ． , 20000522, ｐｐ．　３４１　-　３４４ *

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014041961A (ja) * 2012-08-23 2014-03-06 Toshiba Corp 半導体装置
JP2014183231A (ja) * 2013-03-19 2014-09-29 Fujitsu Semiconductor Ltd 半導体装置及び半導体装置の製造方法
JP2015012130A (ja) * 2013-06-28 2015-01-19 富士通セミコンダクター株式会社 半導体装置
JP2015032767A (ja) * 2013-08-06 2015-02-16 株式会社日立製作所 半導体装置
WO2015079511A1 (ja) * 2013-11-27 2015-06-04 ルネサスエレクトロニクス株式会社 半導体装置
CN104813452A (zh) * 2013-11-27 2015-07-29 瑞萨电子株式会社 半导体器件
JPWO2015079511A1 (ja) * 2013-11-27 2017-03-16 ルネサスエレクトロニクス株式会社 半導体装置
JP2017123498A (ja) * 2017-04-13 2017-07-13 ルネサスエレクトロニクス株式会社 半導体装置

Also Published As

Publication number Publication date
US8530931B2 (en) 2013-09-10
EP2482313A1 (en) 2012-08-01
CN102623489B (zh) 2014-11-26
JP5703790B2 (ja) 2015-04-22
US20120193711A1 (en) 2012-08-02
CN102623489A (zh) 2012-08-01

Similar Documents

Publication Publication Date Title
JP5703790B2 (ja) 半導体装置及びその製造方法
US8722522B2 (en) Electro-static discharge protection device, semiconductor device, and method for manufacturing electro-static discharge protection device
US8466026B2 (en) Semiconductor device and method for manufacturing the same
JP5086797B2 (ja) 半導体装置
US7952137B2 (en) Trench semiconductor device and method of making the same
JP2008078654A (ja) 半導体素子及びその製造方法
JP2006295008A (ja) 半導体装置及びその製造方法
KR20180110703A (ko) 낮은 소스-드레인 저항을 갖는 반도체 소자 구조 및 그 제조 방법
KR101051684B1 (ko) 정전기 방전 보호소자 및 그 제조방법
TWI438886B (zh) 靜電放電保護裝置及其製作方法、以及積體電路
JP2006013450A (ja) 半導体装置およびその製造方法
US20080096358A1 (en) Method of fabricating semiconductor device having reduced contact resistance
JP2007019413A (ja) 保護回路用半導体装置
JP6115243B2 (ja) 半導体装置及び半導体装置の製造方法
JP4744103B2 (ja) 抵抗素子を含む半導体装置及びその製造方法
JPH08288465A (ja) 静電保護素子
US10418479B2 (en) Semiconductor device and method of manufacturing semiconductor device
US8664063B2 (en) Method of producing a semiconductor device and semiconductor device
US10340291B2 (en) Semiconductor device
JP2015211140A (ja) 半導体装置
JP6354381B2 (ja) 半導体装置及びその製造方法
US20240072057A1 (en) Apparatus including adjusted wells and methods of manufacturing the same
TWI655746B (zh) 二極體與二極體串電路
JP2013172085A (ja) 半導体装置の製造方法及び半導体装置
KR100827479B1 (ko) 반도체 소자의 정전 방지 회로 구조 및 이의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130927

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140424

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140527

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140701

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150127

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150209

R150 Certificate of patent or registration of utility model

Ref document number: 5703790

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees