JP2015012130A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2015012130A
JP2015012130A JP2013136248A JP2013136248A JP2015012130A JP 2015012130 A JP2015012130 A JP 2015012130A JP 2013136248 A JP2013136248 A JP 2013136248A JP 2013136248 A JP2013136248 A JP 2013136248A JP 2015012130 A JP2015012130 A JP 2015012130A
Authority
JP
Japan
Prior art keywords
region
semiconductor
semiconductor device
shield wiring
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013136248A
Other languages
English (en)
Other versions
JP6123516B2 (ja
Inventor
高田　和彦
Kazuhiko Takada
和彦 高田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2013136248A priority Critical patent/JP6123516B2/ja
Priority to US14/292,136 priority patent/US9343566B2/en
Publication of JP2015012130A publication Critical patent/JP2015012130A/ja
Application granted granted Critical
Publication of JP6123516B2 publication Critical patent/JP6123516B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1087—Substrate region of field-effect devices of field-effect transistors with insulated gate characterised by the contact structure of the substrate region, e.g. for controlling or preventing bipolar effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】LDMOSトランジスタを有する半導体装置のリーク電流を抑制する。
【解決手段】半導体基板のチャネル領域１６上に形成されたゲート絶縁膜と、ゲート絶縁膜上に形成されたゲート電極２０と、半導体基板に形成された第１導電型のソース領域１０と、半導体基板に形成された第１導電型のドレイン領域１４と、チャネル領域１６とドレイン領域１４との間に形成され不純物濃度がドレイン領域１４より低い第１導電型のドリフト領域１２と、第１導電型とは反対の第２導電型を有しソース領域１０とドリフト領域１２とドレイン領域１４とを囲いチャネル領域１６を含む第１半導体領域２２ａと、第１半導体領域２２ａに接続され平面視においてソース領域１０のうちゲート電極２０で覆われていない部分をゲート電極２０とともに囲いまたは第１半導体領域２２ａとソース領域１０とに接続され前記部分を覆う第１シールド配線６ａとを有す。
【選択図】図２

Description

本発明は、半導体装置に関する。
横方向拡散MOSトランジスタ（Lateral diffused Metal Oxide Semiconductor transistor;以下、LDMOSトランジスタと呼ぶ）は、ソース・ドレイン間に高電圧を印加可能なトランジスタである。
特開２００７−８１０４１号公報 特開２００９−１３００９９号公報
LDMOSトランジスタは、例えばCPU（Central Processing Unit）などのデジタル回路と同一基板上に搭載される。LDMOSトランジスタとデジタル回路とが混載された集積回路は、例えば車に搭載されてバッテリーが生成する数十Ｖの高電圧を制御する。
このような集積回路では、しばしばLDMOSトランジスタの上方に配線（例えば、グランド配線）が設けられる。すると、LDMOSトランジスタのリーク電流が大きくなる。
上記の問題を解決するために、本装置の一観点によれば、半導体基板のチャネル領域上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、前記半導体基板に形成された第１導電型のソース領域と、前記半導体基板に形成された前記第１導電型のドレイン領域と、前記チャネル領域と前記ドレイン領域との間に形成され不純物濃度が前記ドレイン領域より低い前記第１導電型のドリフト領域と、前記第１導電型とは反対の第２導電型を有し前記ソース領域と前記ドリフト領域と前記ドレイン領域とを囲い前記チャネル領域を含む第１半導体領域と、前記第１半導体領域に接続され平面視において前記ソース領域のうち前記ゲート電極で覆われていない部分を前記ゲート電極とともに囲いまたは前記第１半導体領域と前記ソース領域とに接続され前記部分を覆う第１シールド配線とを有する半導体装置が提供される。
開示の装置によれば、LDMOSトランジスタを有する半導体装置のリーク電流が抑制される。
実施の形態１の半導体装置の平面図である。 実施の形態１の半導体装置の平面図である。 実施の形態１の半導体装置の平面図である。 図４は、図１乃至３のIV-IV線に沿った断面図である。 図５は、第１シールド配線を有さない半導体装置の平面図である。 図６は、図５のVI-VI線に沿った断面図である。 図７は、第１シールド配線を有さない半導体装置の第１半導体領域に形成される電流経路を説明する図である。 図８は、シールド配線を有するLDMOSトランジスタのドレイン飽和電流の変化を説明する図である。 図９は、シールド配線を有するLDMOSトランジスタのドレイン飽和電流の変化を説明する図である。 図１０は、シールド配線を有するLDMOSトランジスタのドレイン飽和電流の変化を説明する図である。 図１１は、シールド配線を有するLDMOSトランジスタのドレイン飽和電流の変化を説明する図である。 図１２は、シールド配線を有するLDMOSトランジスタのドレイン飽和電流の変化を説明する図である。 図１３は、第１シールド配線が覆う範囲を説明する図である。 図１４は、実施の形態１の半導体装置の製造方法を説明する図である。 図１５は、実施の形態１の半導体装置の製造方法を説明する図である。 図１６は、実施の形態１の半導体装置の製造方法を説明する図である。 図１７は、実施の形態１の半導体装置の製造方法を説明する図である。 図１８は、実施の形態１の半導体装置の製造方法を説明する図である。 図１９は、実施の形態１の半導体装置の製造方法を説明する図である。 図２０は、実施の形態１の半導体装置の製造方法を説明する図である。 図２１は、実施の形態１の半導体装置の製造方法を説明する図である。 図２２は、実施の形態１の半導体装置の製造方法を説明する図である。 図２３は、実施の形態１の半導体装置の製造方法を説明する図である。 図２４は、実施の形態１の半導体装置の製造方法を説明する図である。 図２５は、実施の形態２の半導体装置の平面図である。 図２６は、実施の形態２の半導体装置の平面図である。 図２７は、図２５及び２６のXXVII-XXVII線に沿った断面図である。 図２８は、実施の形態３の半導体装置の平面図である。 図２９は、実施の形態３の半導体装置の平面図である。 図３０は、図２８及び２９のXXX-XXX線に沿った断面図である。 図３１は、実施の形態４の半導体装置の平面図である。 図３２は、実施の形態４の半導体装置の平面図である。 図３３は、実施の形態５の半導体装置の平面図である。 図３４は、実施の形態５の半導体装置の平面図である。
以下、図面にしたがって本発明の実施の形態について説明する。但し、本発明の技術的範囲はこれらの実施の形態に限定されず、特許請求の範囲に記載された事項とその均等物まで及ぶものである。尚、図面が異なっても対応する部分には同一の符号を付し、その説明を省略する。
（実施の形態１）
（１）構造
図１乃至３は、実施の形態１の半導体装置２の平面図である。図４は、図１乃至３のIV-IV線に沿った断面図である。
図１には、基板表面（半導体装置２が形成された基板）における半導体装置２の構造（LDMOSトランジスタ）が示されている。
図２には、例えば１層目の層間絶縁膜２４（図４参照）の上に設けられた配線（第１シールド配線６ａ等）および１層目の層間絶縁膜２４に設けられた第１コンタクトプラグ８ａ〜第５コンタクトプラグ８ｅが示されている。図２にはさらに、破線および一点鎖線により、基板表面の構造（図１参照）が示されている。
図３には、例えば最上層の層間絶縁膜３４（図４参照）に設けられた配線９(例えば、グランド配線)が示されている。図３にはさらに、破線および一点鎖線により、基板表面の構造（図１参照）が示されている。
図１及び４に示すように半導体装置２は、ｐ型（第１導電型）のソース領域１０を有する。半導体装置２はさらに図４に示すように、少なくともソース領域１０側方のチャネル領域１６上に配置されたゲート絶縁膜１８を有する。半導体装置２はさらに、ゲート絶縁膜１８を挟んでチャネル領域１６に対向するゲート電極２０を有する。
すなわち半導体装置２は、半導体基板６８のチャネル領域１６上に形成されたゲート絶縁膜１８と、ゲート絶縁膜１８上に形成されたゲート電極２０とを有する。半導体装置２はさらに、半導体基板６８に形成された第１導電型のソース領域１０を有する。
半導体装置２はさらに図１に示すように、チャネル領域１６を挟んでソース領域１０に対向し、ｐ型不純物濃度（第１導電型の不純物濃度）がソース領域１０より低いｐ型のドリフト領域１２を有する。半導体装置２はさらに、ドリフト領域１２内に配置され、ｐ型不純物濃度がドリフト領域１２より高いｐ型のドレイン領域１４を有する。
すなわち半導体装置２は、半導体基板６８に形成された第１導電型のドレイン領域１４を有している。半導体装置２はさらに、チャネル領域１６とドレイン領域１４との間に少なくとも一部が形成され、不純物濃度がドレイン領域１４より低い第１導電型のドリフト領域１２を有している。
半導体装置２はさらに、ソース領域１０とドリフト領域１２とを囲いチャネル領域１６を含むｎ型（第１導電型とは反対の第２導電型）の第１半導体領域２２ａを有する。第１半導体領域２２ａは例えば、ｎ型ウェルである。第１半導体領域２２ａの厚さは、例えば２．５μｍ〜８．０μｍである。
半導体装置２は更に図２に示すように、ソース領域１０のうちゲート電極２０で覆われていない部分（図２では、ソース領域１０と一致している）を平面視においてゲート電極２０とともに囲う第１シールド配線６ａを有する。第１シールド配線６ａは、例えば第１コンタクトプラグ８ａにより第１半導体領域２２ａに接続されている。
具体的には例えば図４に示すように、第１シールド配線６ａは、第１半導体領域２２ａに設けられｎ型不純物濃度が周囲より高いボディ・タップ領域３６に接続される。第１シールド配線６ａは図４に示すように、例えば１層目の層間絶縁膜２４を挟んで第１半導体領域２２ａに対向する配線である。
ゲート電極２０はチャネル領域１６を覆うとともに、ソース領域１０のうちチャネル領域１６に接する部分（図示せず）を覆う。この部分は例えば、ソース領域１０にイオン注入されたｐ型不純物が熱処理によりゲート電極２０の下に拡散した領域である。ゲート電極２０の側面は好ましくは、サイドウォール２１で覆われる。
半導体装置２は、第１半導体領域２２ａ（図１参照）を囲うｐ型の第２半導体領域２２ｂ（図４参照）を有してもよい。第２半導体領域２２ｂは、例えばｐ型の半導体基板６８である。この場合、第１シールド配線６ａは、図２に示すよう平面視において第１半導体領域２２ａ内で少なくともドリフト領域１２を囲う内縁（内周）２５を有することが好ましい。第１シールド配線６ａの外縁（外周）は、第１半導体領域２２ａ内になくてもよい。例えば、第１シールド配線６ａの外縁（外周）は平面視において、第２半導体領域２２ｂにあってもよい。
半導体装置２はさらに、図３及び４に示すように、第１半導体領域２２ａに第１シールド配線６ａを挟んで対向する配線９を有する。配線９には、ソース領域１０の電位より低い電位（例えば、基板電位）が印加される。配線９は例えば、第２半導体領域２２ｂに接続されたグランド配線である。配線９（以下、低電位配線と呼ぶ）は好ましくは、例えば最上層の層間絶縁膜３４に設けられる。
図１及び４に示すように、チャネル領域１６はドリフト領域１２によりドレイン領域１４から隔てられている。ドリフト領域１２の不純物濃度（例えば、１×１０１５〜５×１０１７ｃｍ−３）は、ドレイン領域１４の不純物濃度より低い。したがってドリフト領域１２の比抵抗は、ドレイン領域１４の比抵抗より高い。さらにドリフト領域１２はチャネル領域１６に接する部分４５を除きフィールド絶縁膜４０に覆われて、薄くなっている。このため、ドリフト領域１２の抵抗は高い。したがってソース領域１０に高い電位（例えば、４０〜１２０Ｖ）が印加されても、ゲート絶縁膜１８は容易には破壊されない。
ソース領域１０と略同じ電位（例えば、８０Ｖ）がゲート電極２０に印加されると、チャネル領域１６は非導通状態になる。一方、ゲート電極２０にソース領域１０の電位より数Ｖ（例えば、５Ｖ）低い電位が印加されると、チャネル領域１６は導通状態になる。
チャネル領域１６が導通すると、ソース領域１０の電位に近い高電圧がソース領域１０とドレイン領域１４の間に加わる。この電圧が直接チャネル領域１６に加わると、ゲート絶縁膜１８は破壊されてしまう。
しかし、ドリフト領域１２の抵抗により電圧が降下するので、ソース領域１０とドレイン領域１４の間の電圧がチャネル領域１６に直接加わることはない。このため、ゲート絶縁膜１８は容易には破壊されない。
チャネル領域１６に加わる電圧を抑制するためには、ドレイン領域１４とチャネル領域１６の間隔Ｇ（図１参照）は長いほど好ましい。例えばこの間隔Ｇは、ソース領域１０からドレイン領域１４に向かう方向に沿ったチャネル領域１６の長さＬより長いことが好ましい。ドレイン領域１４とチャネル領域１６の間隔Ｇは好ましくは、１．５μｍ〜１０μｍである。
図２に示すように、第１シールド配線６ａは好ましくは、ゲート電極２０の４隅のうちソース領域１０側に位置する２隅を覆う。これにより、第１シールド配線６ａの形成位置が目標位置から多少ずれても、第１シールド配線６ａとゲート電極２０はソース領域１０を囲むことができる。第１シールド配線６ａとゲート電極２０とが重なる領域の幅は、例えば0.5μｍ程度である。
第１半導体領域２２ａおよび第２半導体領域２２ｂは、ソース領域１０、チャネル領域１６、ドレイン領域１４、ボディ・タップ領域３６、および基板タップ領域３８等を除きフィールド絶縁膜４０により覆われている（図４参照）。
ソース領域１０は図４に示すように、第２コンタクトプラグ８ｂによりソース配線２６に接続されている。ドレイン領域１４は、第３コンタクトプラグ８ｃによりドレイン配線２８に接続されている。第２半導体領域２２ｂは、第４コンタクトプラグ８ｄにより基板タップ配線４４に接続される。具体的には例えば第２半導体領域２２ｂは、基板タップ領域３８のうちフィールド絶縁膜４０で覆われていない領域４２に接続される。ゲート電極２０は図２に示すように、第５コンタクトプラグ８ｅによりゲート配線３０に接続される。
なお図４に示すように、ソース領域１０、ドレイン領域１４、ゲート電極２０、ボディ・タップ領域３６、および基板タップ領域３８の表面はコンタクト電極１１により覆われている。しかし、コンタクト電極１１は図１乃至３では省略されている。
（２）リーク電流の抑制
―リーク電流の経路―
第１半導体領域２２ａ（図４参照）と第２半導体領域２２ｂの間には、例えば４０Ｖ〜１２０Ｖ程度の逆バイアス電圧が印加される。このため、第１半導体領域２２ａと第２半導体領域２２ｂの接合面（ｐｎジャンクション）における電界は大きくなる。その結果、この接合面でアバランシェ降伏が起きやすくなる。第１半導体領域２２ａとドリフト領域１２の接合面についても同様である。
そこで、第１半導体領域２２ａのｎ型不純物濃度は低くなっている。第１半導体領域２２ａのｎ型不純物濃度は、例えば１×１０１５〜５×１０１６ｃｍ−３（または、５×１０１５〜１×１０１６ｃｍ−３）である。このため、第１半導体領域２２ａとフィールド絶縁膜４０の界面に比較的小さな電界が印加されても、第１半導体領域２２ａには反転層が形成させる。
図５は、第１シールド配線６ａを有さない半導体装置４６の平面図である。図６は、図５のVI-VI線に沿った断面図である。図５の破線および一点鎖線は、基板表面の構造（LDMOS）を示している。図５の実線は、１層目の層間絶縁膜２４上（図６参照）に設けられた配線および１層目の層間絶縁膜２４に設けられた第１コンタクトプラグ８ａ〜第５コンタクトプラグ８ｅを示している。図５の実線はさらに、最上層の層間絶縁膜３４（図６参照）に設けられた低電位配線(例えば、グランド配線)を示している。
半導体装置４６では、ボディ・タップ領域３６は、第１シールド配線６ａの代わりに、ボディ・タップ配線４８に接続されている。ボディ・タップ配線４８は、第１シールド配線６ａとは異なり、ソース領域１０および／またはドリフト領域１２を囲わない。第１シールド配線６ａの代わりにボディ・タップ配線４８を有する点を除けば、図５の半導体装置４６の構造は、実施の形態１の半導体装置２と略同じである。
上述したように、第１半導体領域２２ａには高電位（例えば、８０Ｖ）が印加される。一方、低電位配線９には例えば、基板電位（０Ｖ）が印加される。第１半導体領域２２ａとフィールド絶縁膜４０の界面５０（図６参照）には第１半導体領域２２ａから低電位配線９に向かう強い電界が発生する。この電界により第１半導体領域２２ａには反転層が発生し、第１半導体領域２２ａの表面を通る電流経路が形成される。
図７は、この半導体装置４６の第１半導体領域２２ａに形成される電流経路を説明する図である。図７に示すように第１半導体領域２２ａには、ソース領域１０とドリフト領域１２を接続する第１電流経路５２ａが形成される。
さらに第１半導体領域２２ａには、ソース領域１０と第２半導体領域２２ｂを接続する第２電流経路５２ｂが形成される。さらに第１半導体領域２２ａには、ドリフト領域１２と第２半導体領域２２ｂを接続する第３電流経路５２ｃが形成される。これらの電流経路を通って、半導体装置４６にはリーク電流が流れる。
半導体装置４６には例えば、導通状態（ＯＮ状態）で数ｍＡ（１〜１０ｍＡ）の電流が流れる。一方、非導通状態（ＯＦＦ状態）では半導体装置４６には例えば、数μＡ（１〜１０μＡ）の電流が流れる。
―ソース・ドレイン間リーク電流の抑制―
第１シールド配線６ａ（図２参照）は、第１半導体領域２２ａに接続されている。このため低電位配線９（図４参照）が発生する電界は遮蔽され、第１半導体領域２２ａのうち第１シールド配線６ａで覆われた部分には到達しない。このため、この部分に反転層は形成されない。したがって、第１半導体領域２２ａのうち第１シールド配線６ａで覆われた部分には電流経路（物理的経路）は形成されない。
第１シールド配線６ａと同様ゲート電極２０は、低電位配線９が発生する電界を遮蔽する。したがって、第１半導体領域２２ａのうちゲート電極２０で覆われた部分にも電流経路（ゲート電極２０の電位に応答して流れる信号電流の経路（例えば、チャネル領域１６）は含まない。以下同様）は形成されない。
図２を参照して説明したように、第１シールド配線６ａは平面視において、ソース領域１０のうちゲート電極２０で覆われていない部分（図２では、ソース領域１０に一致している）をゲート電極２０とともに囲っている。したがって第１シールド配線６ａはゲート電極２０とともに平面視において、第１半導体領域２２ａのうちソース領域１０とドリフト領域１２とを接続する部分（第１電流経路５２ａが通る領域）を覆っている。
上述したように、第１半導体領域２２ａのうち第１シールド配線６ａで覆われた部分に電流経路は形成されない。同様に第１半導体領域２２ａのうちゲート電極２０で覆われた部分にも電流経路は形成されない。
したがって第１シールド配線６ａを有する半導体装置２には、ソース領域１０とドリフト領域１２とを接続する第１電流経路５２ａ（図７参照）は形成されない。ドレイン領域１４はドリフト領域１２内に設けられる。したがって半導体装置２によれば、ソース領域１０からドレイン領域１４に流れるリーク電流が抑制される。
図２に示すように、平面視において第１シールド配線６ａおよびゲート電極２０のいずれをも通らずに、ソース領域１０とドリフト領域１２（またはドレイン領域１４）とを接続する経路（幾何学的経路）は存在し得ない。換言するならば、第１シールド配線６ａはゲート電極２０とともに平面視において、ソース領域１０をドリフト領域１２（またはドレイン領域１４）から隔離している。このため半導体装置１０２には、第１電流経路５２ａは形成されない。
―ソース・第２半導体領域間リーク電流の抑制―
図３に示すように低電位配線９は、第１半導体領域２２ａのうちソース領域１０と第２半導体領域２２ｂとを接続する部分（第２電流経路５２ｂが通る領域）を覆っている。したがって第１シールド配線６ａを有さない半導体装置４６には図７に示すように、第１半導体領域２２ａを通ってソース領域１０と第２半導体領域２２ｂとを接続する第２電流経路５２ｂが形成される。
しかし半導体装置２では図２に示すように、第１シールド配線６ａはゲート電極２０とともに平面視において第１半導体領域２２ａのうちソース領域１０と第２半導体領域２２ｂとを接続する部分（第２電流経路５２ｂが通る領域）を覆っている。
したがって半導体装置２によれば、ソース領域１０から第２半導体領域２２ｂに流れるリーク電流が抑制される。
図２に示すように、平面視において第１シールド配線６ａおよびゲート電極２０のいずれをも通らずに、ソース領域１０と第２半導体領域２２ｂとを接続する経路（幾何学的経路）は存在し得ない。換言するならば、第１シールド配線６ａはゲート電極２０とともに平面視において、ソース領域１０を第２半導体領域２２ｂから隔離している。このため半導体装置１０２には、第２電流経路５２ｂは形成されない。
―ドレイン・第２半導体領域間リーク電流の抑制―
図３に示すように低電位配線９は、第１半導体領域２２ａのうちドリフト領域１２と第２半導体領域２２ｂとを接続する部分（第３電流経路５２ｃが通る領域）を覆っている。したがって第１シールド配線６ａを有さない半導体装置４６では図７に示すように、第１半導体領域２２ａを通ってドリフト領域１２と第２半導体領域２２ｂとを接続する第３電流経路５２ｃが形成される。
しかし半導体装置２では図２に示すように、第１シールド配線６ａはゲート電極２０とともに平面視においてドリフト領域１２と第２半導体領域２２ｂとを接続する部分（第３電流経路５２ｃが通る領域）を覆っている。このため、第３電流経路５２ｃは形成されない。
このため半導体装置２には、ドリフト領域１２と第２半導体領域２２ｂとを接続する第３電流経路５２ｃは形成されない。ドレイン領域１４は、ドリフト領域１２内に設けられている。したがって半導体装置２によれば、ドレイン領域１４から第２半導体領域２２ｂに流れるリーク電流が抑制される。
ところで平面視において第１シールド配線６ａを通らずに、ドリフト領域１２と第２半導体領域２２ｂとを接続する経路（幾何学的経路）は存在し得ない。換言するならば、第１シールド配線６ａは平面視において、ドリフト領域１２（またはドレイン領域１４）を第２半導体領域２２ｂから隔離している。このため半導体装置１０２には、第３電流経路５２ｃは形成されない。
以上のように、第１シールド配線６ａを有する半導体装置２によれば、第１電流経路５２ａ〜第３電流経路５２ｃを通って流れるリーク電流が抑制される。このため、半導体装置２のリーク電流は極めて小さい。
例えば、第１シールド配線６ａを有さない半導体装置４６が非導通状態（ＯＦＦ状態）の時、この半導体装置４６に流れる電流は数μＡ程度である。一方、第１シールド配線６ａを有する半導体装置２が非導通状態（ＯＦＦ状態）の時、半導体装置２に流れる電流は１μＡ未満である。
ところで、低電位配線９は、最上層の層間絶縁膜３４に形成される。層間絶縁膜一層の厚さは、例えば１．２μｍ程度である。基板表面には、例えば５層程度の層間絶縁膜が積層される。したがって低電位配線９は、基板表面から６μｍ程度離れた位置に配置される。このように基板表面から遠く離れた位置に低電位配線９が形成されても、第１半導体層２２ａに４０Ｖ〜１２０Ｖの高電位が加えられると、第１シールド配線６ａを有さない半導体装置４６の第１半導体層２２ａは反転する。一方、実施の形態１の半導体装置２によれば、第１シールド配線６ａにより低電位配線９が形成する電界が遮蔽されて第１半導体層２２ａの反転は抑制される。
第１シールド配線６ａは、ゲート電極２０には接続されない。したがって第１シールド配線６ａの寄生容量により、ゲート電極２０の容量が増加することはない。
ところで図２に示す例では、第１シールド配線６ａはゲート電極２０の隅を２か所覆うだけで、ゲート電極２０を横断していない。しかし第１シールド配線６ａは、ゲート電極２０を横断してもよい。
図２に示す例では、第１シールド配線６ａは平面視においてドリフト領域１２を囲っている。しかし、第１シールド配線６ａはドリフト領域１２を囲わなくてもよい。このような構造でも、第１電流経路５２ａおよび第２電流経路５２ｂは形成されない。したがって、リーク電流は減少する。
（３）ドレイン電流変動の抑制
シールド配線を有するLDMOSトランジスタにドレイン電流が流れると、ドレイン飽和電流が変化することがある。
図８乃至１２は、シールド配線を有するLDMOSトランジスタのドレイン飽和電流の変化を説明する図である。図８乃至１１には、シールド配線５４ａ〜５４ｇを有する複数のLDMOSトランジスタ５６ａ〜５６ｇが示されている。複数のLDMOSトランジスタ５６ａ〜５６ｇの構造は、シールド配線５４ａ〜５４ｇの形状を除き、図１乃至４を参照した説明した実施の形態１の半導体装置２の構造と略同じである。
シールド配線５４ａ〜５４ｇは、半導体装置２の第１シールド配線６ａと同様、第１半導体領域２２ａ（図１参照）に接続されている。シールド配線５４ａ〜５４ｇはそれぞれ、第１半導体領域２２ａの異なる範囲を覆っている。ただしシールド配線５４ａ〜５４ｇは第１シールド配線６ａと略同様に、ソース領域１０、ドレイン領域１４、およびゲート電極２０は覆わない。
シールド配線５４ａ〜５４ｇが覆う範囲は、図８（ａ）乃至１０（ｂ）に示すように徐々に広がり、シールド配線５４ｆは第１半導体領域２２ａの大部分を覆う。図１１では、シールド配線５４ｇが覆う範囲は再び広くなる。
図１２は、ドレイン飽和電流(drain saturation current)の初期変動を示している。横軸は、LDMOSトランジスタ５６ａ〜５６ｇにドレイン電流を流した回数である。縦軸は、ドレイン飽和電流の初期値に対するドレイン飽和電流の変化率である。図１２の各特性曲線に付けられた符号は、各特性曲線に対応するLDMOSを表している。
ドレイン飽和電流の測定は、第１半導体領域２２ａとソース領域１０とに０Ｖを印加しドレイン領域１４に−８７Ｖを印加した状態で行う。ゲート電極２０には、−６．５Ｖを印加する。
図１２に示すように、LDMOSトランジスタ５６ａ〜５６ｅ,５６ｇのドレイン飽和電流の初期変動は僅かである。一方、LDMOSトランジスタ５６ｆのドレイン飽和電流は、一度ドレイン電流が流れただけで大きく変化する。
LDMOSトランジスタ５６ｆのシールド配線５４ｆは図１０（ｂ）に示すように、ゲート電極２０とドレイン領域１４の間を覆っている。一方、他のLDMOSトランジスタ５６ａ〜５６e,５６ｇのシールド配線５４ａ〜５４ｅ,５４ｇは、ゲート電極２０とドレイン領域１４の間を覆っていない。
ゲート電極２０とドレイン領域１４の間には、ドリフト領域１２が延在している。ドリフト領域１２には、ドレイン領域１４の電位−８７Ｖが印加される。一方、シールド配線５４ｆには第１半導体領域２２ａの電位０Ｖが印加される。このため、ドリフト領域１２の表面にはシールド配線５４ｆからドリフト領域１２に向かう電界が発生する。
ドレイン電流が流れると、この電界によりフィールド絶縁膜４０に電子がトラップされる。その結果ドリフト領域１２の抵抗値が変化して、ドレイン飽和電流が変化すると考えられる。
図２に示すように、実施の形態１の半導体装置２の第１シールド配線６ａは、ゲート電極２０とドレイン領域１４の間を覆わない。図１３は、半導体装置２の第１シールド配線６ａが覆う範囲を説明する図である。図１３の破線は、半導体装置２の基板表面の一部を示している。
ドレイン電流は、ソース領域１０のドレイン領域１４に対向する辺の両端５８とドレイン領域１４のソース領域１０に対向する辺の両端６０とを外縁が通る四角形領域６２の内側を流れる。これにより、電子がフィールド絶縁膜４０にトラップされる。
そこで、実施の形態１の第１シールド配線６ａは、四角形領域６２のうちゲート電極２０とドレイン配線１４に挟まれた部分６４の上方には延在しないように配置される。すなわち第１シールド配線６ａは平面視において、ゲート電極２０とドレイン領域１４の間に延在しない。このため、半導体装置２のドレイン飽和電流の初期変動は小さい。
（４）製造方法
図１４〜２４は、半導体装置２の製造方法を説明する図である。図１４（ａ）、１５（ａ） …… ２４（ａ）は平面図である。図１４（ｂ）、１５（ｂ） …… ２４（ｂ）はそれぞれ、図１４（ａ）、１５（ａ） …… ２４（ａ）のXIVB-XIVB, XVB-XVB,……XXIVB-XXIVB線に沿った断面図である。
―第１半導体領域の形成（図１４（ａ）及び１４（ｂ））―
まず、比抵抗が10Ω・cm程度のP型半導体基板(例えば、Ｐ型Ｓｉ基板)を用意する。この半導体基板の表面を酸化して、厚さ10nm程度の保護膜（図示せず）を形成する。
次に図１４（ｂ）に示すように、第１半導体領域２２ａに対応する開口が設けられた第１レジスト膜６６ａを保護膜の上に形成する。なお図１４（ａ）には、第１レジスト膜６６ａは示されていない。
このレジスト膜６６ａを介して半導体基板６８に、例えばリンイオン（P+）をイオン注入する。これによりｎ型不純物が、第１半導体領域２２ａに対応する半導体領域６９に導入される。加速電圧は、例えば2MeVである。ドーズ量は、例えば3.50×1012cm-2である。その後、第１レジスト膜６６ａを剥離する。
次に半導体基板６８をアニールして、注入したリンを活性化する。この時、注入したリンが拡散する。アニール温度は、例えば1150℃である。アニール時間は、例えば360分である。アニール雰囲気は、例えばN2である。これにより、第１半導体領域２２ａ（ｎ型ボディ領域）が形成される。
―トレンチの形成（図１５（ａ）〜図１６（ｂ））―
まず、半導体基板６８上の保護膜を除去する。その後、半導体基板６８を再度酸化して、厚さ15nm程度の保護膜(図示せず)を形成する。酸化温度は、例えば900℃程度である。
この保護膜の上に気相成長法により、150nm程度の窒化膜（SiN膜）を形成する。この窒化膜をエッチングして、フィールド絶縁膜４０に対応するスペースを形成する。これにより図１５（ａ）及び１５（ｂ）に示すように、エッチングマスク７０が形成される。エッチングマスク７０は、一定の形状を有する複数の窒化膜７２のパターンである。
このエッチングマスク７０を介して半導体基板６８をエッチングして、図１６（ａ）及び１６（ｂ）に示すように、深さ350nｍ程度のトレンチ７４を形成する。
―フィールド絶縁膜の形成（図１７（ａ）及び１７（ｂ））―
まず半導体基板６８の表面を酸化して、トレンチ７４の内壁に厚さ40nm程度の酸化膜を形成する。その後、気相成長法より675nm程度の酸化膜を成長して、トレンチ７４を酸化膜で埋める。
次に、成長した酸化膜を窒化膜７２が露出するまでCMP（Chemical Mechanical Polishing）により研磨して、成長した酸化膜を平坦化する。その後、窒化膜７２および保護膜（図示せず）を除去して図１７（ａ）及び１７（ｂ）に示すように、フィールド絶縁膜４０を形成する。
―ドリフト領域等の形成（図１８（ａ）及び１８（ｂ））―
半導体基板６８を再度酸化して、厚さ10nm程度の保護膜(図示せず)を形成する。酸化温度は、例えば900℃程度である。
次に図１８（ｂ）に示すように、ドリフト領域１２に対応する開口が設けられた第２レジスト膜６６ｂを、保護膜（図示せず）の上に形成する。なお図１８（ａ）には、第２レジスト膜６６ｂは示されていない。
この第２レジスト膜６６ｂを介して半導体基板６８に、例えばホウ素イオン（B +）をイオン注入する。これにより、ドリフト領域１２に対応する半導体領域７６にｐ型不純物が導入される。加速電圧は、例えば150keVである。ドーズ量は、例えば5.5×1012cm-2である。その後、第２レジスト膜６６ｂを剥離する。
さらに開口が設けられたレジスト膜（図示せず）を介して、チャネル領域１６に対応する半導体領域に例えばヒ素イオン（As +）をイオン注入する。この時導入されるヒ素（ｎ型不純物）により、半導体装置２の閾値が調整される。
加速電圧は、例えば80keVである。ドーズ量は、例えば1.0×1012cm-2である。チャネル領域１６とドリフト領域１２の間隔は、例えば0.4μｍ程度である。
次に図１９（ｂ）に示すように、基板タップ領域３８に対応する開口が設けられた第３レジスト膜６６ｃを、保護膜（図示せず）の上に形成する。なお図１９（ａ）には、第３レジスト膜６６ｃは示されていない。
この第３レジスト膜６６ｃを介して半導体基板６８に、例えばホウ素イオン（B +）を２度イオン注入する。これにより、基板タップ領域３８に対応する半導体領域７８にｐ型不純物が導入される。加速電圧は、例えば230keVと13keVである。ドーズ量は、例えば3.0×1013cm-2と1.5×1013cm-2である。その後、第３レジスト膜６６ｃを剥離する。
次に半導体基板６８をアニールして、イオン注入された不純物を活性化する。アニール温度は、例えば1000℃である。アニール時間は、例えば10秒である。アニール雰囲気は、例えばN2である。これにより、ドリフト領域１２およびチャネル領域１６が完成する。
―ゲート絶縁膜の形成（図２０（ａ）及び２０（ｂ））―
次に、保護膜（図示せず）を除去する。その後、半導体基板６８の表面を酸化して図２０（ｂ）に示すように、厚さ18nm程度の酸化膜８０を形成する。酸化温度は、800℃である。雰囲気は、ウエット酸化雰囲気である。
―ゲート電極の形成（図２１（ａ）及び２１（ｂ））―
酸化膜８０が形成された半導体基板６８に、気相成長法により厚さ180nm程度のポリシリコンを成長する。このポリシリコンをエッチングして、図２１（ａ）及び２１（ｂ）に示すように、ゲート電極２０に対応するポリシリコン膜８２を形成する。この時、酸化膜８０がエッチングされて、ゲート絶縁膜１８が形成される。
―ソース領域、ドレイン領域、基板タップ領域、およびボディ・タップ領域の形成―
次に開口が設けられたレジスト膜（図示せず）を介して、ソース領域１０、ドレイン領域１４、および基板タップ領域３８それぞれに対応する半導体領域に、例えばBF2 +イオンを注入する。加速電圧は、例えば80keVである。ドーズ量は、例えば4.5×1013cm-2である。その後、レジスト膜を剥離する。
さらに、ポリシリコン膜８２の側面にサイドウォールを形成する。その後開口が設けられたレジスト膜（図示せず）を介して、ソース領域１０、ドレイン領域１４、および基板タップ領域３８それぞれに対応する半導体領域とポリシリコン膜８２とに、例えばホウ素イオン(B+)とフッ素イオン(F+)をイオン注入する。加速電圧は、例えば5keVと8keVである。ドーズ量は、例えば2.0×1015cm-2と4.0×1014cm-2である。その後、レジスト膜を剥離する。
さらに開口が設けられたレジスト膜（図示せず）を介して、ボディ・タップ領域３６に対応する半導体領域に、例えばP+イオンを注入する。加速電圧は、例えば15keVである。ドーズ量は、例えば2.0×1015cm-2である。
その後、半導体基板６８をアニールする。アニール温度は、例えば1000℃である。アニール時間は、例えば10秒である。アニール雰囲気は、例えばN2である。これにより、ソース領域１０と、ドレイン領域１４と、基板タップ領域３８と、ボディ・タップ領域が完成する。さらにポリシリコン膜８２がｐ型になって、ゲート電極２０が完成する。
このアニールにより、ソース領域１０に対応する半導体領域に注入された不純物が横方向に拡散する。その結果、ゲート電極２０により部分的に覆われたソース領域１０が形成される。
―コンタクト電極の形成（図２２（ａ）及び２２（ｂ））―
次に、ソース領域１０、ドレイン領域１４、ボディ・タップ領域３６、および基板タップ領域３８を覆う酸化膜を除去する。その後、半導体基板６８の表面に厚さ6nmのコバルト膜を、スパッターにより形成する。
コバルト膜を形成した半導体基板６８をアニールして、コバルトシリサイドを１次形成する。アニール温度は、例えば540℃である。アニール雰囲気は、例えばN2である。アニール時間は、例えば30秒である。その後、未反応のコバルトを自己形成的に除去する。その後半導体基板６８をさらにアニールして、コバルトシリサイドを2次形成する。
これにより、図２２（ａ）及び２２（ｂ）に示すように、コバルトシリサイドのコンタクト電極８４が形成される。
―コンタクトプラグの形成（図２３（ａ）及び２３（ｂ））―
コンタクト電極８４を形成した半導体基板６８上に１層目の層間絶縁膜２４を堆積する。この層間絶縁膜２４にコンタクトホールを形成し、バリアメタル（図示せず）と第１コンタクトプラグ８６ａ〜第５コンタクトプラグ８６ｅを形成する。なお図２３（ａ）には、コンタクト電極８４は示されていない。
第１コンタクトプラグ８６ａ〜第５コンタクトプラグ８６ｅはそれぞれ、ボディ・タップ領域３６、ソース領域１０、ドレイン領域１４、基板タップ領域３８、およびゲート電極１８に接続される。第１コンタクトプラグ８６ａ〜第５コンタクトプラグ８６ｅは、例えばタングステンコンタクトプラグである。
―第１シールド配線等の形成（図２４（ａ）及び２４（ｂ））―
第１コンタクトプラグ８６ａ〜第５コンタクトプラグ８６ｅが形成された１層目の間絶縁膜２４の上に、導電膜（例えば、AlCuTi膜）を堆積する。この導電膜をエッチングして、第１シールド配線６ａとソース配線２６とドレイン配線２８と基板タップ配線４４ゲート電極３０とを形成する。なお図２４（ａ）には、コンタクト電極８４は示されていない。
第１シールド配線６ａは、第１コンタクトプラグ８６ａを介して、ボディ・タップ領域３６に接続される。ソース配線２６等はそれぞれ対応する領域に、第２コンタクトプラグ８６ｂ〜第５コンタクトプラグ８６ｅを介して接続される。
―第２層目以降の層間絶縁膜および低電位配線の形成―
その後、第２層目以降の層間絶縁膜、コンタクトプラグ、および配線を形成する。最上層の層間絶縁膜には、例えば基板タップ領域３８に接続された低電位配線９を形成する。
（実施の形態２）
実施の形態２は、実施の形態１に類似している。したがって、実施の形態１と共通する部分の説明は省略または簡単にする。
図２５乃至２７は、実施の形態２の半導体装置１０２の平面図である。図２７は、図２５乃至２６のXXVII-XXVII線に沿った断面図である。
図２５には、基板表面（半導体装置１０２が形成された基板の表面）における半導体装置１０２の構造（LDMOSトランジスタ）が示されている。図２６には、１層目の層間絶縁膜２４（図２７参照）の上に設けられた配線（第１シールド配線１０６ａ等）および１層目の層間絶縁膜２４に設けられた第１コンタクトプラグ８ａ〜第５コンタクトプラグ８ｅが示されている。図２６の破線および一点鎖線は、基板表面の構造（図２５参照）を示している。図２５及び２６では、コンタクト電極１１は省略されている。
図２５に示すように、半導体装置１０２の基板表面における構造は、実施の形態１の半導体装置２の基板表面における構造と略同じである。ただし図２５に示す半導体装置１０２では、ソース領域１０はボディ・タップ領域３６に接している。ただしソース領域１０は、ボディ・タップ領域３６から離隔していてもよい。半導体装置１０２は実施の形態１の半導体装置２と同様、第１シールド配線１０６ａ（図２６参照）と低電位配線９（図２７参照）とを有する。
図２６及び２７に示すように第１シールド配線１０６ａは、第１半導体領域２２ａとソース領域１０とに接続され、ソース領域１０のうちゲート電極２０で覆われていない部分（図２６では、ソース領域１０に一致している）を覆う。低電位配線９は、第１半導体領域２２ａに第１シールド配線１０６ａを挟んで対向する。
半導体装置２は、第１半導体領域２２ａ（図２５参照）を囲うｐ型の第２半導体領域２２ｂ（図２７参照）を有することが好ましい。
平面視において第１シールド配線１０６ａを通らずにソース領域１０とドリフト領域１２（またはドレイン領域１４）とを接続する経路（幾何学的経路）は存在し得ない。同様に平面視において第１シールド配線１０６ａを通らずにソース領域１０と第２半導体領域２２ｂとを接続する経路（幾何学的経路）は存在し得ない。すなわち第１シールド配線１０６ａは、ソース領域１０をドリフト領域１２（またはドレイン領域１４）と第２半導体領域２２ｂとから隔離している。
このため、半導体装置１０２には、図７を参照して説明した第１電流経路５２ａおよび第２電流経路５２ｂは形成されない。したがって半導体装置１０２によれば、LDMOSトランジスタを有する半導体装置のリーク電流が抑制される。
第１シールド配線１０６ａは、図２６に示すよう平面視において第１半導体領域２２ａ内でドリフト領域１２を囲う内縁（内周）２５を有することが好ましい。
この場合、平面視において第１シールド配線１０６ａを通らずにドリフト領域１４と第２半導体領域２２ｂを接続する経路（幾何学的経路）は存在し得ない。すなわち第１シールド配線１０６ａは、ドリフト領域１２を第２半導体領域２２ｂから隔離している。このため第３電流経路５２ｃが形成されないので、リーク電流はさらに抑制される。
第１シールド配線１０６ａは、実施の形態１の第１シールド配線６ａと同様、ゲート電極２０とドレイン領域１４の間に延在しないことが好ましい。
図２６に示す半導体装置１０２では、第１シールド配線１０６ａはソース領域１０全体を覆っている。しかし第１シールド配線１０６ａは、ソース領域１０を部分的に覆ってもよい。
第１シールド配線１０６ａがソース領域１０を部分的に覆うだけでも、第１電流経路５２ａおよび第２電流経路５２ｂが狭められる。その結果、リーク電流が減少する。第１シールド配線１０６ａがソース領域１０を部分的に覆う場合、ソース領域１０のうち第１シールド配線１０６ａ及びゲート電極２０のいずれにも覆われていない部分は、平面視において第１シールド配線１０６ａ及びゲート電極２０により囲われることが好ましい。
（実施の形態３）
実施の形態３は、実施の形態１に類似している。したがって、実施の形態１と共通する部分の説明は省略または簡単にする。
図２８及び２９は、実施の形態３の半導体装置２０２の平面図である。図３０は、図２８及び２９のXXX-XXX線に沿った断面図である。
図２８には、例えば１層目の層間絶縁膜２４上（図３０参照）に設けられた配線（第１シールド配線２０６ａ等）が示されている。図２９には、例えば２層目の層間絶縁膜８６（図３０参照）の上に設けられた第２シールド配線２０６ｂおよび２層目の層間絶縁膜８６に設けられた第６コンタクトプラグ８ｆが示されている。
図２８及び２９にはさらに、例えば１層目の層間絶縁膜２４に設けられた第１コンタクトプラグ８ａ〜第５コンタクトプラグ８ｅが示されている。図２８及び２９の破線および一点鎖線は基板表面（半導体装置２０２が形成された基板の表面）の構造を示している。図２８及び２９では、コンタクト電極１１は省略されている。
半導体装置２０２の基板表面における構造（LDMOSトランジスタ）は、実施の形態１の半導体装置２の基板表面における構造と略同じである。したがって、半導体装置２０２の基板表面における構造の説明は省略する。
半導体装置２０２は、第１シールド配線２０６ａ（図２８参照）と、第２シールド配線２０６ｂ（図２９参照）と、第２半導体領域２２ｂ（図３０参照）と、低電位配線９（図３０参照）とを有する。
半導体装置２０２は、図２８に示すように、ソース領域１０のうちゲート電極２０で覆われていない部分（図２８では、ソース領域１０に一致している）を平面視においてゲート電極２０とともに囲う第１シールド配線２０６ａを有する。第１シールド配線２０６ａは、１層目の層間絶縁膜２４を挟んで第１半導体領域２２ａに対向する。第１シールド配線２０６ａは例えば、１層目の層間絶縁膜２４に設けられた第１コンタクトプラグ８ａを介して第１半導体領域２２ａに接続される。
平面視において第１シールド配線２０６ａおよびゲート電極２０のいずれをも通らずにソース領域１０とドリフト領域１２（またはドレイン領域１４）とを接続する経路（幾何学的経路）は存在し得ない。同様に平面視において第１シールド配線２０６ａおよびゲート電極２０のいずれをも通らずにソース領域１０と第２半導体領域２２ｂとを接続する経路（幾何学的経路）は存在し得ない。すなわち第１シールド配線２０６ａはゲート領域２０とともに、ソース領域１０をドリフト領域１２（またはドレイン領域１４）と第２半導体領域２２ｂから隔離している。
このため半導体装置２０２には、図７を参照して説明した第１電流経路５２ａおよび第２電流経路５２ｂは形成されない。したがって半導体装置２０２によれば、LDMOSトランジスタを有する半導体装置のリーク電流が抑制される。
半導体装置２０２は図２９に示すように、平面視において第１半導体領域２２ａ内で少なくともドリフト領域１２を囲う内縁（内周）２５を有する第２シールド配線２０６ｂを備える。
第２シールド配線２０６ｂはさらに、層間絶縁膜（例えば、１層目の層間絶縁膜２４および２層目の層間絶縁膜８６）を挟んで第１半導体領域２２ａに対向する。第２シールド配線２０６ｂは例えば、１層目の層間絶縁膜２４に設けられた第１コンタクトプラグ８ａと２層目の層間絶縁膜８６に設けられた第６コンタクトプラグ８ｆとを介して第１半導体領域２２ａに接続される。
平面視において第２シールド配線２０６ｂを通らずにドリフト領域１２と第２半導体領域２２ｂを接続する経路（幾何学的経路）は存在し得ない。すなわち第２シールド配線２０６ｂは、ドリフト領域１２を第２半導体領域２２ｂとから隔離している。このため第３電流経路５２ｃが形成されないので、リーク電流はさらに抑制される。
第１シールド配線２０６ａおよび第２シールド配線２０６ｂは、実施の形態１の第１シールド配線６ａと同様、ゲート電極２０とドレイン領域１４の間には延在しないことが好ましい。
（実施の形態４）
実施の形態４は、実施の形態１に類似している。したがって、実施の形態１と共通する部分の説明は省略または簡単にする。
図３１及び３２は、実施の形態４の半導体装置３０２の平面図である。図３１には、基板表面（半導体装置３０２が形成された基板の表面）における半導体装置３０２の構造（複数のLDMOSトランジスタ）が示されている。図３２には、１層目の層間絶縁膜２４上に設けられた配線（第１シールド配線３０６ａ等）および１層目の層間絶縁膜２４に設けられた第１コンタクトプラグ８ａ〜第５コンタクトプラグ８ｅが示されている。図３２にはさらに、破線および一点鎖線により、基板表面の構造（図３１参照）が示されている。図３１及び３２では、コンタクト電極１１は省略されている。
図３１及び３２に示すように、半導体装置３０２は、第１シールド配線３０６ａ（図３２参照）を共有する複数の半導体装置２（実施の形態１の半導体装置２）を有する。第１シールド配線３０６ａは、第１半導体領域２２ａに接続され、平面視においてソース領域１０のうちゲート電極２０で覆われていない部分をゲート電極２０とともに囲っている。
図３１に示すように、複数の半導体装置２はさらに、第１半導体領域２２ａおよび第２半導体領域２２ｂを共有する。複数の半導体装置２はさらに、ボディ・タップ領域３６と基板タップ領域３８とを共有する。
図３１に示すように、半導体装置３０２は、ドリフト領域３１２とドレイン領域３１４を共有する複数の半導体装置２のペア８８を複数有する。
このような構成により、半導体装置３０２のリーク電流は、実施の形態１の半導体装置２２のリーク電流と同様に抑制される。さらに半導体装置３０２は実施の形態１の半導体装置２を複数有するので、半導体装置３０２の出力は大きい。
（実施の形態５）
実施の形態５は、実施の形態１に類似している。したがって、実施の形態１と共通する部分の説明は省略または簡単にする。
図３３及び３４は、実施の形態５の半導体装置４０２の平面図である。図３３には、基板表面（半導体装置４０２が形成された基板の表面）における半導体装置４０２の構造（複数のLDMOSトランジスタ）が示されている。図３４には、１層目の層間絶縁膜２４の上に設けられた配線（第１シールド配線４０６ａ等）および１層目の層間絶縁膜２４に設けられた第１コンタクトプラグ８ａ〜第５コンタクトプラグ８ｅが示されている。図３４にはさらに、破線および一点鎖線により、基板表面の構造（図３３参照）が示されている。図３３及び３４では、コンタクト電極１１は省略されている。
図３３及び３４に示すように、半導体装置４０２は、第１シールド配線４０６ａ（図３４参照）を共有する複数の半導体装置１０２（実施の形態２の半導体装置１０２）を有する。第１シールド配線４０６ａは、第１半導体領域２２ａとソース領域１０（図３１参照）とに接続され、ソース領域１０のうちゲート電極２０で覆われていない部分を覆う。
図３３に示すように、複数の半導体装置１０２はさらに、第１半導体領域２２ａおよび第２半導体領域２２ｂを共有する。複数の半導体装置１０２はさらに、ボディ・タップ領域３６と基板タップ領域３８とを共有する。
図３３に示すように、半導体装置４０２は、ドリフト領域４１２とドレイン領域４１４を共有する半導体装置１０２のペア９０を複数有する。
このような構成により、半導体装置４０２のリーク電流は、実施の形態２の半導体装置１０２のリーク電流と同様に抑制される。さらに半導体装置４０２は実施の形態２の半導体装置１０２を複数有するので、半導体装置４０２の出力は大きい。
実施の形態１〜５では、第１導電型はｐ型であり、第２導電型はｎ型である。しかし第１導電型がｎ型であり、第２導電型がｐ型であってもよい。この場合、第１半導体領域に第１シールド配線を挟んで対向する配線９の電位は、ソース領域１０の電位より高い。配線９は、例えば電源配線である。
実施の形態１〜５では、第１半導体領域２２ａおよび第２半導体領域２２ｂの大部分はフィールド絶縁膜４０で覆われる。しかし、第１半導体領域２２ａおよび第２半導体領域２２ｂはフィールド絶縁膜４０で覆われなくてもよい。
実施の形態１〜５の半導体装置は、第１半導体領域に第１シールド配線を挟んで対向する配線９を有する。しかし実施の形態１〜５の半導体装置は、このような配線を有していなくてもよい。
このような配線を有していなくても、第１半導体領域に隣接する領域からの電界や装置外からの電界により第１半導体領域に反転層が形成されることがある。第１シールド配線および／第２シールド配線を有することで、このような電界によるリーク電流を抑制することができる。
以上の実施の形態１〜５に関し、更に以下の付記を開示する。
（付記１）
半導体基板のチャネル領域上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極と、
前記半導体基板に形成された第１導電型のソース領域と、
前記半導体基板に形成された前記第１導電型のドレイン領域と、
前記チャネル領域と前記ドレイン領域との間に形成され、不純物濃度が前記ドレイン領域より低い前記第１導電型のドリフト領域と、
前記第１導電型とは反対の第２導電型を有し、前記ソース領域と前記ドリフト領域と前記ドレイン領域とを囲い、前記チャネル領域を含む第１半導体領域と、
前記第１半導体領域に接続され平面視において前記ソース領域のうち前記ゲート電極で覆われていない部分を前記ゲート電極とともに囲いまたは、前記第１半導体領域と前記ソース領域とに接続され前記部分を覆う第１シールド配線とを有する
半導体装置。
（付記２）
付記１に記載の半導体装置において、さらに、
前記第１半導体領域を囲う前記第１導電型の第２半導体領域を有し、
前記第１シールド配線は平面視において、前記第１半導体領域内で少なくとも前記ドリフト領域を囲う内縁を有することを
特徴とする半導体装置。
（付記３）
付記１又は２に記載の半導体装置において、
前記第１シールド配線は平面視において、前記ゲート電極と前記ドレイン領域の間に延在しないことを
特徴とする半導体装置。
（付記４）
付記１に記載の半導体装置において、さらに、
前記第１半導体領域を囲う前記第１導電型の第２半導体領域と、
前記第１半導体領域に接続され、平面視において前記第１半導体領域内で少なくとも前記ドリフト領域を囲う内縁を有する第２シールド配線を備えることを
特徴とする半導体装置。
（付記５）
付記４に記載の半導体装置において、
前記第２シールド配線は平面視において、前記ゲート電極と前記ドレイン領域の間に延在しないことを
特徴とする半導体装置。
（付記６）
付記１乃至５のいずれか１項に記載の半導体装置において、さらに、
前記第１半導体領域に前記第１シールド配線を挟んで対向する配線を有することを
特徴とする半導体装置。
（付記７）
付記１乃至６のいずれか１項に記載の半導体装置において、
前記ドレイン領域と前記チャネル領域の間隔は、前記ソース領域から前記ドレインに向かう方向に沿った前記チャネル領域の長さより長いことを
特徴とする半導体装置。
２,１０２,２０２,３０２,４０２・・・導体装置
４・・・層間絶縁膜
６ａ,１０６ａ,２０６ａ,３０６ａ,４０６ａ・・・第１シールド配線
１０・・・ソース領域
１２,３１２・・・ドリフト領域
１４・・・ドレイン領域
１６・・・チャネル領域
１８・・・ゲート絶縁膜
２０・・・ゲート電極
２２ａ・・・第１半導体領域
２２ｂ・・・第２半導体領域
２５・・・第１シールド配線の内縁（内周）
６８・・・半導体基板
２０６ｂ・・・第２シールド配線

Claims (5)

  1. 半導体基板のチャネル領域上に形成されたゲート絶縁膜と、
    前記ゲート絶縁膜上に形成されたゲート電極と、
    前記半導体基板に形成された第１導電型のソース領域と、
    前記半導体基板に形成された前記第１導電型のドレイン領域と、
    前記チャネル領域と前記ドレイン領域との間に形成され、不純物濃度が前記ドレイン領域より低い前記第１導電型のドリフト領域と、
    前記第１導電型とは反対の第２導電型を有し、前記ソース領域と前記ドリフト領域と前記ドレイン領域とを囲い、前記チャネル領域を含む第１半導体領域と、
    前記第１半導体領域に接続され平面視において前記ソース領域のうち前記ゲート電極で覆われていない部分を前記ゲート電極とともに囲いまたは、前記第１半導体領域と前記ソース領域とに接続され前記部分を覆う第１シールド配線とを有する
    半導体装置。
  2. 請求項１に記載の半導体装置において、さらに、
    前記第１半導体領域を囲う前記第１導電型の第２半導体領域を有し、
    前記第１シールド配線は平面視において、前記第１半導体領域内で少なくとも前記ドリフト領域を囲う内縁を有することを
    特徴とする半導体装置。
  3. 請求項１又は２に記載の半導体装置において、
    前記第１シールド配線は平面視において、前記ゲート電極と前記ドレイン領域の間に延在しないことを
    特徴とする半導体装置。
  4. 請求項１に記載の半導体装置において、さらに、
    前記第１半導体領域を囲う前記第１導電型の第２半導体領域と、
    前記第１半導体領域に接続され、平面視において前記第１半導体領域内で少なくとも前記ドリフト領域を囲う内縁を有する第２シールド配線を備えることを
    特徴とする半導体装置。
  5. 請求項４に記載の半導体装置において、
    前記第２シールド配線は平面視において、前記ゲート電極と前記ドレイン領域の間に延在しないことを
    特徴とする半導体装置。
JP2013136248A 2013-06-28 2013-06-28 半導体装置 Active JP6123516B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013136248A JP6123516B2 (ja) 2013-06-28 2013-06-28 半導体装置
US14/292,136 US9343566B2 (en) 2013-06-28 2014-05-30 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013136248A JP6123516B2 (ja) 2013-06-28 2013-06-28 半導体装置

Publications (2)

Publication Number Publication Date
JP2015012130A true JP2015012130A (ja) 2015-01-19
JP6123516B2 JP6123516B2 (ja) 2017-05-10

Family

ID=52114749

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013136248A Active JP6123516B2 (ja) 2013-06-28 2013-06-28 半導体装置

Country Status (2)

Country Link
US (1) US9343566B2 (ja)
JP (1) JP6123516B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2010008051A1 (ja) * 2008-07-16 2012-01-05 株式会社医学生物学研究所 抗ヒトｃｌｃｐ１抗体とその用途
JP2019117883A (ja) * 2017-12-27 2019-07-18 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111785633B (zh) * 2020-06-11 2022-11-04 上海华虹宏力半导体制造有限公司 Ldmos器件的制备方法和ldmos器件

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02138773A (ja) * 1988-05-25 1990-05-28 Toshiba Corp Ｍｏｓｆｅｔ
JPH0846059A (ja) * 1994-07-12 1996-02-16 Internatl Rectifier Corp 集積回路チップ
JPH09266310A (ja) * 1996-01-22 1997-10-07 Denso Corp 半導体装置
JP2001250921A (ja) * 1999-12-27 2001-09-14 Seiko Epson Corp 半導体装置
JP2002299468A (ja) * 2001-04-03 2002-10-11 Sanyo Electric Co Ltd 表示装置駆動回路
JP2009130099A (ja) * 2007-11-22 2009-06-11 Oki Engineering Kk 高耐圧ｍｏｓトランジスタ装置
JP2010050219A (ja) * 2008-08-20 2010-03-04 Oki Semiconductor Co Ltd 半導体装置及びその製造方法
JP2012160510A (ja) * 2011-01-31 2012-08-23 Fujitsu Semiconductor Ltd 半導体装置及びその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6924531B2 (en) * 2003-10-01 2005-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. LDMOS device with isolation guard rings
JP4711061B2 (ja) 2005-09-13 2011-06-29 セイコーエプソン株式会社 半導体装置
JP4970185B2 (ja) * 2007-07-30 2012-07-04 株式会社東芝 半導体装置及びその製造方法
JP5662108B2 (ja) * 2010-11-05 2015-01-28 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 半導体装置
JP5715804B2 (ja) * 2010-11-24 2015-05-13 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 半導体装置及びその製造方法
US20130020632A1 (en) * 2011-07-18 2013-01-24 Disney Donald R Lateral transistor with capacitively depleted drift region

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02138773A (ja) * 1988-05-25 1990-05-28 Toshiba Corp Ｍｏｓｆｅｔ
JPH0846059A (ja) * 1994-07-12 1996-02-16 Internatl Rectifier Corp 集積回路チップ
JPH09266310A (ja) * 1996-01-22 1997-10-07 Denso Corp 半導体装置
JP2001250921A (ja) * 1999-12-27 2001-09-14 Seiko Epson Corp 半導体装置
JP2002299468A (ja) * 2001-04-03 2002-10-11 Sanyo Electric Co Ltd 表示装置駆動回路
JP2009130099A (ja) * 2007-11-22 2009-06-11 Oki Engineering Kk 高耐圧ｍｏｓトランジスタ装置
JP2010050219A (ja) * 2008-08-20 2010-03-04 Oki Semiconductor Co Ltd 半導体装置及びその製造方法
JP2012160510A (ja) * 2011-01-31 2012-08-23 Fujitsu Semiconductor Ltd 半導体装置及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2010008051A1 (ja) * 2008-07-16 2012-01-05 株式会社医学生物学研究所 抗ヒトｃｌｃｐ１抗体とその用途
JP2019117883A (ja) * 2017-12-27 2019-07-18 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US9343566B2 (en) 2016-05-17
US20150001621A1 (en) 2015-01-01
JP6123516B2 (ja) 2017-05-10

Similar Documents

Publication Publication Date Title
US8716791B1 (en) LDMOS with corrugated drift region
TWI445161B (zh) 半導體裝置及其製備方法
JP6666671B2 (ja) 半導体装置
TWI408779B (zh) 半導體裝置之形成方法及其結構
US8835254B2 (en) Semiconductor device manufacturing method
JP2019012762A (ja) 半導体装置及びその製造方法
CN111052323B (zh) 半导体装置及其制造方法
JP2010050219A (ja) 半導体装置及びその製造方法
US11621260B2 (en) Semiconductor device with equipotential ring electrode
US9450074B1 (en) LDMOS with field plate connected to gate
JP6123516B2 (ja) 半導体装置
JPWO2015008444A1 (ja) 半導体装置
US8823137B2 (en) Semiconductor device
JP5983122B2 (ja) 半導体装置
JP5585404B2 (ja) 半導体装置
US8860134B1 (en) Trench power device and manufacturing method thereof
JPH04154173A (ja) 半導体装置
US9704985B2 (en) Semiconductor device including a channel region and method for manufacturing the semiconductor device
JP6299390B2 (ja) 半導体装置
US10418479B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP6909057B2 (ja) 炭化ケイ素半導体装置およびその製造方法
JP6707917B2 (ja) 半導体装置及びその製造方法
JP2020047715A (ja) 半導体装置
JP2015070150A (ja) 半導体装置
JP2014049481A (ja) 半導体装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20150610

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160226

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170307

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170320

R150 Certificate of patent or registration of utility model

Ref document number: 6123516

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150