JPWO2015008444A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JPWO2015008444A1
JPWO2015008444A1 JP2015527162A JP2015527162A JPWO2015008444A1 JP WO2015008444 A1 JPWO2015008444 A1 JP WO2015008444A1 JP 2015527162 A JP2015527162 A JP 2015527162A JP 2015527162 A JP2015527162 A JP 2015527162A JP WO2015008444 A1 JPWO2015008444 A1 JP WO2015008444A1
Authority
JP
Japan
Prior art keywords
electrode
layer
polysilicon
conductivity type
type impurity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015527162A
Other languages
English (en)
Other versions
JP6295444B2 (ja
Inventor
勝重 山下
勝重 山下
兼一 西村
兼一 西村
敦也 山本
敦也 山本
成剛 青木
成剛 青木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Publication of JPWO2015008444A1 publication Critical patent/JPWO2015008444A1/ja
Application granted granted Critical
Publication of JP6295444B2 publication Critical patent/JP6295444B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41708—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66128—Planar diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66143—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H01L29/7322—Vertical transistors having emitter-base and base-collector junctions leaving at the same surface of the body, e.g. planar transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/735—Lateral transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7809—Vertical DMOS transistors, i.e. VDMOS transistors having both source and drain contacts on the same surface, i.e. Up-Drain VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7823—Lateral DMOS transistors, i.e. LDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H01L29/8725—Schottky diodes of the trench MOS barrier type [TMBS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Bipolar Transistors (AREA)

Abstract

半導体装置は、第１導電型不純物を含む高濃度層を有するシリコン基板と、高濃度層の上に形成され、第１導電型不純物を含む低濃度層と、低濃度層の上に形成された第１の電極及び第２の電極と、第２の電極と高濃度層との間に電流を流す縦型半導体素子と、第１の電極と高濃度層との間を電気的に導通させる第１のトレンチ部とを有し、第１のトレンチ部は、第１導電型の不純物を含む第１のポリシリコンと、平面視で第１のポリシリコンを囲む第１導電型不純物を含む拡散層とを有し、第１のポリシリコンは、低濃度層を貫通して高濃度層に達するように形成され、第１のポリシリコンと拡散層の第１導電型不純物濃度は、低濃度層から高濃度層に至る方向において一定である。

Description

本開示は、縦型半導体素子を備えた半導体装置に関する。
近年、エレクトロニクス機器における小型化、低消費電力化の要求に伴って、それに付随する半導体装置も小型化、低消費電力化が要求されている。この要求に対応するため、エレクトロニクス機器のＤＣ−ＤＣコンバータ等に使用されるパワーＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタ等の半導体装置でも、フリップチップを用いた小型化とオン抵抗の低減が必要になっている。
この種の半導体装置では、シリコン基板の裏面に電極を設ける構造が一般的であるが、フリップチップ構造では裏面電極をシリコン基板の表面に設けることが必要である。このためにシリコン基板の高濃度層と表面電極を導通することが必要であるが、この導通部の抵抗が付加されるため、この導通部の抵抗を小さくすることが求められる。
この対策として、例えば、特許文献１では、基板の表面に絶縁膜を介して形成されたＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）層に素子分離用トレンチと基板コンタクト用トレンチを形成する工程と、該素子分離用トレンチ内に絶縁膜を形成する工程と、該基板コンタクト用トレンチ内の底部において該基板を露出させる工程と、該基板コンタクト用トレンチ内の一部に選択気相成長によりタングステンを埋め込む工程と、該基板コンタクト用トレンチ内の残部および該素子分離用トレンチ内にノンドープのポリシリコンを同時に埋め込む工程と、該基板コンタクト用トレンチ内ポリシリコン上にドープしたポリシリコン膜を形成する工程と、該基板を熱処理する工程と、該ドープしたポリシリコン膜上に基板電極を形成する工程とを有する。これらの工程により、基板コンタクト用トレンチ内のタングステンと、熱処理により不純物が拡散されたノンドープのポリシリコンと、熱処理により不純物が拡散されたＳＯＩ層で、支持基板と基板電極を導通させている。
特開平５−２９６０３号公報
しかしながら、特許文献１が開示する半導体装置では、支持基板と基板電極を導通するために、基板コンタクト用トレンチをノンドープのポリシリコンにより埋め込み、表面に形成されたドープしたポリシリコン膜から熱処理によりノンドープのポリシリコンとＳＯＩ層に不純物を拡散するため、深さ方向に濃度が低下し抵抗が高くなるという課題を有していた。
本開示は、上記従来の事情を鑑みて提案されたものであって、トレンチ内に形成された不純物を含むポリシリコンとポリシリコンを囲むように形成された不純物拡散層との組み合わせ構造が表面から基板に達し、表面から基板の間でポリシリコンと拡散層の各々の不純物濃度を一定とすることにより、表面電極とシリコン基板を低抵抗で導通でき、低抵抗の半導体装置を提供できる。
すなわち、本開示に係る半導体装置は、第１導電型不純物を含む高濃度層を有するシリコン基板と、高濃度層の上に形成された、高濃度層よりも濃度が低い第１導電型不純物を含む低濃度層と、低濃度層の上に形成された第１の電極及び第２の電極と、第２の電極と高濃度層との間に電流を流す縦型半導体素子と、第１の電極と高濃度層との間を電気的に導通させる第１のトレンチ部とを有し、第１のトレンチ部は、第１導電型の不純物を含む第１のポリシリコンと、平面視で第１のポリシリコンを囲むように形成された第１導電型不純物を含む拡散層とを有し、第１のポリシリコンは、低濃度層上面から該低濃度層を貫通して高濃度層に達するように形成され、第１のポリシリコンと拡散層の各々の第１導電型不純物濃度は、低濃度層から高濃度層に至る方向において一定である。
これにより、第１の電極と高濃度層とが低抵抗で導通される。
本開示の半導体装置によると、低抵抗の構造を実現できるので、エレクトロニクス機器の小型化、低消費電力化が可能となる。
図１は、第１の実施形態に係る半導体装置の構成を示す平面図である。 図２は、図１のＩＩ−ＩＩ’線における断面図である。 図３（ａ）〜（ｄ）は、第１の実施形態における半導体装置の製造方法を示す断面図である。 図４（ａ）〜（ｄ）は、第１の実施形態における半導体装置の製造過程を示す断面図である。 図５は、図２（Ｖ）の垂直方向の濃度プロファイルを示す図である。 図６は、図２の（Ｖｉ）の水平方向の濃度プロファイルを示す図である。 図７は、第２の実施形態に係る縦半導体装置の構成を示す断面図である。 図８は、第３の実施形態に係る半導体装置の構成を示す断面図である。 図９は、第４の実施形態に係る半導体装置の構成を示す断面図である。 図１０（ａ）〜（ｄ）は、第４の実施形態に係る半導体装置の製造方法を示す断面図である。 図１１は、第５の実施形態に係る半導体装置の構成を示す断面図である。 図１２（ａ）〜（ｄ）は、第５の実施形態に係る半導体装置の製造方法を示す断面図である。 図１３（ａ）〜（ｄ）は、第５の実施形態に係る半導体装置の製造方法を示す断面図である。 図１４は、第６の実施形態に係る半導体装置の構成を示す断面図である。 図１５は、第７の実施形態に係る半導体装置の構成を示す断面図である。 図１６は、第８の実施形態における半導体装置の構成を示す平面図である。
以下、本開示の半導体装置について、図面を参照しながら説明する。但し、詳細な説明は省略する場合がある。例えば、既によく知られた事項の詳細説明や実質的に同一の構成に対する重複説明を省略する場合がある。これは、以下の説明が不必要に冗長になるのを避け、当業者の理解を容易にするためである。
なお、添付図面および以下の説明は当業者が本開示を十分に理解するためのものであって、これらによって請求の範囲に記載の主題を限定することを意図するものではない。
（第１の実施形態）
以下、第１の実施形態に係る半導体装置について、図１〜６を参照しながら説明する。本実施形態では、Ｎチャネル型の縦型ゲート半導体装置により本開示を具体化している。本実施形態では、第１導電型がＮ型であり、第２導電型がＰ型である。なお、Ｐチャネル型の縦型ゲート半導体装置に対しても、素子内の各不純物領域の導電型を反対にすることで、以下の説明が同様に適用できる。
図１は、本開示の縦型ゲート半導体装置を示す平面図である。図２は、本開示の縦型ゲート半導体装置を示す平面図である図１のＩＩ−ＩＩ’線における断面図である。
図１および図２に示すように、本実施形態の縦型ゲート半導体装置は、シリコン基板２の表面に第１の電極３４であるドレイン電極、第２の電極３６であるソース電極、第３の電極３８であるゲート電極が設けられる。各電極には電極パッドが接続されていてもよい。第１の電極３４の下部には、Ｎ型の第１導電型不純物の拡散層１４と、Ｎ型にドープされた第１のポリシリコン１６が形成される。
本実施形態の縦型ゲート半導体装置は、シリコン基板２はＮ型の第１導電型不純物の高濃度層４上に、Ｎ型の第１導電型不純物の低濃度層６を備える。第１の電極３４であるドレイン電極の下部に、Ｎ型の第１導電型不純物の低濃度層６の表面からＮ型の第１導電型不純物の高濃度層４に達する第１のトレンチ１２が形成される。第１のトレンチ１２内にはＮ型にドープされた第１のポリシリコン１６が形成され、第１のポリシリコン１６を囲むように形成された第１導電型不純物の拡散層１４が形成され、第１のトレンチ部１０を構成している。
Ｎ型の第１導電型不純物の低濃度層６には、Ｎ型の第１導電型不純物の低濃度層６よりも高濃度のＰ型不純物領域からなるボディー領域２８がＮ型の第１導電型不純物の低濃度層６よりも浅く設けられる。ボディー領域２８には、ボディー領域２８よりも高濃度のＮ型不純物領域からなるソース領域３０がボディー領域２８よりも浅く設けられる。Ｎ型の第１導電型不純物の高濃度層４、Ｎ型の第１導電型不純物の低濃度層６、ボディー領域２８、ソース領域３０からなるシリコン基板２の表面から、ボディー領域２８を貫通してＮ型の第１導電型不純物の低濃度層６に達する第２のトレンチ２２が形成される。第２のトレンチ２２の内部表面にはゲート絶縁膜２４が形成され、Ｎ型にドープされた第２のポリシリコン２６が埋め込まれている。
シリコン基板２の表面には層間絶縁膜３２が形成され、第１のトレンチ部１０上にコンタクトが形成され第１の電極３４であるドレイン電極と接続され、ソース領域３０上にコンタクトが形成され第２の電極３６であるソース電極と接続され、第２のポリシリコンと第３の電極３８であるゲート電極が接続され、縦型ゲート半導体装置を構成している。
本実施形態では、シリコン基板２の外周で接続される第２のポリシリコンと第３の電極３８であるゲート電極との接続は省略している。また、本実施形態では、ソース領域３０以外の領域で接続されるボディー領域２８と第２の電極３６であるソース電極との接続は省略している。
第１の電極３４であるドレイン電極に第２の電極３６であるソース電極に対して正電圧を印加し、第３の電極３８であるゲート電極に第２の電極３６であるソース電極に対して正電圧を印加すると、第１の電極３４であるドレイン電極から、第１のトレンチ部１０と、第１導電型不純物の高濃度層４と、第１導電型不純物の低濃度層６と、ボディー領域２８と、ソース領域３０を通して、第２の電極３６であるソース電極に電流が流れる。
第１の電極３４であるドレイン電極とＮ型の第１導電型不純物の高濃度層４は、Ｎ型にドープされた第１のポリシリコン１６と第１のポリシリコン１６を囲むように形成された第１導電型不純物の拡散層１４で構成される第１のトレンチ部１０で導通しているため、低抵抗で導通される。
上記縦型ゲート半導体装置において、第１のトレンチ部１０を第１の電極３４であるドレイン電極の下部に形成しているのは、半導体装置の小型化のためであり、第１の電極３４であるドレイン電極の下部以外に形成しても、低抵抗の半導体装置を提供できる。
（第１の実施形態の製造方法）
以下、第１の実施形態に係る半導体装置の製造方法について、図３、４を参照しながら説明する。ここで、図３、図４は、上記構造を有する縦型ゲート半導体装置の形成過程を示す工程断面図である。図２と同様に、図３、図４は概略図であり、各部の寸法比は必ずしも現実の寸法比を示すものではない。
図３（ａ）に示すように、まず、Ｎ型の第１導電型不純物の高濃度層４上に、エピタキシャル成長法によりＮ型の第１導電型不純物の低濃度層６が形成される。次いで、Ｎ型の第１導電型不純物の低濃度層６の表面に熱酸化法により、２００〜１０００ｎｍの膜厚を有するシリコン酸化膜８が形成される。シリコン酸化膜８上には、リソグラフィ技術により、以降の工程で第１のトレンチ１２が形成される領域に開口を有するレジストパターンを形成し、レジストパターンをマスクとしたエッチングにより、第１のトレンチ１２が形成される領域上のシリコン酸化膜８が除去される。レジストパターンが除去された後、パターンニングされたシリコン酸化膜８をマスクとしたエッチングにより、Ｎ型の第１導電型不純物の高濃度層４に到達する第１のトレンチ１２が形成される。
上記製造方法において、第１のトレンチ１２は、以降の工程で第１導電型不純物の拡散層１４を形成する斜めイオン注入のために、第１のトレンチ１２の幅を第１のトレンチ１２の深さに対して０．１倍以上とすることが好ましい。また、第１のトレンチ１２は、以降の工程で第１のトレンチ１２を埋め込むための第１のポリシリコンの堆積回数を削減するために、第１のトレンチ１２の幅は１μｍ以下とすることが好ましい。
次いで、図３（ｂ）に示すように、形成された第１のトレンチ１２の内部表面に、シリコン酸化膜８をマスクとして３．０×１０１５ｃｍ−２〜５．０×１０１６ｃｍ−２のリンをイオン注入し、Ｎ型の第１導電型不純物の拡散層１４を形成する。なお、本実施形態では、Ｎ型の第１導電型不純物の拡散層１４の形成にリン注入を用いたが、砒素注入、または、アンチモン注入を用いることもできる。また、本実施形態では、Ｎ型の第１導電型不純物の拡散層１４の形成にイオン注入を用いたが、第１のトレンチ１２の形成後に第１のトレンチ１２の内部表面に形成される自然酸化膜をエッチング除去し、ＰＯＣｌ３（オキシ塩化リン）の気相拡散により、Ｎ型の第１導電型不純物の拡散層１４を形成することもできる。
次いで、図３（ｃ）に示すように、５．０×１０２０ｃｍ−３程度にＮ型にドープされたポリシリコン膜をシリコン基板２の表面および第１のトレンチ１２内に堆積させ、ポリシリコンのエッチングにより、第１のトレンチ１２内に堆積した第１のポリシリコン１６以外のポリシリコンを除去する。ここで、シリコン基板の表面から第１導電型不純物の高濃度層の間で第１のポリシリコンと拡散層の各々の不純物濃度は一定とすることが最も好ましいが、第１のポリシリコンの不純物濃度は５．０×１０１９ｃｍ−３から５．０×１０２１ｃｍ−３の不純物高濃度、また、拡散層の不純物濃度は１．０×１０１９ｃｍ−３から１．０×１０２１ｃｍ−３の不純物高濃度であれば、不純物濃度にばらつきがあっても、表面電極とシリコン基板を低抵抗で導通でき、低抵抗の半導体装置を提供できる。
次いで、図３（ｄ）に示すように、熱酸化法によりシリコン基板２の表面に５０〜５００ｎｍの膜厚を有するシリコン酸化膜１８が形成される。この時、第１のトレンチ１２の内部表面に注入された第１導電型不純物の拡散層１４のリンが熱拡散し、隣接する第１のトレンチ１２の内部表面に注入された第１導電型不純物の拡散層１４が互いに接続され、第１のトレンチ１２の間の第１導電型不純物の低濃度層６が全て第１導電型不純物の拡散層１４になる。前記熱酸化によるシリコン酸化膜１８を、水素と酸素の混合ガスで１０００℃、４０分の条件で形成した場合、前記注入されたリン不純物は１μｍ程度熱拡散するため、複数の第１のトレンチ１２の間隔は２．０μｍ以下とすることが好ましい。
本実施形態では、Ｎ型の第１導電型不純物の拡散層１４は５．０×１０１９ｃｍ−３程度の不純物濃度を有し、第１のポリシリコン１６は５．０×１０２０ｃｍ−３程度の不純物濃度を有し、シリコン基板２の表面から第１導電型不純物の高濃度層４まで一定の濃度で形成され、第１の電極３４であるドレイン電極と第１導電型不純物の高濃度層４を低抵抗で導通している。なお、前記第１導電型不純物の拡散層１４は、前記第１のトレンチ１２内に埋め込まれたＮ型にドープされた第１のポリシリコン１６からの熱拡散によっても形成することができる。
次いで、図４（ａ）に示すように、シリコン酸化膜１８上には、リソグラフィ技術により、以降の工程で第２のトレンチ２２が形成される領域に開口を有するレジストパターンが形成され、レジストパターンをマスクとしたエッチングにより、第２のトレンチ２２が形成される領域上のシリコン酸化膜１８が除去される。レジストパターンが除去された後、パターンニングされたシリコン酸化膜１８をマスクとしたドライエッチングにより、第２のトレンチ２２が形成される。
次いで、図４（ｂ）に示すように、第２のトレンチ２２の内部表面に、８〜１００ｎｍの膜厚を有するゲート絶縁膜２４が形成される。その後、ゲート電極材料となる２００〜８００ｎｍの導電性を有するポリシリコン膜をシリコン基板２表面と第２のトレンチ２２の内部に堆積し、ゲート引き出し配線等のゲートポリシリコン配線形成領域を被覆するレジストパターンを形成し、当該レジストパターンをマスクとしたゲートポリシリコン膜のエッチングにより、シリコン酸化膜１８上のポリシリコン膜が除去され、ゲート電極材料となる第２のポリシリコン２６が形成される。
次いで、図４（ｃ）に示すように、ボディー領域２８以外を被覆するレジストパターンを形成し、ボロンをイオン注入しボディー領域２８を形成する。次いで、ソース領域３０以外を被覆するレジストパターンを形成し、リンをイオン注入しソース領域３０を形成する。次いで、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）技術により層間絶縁膜３２を形成する。
次いで、図４（ｄ）に示すように、層間絶縁膜３２にドレイン電極である第１の電極３４と、ソース電極である第２の電極３６と、ゲート電極である第３の電極３８とのコンタクトが形成される領域に開口を有するレジストパターンを形成する。その後、エッチングによりドレインとソースとゲートのコンタクトを形成する。次いで、電気的に接続する導電膜が形成され、ドレイン電極である第１の電極３４と、ソース電極である第２の電極３６と、ゲート電極である第３の電極３８が形成される領域にレジストパターンを形成する。その後、エッチングによりドレイン電極である第１の電極３４と、ソース電極である第２の電極３６と、ゲート電極である第３の電極３８を形成する。
図５は図２の垂直方向（Ｖ）の濃度プロファイルを示す図である。図６は図２の水平方向（Ｖｉ）の濃度プロファイルを示す図である。
図２、５に示すように、第１のトレンチ１２の内部表面に形成されたＮ型の第１導電型不純物の拡散層１４は、第１のトレンチ１２の内部表面にイオン注入により均一に不純物が形成されるため、深さ方向に対し一定の濃度に形成される。本実施形態では、Ｎ型の第１導電型不純物の拡散層１４は５．０×１０１９ｃｍ−３程度の不純物濃度を有している。
図２、６に示すように、第１のトレンチ１２の内部表面に形成されたＮ型の第１導電型不純物の拡散層１４は後工程の熱処理により拡散され、第１のトレンチ１２の間の第１導電型不純物の低濃度層６は第１導電型不純物の拡散層１４で満たされる。また、第１のトレンチ１２の内部はＮ型にドープされた第１のポリシリコン１６（Ｄｏｐｅｄ ＰＳ）で埋められているため、図６に示すような、横方向に高濃度のプロファイルを示す。本実施形態では、第１のポリシリコン１６は５．０×１０２０ｃｍ−３程度の不純物濃度を有している。
以上のように、本開示の縦型ゲート半導体装置では、第１の電極３４であるドレイン電極とＮ型の第１導電型不純物の高濃度層４とは、Ｎ型にドープされた第１のポリシリコン１６と第１のポリシリコン１６を囲むように形成された第１導電型不純物の拡散層１４とで構成される第１のトレンチ部１０により導通しているため、低抵抗で導通される。
（第２の実施形態）
以下、第２の実施形態に係る半導体装置について、図７を参照しながら説明する。本実施形態では、ＮＰＮ型の縦型バイポーラ半導体装置により本開示を具体化している。本実施形態では、第１導電型がＮ型であり、第２導電型がＰ型である。なお、ＰＮＰ型の縦型トランジスタ半導体装置に対しても、素子内の各不純物領域の導電型を反対にすることで、以下の説明が同様に適用できる。
図７は、本開示の縦型トランジスタ半導体装置を示す断面図である。
図７に示すように、本実施形態の縦型トランジスタ半導体装置は、シリコン基板２の表面に第１の電極３４であるコレクタ電極、第２の電極３６であるエミッタ電極、第３の電極３８であるベース電極が設けられる。前記縦型ゲート半導体装置と同様に、第１の電極３４であるコレクタ電極の下部には、Ｎ型の第１導電型不純物の拡散層１４とＮ型にドープされた第１のポリシリコン１６で構成される第１のトレンチ部１０が形成される。Ｎ型の第１導電型不純物の低濃度層６には、Ｎ型の第１導電型不純物の低濃度層６よりも高濃度のＰ型不純物領域からなるベース領域４０がＮ型の第１導電型不純物の低濃度層６よりも浅く設けられる。ベース領域４０には、ベース領域４０よりも高濃度のＮ型不純物領域からなるエミッタ領域４２がベース領域４０よりも浅く設けられる。
第１の電極３４であるコレクタ電極に第２の電極３６であるエミッタ電極に対して正電圧を印加し、第３の電極３８であるベース電極に第２の電極３６であるエミッタ電極に対して正電圧を印加すると、第１の電極３４であるコレクタ電極から、第１のトレンチ部１０と、第１導電型不純物の高濃度層４と、第１導電型不純物の低濃度層６と、ベース領域４０と、エミッタ領域４２を通して、第２の電極３６であるエミッタ電極に電流が流れる。第１の電極３４であるコレクタ電極とＮ型の第１導電型不純物の高濃度層４とは、Ｎ型にドープされた第１のポリシリコン１６と第１のポリシリコン１６を囲むように形成された第１導電型不純物の拡散層１４で構成される第１のトレンチ部１０により導通しているため、低抵抗で導通される。
（第３の実施形態）
以下、第３の実施形態に係る半導体装置について、図８を参照しながら説明する。本実施形態では、ＰＮ型の縦型ダイオード半導体装置により本開示を具体化している。本実施形態では、第１導電型がＮ型であり、第２導電型がＰ型である。なお、ＮＰ型の縦型ダイオード半導体装置に対しても、素子内の各不純物領域の導電型を反対にすることで、以下の説明が同様に適用できる。
図８は、本開示の縦型ダイオード半導体装置を示す断面図である。
図８に示すように、本実施形態の縦型ダイオード半導体装置は、シリコン基板２の表面に第１の電極３４であるカソード電極、第２の電極３６であるアノード電極が設けられる。前記縦型ゲート半導体装置と同様に、第１の電極３４であるカソード電極の下部には、Ｎ型の第１導電型不純物の拡散層１４とＮ型にドープされた第１のポリシリコン１６で構成される第１のトレンチ部１０が形成される。Ｎ型の第１導電型不純物の低濃度層６には、Ｎ型の第１導電型不純物の低濃度層６よりも高濃度のＰ型不純物領域からなるアノード領域４４がＮ型の第１導電型不純物の低濃度層６よりも浅く設けられる。
第１の電極３４であるカソード電極に第２の電極３６であるアノード電極に対して負電圧を印加すると、第２の電極３６であるアノード電極から、アノード領域４４と、第１導電型不純物の低濃度層６と、第１導電型不純物の高濃度層４と、第１のトレンチ部１０を通して、第１の電極３４であるカソード電極に電流が流れる。第１の電極３４であるカソード電極とＮ型の第１導電型不純物の高濃度層４とは、Ｎ型にドープされた第１のポリシリコン１６と第１のポリシリコン１６を囲むように形成された第１導電型不純物の拡散層１４で構成される第１のトレンチ部１０により導通しているため、低抵抗で導通される。
（第４の実施形態）
以下、第４の実施形態に係る半導体装置について、図９、図１０を参照しながら説明する。図９は、本実施形態の縦型ゲート半導体装置を示す断面図である。
図９に示すように、本実施形態の縦型ゲート半導体装置は、第１のポリシリコン１６を囲むように形成された第１導電型不純物の拡散層１４に、第３のトレンチ４６が形成され、第３のトレンチ４６内にＮ型にドープされた第３のポリシリコン４８が形成される。このＮ型にドープされた第３のポリシリコン４８により、第１の電極３４であるドレイン電極とＮ型の第１導電型不純物の高濃度層４は、第３のポリシリコンの不純物濃度が第１導電型不純物の拡散層１４の不純物濃度よりも高いため、実施形態１の縦型ゲート半導体装置よりも低抵抗で導通される。
次いで、図９に示す縦型ゲート半導体装置の製造方法について説明する。図９に示す縦型ゲート半導体装置の製造方法と、図２に示す縦型ゲート半導体装置の製造方法の差異は、第２のトレンチ２２形成以降であるため、第２のトレンチ２２形成以降について説明する。図１０は、上記構造を有する縦型ゲート半導体装置の形成過程を示す工程断面図である。図９と同様に、図１０は概略図であり、各部の寸法比は必ずしも現実の寸法比を示すものではない。
図３（ｄ）に示したように第１のトレンチ部を形成した後、図１０（ａ）の工程を行う。図１０（ａ）に示すように、シリコン酸化膜１８上には、リソグラフィ技術により、以降の工程で第２のトレンチ２２が形成される領域と、第１導電型不純物の拡散層１４に形成される第３のトレンチ４６が形成される領域の開口を有するレジストパターンが形成される。その後、レジストパターンをマスクとしたエッチングにより、第２のトレンチ２２と第３のトレンチ４６が形成される領域のシリコン酸化膜１８が除去される。レジストパターンが除去された後、パターンニングされたシリコン酸化膜１８をマスクとしたエッチングにより、第２のトレンチ２２と第３のトレンチ４６が形成される。
次いで、図１０（ｂ）に示すように、第２のトレンチ２２と第３のトレンチ４６の内部表面に、８〜１００ｎｍの膜厚を有するゲート絶縁膜２４が形成される。次いで、リソグラフィ技術により、第３のトレンチ４６に開口を有するレジストパターンを形成し、エッチングにより第３のトレンチ４６内のゲート絶縁膜２４をエッチングする。レジストパターンが除去された後、ゲート電極材料となる２００〜８００ｎｍの導電性を有するポリシリコン膜が全面に堆積される。次いで、ゲート引き出し配線等のポリシリコン配線形成領域を被覆するレジストパターンが形成され、当該レジストパターンをマスクとしたポリシリコン膜のエッチングにより、シリコン酸化膜１８上のポリシリコン膜が除去され、第２のトレンチ２２内に第２のポリシリコン２６と、第３のトレンチ４６内に第３のポリシリコン４８が形成される。
次いで、図１０（ｃ）に示すように、ボディー領域２８以外を被覆するレジストパターンを形成し、ボロンをイオン注入しボディー領域２８を形成する。次いで、ソース領域３０以外を被覆するレジストパターンを形成し、リンをイオン注入しソース領域３０を形成する。次いで、ＣＶＤ技術により層間絶縁膜３２を形成する。
次いで、図１０（ｄ）に示すように、層間絶縁膜３２にドレイン電極である第１の電極３４と、ソース電極である第２の電極３６と、ゲート電極である第３の電極３８とのコンタクトが形成される領域に開口を有するレジストパターンを形成し、エッチングによりドレインとソースとゲートのコンタクトを形成する。次いで、電気的に接続する導電膜が形成され、ドレイン電極である第１の電極３４と、ソース電極である第２の電極３６と、ゲート電極である第３の電極３８が形成される領域にレジストパターンを形成する。その後、エッチングによりドレイン電極である第１の電極３４と、ソース電極である第２の電極３６と、ゲート電極である第３の電極３８を形成する。
以上のように、本開示の縦型ゲート半導体装置では、第１の電極３４であるドレイン電極とＮ型の第１導電型不純物の高濃度層４とは、Ｎ型にドープされた第１のポリシリコン１６と第１のポリシリコン１６を囲むように形成された第１導電型不純物の拡散層１４と第１導電型不純物の拡散層１４内に形成された第３のポリシリコン４８で構成される第３のトレンチ部５０により導通しているため、実施形態１の縦型ゲート半導体装置よりも低抵抗で導通される。
（第５の実施形態）
以下、第５の実施形態に係る半導体装置について、図１１〜１３を参照しながら説明する。図１１は、本開示の縦型ゲート半導体装置を示す断面図である。
図１１に示すように、本実施形態の縦型ゲート半導体装置は、第１のトレンチ１２と第２のトレンチ２２がほぼ同じ深さであり、第１のトレンチ１２と第２のトレンチ２２は同時に形成される。第２のトレンチは、ソース電極と同電位となる第５のポリシリコン５８と、第５のポリシリコン５８の周辺にソース絶縁膜５４と、ゲート絶縁膜２４と、ゲート電極となる第４のポリシリコン５６が形成される。
本実施形態の縦型ゲート半導体装置は、第１のトレンチ１２と第２のトレンチ２２を同時に形成することにより、少ないマスク数で、第１の電極３４であるドレイン電極とＮ型の第１導電型不純物の高濃度層４を、実施形態１の縦型ゲート半導体装置と同等の低抵抗で導通できる。更に、実施形態１の縦型ゲート半導体装置よりも良好なスイッチング特性、降伏電圧特性、およびより低いオン抵抗特性が得られる。
（第５の実施形態の製造方法）
次いで、第５の実施形態に係る半導体装置の製造方法について、図１２〜１３を参照しながら説明する。
図１２、図１３は、図１１のように構成された縦型ゲート半導体装置の形成過程を示す、工程断面図である。図１１と同様に、図１２、図１３は概略図であり、各部の寸法比は必ずしも現実の寸法比を示すものではない。
図１２（ａ）に示すように、まず、Ｎ型の第１導電型不純物の高濃度層４上に、エピタキシャル成長法によりＮ型の第１導電型不純物の低濃度層６が形成される。そして、Ｎ型の第１導電型不純物の低濃度層６の表面に熱酸化法により、２００〜１０００ｎｍの膜厚を有するシリコン酸化膜８が形成される。シリコン酸化膜８上には、リソグラフィ技術により、以降の工程で第１のトレンチ１２と第２のトレンチ２２が形成される領域に開口を有するレジストパターンが形成される。その後、レジストパターンをマスクとしたエッチングにより、第１のトレンチ１２と第２のトレンチ２２が形成される領域上のシリコン酸化膜８が除去される。レジストパターンが除去された後、パターンニングされたシリコン酸化膜８をマスクとしたエッチングにより、図１２（ａ）に示すように、Ｎ型の第１導電型不純物の高濃度層４に到達する第１のトレンチ１２と第２のトレンチ２２が形成される。
次いで、図１２（ｂ）に示すように、リソグラフィ技術により、第１のトレンチ１２に開口を有するレジストパターン５２が形成される。レジストパターン５２をマスクとして、第１のトレンチ１２の内部表面に、３．０×１０１５ｃｍ−２〜５．０×１０１６ｃｍ−２のリンをイオン注入し、Ｎ型の第１導電型不純物の拡散層１４を形成する。
次いで、図１２（ｃ）に示すように、レジストパターン５２を除去し、エッチングによりシリコン酸化膜８を除去後に、熱酸化またはＣＶＤ技術により、ソース絶縁膜５４を形成する。このソース絶縁膜５４形成時の熱拡散により、隣接する第１のトレンチ１２の内部表面に注入された第１導電型不純物の拡散層１４が互いに接続され、第１のトレンチ１２の間の第１導電型不純物の低濃度層６が全て第１導電型不純物の拡散層１４になる。次いで、リソグラフィ技術により、第１のトレンチ１２領域に開口を有するレジストパターンを形成し、レジストパターンをマスクとして、エッチングにより第１のトレンチ１２の内部表面のソース絶縁膜５４をエッチングする。
次いで、図１２（ｄ）に示すように、５．０×１０２０ｃｍ−３程度にＮ型にドープされたポリシリコン膜をシリコン基板２の表面および第１のトレンチ１２内と第２のトレンチ２２内に堆積させる。その後、ポリシリコンのエッチングにより、第１のトレンチ１２内の第１のポリシリコン１６と第２のトレンチ２２内の第５のポリシリコン５８以外のポリシリコンを除去する。
次いで、図１３（ａ）に示すように、シリコン基板２の表面に形成されたソース絶縁膜５４をエッチングし、シリコン基板２の表面に熱酸化法により５０〜５００ｎｍの膜厚を有するシリコン酸化膜１８が形成される。シリコン酸化膜１８上には、リソグラフィ技術により、第２のトレンチ２２に開口を有するレジストパターンが形成され、レジストパターンをマスクとしたエッチングにより、第２のトレンチ２２上のシリコン酸化膜１８が除去される。レジストパターンが除去された後、パターンニングされたシリコン酸化膜１８をマスクとしたエッチングにより、第２のトレンチ２２内に形成された第５のポリシリコン５８の上部がエッチングされる。次いで、エッチングにより第２のトレンチ２２の内部表面に形成されたソース絶縁膜５４をエッチングし、次いで、第２のトレンチ２２の内部表面に、８〜１００ｎｍの膜厚を有するゲート絶縁膜２４が形成される。
次いで、図１３（ｂ）に示すように、ゲート電極材料となる２００〜８００ｎｍの導電性を有するポリシリコン膜がシリコン基板２表面と第２のトレンチ２２内に堆積される。次いで、ゲート引き出し配線等のゲートポリシリコン配線形成領域を被覆するレジストパターンが形成され、当該レジストパターンをマスクとしたゲートポリシリコン膜のエッチングにより、シリコン酸化膜１８上のポリシリコン膜が除去され、ゲート電極となる第４のポリシリコン５６が形成される。
次いで、図１３（ｃ）に示すように、ボディー領域２８以外を被覆するレジストパターンを形成し、ボロンをイオン注入しボディー領域２８を形成する。次いで、ソース領域３０以外を被覆するレジストパターンを形成し、リンをイオン注入しソース領域３０を形成する。次いで、ＣＶＤ技術により層間絶縁膜３２を形成する。
次いで、図１３（ｄ）に示すように、層間絶縁膜３２にドレイン電極である第１の電極３４と、ソース電極である第２の電極３６と、ゲート電極である第３の電極３８とのコンタクトが形成される領域に開口を有するレジストパターンを形成し、エッチングによりドレインとソースとゲートのコンタクトを形成する。次いで、電気的に接続する導電膜が形成され、ドレイン電極である第１の電極３４と、ソース電極である第２の電極３６と、ゲート電極である第３の電極３８が形成される領域にレジストパターンを形成する。その後、エッチングによりドレイン電極である第１の電極３４と、ソース電極である第２の電極３６と、ゲート電極である第３の電極３８を形成する。
以上のように、本実施形態の縦型ゲート半導体装置は、第１のトレンチ１２と第２のトレンチ２２を同時に形成することにより、少ないマスク数で、第１の電極３４であるドレイン電極とＮ型の第１導電型不純物の高濃度層４を、実施形態１の縦型ゲート半導体装置と同等の低抵抗で導通できる。
（第６の実施形態）
以下、第６の実施形態に係る半導体装置について、図１４を参照しながら説明する。１４は、本開示の縦型バイポーラ半導体装置を示す断面図である。
図１４に示すように、シリコン基板２の表面に第１の電極３４であるコレクタ電極、第２の電極３６であるエミッタ電極、第３の電極３８であるベース電極が設けられる。第１の電極３４であるコレクタ電極の下部には、Ｎ型の第１導電型不純物の拡散層１４とＮ型にドープされた第１のポリシリコン１６からなる第１のトレンチ部１０と、Ｎ型にドープされた第３のポリシリコン４８からなる第３のトレンチ部５０が形成される。Ｎ型の第１導電型不純物の低濃度層６には、Ｎ型の第１導電型不純物の低濃度層６よりも高濃度のＰ型不純物領域からなるベース領域４０がＮ型の第１導電型不純物の低濃度層６よりも浅く設けられる。ベース領域４０には、ベース領域４０よりも高濃度のＮ型不純物領域からなるエミッタ領域４２がベース領域４０よりも浅く設けられる。エミッタ領域４２には、Ｎ型にドープされた第２のポリシリコン２６がエミッタ領域４２よりも浅く設けられる。
図１４に示す縦型バイポーラ半導体装置と図７に示す縦型バイポーラ半導体装置は、エミッタ領域４２の製造方法が異なる。図１４に示す縦型バイポーラ半導体装置では、ベース領域４０を形成後にシリコン酸化膜を形成する。その後、ベース領域４０とＮ型の第１導電型不純物の拡散層１４に、以降の工程で第２のトレンチ２２が形成される領域と第３のトレンチ４６が形成される領域のシリコン酸化膜をエッチングし、パターンニングされたシリコン酸化膜をマスクとしたエッチングにより、第２のトレンチ２２と第３のトレンチ４６を形成する。次いで、自然酸化膜をエッチングした後、エミッタ電極材料となる２００〜８００ｎｍのＮ型の導電性を有するポリシリコン膜が全面に堆積される。次いで、ポリシリコン膜のエッチングにより、シリコン酸化膜上のポリシリコン膜が除去され、第２のトレンチ２２内に第２のポリシリコン２６と、第３のトレンチ４６内に第３のポリシリコン４８が形成される。次いで、熱処理により第２のポリシリコン２６からＮ型の不純物を拡散し、エミッタ領域４２を形成する。次いで、ＣＶＤ技術により層間絶縁膜３２を形成し、電極を形成する。
第１の電極３４であるコレクタ電極に第２の電極３６であるエミッタ電極に対して正電圧を印加し、第３の電極３８であるベース電極に第２の電極３６であるエミッタ電極に対して正電圧を印加すると、第１の電極３４であるコレクタ電極から、第１のトレンチ部１０と第３のトレンチ部５０と、第１導電型不純物の高濃度層４と、第１導電型不純物の低濃度層６と、ベース領域４０と、エミッタ領域４２と、Ｎ型にドープされた第２のポリシリコン２６を通して、第２の電極３６であるエミッタ電極に電流が流れる。第１の電極３４であるコレクタ電極とＮ型の第１導電型不純物の高濃度層４とは、Ｎ型にドープされた第１のポリシリコン１６と第１のポリシリコン１６を囲むように形成された第１導電型不純物の拡散層１４で構成される第１のトレンチ部１０、およびＮ型にドープされた第３のポリシリコン４８からなる第３のトレンチ部５０により導通しているため、低抵抗で導通される。
（第７の実施形態）
以下、第７の実施形態に係る半導体装置について、図１５を参照しながら説明する。図１５は、本開示の縦型ダイオード半導体装置を示す断面図である。
図１５に示すように、本実施形態の縦型ダイオード半導体装置は、シリコン基板２の表面に第１の電極３４であるカソード電極、第２の電極３６であるアノード電極が設けられる。第１の電極３４であるカソード電極の下部には、Ｎ型の第１導電型不純物の拡散層１４と、Ｎ型にドープされた第１のポリシリコン１６からなる第１のトレンチ部１０と、Ｎ型にドープされた第３のポリシリコン４８からなる第３のトレンチ部５０が形成される。Ｎ型の第１導電型不純物の低濃度層６には、Ｎ型の第１導電型不純物の低濃度層６よりも浅く第２のトレンチ２２が形成され、第２のトレンチ２２の内部表面にアノード絶縁膜６０とＮ型にドープされた第２のポリシリコン２６が設けられる。第２のポリシリコン２６上を含むＮ型の第１導電型不純物の低濃度層６の表面にはショットキー金属６２が形成され、ショットキー金属６２上に第２の電極３６であるアノード電極が設けられ、Ｎ型の第１導電型不純物の低濃度層６とショットキー金属６２でショットキーダイオードが形成される。
図１５に示す縦型ダイオード半導体装置と図８に示す縦型ダイオード半導体装置は、アノードの製造方法が異なる。図１５に示す縦型ダイオード半導体装置では、第１のトレンチ部１０を形成後にシリコン酸化膜を除去し、熱酸化によりシリコン酸化膜を形成する。その後、Ｎ型の第１導電型不純物の低濃度層６とＮ型の第１導電型不純物の拡散層１４に、以降の工程で第２のトレンチ２２が形成される領域と第３のトレンチ４６が形成される領域のシリコン酸化膜をエッチングし、パターンニングされたシリコン酸化膜をマスクとしたエッチングにより、第２のトレンチ２２と第３のトレンチ４６を形成する。次いで、熱酸化によりシリコン基板２表面と、第２のトレンチ２２と第３のトレンチ４６の内部表面に酸化膜を形成し、リソグラフィ技術によりレジストパターンを形成し、エッチングにより以降の工程でショットキー金属６２が形成される領域のシリコン酸化膜を除去する。次いで、ショットキー金属６２を形成し、ＣＶＤ技術により層間絶縁膜３２を形成し、電極を形成する。
第１の電極３４であるカソード電極に第２の電極３６であるアノード電極に対して負電圧を印加すると、第２の電極３６であるアノード電極から、ショットキー金属６２と、第１導電型不純物の低濃度層６と、第１導電型不純物の高濃度層４と、第１のトレンチ部１０と第３のトレンチ部５０を通して、第１の電極３４であるカソード電極に電流が流れる。第１の電極３４であるカソード電極とＮ型の第１導電型不純物の高濃度層４とは、Ｎ型にドープされた第１のポリシリコン１６と第１のポリシリコン１６を囲むように形成された第１導電型不純物の拡散層１４で構成される第１のトレンチ部１０、およびＮ型にドープされた第３のポリシリコン４８からなる第３のトレンチ部５０により導通しているため、低抵抗で導通される。なお、アノードをショットキー金属６２と第１導電型不純物の低濃度層６で形成することにより、アノードとカソード間のリーク電流を低減できる。
更に、第２のトレンチ２２の内部表面にアノード絶縁膜６０と第２の電極３６であるアノード電極と同電位となる第２のポリシリコン２６が設けられているので、第２の電極３６であるアノード電極と第１の電極３４であるカソード電極の間に、第１の電極３４であるカソード電極が高電圧となる電圧が印加された時は、低濃度層６の第２のトレンチ２２近傍に空乏層が広がる。そのため、第２のトレンチ２２、アノード絶縁膜６０及び第２のポリシリコン２６が無い場合に比べて、耐圧が確保しやすくなる。なお本構造において、第２のトレンチ２２、アノード絶縁膜６０、第２のポリシリコン２６及び第３のトレンチ部５０はショットキーダイオード動作に不可欠ではない。すなわち、これらの構造が存在しない場合でも第２の電極３６であるアノード電極と第１の電極３４であるカソード電極の間でショットキーダイオード動作が可能であり、第１のトレンチ部１０の存在により低抵抗での導通が可能である。
（第８の実施形態）
以下、第８の実施形態にかかる半導体装置について、図１６を参照しながら説明する。図１６は、本開示の縦型ゲート半導体装置を示す平面図である。
図１６に示すように、本実施形態の縦型ゲート半導体装置は、第１のトレンチ１２に埋め込まれた第１のポリシリコン１６と第１のポリシリコンを囲むように形成された第１導電型不純物の拡散層１４の配置が、図１に示す縦型ゲート半導体装置と異なる。本実施形態では、図１６に示すように、単位面積当たりの第１のポリシリコン１６の面積が、図１に示す縦型ゲート半導体装置の単位面積当たりの第１のポリシリコン１６の面積よりも大きく、第１のポリシリコン１６の濃度が第１導電型不純物の拡散層１４の濃度よりも高い。そのため、単位面積当たりの不純物濃度が高くなり、第１の電極３４であるドレイン電極とＮ型の第１導電型不純物の高濃度層４は、実施形態１の縦型ゲート半導体装置よりも低抵抗で導通される。
以上のように、本出願において開示する技術の例示として、第１〜第８の実施形態を説明した。しかしながら、本開示における技術は、これに限定されず、適宜、変更、置き換え、付加、省略などを行った実施の形態にも適用可能である。
したがって、添付図面および詳細な説明に記載された構成要素の中には、課題解決のために必須な構成要素だけでなく、上記技術を例示するために、課題解決のためには必須でない構成要素も含まれ得る。そのため、それらの必須ではない構成要素が添付図面や詳細な説明に記載されていることをもって、直ちに、それらの必須ではない構成要素が必須であるとの認定をするべきではない。
また、上述の実施の形態は、本開示における技術を例示するためのものであるから、請求の範囲またはその均等の範囲において種々の変更、置き換え、付加、省略などを行うことができる。
本開示は、電子機器に搭載される半導体装置に適用可能であり、特に低消費電力の縦型の半導体装置として有用である。
２ シリコン基板
４ 第１導電型不純物の高濃度層
６ 第１導電型不純物の低濃度層
８ シリコン酸化膜
１０ 第１のトレンチ部
１２ 第１のトレンチ
１４ 第１導電型不純物の拡散層
１６ 第１のポリシリコン
１８ シリコン酸化膜
２０ 第２のトレンチ部
２２ 第２のトレンチ
２４ ゲート絶縁膜
２６ 第２のポリシリコン
２８ ボディー領域
３０ ソース領域
３２ 層間絶縁膜
３４ 第１の電極
３６ 第２の電極
３８ 第３の電極
４０ ベース領域
４２ エミッタ領域
４４ アノード領域
４６ 第３のトレンチ
４８ 第３のポリシリコン
５０ 第３のトレンチ部
５２ レジストパターン
５４ ソース絶縁膜
５６ 第４のポリシリコン
５８ 第５のポリシリコン
６０ アノード絶縁膜
６２ ショットキー金属

Claims (11)

  1. 第１導電型不純物を含む高濃度層を有するシリコン基板と、
    前記高濃度層の上に形成された、前記高濃度層よりも濃度が低い第１導電型不純物を含む低濃度層と、
    前記低濃度層の上に形成された第１の電極及び第２の電極と、
    前記第２の電極と前記高濃度層との間に電流を流す縦型半導体素子と、
    前記第１の電極と前記高濃度層との間を電気的に導通させる第１のトレンチ部とを有し、
    前記第１のトレンチ部は、第１導電型の不純物を含む第１のポリシリコンと、平面視で前記第１のポリシリコンを囲むように形成された第１導電型不純物を含む拡散層とを有し、
    前記第１のポリシリコンは、前記低濃度層上面から該低濃度層を貫通して前記高濃度層に達するように形成され、前記第１のポリシリコンと前記拡散層の各々の第１導電型不純物濃度は、前記低濃度層から前記高濃度層に至る方向において一定である
    ことを特徴とする半導体装置。
  2. 前記第１のトレンチ部は第１の電極の下方に形成される請求項１記載の半導体装置。
  3. 前記縦型半導体素子は、
    第１導電型不純物を含む第２のポリシリコンが埋め込まれた第２のトレンチ部を有する請求項２記載の半導体装置。
  4. 前記拡散層は、前記第２のポリシリコンと同じ深さまで埋め込まれた、第１導電型不純物を含む第３のポリシリコンを有する請求項３記載の半導体装置。
  5. 前記縦型半導体素子は、
    前記低濃度層の上面部に形成された第２導電型不純物を含むボディ層と、前記ボディ層の上に形成された第１導電型不純物を含むソース層と、前記低濃度層の上に形成された第３の電極とを有し、
    前記ソース層は前記第２の電極に電気的に接続され、
    前記第２のポリシリコンは前記第３の電極に電気的に接続され、
    前記第１、第２、第３の電極がそれぞれドレイン、ソース、ゲート電極として動作する電界効果型トランジスタである請求項３または４記載の半導体装置。
  6. 前記第２のポリシリコンは、
    第５のポリシリコンと、前記第５のポリシリコンの上に形成された絶縁層と、前記絶縁層の上方に形成された第４のポリシリコンとを有し、
    前記第５のポリシリコンは前記第２の電極に接続され、
    前記第４のポリシリコンは前記第３の電極に接続されている請求項５記載の半導体装置。
  7. 前記縦型半導体素子は、
    前記低濃度層の上面部に形成された第２導電型不純物を含むベース層と、前記ベース層の上に形成された第１導電型不純物を含むエミッタ層と、前記低濃度層の上に形成された第３の電極とを有し、
    前記エミッタ層は第２の電極に電気的に接続され、
    前記ベース層は前記第３の電極に電気的に接続され、
    前記第１、第２、第３の電極がそれぞれコレクタ、エミッタ、ベース電極として動作するバイポーラトランジスタである請求項２記載の半導体装置。
  8. 前記縦型半導体素子は、
    前記低濃度層の上面部に形成された第２導電型不純物を含むベース層と、前記ベース層の上に形成された第１導電型不純物を含むエミッタ層と、前記低濃度層の上に形成された第３の電極とを有し、
    前記第２のポリシリコンは前記エミッタ層に埋め込まれて形成され、かつ前記第２の電極に電気的に接続され、
    前記ベース層は前記第３の電極に電気的に接続され、
    前記第１、第２、第３の電極がそれぞれコレクタ、エミッタ、ベース電極として動作するバイポーラトランジスタである
    請求項３または４に記載の半導体装置。
  9. 前記縦型半導体素子は、
    前記第２の電極に電気的に接続され、かつ前記低濃度層の上面部に形成された第２導電型不純物を含むアノード層を有し、
    前記第１、第２の電極がそれぞれカソード、アノード電極として動作する接合型ダイオードである請求項２記載の半導体装置。
  10. 前記縦型半導体素子は、
    前記第２の電極に電気的に接続され、かつ前記低濃度層の上に形成された金属層を有し、
    前記第１、第２の電極がそれぞれカソード、アノード電極として動作するショットキーバリアダイオードである請求項２記載の半導体装置。
  11. 前記縦型半導体素子は、
    前記第２の電極に電気的に接続され、かつ前記低濃度層の上に形成された金属層を有し、
    前記第２のポリシリコンは、
    前記低濃度層の上面部に該低濃度層と絶縁して形成され、かつ前記第２の電極に電気的に接続され、
    前記第１、第２の電極がそれぞれカソード、アノード電極として動作するショットキーバリアダイオードである
    請求項３または４に記載の半導体装置。
JP2015527162A 2013-07-16 2014-07-02 半導体装置 Active JP6295444B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013147245 2013-07-16
JP2013147245 2013-07-16
PCT/JP2014/003528 WO2015008444A1 (ja) 2013-07-16 2014-07-02 半導体装置

Publications (2)

Publication Number Publication Date
JPWO2015008444A1 true JPWO2015008444A1 (ja) 2017-03-02
JP6295444B2 JP6295444B2 (ja) 2018-03-20

Family

ID=52345927

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015527162A Active JP6295444B2 (ja) 2013-07-16 2014-07-02 半導体装置

Country Status (5)

Country Link
US (1) US9570544B2 (ja)
EP (1) EP3024035A4 (ja)
JP (1) JP6295444B2 (ja)
CN (1) CN105409006B (ja)
WO (1) WO2015008444A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107359208A (zh) * 2017-04-24 2017-11-17 杭州立昂微电子股份有限公司 一种肖特基势垒二极管及其制造方法
JP2019057534A (ja) * 2017-09-19 2019-04-11 株式会社東芝 半導体装置及び制御システム
JP6626929B1 (ja) * 2018-06-29 2019-12-25 京セラ株式会社 半導体デバイス及び電気装置
US11171131B2 (en) * 2018-08-29 2021-11-09 Stmicroelectronics International N.V. Multi-fingered diode with reduced capacitance and method of making the same
WO2022085765A1 (ja) * 2020-10-23 2022-04-28 ヌヴォトンテクノロジージャパン株式会社 半導体装置

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60195968A (ja) * 1984-03-19 1985-10-04 Hitachi Ltd 半導体装置
JPH04269835A (ja) * 1991-02-25 1992-09-25 Nippon Telegr & Teleph Corp <Ntt> トレンチ形電極を有する半導体装置の製造方法
JPH10284731A (ja) * 1997-03-28 1998-10-23 St Microelectron Inc ショットキーダイオード本体構成体を有するｄｍｏｓトランジスタ
US20070018195A1 (en) * 2005-06-29 2007-01-25 Walter Hartner Semiconductor structure and method
JP2008034572A (ja) * 2006-07-28 2008-02-14 Matsushita Electric Ind Co Ltd 半導体装置とその製造方法
JP2009004398A (ja) * 2007-06-19 2009-01-08 Renesas Technology Corp 半導体装置およびこれを用いた電力変換装置
JP2009164584A (ja) * 2007-12-28 2009-07-23 Dongbu Hitek Co Ltd 半導体素子のショットキーダイオード及びその製造方法
JP2011514675A (ja) * 2008-02-27 2011-05-06 アドバンスト・アナロジック・テクノロジーズ・インコーポレイテッド 半導体ダイのための分離されたトランジスタおよびダイオードならびに分離および終端構造
US20120007216A1 (en) * 2010-07-12 2012-01-12 Supertex, Inc. Multi-Chip Package Module And A Doped Polysilicon Trench For Isolation And Connection
JP2012204564A (ja) * 2011-03-25 2012-10-22 Toshiba Corp 半導体素子及び半導体素子の製造方法
JP2013125827A (ja) * 2011-12-14 2013-06-24 Toshiba Corp 半導体装置およびその製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02244634A (ja) * 1989-03-16 1990-09-28 Oki Electric Ind Co Ltd 半導体装置の製造方法
JPH0529603A (ja) 1991-07-19 1993-02-05 Fujitsu Ltd 半導体装置の製造方法
JPH05166823A (ja) * 1991-12-16 1993-07-02 Fujitsu Ltd 半導体装置の製造方法
JPH07326742A (ja) * 1994-05-30 1995-12-12 Toshiba Corp 半導体装置およびその製造方法
JP2006066788A (ja) * 2004-08-30 2006-03-09 Mitsubishi Electric Corp 半導体装置
EP1643558B1 (en) * 2004-09-30 2012-05-02 STMicroelectronics Srl Vertical power semiconductor device and method of making the same
US7615847B2 (en) * 2007-03-23 2009-11-10 Infineon Technologies Austria Ag Method for producing a semiconductor component
JP5132977B2 (ja) 2007-04-26 2013-01-30 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
DE102008046388A1 (de) * 2008-09-09 2010-03-18 Infineon Technologies Ag Vertikaler Bipolartransistor
US7960754B2 (en) * 2009-03-10 2011-06-14 Micrel, Inc. Diode having high breakdown voltage and low on-resistance
US8501580B2 (en) * 2010-02-26 2013-08-06 Jerry Hu Process of fabricating semiconductor device with low capacitance for high-frequency circuit protection
TWI441261B (zh) * 2011-05-13 2014-06-11 Anpec Electronics Corp 半導體功率元件的製作方法
US9312335B2 (en) * 2011-09-23 2016-04-12 Alpha And Omega Semiconductor Incorporated Lateral PNP bipolar transistor with narrow trench emitter
US9401355B2 (en) * 2011-12-16 2016-07-26 Infineon Technologies Ag Semiconductor device including a diode arranged in a trench

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60195968A (ja) * 1984-03-19 1985-10-04 Hitachi Ltd 半導体装置
JPH04269835A (ja) * 1991-02-25 1992-09-25 Nippon Telegr & Teleph Corp <Ntt> トレンチ形電極を有する半導体装置の製造方法
JPH10284731A (ja) * 1997-03-28 1998-10-23 St Microelectron Inc ショットキーダイオード本体構成体を有するｄｍｏｓトランジスタ
US20070018195A1 (en) * 2005-06-29 2007-01-25 Walter Hartner Semiconductor structure and method
JP2008034572A (ja) * 2006-07-28 2008-02-14 Matsushita Electric Ind Co Ltd 半導体装置とその製造方法
JP2009004398A (ja) * 2007-06-19 2009-01-08 Renesas Technology Corp 半導体装置およびこれを用いた電力変換装置
JP2009164584A (ja) * 2007-12-28 2009-07-23 Dongbu Hitek Co Ltd 半導体素子のショットキーダイオード及びその製造方法
JP2011514675A (ja) * 2008-02-27 2011-05-06 アドバンスト・アナロジック・テクノロジーズ・インコーポレイテッド 半導体ダイのための分離されたトランジスタおよびダイオードならびに分離および終端構造
US20120007216A1 (en) * 2010-07-12 2012-01-12 Supertex, Inc. Multi-Chip Package Module And A Doped Polysilicon Trench For Isolation And Connection
JP2012204564A (ja) * 2011-03-25 2012-10-22 Toshiba Corp 半導体素子及び半導体素子の製造方法
JP2013125827A (ja) * 2011-12-14 2013-06-24 Toshiba Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
EP3024035A1 (en) 2016-05-25
WO2015008444A1 (ja) 2015-01-22
US9570544B2 (en) 2017-02-14
CN105409006A (zh) 2016-03-16
CN105409006B (zh) 2019-02-19
US20160104767A1 (en) 2016-04-14
JP6295444B2 (ja) 2018-03-20
EP3024035A4 (en) 2016-08-31

Similar Documents

Publication Publication Date Title
CN104867976B (zh) 垂直双极结型晶体管及其制造方法
US20110012132A1 (en) Semiconductor Device
JP2012204395A (ja) 半導体装置およびその製造方法
JP6295444B2 (ja) 半導体装置
JP6213006B2 (ja) 半導体装置
KR101480601B1 (ko) 웰 영역들을 갖는 집적 회로 디바이스들 및 그 형성방법
JP2010050219A (ja) 半導体装置及びその製造方法
JP2011210916A (ja) 半導体装置の製造方法
JP2004241613A (ja) 半導体装置
JP2012004460A (ja) 半導体装置およびその製造方法
JP5558243B2 (ja) 半導体装置
JP2014078689A (ja) 電力用半導体装置、および、電力用半導体装置の製造方法
JP2009164584A (ja) 半導体素子のショットキーダイオード及びその製造方法
US8643093B2 (en) Semiconductor device and method of manufacturing the same
JP2008159916A (ja) 半導体装置
KR20140001087A (ko) 수직 파워 ｍｏｓｆｅｔ 및 그 제조 방법
JP2012238741A (ja) 半導体装置及びその製造方法
JP6651957B2 (ja) 半導体装置およびその製造方法
JP2012204563A (ja) 半導体素子及び半導体素子の製造方法
JP2014225693A (ja) 半導体装置およびその製造方法
JP6707917B2 (ja) 半導体装置及びその製造方法
JP2020013901A (ja) 半導体装置及びその製造方法
JP2014086431A (ja) 半導体装置及びその製造方法
JP5784269B2 (ja) 半導体装置及びその製造方法
JP2006319096A (ja) ショットキーバリアダイオード

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170614

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171031

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180109

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180122

R151 Written notification of patent or utility model registration

Ref document number: 6295444

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

SZ03 Written request for cancellation of trust registration

Free format text: JAPANESE INTERMEDIATE CODE: R313Z03

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250