JPS60195968A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 □′［枝鎖分野］ 只の発明は、半導体技術さらには半導体集積回路に適用
して特に輪動な技術に関するもので、例えば半導体集積
回路におけるバイポーラトランジスタの形成に利用して
有効な技術に関する。

［背景技術］ バイポーラ集積回路において、半導体基板の−主面上に
形成される一般的な縦型トランジスタの構造にあっては
、ベース電極の取り出しのため、。

トランジスタの特性を直接決定するエミッタ領域□下の
真性ベース領域の外側に、大きな外部、ベース領域が形
成されていた。そのため、この外部ベース領域とコレク
タ領域との間の接合容量が大きくなり、これによってト
ランジスタの動作速度が遅くされるという欠点があった
。

そこで、第１図に示すように、ベース電極引出し用のポ
リシリコン電極１２ａからの拡散によって外部ベース領
域１０を形成することにより、外部ベース領域１０の面
積を減少させて接合容量を減らすとともに、外部ベース
領域１０と真性べミス領域１１とをそれぞれ別々の工程
で最適の濃度（スーパ・セルフアライメント・トランジ
スタ）と呼ばれる高性能のトランジスタを形成する技術
が提案されている（サイエンス・フォーラム社発行ｒＪ
ａｐａｎ　ＳｅｍｉｃｏｎｄｕｃｔｏｒＴｅｃｈｎｏｌ
ｏｇｙ　Ｎｅｗｓ　Ｖｏｌ、１゜Ｎｏ、５Ｊ　１９８２
年ｌＯ月）。

ところが、第１図に示すＳＳＴ構造のトランジスタにあ
っては、外部ベース領域１０の方が真性−ベース領域１
１よりも深くなるような構造にされている。そのため、
真性ベース領域１１に比べて４部ベース領域１０の方が
コレラ、り領域となるＮ＋埋込層２との境界に近くなる
。一方、Ｎ＋埋込層２に近づくほどＮ＋埋込層２からの
わき上がりにより、Ｎ型不純物濃度が高くなって空乏層
の拡がりが小さくなり、ベース・コレクタ間の接合容量
が大きくなってしまう。従って、ベース・コレクタ間の
接合容量を減らしトランジスタの動作速度を速くするに
は、Ｎ−型エピタキシャル層４の厚みを尖きくして外部
ベース領域１０が相対的にあまり深くならないようにし
てやる必要がある。

しかしながら、上記のようにエピタキシャル層４の厚み
を大きくすると、真性ベース領域１１からＮ＋埋込層２
までの距離が長くなり、トランジスタのｆｔ（ゲインが
１になるときの周波数）が低下してしまう、つまり、縦
型トランジスタでは、・　動作電流が大きくなる艷テ従
？て、真性ペニス領域１１がＮ十埋込層２に向かって拡
がって行き、実年的なベース幅が大きくなるという性質
があるため、真性ベース２領、域１１下のチ、ｒタキシ
ｙル層４が厚いほどベースの拡がりが大きくなって実年
的なベース幅が拡がってしまうのである。

その結果、第１図のβ５ＴＩｉで１！、エピタキシャル
層４を！＜シて外部ペニス領域、１０を相対的に浅くし
、こむによってベース・コレクタ間の接合容量を減らし
てトランジスタの動作速度を向上させようとすると、真
性ベーう領域１１の下のエピタキシャル層４が厚くなっ
甜Ｔが下！、＜−）でしまう・また・１ピタキシヤＪｂ
ｌｆｌｊ４’ｅｕ≦し７１丁を上げると、ベース・コレ
クタ間の容量、が！加し工トランジスタの動作速ｇｐ＜
遅＜すってしまうという問題点があることが本轡明者に
よっ、て明やかにされた。

［発明の目的〕 この発明の目的は、例えばバイポーラ集積回路に適用し
た場合に、トランジスタの動作速度およびｆ　を共に向
上させることができるような半導体技術を提供すること
にある。

この発明の前記ならびにそのほかの目的と新規な特徴に
ついては、本明細書の記述および添附図面から明かにな
Ｉるであろう。

［発明の概要］ 本願において開示される発明のうち代表的なものの概要
を説明すれば、下記のとおりである。

すなわち、半ｐｇ基板ｅ主面上に形成されるエミッタ領
域の直下の真性ベース領域となる拡散層の形成、とは別
の工、程でその外側に外部ベース領域となる拡散層が形
成されてなるグラフトベース構造のづイポーラ、トラン
ジスタにおいて、外部ベース領域内側の真性ベース領域
となる部分の半導体゛基竺主面を削り、この一段低くな
った部分に真性ベース領域とエミッタ領域を形成するこ
とによって、外部ベース領域からコレクタ領域（Ｎ＋埋
込層）までの距離を長≦し、かつ真性ベース領域からコ
レクタ領域亨！の距離を短くできるようにし、これによ
ってベース・コレクタ間の容量を減少させてトランジス
タの動作速度を向上させるとともに、動作電流によるベ
ース幅の拡がりを抑え、かつキャリアのコレクタ走行時
間を短縮させてトランジスタのｆｔを向上させるという
上記目的を達成するものである。

［実施例］ 第２図〜第７図は、本発明をバイポーラ集積回路におけ
るバイポーラトランジスタの構造に適用した場合の第１
の実施例を製造工程順に示したものである。

この実施例では、特に制限されないが、公知のアイソプ
レーナ技術と同一の方法によって、先ずＰ型シリコンか
らなる半導体基板１上に酸化膜を形成してから、この酸
化膜の適当な位置に埋込み拡散用パターンの穴をあけ、
この酸化膜をマスクとしてひ素もしくはアンチモン等の
Ｎ型不純物を、熱拡散して部分的にＮ＋＋込層２を形成
する。

そして、上記酸化膜を除去してからチャンネルストッパ
用のＰ十型拡散層３を形成し、その上に気相成長法によ
りＮ−型エピタキシャル層４を成長させ、その表面に酸
化膜（Ｓｉ０２）５と窒化１１（ＳｉａＮ−ｚ）を形成
する。その後、ホトエツチングにより上記酸化膜５と窒
化膜を部分的に除去し、これをマスクとして基板主面を
少し削ってから熱酸化を行なって、比較的厚い素子間分
離用の酸化膜６を形成した後、窒化膜を取り除く。

それから、再び窒化膜等をマスクとしてコレクタ領域の
引上げ口となる部分にリン等のＮ型不純物の選択熱拡散
処理を行なってＮ＋型型数散層らなるコレクタ引上げロ
アを形成した後、窒化膜８を全面的にデポジションして
第２図の状態となる。

第２図の状態の後は、先ずホトエツチングにより外部ベ
ース領域が形成されるべき部分の窒化膜８を除去して開
口部９ａ、９ｂを形成し、この窒化膜８をマスクとして
基板主面にＢＦ２イオンを打ち込み拡散させて高濃度の
Ｐ＋型外部ベース領域１０．１０を形成する。

それから、ＣＶＤ法（ケミカル・ベイパ・デポジション
柄）等により、不純物がドープされたボ□ リシリコン（多結晶シリコン）を全面的に形成し、コン
を除去して上鮎開口部９’ａ’、９ｂの端から′外側に
延びるようなベース引出し用ポリシリコン電極１２ａ、
１２ａを形成讐る。しかる後、上鮎′−ロ部９・、９ｂ
の内側の一イｉ膜５゛を蚕ツチングにより除去してから
、不純物のドープされていないポリシリコン１′２を全
面的にデポジションして第３図の状態となる。

それから、熱処理を施すことによって外部ペニス領□域
１０．１０内の不純物（ボロ“ン）を、その上のノシド
ープ・ポリシリコン１２内にわき上がらせる。このとき
、熱−現時間を適当に設定することにより、第３図に一
一へで示すように；開口部９ａ、９ｂの内側へ向かって
ポリシリ４ン電蓋１２・から−散して来る不純物の先端
′より妃ｉ部ベース領域１０から拡散し″て□来ｇ不純
物の尻端が先行髪：“る時点で熱処理を中止ず°る□、
を暮と、開”口部９・、９Ｇの間隔いかんにかか：わら
ず、常に開口□部９ａ、９ｂの内側の端ｉ基準にして、
そこから一定距離までボロンを拡散させることができる
。

この状態で、ヒドラジン（Ｎ　Ｈｘ　Ｎ　Ｈ２）のよう
なエツチング液を用いて上記ポリシリコン１２ｉｉしエ
ツチングを施すと、ヒドラジンはボロンを含□むポリシ
リコンに比べ、ボロンを含まないボ１”リシリコンを２
０“〜１００倍の速度でエツチングすることができるた
め、第４図に示すように開口部９ａ、９ｂの内側から一
定距離だけ離れた位置より内側の細分のポリシリコンが
除去されて開口部１３が形成されるとともに、上記ベー
ス引出し用の一層目のポリシリコン電極１２ａの外側の
ポリシリコンも除去され、ポリシリコン電極１２ａの上
“に２層目のベース弓１出し用電極１２ｂがそれ”ぞ武
形成□される。

”−４図の状態の後は、先ず熱酸化によってポリシリコ
ン電極１２ｂの表面をｉ化させて酸化膜１４を形成し□
た後、と”れをマスクとして開口部１３の内側の基板主
面上□の窒化−８と酸化膜５をエツチングｉより゛除去
する′□。それから、方向性ドライエッチ□ングにより
開”口部１３の内側に露出されたエピタキシャル層４の
表面を適当な深さまで削って凹部１５を形成する（第５
図）。

その後、再びポリシリコン１６を全面的にデポジション
してから、このポリシリコン１６に先ずＰ型不純物を打
ち込んで拡散させ、真性ベース領域となるＰ型拡散層１
１を形成する。それから、上記ポリシリコン１６にひ素
のようなＮ型不純物を打ち込んで拡散させて、真性ベー
ス領域１１の上にＮ型のエミッタ領域１７を形成し、第
６図の状態となる。

上記の場合、開口部１３の端は外部ベース領域１０．１
０からの拡散距離すなわち不純物の拡散速度によって決
まるとともに、この開口部１３を基準にして真性ベース
領域１１およびエミッタ領域１７の拡散が行なわれる。

そのため、関口部９ａ、９ｂと開口部１３との間隔はプ
ロセスの最小加工寸法以下に精度良く設定させてやるこ
とができ、かつこれによって開口部１３内のポリシリコ
ン１６からの拡散によって真性ベース領域１１を形成し
たとき、真性ベース領−１１と外部ベース”□領域１０
とを確実に接合させることができる。しかも、真性ベー
ス領域１１およびエミッタ領域１７は、開口部１３内の
ポリシリコン１６からの拡散によって形成されるため、
占有面積が小さくかつ浅く形成される。そのため、トラ
ンジスタのスイッチング速度が速くされる。

第６図の状態の後は、ホトエツチングにより。

ポリシリコン１６の不用な部分を除去してエミッタ用ポ
リシリコン電極１６ａを形成した後、その上にＰＳＧ膜
（リン・ケイ酸ガラス膜）のような眉間絶縁膜１８を全
面的に形成してから、ベース。

エミッタおよびコレクタの各コンタクトホール１９ａ〜
１９ｃを形成する。それから、層間絶縁膜１８の上にア
ルミニウムを蒸着させた後ホトエツチングを行なってア
ルミ電極２０ａ〜２０ｃを形成して第７図の状態とされ
る。その後、アルミ電極２０ａ〜２０ｃの上に、ファイ
ナルパッシベーション膜が形成されて完成状態とされる
。

上記実施例のようなトランジスタ構造によれば、エミッ
タ領域１７およびその下の真性ベース領域１１が形成さ
れる部分が、他の部分の基板主面よりも一段低くなるよ
うに声れている。そのため、外部ベース領域１０とＮ十
埋込層２との間のエピタキシャル層４の厚みおよび真性
ベース領域１１とＮ＋＋込層２６との間のエピタキシャ
ル層４の厚みを、凹部１５の深色を制御することにより
各々独立に決めてやることができる。

その結果、エピタキシャル層４を比較的厚く形成してお
くことによって、外部べｉス領域ｌＯからエピタキシャ
ル層４とＮ＋＋込層２との境界までの距離を大きくして
、ベース・コレクタ間の寄生容量を減らすことができる
とともに、外部ベース領域１０．１０の内側の基板主−
１に形成さ、りる。

凹部１５の深さを適当に設定するこ。とに＋、す、真性
ベース領域１１からエピタキシャル層４．とＮ＋埋埋込
肩上の境界までの距離を、短くしてｉランジスタのｆｔ
を向上させ、ることかできる。

つまり、上記ごとくＮ十埋込層２．から外部ベース領域
１０までの高さが高くなると、Ｎ＋＋込層２からの不純
物のわき杏が、りによるエビタキどヤル層４内の濃度が
表面から浅い位置はど薄くなるため、外部ベース領域１
０と接するエピタキシャル層４の濃度が下がり、空乏層
が拡がり易くなっ工接合容量が小さくなる。これによっ
て、ベース・コレクタ間の寄生容量が減少されてトラン
ジスタの動作速度が向上されるのである。

また、真性ベース領域１１の位置が低くされ、Ｎ十埋込
層２からの高さが低くされたことにより、・動作電流が
大きくなるに従って実質的なベース領域がＮ＋＋込層２
に向かってエピタキシャル層４内を拡がって行っても、
Ｎ十埋込層２に達するとそれ以上拡がらなくなるため、
電流増加に伴なうベース幅の増大が抑えられ、トランジ
スタのｆＴが向上されるのである。

さらに、エピタキシャル層を薄くすることにより、薄い
ベース幅で顕著となるキャリアのコレクユ　」（１− 夕走行時間が短縮され、高いｆｔが実現できる。

なお、上記実施例では、ベース引出し用の電極としてポ
リシリコン電極１２ａ、１２ｂが用いられているが、一
層目のポリシリコン電極１２ａは金属あるいはメタルシ
リサイド等の導電層によって形成するようにしてもよい
。

また、上記構造のトランジスタの製法は実施例に限定さ
れるものでなく、例えば凹部１５の形成は方向性のドラ
イエツチングでなく、ヒドラジンエツチングやウェット
エツチングであってもよい。

さらに、上記実施例では、コレクタ引上げロアの形成を
ベース、エミッタの形成前に行なっているが、その形成
後に行なうようにしてもよい。また、コレクタ引上げロ
アの上にもポリシリコン電極を形成させるようにしても
よい。

［効果］ グラフトベース構造のバイポーラトランジスタにおいて
、外部ベース領域内側の真性ベース領域となる部分の半
導体基板主面を削り、この一段低くなった部分に真性ベ
ース領域とエミッタ領域を形成するようにしたので、外
部ベース領域下のエピタキシャル層の厚みと、真性ベー
ス領域下のエピタキシャル層の厚みを各々独立に最適化
することができるようになる。これによって外部ベース
領域からコレクタ領域（Ｎ＋埋込層）までの距離を長く
し、かつ真性ベース領域からコレクタ領域までの距離を
短くできるという作用により、ベース・コレクタ間の容
量が減少されてトランジスタの動作速度が向上されると
ともに、動作電流によるベース幅の拡がりが抑えられて
トランジスタのｆ□が向上されるという効果がある。

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。例えば上記実施例では、
ポリシリコンからの拡散によってエミッタ領域と真性ベ
ース領域が形成されているが、これらはイオン打込みに
よって形成することも可能である。また、そのようにし
た場合、エミッタ用ポリシリコン電極を省略するように
してもよい。

さらに、上記実施例ではアイソプレーナ技術によるフィ
ールド酸化膜によって素子間の分離が行なわれているが
、ＬＯＧＯ８あるいは基板主面に溝を掘って誘電体で埋
めてなるＵ溝分離領域等で分離されるようにされたもの
であってもよい。

［利用分野］ 以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるバイポーラ集積回路
におけるバイポーラトランジスタの形成技術に適用した
ものについて説明したが、それに限定されるものでなく
、例えばＭＯ８集積回路におけるバイポーラトランジス
タの形成技術などにも利用できる。

図面の簡単な説ｉ　、、 桝１図は、従来の半導体゛集積口“路装置に□おけるバ
イポーラトランジスタの構成例を示す断面図、第２図〜
第７図は、本発明をバイポーラ集積回路に適用した場合
の一実施例を製造工程順に示した半導体基板の要部断面
図である。

１・・・・半導体基板、２・・・・Ｎ＋埋込層、３・・
・・チャンネルストッパ層、４・・・・Ｎ−型エピタキ
シャル層、５・・・・酸化膜、６・・・・分離用酸化膜
、７・・・・コレクタ引出し口、８・・・・窒化膜、９
ａ。

９ｂ・・・・開口部、１０・・・・外部ベース領域、１
１・・・・真性ベース領域、１２・・・・ポリシリコン
、１２ａ、１２ｂ・・・・ベース引出し用電極（ポリシ
リコン電極）、１３・・・・開口部、１４・・・・酸化
膜、１５・・・・凹部、１６・・・・ポリシリコン。

１６“ａ・・・・エミッタ用ポリシリコン電極、１７・
・・・エミッタ領域、１８・・・・層間絶縁膜（ＰＳＧ
膜）、１９ａ〜１９ｃ・・・・コンタクトホール、２０
ａ〜２０ｃ・・・・アルミ電極。

第　１　図 第　２　図 第　３　図 第　４　図 第　５　図 第　６　図 第　７　図

Claims (1)

1. 【特許請求の範囲】 １、半導体基板の主面に該半導体基板とは異なる導電型
   の埋込層が形成され、かつその上にエビタキレヤル層が
   形成されているとともに、このエピタキシ今ル層にはパ
   イポー−トランジスタのベース領域とコレクタ領域とエ
   ミッタ領域となる拡散層がそれぞれ形成されてなる半導
   体装置において、上記ベース領域が、上記エビ多キシャ
   ル層の表面に形成された凹部内に形晟された真性来−入
   領域と、そあ外側のこれよりも一段高いエピタキシャル
   層表面に形成された外部ベース領域とにより構成され、
   上記真性ベース領域の上にエミッタ領域が形成されてな
   ることを特徴とする半導体装置。 ２、上記外部ベース領域の表−には、ベース引出し用の
   電極が形成されてなる巳とを特徴とする特許請求の範囲
   第１項記載の半導体装置。 ３、上記外部ベース領域の表面にはポリシリコン層が形
   成され、かつこのポリシリコン層に関口部が形成され、
   ポリシリコン層の表面から開口部の内側にかけては絶縁
   膜が形成され、この開口部に一致するように真性ベース
   領域の形成された凹部が形成されていることを特徴とす
   る特許請求の範囲第１項もしくは第２項記載の半導体装
   置。 ４、上記凹部内の量ミッタ領域の上にはポリシリコン電
   −が形成され、このポリシリコン電極からの不純物拡散
   によって、上記真性ベース領域およびエミッタ領域が形
   成されてなることを特徴とする特許請求の範囲第１項、
   第２項もしくは第３項記載あ半導体装置。