JPH04269835A - トレンチ形電極を有する半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ベース電極がポリシリ
コンでフィールド酸化膜上に引き上げられている自己整
合形高速バイポーラトランジスタ半導体装置において、
ベースポリシリコンを分離する絶縁膜とその下に位置す
るフィールド酸化膜とを同時に一直線で貫通するトレン
チ形ポリシリコンコレクタ電極またはさらにｎ−　エピ
タキシャル層をも一直線で貫通するトレンチ形ポリシリ
コンコレクタ電極を持ち、ベースポリシリコンとコレク
タポリシリコンとを分離するそれらの間にある酸化膜ま
たはＣＶＤ絶縁膜の断面形状を改良した構造によってベ
ースポリシリコンとコレクタポリシリコンとの間のリー
ク電流の低減および耐圧の向上を実現し、さらにコレク
タ電極構造が小さいことから、トランジスタサイズの微
細化による高密度配置の実現および基板コレクタ間容量
，横方向コレクタ抵抗の低減とを図ったトレンチ形電極
を有する半導体装置およびその製造方法に関し、さらに
このトレンチ形電極を有する半導体装置とＭＯＳ形トラ
ンジスタとを同一シリコン基板上に混載してある複合形
のトレンチ形電極を有する半導体装置に関するものであ
る。

【０００２】

【従来の技術】図１７は、ベース電極をポリシリコンで
引き上げたバイポーラトランジスタにおいて、コレクタ
引き出しポリシリコン電極構造の従来構成を示す断面図
である。図１７において、１はｐ−　基板、２はｎ＋埋
め込み層（コレクタ）、３はｎ＋拡散層（コレクタ）、
４はｐチャネルカット拡散層、５はｎ−　エピタキシャ
ル層（コレクタ）、６はｐベース、７はｎ＋　エミッタ
、８はフィールド酸化膜、９は第１のポリシリコン酸化
膜、１０は第１のポリシリコンベース・コレクタ電極間
ポリシリコン酸化膜、１１は第１のポリシリコンベース
電極、１２は第１のポリシリコンコレクタ電極、１３は
第２のポリシリコンエミッタ電極、１４は第２のポリシ
リコンコレクタ電極、１５は第１のポリシリコンベース
電極上の酸化膜、１６は窒化膜、１７は酸化膜、１８は
ベース・コレクタ間フィールド酸化膜、１９はコレクタ
穴である。

【０００３】このように構成されるバイポーラ形トラン
ジスタは、ベース電極１１およびエミッタ電極１３にポ
リシリコンを用いたダブルポリセルファライン形構造を
有しており、例えば特願昭５２−１３７５５４号，特願
昭５８−１９０２５５号などで示される超自己整合型ト
ランジスタＳＳＴのような高速バイポーラ技術として広
く利用されている。

【０００４】この従来のトランジスタにおいては、ポリ
シリコンベース電極およびコレクタ取り出し電極は以下
のように分離されて形成される。■選択的にフィールド
酸化してベース，エミッタ側のシリコン表面領域と同時
にコレクタ側のシリコン表面領域とを形成する。このと
き、両シリコン表面領域を分けるため、その間にフィー
ルド酸化膜１８が形成される。■コレクタ穴１９をコレ
クタ側シリコン表面領域内に位置決めして開口し、その
穴を利用したイオン注入による不純物導入，熱拡散によ
ってｎ＋　拡散層（コレクタ）３を形成し、ｎ＋　埋め
込み層（コレクタ）２からのコレクタの引き上げを行う
。■第１のポリシリコンによりベース電極１１を形成す
る。 コレクタシリコン表面領域上の第１のポリシリコンを第
１のポリシリコンコレクタ電極１２として利用するため
、ベース上とコレクタ上の第１のポリシリコンをロコス
酸化膜１０によって分離する。■不純物を含まずに形成
された第１のポリシリコンに対して第１のポリシリコン
ベース電極１１にイオン注入などの方法でｐ形の不純物
を導入し、第１のポリシリコンコレクタ電極１２をノン
ドープのままにするため、コレクタを覆うマスクを形成
する。このとき、マスク端の位置合わせはベース・コレ
クタ間ポリシリコン酸化膜１０の上で行う。■第２のポ
リシリコンエミッタ電極１３を加工形成するとき、第１
のポリシリコンコレクタ電極１２が加工され、段差を生
じないようにその第１のポリシリコンコレクタ電極１２
を覆って第２のポリシリコンコレクタ電極１４を形成す
る。エミッタおよびコレクタ用にｎ形不純物を第２のポ
リシリコンに導入し、さらにこの第２のポリシリコンコ
レクタ電極１４から第１のポリシリコンコレクタ電極１
２へｎ形不純物が拡散され、コレクタ電極の形成が完了
する。前記工程■において、第１のポリシリコンをエッ
チングするのみでポリシリコンベース・コレクタ電極間
を分離する方法も考えられるが、本工程■のようにポリ
シリコン酸化膜１０で充填，平坦化して分離する場合の
方が次のような利点を有する。 （ａ−１）エッチングで分離する場合に比べてポリシリ
コンベース電極１１の周辺にポリシリコン膜厚相当の段
差が生じず、第２のポリシリコンエミッタ電極１３を加
工したときにこの段差側壁部に第２ポリシリコンが残存
してその残存したポリシリコンがエミッタ・ベース間も
しくはベース・コレクタ間のショート経路を形成すると
いう問題がないため、高い歩留りが実現できる利点があ
る。 （ａ−２）エッチングで分離する場合に比べてポリシリ
コン酸化膜９，１０の分のみフィールド酸化膜８，１８
の上により厚く酸化膜が存在するため、酸化膜９，１０
上に配置されたメタル配線，ポリシリコン抵抗などの基
板間容量が小さくなるという利点を有する。 したがって図１７に示すようにダブルポリ形セルフアラ
インバイポーラトランジスタは、ポリシリコン酸化膜で
ポリシリコンベース電極と分離されたコレクタ構造を有
することにより、ポリシリコンベース電極の平坦化によ
る高歩留りおよびポリシリコン酸化膜を含んだ厚い酸化
膜によるメタル配線などの基板間容量低減化の利点を有
している。

【０００５】

【発明が解決しようとする課題】しかしながら、前述し
た（ａ−１），（ａ−２）のような利点を有しながらも
依然として以下のような問題が残っている。 （ｂ−１）第１のポリシリコンからなるベース電極１１
とコレクタ電極１２とを分離する酸化膜１０の酸化速度
は、広い領域の酸化膜９に比べてパタン幅が狭いために
遅い。酸化膜１０の断面形状はバーズビーク発生のため
、上面のパタン幅より酸化膜１０下面の窒化膜に接する
部分の幅は狭い。以上の２つの理由のため、ポリシリコ
ンベース電極１１とポリシリコンコレクタ電極１２との
間にリーク電流が流れたり、耐圧が低下するという問題
を有している。 （ｂ−２）コレクタ側にもシリコン表面領域をロコス酸
化によって形成するため、バーズビークに伴う不要な領
域を必要とする。さらに第１のポリシリコンからなるベ
ース電極１１とコレクタ電極１２とをポリシリコン酸化
膜１０で分離するときもポリシリコンの酸化時に生じる
バーズビークの不要な領域を必要とする。 （ｂ−３）コレクタ側のシリコン表面領域に対するコレ
クタ穴１９，コレクタ穴１９に対する第１のポリシリコ
ンコレクタ電極１２および第１のポリシリコンコレクタ
電極１２に対する第２のポリシリコンコレクタ電極１４
の位置合わせのための領域を必要とする。これらの（ｂ
−２），（ｂ−３）による不要な領域を有するため、コ
レクタ電極下部のｎ＋　埋め込み層（コレクタ）２とｐ
−　基板１との間に不要な寄生容量が増加する。さらに
エミッタ直下とコレクタ電極直下との間のｎ＋　埋め込
み層（コレクタ）２における横方向の不要なコレクタ抵
抗が増加するという問題がある。 （ｂ−４）ｎ＋　拡散層（コレクタ）３を形成する時の
熱処理によってｎ＋　埋め込み層（コレクタ）２が再分
布し、ｎ−　エピタキシャル層（コレクタ）５とｎ＋埋
め込み層（コレクタ）２との間の不純物分布の制御性が
悪化する。

【０００６】本発明の目的は、ベース電極がポリシリコ
ンでフィールド酸化膜上に引き上げられている自己整合
形高速バイポーラトランジスタ半導体装置において、前
述した■で説明した利点（ａ−１），（ａ−２）を有し
ながらも問題点（ｂ−１）〜（ｂ−４）を解決したトレ
ンチ形電極を有する半導体装置およびその製造方法を提
供することにある。具体的には、ベースポリシリコンが
酸化などの方法で平坦に分離されていてポリシリコンコ
レクタ電極がトレンチ形であることから、ポリシリコン
ベース電極とポリシリコンコレクタ電極との間を分離す
る酸化膜などの絶縁膜の断面形状が改良され、それら両
ポリシリコン電極間のリーク電流の低減，耐圧の向上が
図られ、さらにコレクタ電極構造が小さくでき、トラン
ジスタの縮小化，基板間容量およびコレクタ抵抗の低減
が図られことから、高い歩留りおよび高速動作を可能と
したトレンチ形電極を有する半導体装置およびその製造
方法を提供することにある。さらにこのトレンチ形電極
を有する半導体装置とＭＯＳ形トランジスタとを同一シ
リコン基板上に混載して低消費電力で大規模，高性能を
合わせ持つ複合形のトレンチ形電極を有する半導体装置
を提供することにある。

【０００７】

【課題を解決するための手段】このような目的を達成す
るために本発明によるトレンチ形電極を有する半導体装
置は、フィールド酸化膜に囲まれた１つのシリコン基板
表面からベース電極がポリシリコンでフィールド酸化膜
上に引き上げられ、その引き上げられたポリシリコンベ
ース電極が絶縁膜で取り囲まれて分離され、ポリシリコ
ンベース電極から離れて１つの穴がベース電極を取り囲
む絶縁膜とフィールド酸化膜とを一直線に貫通し、シリ
コン基板のコレクタ拡散層に到達またはシリコン基板中
の低濃度層をも貫通して高濃度のコレクタ埋め込み層の
中に到達していて穴がポリシリコンで埋められてコレク
タ電極を形成するようにしたものである。また、本発明
による複合形のトレンチ形電極を有する半導体装置は、
このトレンチ形電極を有する半導体装置と、ｐチャネル
，ｎチャネル電界効果トランジスタの少なくとも一方と
が同一シリコン基板上に形成するものである。また、本
発明によるトレンチ形電極を有する半導体装置の製造方
法は、フィールド酸化膜に囲まれた１つのシリコン基板
表面領域を形成する工程と、シリコン基板表面領域から
ベース電極をポリシリコンでフィールド酸化膜上に引き
上げる工程と、引き上げられたポリシリコンベース電極
をポリシリコンの酸化で分離する工程と、ポリシリコン
ベース電極から離れてこのポリシリコンベース電極を取
り囲む絶縁膜とフィールド酸化膜とを同時に一直線に貫
通してシリコン基板中のコレクタ拡散層に到達する穴ま
たはシリコン基板中をも貫通して高濃度のコレクタ埋め
込み層の中に到達する穴を形成する工程と、穴にポリシ
リコンを埋めてコレクタ電極を形成する工程とから形成
するものである。また、本発明によるトレンチ形電極を
有する半導体装置の製造方法の他の方法は、フィールド
酸化膜に囲まれた１つのシリコン基板表面領域を形成す
る工程と、シリコン基板表面領域からベース電極をポリ
シリコンでフィールド酸化膜上に引き上げる工程と、引
き上げられたポリシリコンベース電極をそのポリシリコ
ンのエッチングおよびＣＶＤで形成した絶縁膜で分離す
る工程と、ポリシリコンベース電極から離れてベース電
極を取り囲む絶縁膜およびフィールド酸化膜を同時に一
直線に貫通してシリコン基板のコレクタ拡散層に到達す
る穴またはシリコン基板中の低濃度層をも貫通して高濃
度のコレクタ埋め込層の中に到達する穴を形成する工程
と、穴にポリシリコンを埋めてコレクタ電極を形成する
工程とから形成するものである。

【０００８】

【作用】本発明においては、ポリシリコンコレクタ電極
がポリシリコンを充填したトレンチ形の構造が形成され
、選択酸化時のバーズビークおよび何層もの位置合わせ
に伴う不要な領域が必要でなくなり、半導体装置が微細
化される。

【０００９】

【実施例】以下、図面を用いて本発明の実施例を詳細に
説明する。

【００１０】（実施例１）図１は本発明によるトレンチ
形電極を有する半導体装置の一実施例を説明するための
ｎｐｎ型バイポーラ形トランジスタの構造を示す断面図
である。図１において、１はｐ−　基板、２はｎ＋　埋
め込み層（コレクタ）、４はｐチャネルカット拡散層、
５はｎ−　エピタキシャル層（コレクタ）、６はｐベー
ス、７はｎ＋　エミッタ、８はフィールド酸化膜、９は
第１のポリシリコン酸化膜、１１は第１のポリシリコン
ベース電極、１３は第２のポリシリコンエミッタ電極、
１４は第２のポリシリコンコレクタ電極、１５は第１の
ポリシリコンベース電極上の酸化膜、１６は窒化膜、１
７は酸化膜、２２はｎ＋　拡散層（コレクタ）、２３は
ポリシリコントレンチ形コレクタ電極、２４はベース領
域・コレクタポリシリコン電極間フィールド酸化膜、２
５はベース・コレクタポリシリコン電極間ポリシリコン
酸化膜である。

【００１１】さらにポリシリコンベース電極・ポリシリ
コンコレクタ電極間酸化膜の形状を比較して図２（ａ）
に示す従来構造および図２（ｂ）に示す本発明の構造に
ついて説明する。図２において、８はフィールド酸化膜
、９は第１のポリシリコン酸化膜、１０は第１のポリシ
リコンベース・コレクタ電極間ポリシリコン酸化膜、１
１は第１のポリシリコンベース電極、１２は第１のポリ
シリコンコレクタ電極、１５は第１のポリシリコンベー
ス電極１１上の酸化膜、１６は窒化膜、１７は酸化膜、
１８はベース・コレクタ間フィールド酸化膜、１９はコ
レクタ穴、Ａはコレクタ穴１９の幅、Ｂは第１のポリシ
リコンを分離する酸化膜の端とコレクタ穴１９との間隔
、２３はポリシリコントレンチ形コレクタ電極、２４は
ベース電極・コレクタポリシリコン電極間フィールド酸
化膜、２５はベース・コレクタポリシリコン電極間ポリ
シリコン酸化膜、Ｃはポリシリコンコレクタ電極２３の
幅、２７はポリシリコン酸化膜（フィールド）、２８は
シリコン基板、Ｄは従来構造でのベース・コレクタ間ポ
リシリコン酸化用パタン幅、Ｅは従来構造でのベース・
コレクタ間ポリシリコン酸化膜下部窒化膜上での幅、Ｆ
は本発明でのベースポリシリコン酸化膜用マスク端とコ
レクタトレンチポリシリコン端との間隔、Ｇは本発明で
のベース・コレクタ間ポリシリコン酸化膜下部窒化膜上
での幅である。次に本発明と従来構造の差異について説
明する。■本発明は、図２（ｂ）に示すようにポリシリ
コンコレクタ電極２３がポリシリコンが充填されたトレ
ンチ形で形成されていて第１のポリシリコン酸化膜９，
ポリシリコン酸化膜２５，窒化膜１６，フィールド酸化
膜８およびフィールド酸化膜２４を一直線に貫通してシ
リコン基板２８上の拡散層２２に接触している構造を有
している。このとき、ポリシリコンコレクタ電極２３が
さらに拡散層２２をも一直線に貫通していてｎ＋　埋め
込み層２に接触していても良い。そのため、図１７に示
すようにコレクタ側にもシリコン表面領域をロコス酸化
によって形成する時のバーズビークに伴う不要な領域お
よび第１のポリシリコンからなるベース電極１１および
コレクタ電極１２をポリシリコン酸化膜１０で分離する
時のポリシリコン酸化時に生じるバーズビークの不要な
領域を有していない。さらに図１７の従来構造に示され
ているようなコレクタ側のシリコン表面領域に対するコ
レクタ穴１９，このコレクタ穴１９に対する第１のポリ
シリコンコレクタ電極１２およびこの第１のポリシリコ
ンコレクタ電極１２に対する第２のポリシリコンコレク
タ電極１４の位置合わせのための領域を必要としない。 このため、図２（ａ）で示されるようにコレクタ穴１９
の幅Ａとポリシリコンコレクタ電極２３の幅Ｃとを同じ
寸法で形成した場合、第１のポリシリコンを分離する酸
化膜の端とコレクタ穴１９との間隔Ｂの２倍の幅だけト
ランジスタが小さくなり、その幅分の不要な領域を無く
することができる。したがって本構造では、コレクタ電
極下部のｎ＋　埋め込み層（コレクタ）２とｐ−　基板
１との間の不要な容量およびエミッタ直下とコレクタ電
極直下との間のｎ＋　埋め込み層（コレクタ）２におけ
る横方向の不要なコレクタ抵抗がないという利点があり
、バイポーラトランジスタの高速動作に有用である。■
図２（ａ）と図２（ｂ）とで比較して示されるように第
１のポリシリコンベース電極１１とポリシリコンコレク
タ電極１２，ポリシリコントレンチ形コレクタ電極２３
とを絶縁するポリシリコン酸化膜１０，２５の断面構造
が異なっている。すなわち従来構造の酸化膜１０の場合
、酸化膜下面が左右両方向とも曲線状の形状を有する。 そのため、選択酸化用のパタン幅Ｄに対して有効にポリ
シリコンベース・コレクタ電極を絶縁する酸化膜下面の
幅Ｅは、Ｄ−２ｘ（バーズビーク幅）と狭くなり、ベー
ス・コレクタ間の耐圧低下，リーク電流の増加延いては
トランジスタの歩留りが低下する。他方、本発明の酸化
膜２５の場合、酸化膜下面の形状は、ポリシリコンベー
ス電極側の片方にのみ曲線状の形状を有するので、ベー
ス・コレクタ間のパタン間隔Ｆに対して両ポリシリコン
の絶縁に有効に作用する酸化膜下面の幅Ｇは、幅Ｆ（バ
ーズビーク幅）であり、選択酸化用のパタン幅Ｄとパタ
ン幅Ｆとが同じ場合、従来の幅Ｅと比べてバーズビーク
幅分広くなり、耐圧およびトランジスタの歩留りが向上
する効果がある。さらに図２（ｂ）に示す本発明におけ
る第１のポリシリコンの選択酸化は、ポリシリコンベー
ス電極側の片方のパタン端しか存在しない広い領域に対
するものであり、図２（ａ）に示す従来構造で選択酸化
される領域がパタン幅Ｄで決定される狭い領域に対する
ものと異なる。そのため、従来構造において生じる問題
、すなわちパタン幅Ｄが２〜１μｍ程度以下に小さくな
ったとき、バーズビーク幅が大きくなるという問題は起
きない。したがってポリシリコンベース・コレクタ間の
絶縁に有効に作用する酸化膜下面の幅の違いは、先ほど
見積もった値以上に大きくなり、耐圧，トランジスタの
歩留り向上への効果がより大きくなる。■本発明では、
図１で示されるようにポリシリコントレンチ形コレクタ
電極２３がフィールド酸化膜８の下面までもしくはｎ＋
　埋め込み層（コレクタ）２の中まで到達した構造をも
つことができる。このとき、コレクタ電極用の不純物の
導入は、ポリシリコン堆積時の添加もしくはシリコン基
板に比べて１０〜１００倍以上速い拡散係数を有するポ
リシリコン中の拡散で行う。そのため、従来構造の図１
７に示されるようなシリコン基板表面からコレクタ穴１
９を通したシリコン中に不純物拡散によってｎ＋拡散層
（コレクタ）３を形成する場合に比べて熱処理の量が格
段に減少し、ｎ＋　埋め込み層（コレクタ）２の再分布
が小さくなってｎ−　エピタキシャル層（コレクタ）５
とｎ＋　埋め込み層（コレクタ）２との間の不純物分布
の制御性が向上することから、より高い遮断周波数を有
する高速バイポーラトランジスタを実現できる利点があ
る。

【００１２】（実施例２）次にポリシリコンベース電極
がそのポリシリコンの酸化膜で取り囲まれて分離される
場合の本発明のトレンチ形電極を有する半導体装置の製
造方法をｎｐｎトランジスタを例にして図３〜図１１を
用いて説明する。まず、図３に示すように■ｐ−　基板
１の一部にｎ＋　埋め込み層（コレクタ）２を形成し、
■ｎ−　エピタキシャル層（コレクタ）５を全面に成長
させる。■ｎ＋埋め込み層（コレクタ）２の周辺に適当
な距離をおいてｐ−　基板１に達するｐチャネルカット
拡散層４を形成し、ｎ−　エピタキシャル層（コレクタ
）５とｎ＋　埋め込み層（コレクタ）２とを分離する。 ■選択酸化によってエミッタ・ベース用シリコン領域３
３を確定してそれ以外の領域にフィールド酸化膜８を形
成する。次に図４に示すように■薄い酸化膜１７をエミ
ッタ・ベース用シリコン領域３３の表面に熱酸化で形成
し、その後、■窒化膜１６，■第１のポリシリコン層３
４および■第１のポリシリコン選択酸化用第２の窒化膜
３５をＣＶＤ法で堆積する。■ポリシリコンベース電極
を確定するためのパタン形成を行った後、■第１のポリ
シリコン選択酸化用第２の窒化膜３５を加工する。さら
に■第１のポリシリコン層３４を途中まで加工し、ポリ
シリコンベース電極を囲むフィールド用第１のポリシリ
コン層３６を形成する。次に図５に示すように■第１の
ポリシリコン選択酸化用第２の窒化膜３５をマスクに選
択酸化を行う。フィールド用第１のポリシリコン層３６
は酸化されて第１のポリシリコン酸化膜９に変わる。■
第１のポリシリコン選択酸化用第２の窒化膜３５を熱燐
酸によって除去し、■イオン注入法などによってｐ形不
純物を添加した第１のポリシリコンベース電極１１を形
成する。 このとき、工程■と工程■とを入れ換えてｐ形不純物を
添加した後に第２の窒化膜３５を熱燐酸によって除去し
ても良い。次に図６に示すように■第３の窒化膜３７お
よび■酸化膜３８を形成した後、■レジストパタン形成
を行い、■ＲＩＥなどの異方性エッチングで酸化膜３８
，第３の窒化膜３７，第１のポリシリコン酸化膜９，窒
化膜１６およびフィールド酸化膜８を加工してトレンチ
形コレクタ電極穴３９を形成する。■このとき、さらに
ｎ−　エピタキシャル層（コレクタ）５をも同じパタン
でエッチングしてｎ＋埋め込み層（コレクタ）２に到達
する穴３９を形成しても良い。次に図７に示すように■
コレクタ用ポリシリコン４０を堆積してトレンチ形コレ
クタ電極穴３９を充填する。このとき、コレクタ電極穴
３９の幅の半分以上の膜厚でポリシリコン４０を堆積す
れば、コレクタ電極穴３９を完全に埋めることができる
。次に図８に示すように■酸化膜３８上のコレクタ用ポ
リシリコン４０をエッチバックして除去する。このとき
、トレンチ形コレクタ電極用穴３９に埋まっているポリ
シリコンのみが残る。エッチバックは酸化膜３８の下面
の位置まで行い、ポリシリコントレンチ形コレクタ電極
２３の形成を完了する。コレクタ用ポリシリコン４０に
ｎ形不純物が堆積時に添加されている場合、以上で工程
を完了する。不純物が添加されていない場合、■酸化膜
３８をマスクにイオン注入などの方法でｎ形不純物をポ
リシリコントレンチ形コレクタ電極２３の表面に導入し
、■熱拡散でポリシリコン中を拡散させ、さらに■ｎ＋
　拡散層（コレクタ）２２を形成して工程を完了する。 図６に示す工程でｎ−　エピタキシャル層（コレクタ）
５をも同じパタンでエッチングし、トレンチ形コレクタ
電極用穴３９がｎ＋　埋め込み層（コレクタ）２に到達
している場合、ｎ＋　拡散層（コレクタ）２２の形成を
省略してもよく、同様の工程でポリシリコントレンチ形
コレクタ電極２３が形成できる。次に図９に示すように
■酸化膜３８および■第３の窒化膜３７を除去した後、
■第４の窒化膜４１を形成する。■第１のポリシリコン
ベース電極１１より大きい穴を第４の窒化膜４１に開け
、さらに■エミッタ用穴４２をポリシリコンベース電極
１１をエッチングして形成する。■ポリシリコントレン
チ形コレクタ電極２３は第４の窒化膜４１で覆われてい
るので、熱酸化により第１のポリシリコンベース電極１
１の表面にのみ酸化膜１５を形成する。次に図１０に示
すように特願昭５８−１９０２５５号で説明されている
ように■エミッタ用穴４２から窒化膜１６を第１のポリ
シリコンベース電極１１の下部が充分に露出するところ
までサイドエッチングし、■引き続き酸化膜１７をウェ
ットエッチングで加工する。その後、■ノンドープポリ
シリコンを堆積し、■エッチバックすることにより、第
１のポリシリコンベース電極１１とｎ−　エピタキシャ
ル層５とをポリシリコンで接続する。■第１のポリシリ
コンベース電極１１からの拡散と■ボロンのイオン注入
によりｐベース６を形成した後、■エミッタ・ベースポ
リシリコン間酸化膜４３および■エミッタ拡散層用シリ
コン穴４４を形成する。■第２のポリシリコンエミッタ
電極１３および第２のポリシリコンコレクタ電極１４を
形成した後、■第２のポリシリコンエミッタ電極１３か
らのｎ形不純物拡散によってｎ＋　エミッタ７が形成さ
れ、バイポーラトランジスタの形成が完了する。次に図
１１に示すように■ＣＶＤ酸化膜４５を堆積した後、■
コンタクト穴４６を開け、■メタル電極４７を形成して
全工程を終える。

【００１３】（実施例３）ポリシリコンベース電極がＣ
ＶＤ法で形成された絶縁膜で取り囲まれて分離される場
合の本発明のトレンチ形電極を有する半導体装置の製造
方法をｎｐｎトランジスタを例にして図１２〜図１４を
にしたがって説明する。ここでは実施例２と異なってい
る部分を中心に説明する。まず、図１２に示すように前
述した図３の工程■〜工程■および図４の■薄い酸化膜
１６，■窒化膜１６，■第１のポリシリコン３４形成，
■ポリシリコンベース電極を確定するためのパタン形成
を行う。その後、新たに■第１のポリシリコン３４を窒
化膜１６まで加工してベース電極用ポリシリコン４８を
形成する。次に図１３に示すように■ＣＶＤ酸化膜４９
を全面に堆積する。■図１２の工程■と同じ寸法の反転
パタンを形成して■ベース電極用第１のポリシリコン４
８上のＣＶＤ酸化膜４９を取り除き、ポリシリコンベー
ス電極を取り囲むフィールド部のみにＣＶＤ酸化膜４９
を形成する。次に図１４に示すように■イオン注入法な
どによってｐ形不純物をベース電極用第１のポリシリコ
ン４８に添加し、第１のポリシリコンベース電極１１を
形成する。その後、実施例２の図６以降の工程を進める
ことによってメタル電極４７を有するバイポーラトラン
ジスタの形成が完了する。ただし、ここでは実施例２の
図１０で示されたコレクタ電極と異なり、実施例２の図
６の工程■で説明したようにｎ−　エピタキシャル層５
をもエッチングで貫通してトレンチ形コレクタ電極用穴
３９を形成した場合を示しており、ｎ＋　埋め込み層（
コレクタ）２にまで到達しているポリシリコントレンチ
形コレクタ電極５０を有している。このとき、ｎ形不純
物の拡散によってポリシリコントレンチ形コレクタ電極
５０の側面にｎ＋　拡散層５１が形成されても良い。

【００１４】このような方法によると、実施例２に比べ
て第１のポリシリコンベース電極１１とポリシリコント
レンチ形コレクタ電極５０との間を絶縁するポリシリコ
ンベース・コレクタ電極間ＣＶＤ酸化膜５２の断面形状
は、実施例２のポリシリコンベース・コレクタ電極間ポ
リシリコン酸化膜２５の断面形状より改善されている。 すなわち実施例２では図２で説明したようにコレクタ側
の形状が主に改善されているのに比べ、実施例３ではベ
ース側も大きく改善されていて絶縁に有効に作用する酸
化膜下面の幅が大きくなり、よりポリシリコンベース・
コレクタ電極間絶縁の耐圧，歩留りが向上する。また、
選択酸化を用いないことから、図５の工程■で第１のポ
リシリコン酸化膜９を形成するときのバーズビーク発生
の問題がないため、その分だけトランジスタの寸法が小
さくなるという利点を有している。

【００１５】（実施例４）図１５に実施例２で説明した
ｎｐｎバイポーラ形トランジスタ６２とｎチャネルＭＯ
Ｓトランジスタ６３およびｐチャネルＭＯＳトランジス
タ６４を同一シリコン基板上に形成した複合形のトレン
チ形電極を有する半導体装置（ＢｉＣＭＯＳ）の断面構
造を示す。同図に示すようにこれら３種類のトランジス
タは、特願平２−１４５０３０号で説明されている素子
分離が実施されている。すなわちｎｐｎバイポーラトラ
ンジスタ６２の下にコレクタｎ＋　埋め込み層２が、ｎ
ＭＯＳトランジスタ６３およびｐＭＯＳトランジスタ６
４の下にｎ＋　埋め込み層５７およびｎ＋　埋め込み層
６５がそれぞれあってこれらｎ＋　埋め込み層２，５７
，６５は絶縁膜で充填されたトレンチ６０によって切断
されていてｐウェル５５とｎウェル５６，ｎ＋　埋め込
み層（ｐＭＯＳ）６５のｎ形領域との間にｐ−　基板１
とｎ＋　埋め込み層（ｎＭＯＳ）５７とがあって分離さ
れている。ｎＭＯＳトランジスタ６３はｎ＋　埋め込み
層（ｎＭＯＳ）５７の上のｐウェル５５とｎ＋　ソース
・ドレイン拡散層５９，ゲート酸化膜６７，ゲートポリ
シリコン電極５４とからなり、ｐＭＯＳトランジスタ６
４はｎ＋　埋め込み層（ｐＭＯＳ）６５の上のｎウェル
５６とｐ＋　ソース・ドレイン拡散層５８，ゲート酸化
膜６７，ゲートポリシリコン電極５４とからなっている
。ｎｐｎバイポーラ６２は実施例２と同様に形成され、
さらにこの例では、特願昭６２−１２２４７９号が適用
されてエミッタ７の直下にイオン注入ｎ形コレクタ６１
を有し、遮断周波数の向上による高速化が図られている
。

【００１６】本実施例におけるように超高速バイポーラ
に加え、低消費電力で動作するＣＭＯＳトランジスタを
混載させることによって高速動作でかつ高集積，高機能
，低消費電力のトレンチ形電極を有する半導体装置を同
一シリコンチップ上に実現できる利点を有する。

【００１７】ＢｉＣＭＯＳ上のＣＭＯＳの遅延時間を横
軸にＥＣＬの遅延時間を縦軸にそれぞれとって従来のＢ
ｉＣＭＯＳ技術の速度性能を比較した結果を図１６に示
す。同図から明らかなように従来の０．５μｍ技術に比
べ、ＣＭＯＳ，ＥＣＬとも２倍以上の高速化が図られて
いる。

【００１８】

【発明の効果】以上、説明したように本発明によれば、
以下に示すような極めて優れた効果が得られる。■バイ
ポーラトランジスタでは、ポリシリコンコレクタ電極が
ポリシリコンを充填したトレンチ形の構造を有していて
選択酸化時のバーズビーク，何層もの位置合わせに伴う
不要な領域を必要としないため、トランジスタが微細に
なって不要なコレクタ・基板間容量，横方向コレクタ抵
抗がないという利点があり、バイポーラトランジスタの
高速動作に有効である。■バイポーラトランジスタでは
、ポリシリコンベース電極とポリシリコンコレクタ電極
とを絶縁する酸化膜の断面構造が改良されていて両ポリ
シリコン電極の絶縁に有効に作用する酸化膜下面の幅が
大きく、リーク電流の低減，分離耐圧の向上，トランジ
スタ歩留りの向上に効果がある。■コレクタ電極用不純
物の導入は、ポリシリコン堆積時の添加もしくはシリコ
ン基板に比べて１０〜１００倍以上速い拡散係数を有す
るポリシリコン中の拡散で行うため、従来のシリコン基
板表面からシリコン中の不純物拡散によって高濃度埋め
込み層を形成する場合に比べて熱処理の量が格段に減少
し、高濃度埋め込み層の再分布が小さくなって低濃度層
と高濃度埋め込み層との間の不純物分布の制御性が向上
することから、より高い遮断周波数を有する高速バイポ
ーラトランジスタを実現できる。■超高速バイポーラト
ランジスタに加えて低消費電力で動作するＣＭＯＳトラ
ンジスタを混載させることによって高速動作でかつ高集
積，高機能，低消費電力の半導体装置を同一シリコンチ
ップ上に実現できる。

【図面の簡単な説明】

【図１】本発明によるトレンチ形電極を有する半導体装
置の一実施例による構成を示す断面図である。

【図２】（ａ）はポリシリコンベース電極とポリシリコ
ンコレクタ電極との間の酸化膜の形状を示す従来構造の
断面図、（ｂ）はポリシリコンベース電極とポリシリコ
ンコレクタ電極との間の酸化膜の形状を示す本発明によ
る構造の断面図である。

【図３】本発明によるトレンチ形電極を有する半導体装
置の製造方法の一実施例による工程を説明する断面図で
ある。

【図４】本発明によるトレンチ形電極を有する半導体装
置の製造方法の一工程を説明する断面図である。

【図５】本発明によるトレンチ形電極を有する半導体装
置の製造方法の一工程を説明する断面図である。

【図６】本発明によるトレンチ形電極を有する半導体装
置の製造方法の一工程を説明する断面図である。

【図７】本発明によるトレンチ形電極を有する半導体装
置の製造方法の一工程を説明する断面図である。

【図８】本発明によるトレンチ形電極を有する半導体装
置の製造方法の一工程を説明する断面図である。

【図９】本発明によるトレンチ形電極を有する半導体装
置の製造方法の一工程を説明する断面図である。

【図１０】本発明によるトレンチ形電極を有する半導体
装置の製造方法の一工程を説明する断面図である。

【図１１】本発明によるトレンチ形電極を有する半導体
装置の製造方法の一工程を説明する断面図である。

【図１２】本発明によるトレンチ形電極を有する半導体
装置の製造方法の他の実施例による工程を説明する断面
図である。

【図１３】本発明によるトレンチ形電極を有する半導体
装置の製造方法の一工程を説明する断面図である。

【図１４】本発明によるトレンチ形電極を有する半導体
装置の製造方法の一工程を説明する断面図である。

【図１５】本発明による複合形のトレンチ形電極を有す
る半導体装置の他の実施例による構成を示す断面図であ
る。

【図１６】ＢｉＣＭＯＳ上のＣＭＯＳ，ＥＣＬ遅延時間
の関係を示す図である。

【図１７】従来のベース電極をポリシリコンで引き上げ
たバイポーラトランジスタにおけるコレクタ引き出し電
極の構成を示す断面図である。

【符号の説明】

１　　　　ｐ−　基板 ２　　　　ｎ＋　埋め込み層（コレクタ）３　　　　ｎ
＋　拡散層（コレクタ） ４　　　　ｐチャネルカット拡散層 ５　　　　ｎ−　エピタキシャル層 ６　　　　ｐベース ７　　　　ｎ＋　エミッタ ８　　　　フィールド酸化膜 ９　　　　第１のポリシリコン酸化膜 １０　　　　第１のポリシリコンベース・コレクタ電極
間ポリシリコン酸化膜 １１　　　　第１のポリシリコンベース電極１２　　　
　第１のポリシリコンコレクタ電極１３　　　　第２の
ポリシリコンエミッタ電極１４　　　　第２のポリシリ
コンコレクタ電極１５　　　　第１のポリシリコンベー
ス電極上の酸化膜１６　　　　窒化膜 １７　　　　酸化膜 １８　　　　ベース・コレクタ間フィールド酸化膜１９
　　　　コレクタ穴 ２２　　　　ｎ＋　拡散層 ２３　　　　ポリシリコントレンチ形コレクタ電極２４
　　　　ベース領域・コレクタポリシリコン電極間フィ
ールド酸化膜 ２５　　　　ベース・コレクタポリシリコン電極間ポリ
シリコン酸化膜 ２７　　　　ポリシリコン酸化膜（フィールド）２８　
　　　シリコン基板 ３３　　　　エミッタ・ベース用シリコン領域３４　　
　　第１のポリシリコン ３５　　　　第１のポリシリコン選択酸化用第２の窒化
膜３６　　　　ベースポリシリコン電極を囲むフィール
ド用第１のポリシリコン層 ３７　　　　第３の窒化膜 ３８　　　　酸化膜 ３９　　　　トレンチ形コレクタ電極用穴４０　　　　
コレクタ用ポリシリコン ４１　　　　第４の窒化膜 ４２　　　　エミッタ用穴 ４３　　　　エミッタ・ベースポリシリコン間酸化膜４
４　　　　エミッタ拡散用シリコン穴４５　　　　ＣＶ
Ｄ酸化膜 ４６　　　　コンタクト穴 ４７　　　　メタル電極 ４８　　　　ベース電極用第１のポリシリコン４９　　
　　ＣＶＤ酸化膜 ５０　　　　ｎ＋　拡散層（コレクタ）５１　　　　ポ
リシリコントレンチ形コレクタ電極５０側面のｎ＋　拡
散層 ５２　　　　ベース・コレクタポリシリコン電極間ＣＶ
Ｄ酸化膜 ５３　　　　フィールド酸化膜 ５４　　　　ゲートポリシリコン電極 ５５　　　　ｐウェル ５６　　　　ｎウェル ５７　　　　ｎ＋　埋め込み層（ｎＭＯＳ）５８　　　
　ｐ＋　ソース・ドレイン拡散層５９　　　　ｎ＋　ソ
ース・ドレイン拡散層６０　　　　絶縁膜充填トレンチ ６１　　　　イオン注入ｎ形コレクタ ６２　　　　ｎｐｎバイポーラトランジスタ６３　　　
　ｎチャネルＭＯＳトランジスタ６４　　　　ｐチャネ
ルＭＯＳトランジスタ６５　　　　ｎ＋　埋め込み層（
ｐＭＯＳ）６６　　　　ｎ＋　埋め込み層（フィールド
）６７　　　　ゲート酸化膜

Claims (4)

【特許請求の範囲】
1. 【請求項１】　　フィールド酸化膜に囲まれた１つのシ
   リコン基板表面からポリシリコンベース電極がフィール
   ド酸化膜上に引き上げられ、前記引き上げられたポリシ
   リコンベース電極が絶縁膜で取り囲まれて分離され、前
   記ポリシリコンベース電極から離れて１つの穴がポリシ
   リコンベース電極を取り囲む絶縁膜とフィールド酸化膜
   とを一直線に貫通し、前記シリコン基板のコレクタ拡散
   層に到達またはシリコン基板中の低濃度層をも貫通して
   高濃度のコレクタ埋め込み層の中に到達していて前記穴
   がポリシリコンで埋められてコレクタ電極が形成される
   ことを特徴とするバイポーラ形のトレンチ形電極を有す
   る半導体装置。
2. 【請求項２】　　請求項１におけるバイポーラ形のトレ
   ンチ形電極を有する半導体装置と、ｐチャネル，ｎチャ
   ネル電界効果トランジスタの少なくとも一方とが同一シ
   リコン基板上に形成されたことを特徴とする複合形のト
   レンチ形電極を有する半導体装置。
3. 【請求項３】　　フィールド酸化膜に囲まれた１つのシ
   リコン基板表面領域を形成する工程と、前記シリコン基
   板表面領域からベース電極をポリシリコンでフィールド
   酸化膜上に引き上げる工程と、前記引き上げられたポリ
   シリコンベース電極をポリシリコンの酸化で分離する工
   程と、前記ポリシリコンベース電極から離れてポリシリ
   コンベース電極を取り囲む絶縁膜とフィールド酸化膜と
   を同時に一直線に貫通してシリコン基板中のコレクタ拡
   散層に到達する穴またはシリコン基板中をも貫通して高
   濃度のコレクタ埋め込み層の中に到達する穴を形成する
   工程と、前記穴にポリシリコンを埋めてコレクタ電極を
   形成する工程とを有することを特徴とするトレンチ形電
   極を有する半導体装置の製造方法。
4. 【請求項４】　　フィールド酸化膜に囲まれた１つのシ
   リコン基板表面領域を形成する工程と、シリコン基板表
   面領域からベース電極をポリシリコンでフィールド酸化
   膜上に引き上げる工程と、前記引き上げられたポリシリ
   コンベース電極をそのポリシリコンのエッチングおよび
   ＣＶＤで形成した絶縁膜で分離する工程と、前記ポリシ
   リコンベース電極から離れてポリシリコンベース電極を
   取り囲む絶縁膜およびフィールド酸化膜を同時に一直線
   に貫通してシリコン基板のコレクタ拡散層に到達する穴
   またはシリコン基板中の低濃度層をも貫通して高濃度の
   コレクタ埋め込層の中に到達する穴を形成する工程と、
   前記穴にポリシリコンを埋めてコレクタ電極を形成する
   工程とを有するトレンチ形電極を有する半導体装置の製
   造方法。