JP2020047715A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2020047715A JP2020047715A JP2018173773A JP2018173773A JP2020047715A JP 2020047715 A JP2020047715 A JP 2020047715A JP 2018173773 A JP2018173773 A JP 2018173773A JP 2018173773 A JP2018173773 A JP 2018173773A JP 2020047715 A JP2020047715 A JP 2020047715A
- Authority
- JP
- Japan
- Prior art keywords
- conductive member
- semiconductor device
- type
- semiconductor
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 129
- 239000000758 substrate Substances 0.000 claims abstract description 84
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 63
- 229910052710 silicon Inorganic materials 0.000 claims description 63
- 239000010703 silicon Substances 0.000 claims description 63
- 239000012535 impurity Substances 0.000 claims description 34
- 230000001172 regenerating effect Effects 0.000 claims description 15
- 229910052751 metal Inorganic materials 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 5
- 230000005669 field effect Effects 0.000 claims description 3
- 229910044991 metal oxide Inorganic materials 0.000 claims 2
- 150000004706 metal oxides Chemical class 0.000 claims 2
- 238000009792 diffusion process Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 116
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 25
- 229910052814 silicon oxide Inorganic materials 0.000 description 25
- 238000004519 manufacturing process Methods 0.000 description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 12
- 229920005591 polysilicon Polymers 0.000 description 12
- 238000005229 chemical vapour deposition Methods 0.000 description 9
- 230000000052 comparative effect Effects 0.000 description 9
- 238000000034 method Methods 0.000 description 8
- 238000001020 plasma etching Methods 0.000 description 8
- 229910052581 Si3N4 Inorganic materials 0.000 description 7
- 230000000694 effects Effects 0.000 description 7
- 239000011229 interlayer Substances 0.000 description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 7
- 238000009826 distribution Methods 0.000 description 5
- 230000003071 parasitic effect Effects 0.000 description 5
- 239000004020 conductor Substances 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
- H01L29/0623—Buried supplementary region, e.g. buried guard ring
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/107—Substrate region of field-effect devices
- H01L29/1075—Substrate region of field-effect devices of field-effect transistors
- H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
- H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/107—Substrate region of field-effect devices
- H01L29/1075—Substrate region of field-effect devices of field-effect transistors
- H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
- H01L29/1087—Substrate region of field-effect devices of field-effect transistors with insulated gate characterised by the contact structure of the substrate region, e.g. for controlling or preventing bipolar effect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
- H01L29/7817—Lateral DMOS transistors, i.e. LDMOS transistors structurally associated with at least one other device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
Abstract
【課題】小型化が可能な半導体装置を提供する。【解決手段】半導体装置は、第1導電形の半導体基板と、少なくとも一部が前記半導体基板の上層部分に形成され、第2導電形の第1埋込層を含む第1素子と、少なくとも一部が前記半導体基板の上層部分に形成され、前記第2導電形の第2埋込層を含む第2素子と、前記半導体基板における前記第1素子と前記第2素子との間に配置され、上端が前記半導体基板の上面に露出し、下端が前記第1埋込層の下端及び前記第2埋込層の下端よりも下方に位置した第1導電性部材と、前記半導体基板内に設けられ、前記第1導電部材に接した前記第2導電形の第1半導体領域と、を備える。【選択図】図1
Description
実施形態は、半導体装置に関する。
従来より、半導体基板に複数の素子を形成した半導体装置が開発されている。半導体装置においては、小型化が要求されている。
実施形態の目的は、小型化が可能な半導体装置を提供することである。
実施形態に係る半導体装置は、第1導電形の半導体基板と、少なくとも一部が前記半導体基板の上層部分に形成され、第2導電形の第1埋込層を含む第1素子と、少なくとも一部が前記半導体基板の上層部分に形成され、前記第2導電形の第2埋込層を含む第2素子と、前記半導体基板における前記第1素子と前記第2素子との間に配置され、上端が前記半導体基板の上面に露出し、下端が前記第1埋込層の下端及び前記第2埋込層の下端よりも下方に位置した第1導電性部材と、前記半導体基板内に設けられ、前記第1導電部材に接した前記第2導電形の第1半導体領域と、を備える。
(第1の実施形態)
以下、第1の実施形態について説明する。
図1(a)は本実施形態に係る半導体装置を示す平面図であり、(b)は(a)に示すA−A’線による断面図である。
なお、各図は模式的なものであり、構成要素は適宜省略又は強調されている。また、図間において、構成要素の寸法比等は必ずしも整合していない。後述する他の図についても、同様である。
以下、第1の実施形態について説明する。
図1(a)は本実施形態に係る半導体装置を示す平面図であり、(b)は(a)に示すA−A’線による断面図である。
なお、各図は模式的なものであり、構成要素は適宜省略又は強調されている。また、図間において、構成要素の寸法比等は必ずしも整合していない。後述する他の図についても、同様である。
図1(a)及び(b)に示すように、本実施形態に係る半導体装置1においては、導電形がp形のシリコン基板10が設けられている。シリコン基板10の上層部分及びシリコン基板10上には、素子11及び素子12が形成されている。素子11及び素子12は、例えば、MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor:金属酸化物半導体電界効果トランジスタ)であってもよく、例えば、DMOS(Double-Diffused MOSFET:二重拡散MOSFET)であってもよい。素子11と素子12は、同じ種類の素子でもよく、異なる種類の素子でもよい。素子12は例えばアナログ素子であってもよい。
素子11においては、シリコン基板10の上層部分に、導電形がn+形のn+形埋込層21が設けられており、n+形埋込層21上には導電形がp形のp形層22が設けられており、p形層22上には、導電形がn形のn形層23が設けられている。n形層23の少なくとも一部はシリコン基板10の上面に露出している。なお、「n+形」との表記は、導電形がn形であってドナーとなる不純物(以下、「n形不純物」という)の濃度が「n形」よりも高いことを示す。同様に、「p+形」との表記は、導電形がp形であってアクセプタとなる不純物(以下、「p形不純物」という)の濃度が「p形」よりも高いことを示す。
同様に、素子12においては、シリコン基板10の上層部分にn+形埋込層26が設けられており、n+形埋込層26上にはp形層27が設けられており、p形層27上にはn形層28が設けられている。n形層28の少なくとも一部はシリコン基板10の上面に露出している。
上方から見て、素子11の周囲には導電性部材31が設けられている。導電性部材31は、導電性材料、例えば、n形不純物を含むポリシリコン又は金属により形成されている。導電性部材31の上端31aはシリコン基板10の上面において露出し、下端31bはシリコン基板10内であってn+形埋込層21の下端及びn+形埋込層26の下端よりも下方に位置している。
導電性部材31の側面31cとシリコン基板10との間には、絶縁膜32及び33が設けられている。但し、絶縁膜32及び33は導電性部材31の下端31bは覆っていない。絶縁膜32及び33の厚さは、導電性部材31と素子11との間で耐圧を確保できる厚さである。
また、シリコン基板10内であって、導電性部材31の直下には、n+形領域34が設けられている。n+形領域34は導電性部材31の下端31bに接している。これにより、シリコン基板10はn+形領域34を介して導電性部材31に接続され得る。
上方から見て、導電性部材31、絶縁膜32、絶縁膜33及びn+形領域34の形状は、それぞれ、素子11を囲む枠状である。したがって、導電性部材31、絶縁膜32、絶縁膜33及びn+形領域34のそれぞれの一部は、素子11と素子12の間に配置されている。
同様に、上方から見て、素子12の周囲には、導電性部材36が設けられている。導電性部材36も、導電性材料、例えば、n形不純物を含むポリシリコン又は金属により形成されている。導電性部材36の上端36aはシリコン基板10の上面において露出し、下端36bはシリコン基板10内であってn+形埋込層21の下端及びn+形埋込層26の下端よりも下方に位置している。
導電性部材36の側面36cとシリコン基板10との間には、絶縁膜37及び38が設けられている。但し、絶縁膜37及び38は導電性部材36の下端36bは覆っていない。また、シリコン基板10内であって、導電性部材36の直下には、n+形領域39が設けられている。n+形領域39は導電性部材36の下端36bに接している。これにより、シリコン基板10はn+形領域39を介して導電性部材36に接続され得る。
上方から見て、導電性部材36、絶縁膜37、絶縁膜38及びn+形領域39の形状は、それぞれ、素子12を囲む枠状である。したがって、導電性部材36、絶縁膜37、絶縁膜38及びn+形領域39のそれぞれの一部は、素子11と素子12の間に配置されている。
次に、本実施形態に係る半導体装置1の動作について説明する。
シリコン基板10は、例えば、接地電位GNDに接続されている。また、導電性部材31の上端31a及び導電性部材36の上端36aも接地電位GNDに接続されている。更に、素子11のn形層23にはインピーダンス素子が接続されており、負回生電流が流入する。
シリコン基板10は、例えば、接地電位GNDに接続されている。また、導電性部材31の上端31a及び導電性部材36の上端36aも接地電位GNDに接続されている。更に、素子11のn形層23にはインピーダンス素子が接続されており、負回生電流が流入する。
素子11のn形層23に負回生電流が入力されると、n形層23、p形層22及びn+形埋込層21からなる寄生npnトランジスタが導通し、これにより、p形層22、n+形埋込層21及びシリコン基板10からなる寄生pnpトランジスタが導通する。この結果、電子が素子11からシリコン基板10内に導入される。なお、図1(b)において、電子は、「−」(マイナス)を円で囲んだ記号で示している。後述する図2(b)についても同様である。
素子11の周囲には導電性部材31及びn+形領域34が設けられており、接地電位GNDが印加されているため、シリコン基板10内に導入された電子の大部分は、n+形領域34及び導電性部材31を介して、接地電位GNDに排出される。また、n+形領域34に吸収されなかった電子の大部分は、n+形領域39及び導電性部材36を介して、接地電位GNDに排出される。
次に、本実施形態の効果について説明する。
上述の如く、半導体装置1においては、素子11からシリコン基板10内に導入された電子の大部分が、n+形領域34及び導電性部材31を介して、接地電位GNDに排出される。また、n+形領域34に吸収されなかった電子の大部分は、n+形領域39及び導電性部材36を介して、接地電位GNDに排出される。このため、素子11からシリコン基板10内に導入された電子が素子12に到達することを抑制でき、素子12の動作に影響を及ぼすことを抑制できる。この結果、素子11と素子12の距離を短くすることができ、半導体装置1を小型化できる。
上述の如く、半導体装置1においては、素子11からシリコン基板10内に導入された電子の大部分が、n+形領域34及び導電性部材31を介して、接地電位GNDに排出される。また、n+形領域34に吸収されなかった電子の大部分は、n+形領域39及び導電性部材36を介して、接地電位GNDに排出される。このため、素子11からシリコン基板10内に導入された電子が素子12に到達することを抑制でき、素子12の動作に影響を及ぼすことを抑制できる。この結果、素子11と素子12の距離を短くすることができ、半導体装置1を小型化できる。
なお、導電性部材31の上端31a及び導電性部材36の上端36aには、正電位が印加されてもよい。これにより、シリコン基板10中の電子をより確実に吸収することができる。
(比較例)
以下、比較例について説明する。
図2(a)は本比較例に係る半導体装置を示す平面図であり、(b)は(a)に示すB−B’線による断面図である。
以下、比較例について説明する。
図2(a)は本比較例に係る半導体装置を示す平面図であり、(b)は(a)に示すB−B’線による断面図である。
図2(a)及び(b)に示すように、本比較例に係る半導体装置101においては、素子11の周囲には、導電性部材31、絶縁膜32及び33、n+形領域34は設けられておらず、その替わりに、例えば、シリコン酸化物等の絶縁性材料からなる絶縁性部材111が設けられている。絶縁性部材111の直下にはp+形領域112が設けられている。p+形領域112は絶縁性部材111の下端に接している。
同様に、素子12の周囲には、導電性部材36、絶縁膜37及び38、n+形領域39は設けられておらず、その替わりに、絶縁性材料からなる絶縁性部材113が設けられている。絶縁性部材113の直下にはp+形領域114が設けられている。p+形領域114は絶縁性部材113の下端に接している。シリコン基板10は接地電位GNDに接続されている。
半導体装置101においては、素子11のn形層23に負回生電流が入力されて、シリコン基板10内に電子が導入されたときに、電子の一部はシリコン基板10を介して接地電位GNDに排出されるものの、残りは素子12内に流入し、n+形埋込層26の電位を変動させる。この結果、素子12の動作が不安定になり、誤動作する可能性がある。
(試験例)
次に、第1の実施形態の効果を示す試験例について説明する。
図3(a)〜(d)は、本試験例のシミュレーション結果を示す図である。
図3(a)は比較例に係る半導体装置101におけるn形不純物の濃度分布を示し、(b)は第1の実施形態に係る半導体装置1におけるn形不純物の濃度分布を示し、(c)は比較例に係る半導体装置101における電子の濃度分布を示し、(d)は第1の実施形態に係る半導体装置1における電子の濃度分布を示す。
次に、第1の実施形態の効果を示す試験例について説明する。
図3(a)〜(d)は、本試験例のシミュレーション結果を示す図である。
図3(a)は比較例に係る半導体装置101におけるn形不純物の濃度分布を示し、(b)は第1の実施形態に係る半導体装置1におけるn形不純物の濃度分布を示し、(c)は比較例に係る半導体装置101における電子の濃度分布を示し、(d)は第1の実施形態に係る半導体装置1における電子の濃度分布を示す。
なお、本試験例においては、比較例に係る半導体装置101において、シリコン基板10における素子11と素子12の間にp形不純物の濃度が周囲よりも高い部分が設けられている。このため、この部分のn形不純物の濃度は周囲よりも低くなっている。
本試験例においては、シリコン基板10、導電性部材31及び36に接地電位GNDを印加した状態で、素子11に負回生電流が入力された場合を想定し、電子濃度分布を計算した。
図3(c)に示すように、比較例に係る半導体装置101においては、素子11に流入した電子の一部は、シリコン基板10における素子11と素子12の間の部分から接地電位GNDに排出されているが、電子の大部分は、素子12のn+形埋込層26に流入した。このため、素子11に入力された負回生電流に起因して、素子12の動作が不安定になることが推定される。
これに対して、図3(d)に示すように、第1の実施形態に係る半導体装置1においては、素子11に流入した電子の大部分はn+形領域34に吸収され、一部はn+形領域39に吸収されて、素子12のn+形埋込層26には殆ど到達しなかった。このため、素子11に入力された負回生電流は、素子12の動作には実質的な影響を与えないことが推定される。半導体装置1において、素子11に負回生電流が流入したときに素子12に到達する電流は、半導体装置101における同電流の10000分の1程度であった。
(第2の実施形態)
次に、第2の実施形態について説明する。
図4は、本実施形態に係る半導体装置を示す断面図である。
図4に示すように、本実施形態に係る半導体装置2においては、素子11及び素子12として、pチャネル形のDMOSが設けられている。半導体装置2は、例えば、DMOSを混載したLSI(large scale integrated circuit:大規模集積回路)である。
次に、第2の実施形態について説明する。
図4は、本実施形態に係る半導体装置を示す断面図である。
図4に示すように、本実施形態に係る半導体装置2においては、素子11及び素子12として、pチャネル形のDMOSが設けられている。半導体装置2は、例えば、DMOSを混載したLSI(large scale integrated circuit:大規模集積回路)である。
素子11においては、n+形埋込層21上にディープnウェル41が設けられている。ディープnウェル41はn+形埋込層21及びp形層22に接している。また、p形層22上にはpウェル42が設けられている。pウェル42はp形層22及びn形層23に接している。n形層23はドリフト層である。pウェル42上には、導電形がn+形のソース領域43及び導電形がp+形のバックゲート領域44が設けられている。また、n形層23上の一部には、STI(Shallow Trench Isolation:素子分離絶縁膜)45が設けられている。
シリコン基板10上には、例えばシリコン酸化物からなる層間絶縁膜50が設けられている。層間絶縁膜50内には、例えばポリシリコンからなるゲート電極51が設けられている。n形層23及びpウェル42を含む半導体部分とゲート電極51との間には、ゲート絶縁膜(図示せず)が設けられている。
また、層間絶縁膜50内には、例えば金属からなるソースコンタクト52、ドレインコンタクト53、ゲートコンタクト54、ボディコンタクト55及びプラグ56が設けられている。ソースコンタクト52はソース領域43及びバックゲート領域44に接続されている。ドレインコンタクト53はn形層23に接続されている。ゲートコンタクト54はゲート電極51に接続されている。ボディコンタクト55はディープnウェル41に接続されている。プラグ56は導電性部材31の上端31aに接続されている。
素子12の構成も、素子11と同様である。すなわち、素子12においては、n+形埋込層26上にディープnウェル41が設けられており、n+形埋込層26及びp形層27に接している。また、p形層27上にpウェル42が設けられており、p形層27及びn形層28に接している。n形層28はドリフト層である。pウェル42上には、n+形のソース領域43及びp+形のバックゲート領域44が設けられている。また、n形層28上の一部には、STI45が設けられている。
また、素子12においても、層間絶縁膜50内には、ゲート電極51、ソースコンタクト52、ドレインコンタクト53、ゲートコンタクト54、ボディコンタクト55及びプラグ56が設けられており、素子11と同様に接続されている。
シリコン基板10における素子11と素子12の間の部分の上層部分には、導電形がp形のpウェル58が設けられている。pウェル58におけるp形不純物の濃度は、シリコン基板10におけるp形不純物の濃度よりも高い。層間絶縁膜50内にはプラグ59が設けられており、pウェル58に接続されている。
次に、本実施形態に係る半導体装置の製造方法について説明する。
図5(a)〜(d)及び図6(a)〜(d)は、本実施形態に係る半導体装置の製造方法を示す断面図である。
図5(a)〜(d)及び図6(a)〜(d)は、本実施形態に係る半導体装置の製造方法を示す断面図である。
先ず、図5(a)に示すように、p形のシリコン基板10の上層部分に、n+形埋込層21及び26を形成する。n+形埋込層21は素子11を形成する予定の領域に形成し、n+形埋込層26は素子12を形成する予定の領域に形成する。
次に、図5(b)に示すように、シリコン基板10上にシリコンをエピタキシャル成長させて、p形のエピタキシャル層90を形成する。
次に、図5(b)に示すように、シリコン基板10上にシリコンをエピタキシャル成長させて、p形のエピタキシャル層90を形成する。
次に、図5(c)に示すように、エピタキシャル層90上に、シリコン酸化層91、シリコン窒化層92、シリコン酸化層93をこの順に堆積させることにより、マスク膜94を形成する。次に、マスク膜94をパターニングする。次に、パターニングされたマスク膜94をマスクとして、シリコンに対するRIE(Reactive Ion Etching:反応性イオンエッチング)を施すことにより、ディープトレンチ95を形成する。
ディープトレンチ95は、素子11を形成する予定の領域及び素子12を形成する予定の領域をそれぞれ囲むように、枠状に形成する。また、ディープトレンチ95は、エピタキシャル層90を貫通させて、シリコン基板10の上層部分まで到達させる。また、これらの工程に伴い、n+形埋込層21及び26に含まれるn形不純物がエピタキシャル層90内に拡散し、n+形埋込層21及び26がエピタキシャル層90内に伸張する。
次に、図5(d)に示すように、熱酸化処理を施し、ディープトレンチ95の内面上に薄いシリコン酸化層を形成する。次に、CVD(Chemical Vapor Deposition:化学気相成長法)により、シリコン酸化物を堆積させる。次に、RIEを施すことにより、ディープトレンチ95の底面上及びマスク膜94の上面上からシリコン酸化物を除去する。これにより、ディープトレンチ95の側面上に、側壁状の絶縁膜32、33、37、38が形成される。
次に、図6(a)に示すように、CVDにより、リン(P)又はヒ素(As)等のn形不純物を添加したポリシリコンを堆積させる。次に、このポリシリコンをCMP(Chemical Mechanical Polishing:化学的機械的研磨)又はCDE(Chemical Dry Etching)によってエッチバックする。これにより、ポリシリコンをディープトレンチ95内のみに残留させて、導電性部材31及び36を形成する。
次に、図6(b)に示すように、CVDによりシリコン酸化物を堆積させて、マスク膜96を形成する。次に、熱処理を施す。これにより、導電性部材31及び36内に含まれるn形不純物がシリコン基板10内に拡散し、n+形領域34及び39が自己整合的に形成される。
次に、図6(c)に示すように、マスク膜96をパターニングして、STI45を形成する予定の領域を開口する。次に、パターニングしたマスク膜96をマスクとして、シリコンに対するRIEを施すことにより、エピタキシャル層90の上面に凹部97を形成する。
次に、図6(d)に示すように、CVDによりシリコン酸化物を堆積させる。次に、シリコン窒化層92をストッパとしたCMPを施して、上面を平坦化する。次に、シリコン窒化層92を除去する。これにより、凹部97内にSTI45が形成される。
次に、図4に示すように、リソグラフィ法及びイオン注入法により、ディープnウェル41、pウェル42、n形層23、ソース領域43、バックゲート領域44、pウェル58を形成する。このとき、エピタキシャル層90の残部がp形層22及び27となる。なお、図4においては、素子11と素子12の間の領域のエピタキシャル層90はシリコン基板10の一部として表す。次に、シリコン酸化層91を除去する。
次に、ゲート絶縁膜(図示せず)、ゲート電極51、ソースコンタクト52、ドレインコンタクト53、ゲートコンタクト54、ボディコンタクト55、プラグ56、プラグ59を形成すると共に、層間絶縁膜50を形成する。このようにして、本実施形態に係る半導体装置2が製造される。
本実施形態においては、素子11を構成するpチャネル形のDMOSに、ドレインコンタクト53を介して負回生電流が入力されると、第1の実施形態と同様に、n形層23、p形層22及びn+形埋込層21からなる寄生npnトランジスタが導通し、これにより、p形層22、n+形埋込層21及びシリコン基板10からなる寄生pnpトランジスタが導通し、シリコン基板10内に電子が導入される。
この電子は、n+形領域34及び導電性部材31を介して接地電位に排出されると共に、n+形領域39及び導電性部材36を介して接地電位に排出される。このように、素子11と素子12の間に、n+形領域34及び導電性部材31、並びに、n+形領域39及び導電性部材36が設けられているため、素子12内に電子が流入することを抑制でき、素子12の動作が不安定になることを抑制できる。
本実施形態における上記以外の構成、動作及び効果は、前述の第1の実施形態と同様である。
本実施形態における上記以外の構成、動作及び効果は、前述の第1の実施形態と同様である。
(第3の実施形態)
次に、第3の実施形態について説明する。
図7は、本実施形態に係る半導体装置を示す断面図である。
次に、第3の実施形態について説明する。
図7は、本実施形態に係る半導体装置を示す断面図である。
図7に示すように、本実施形態に係る半導体装置3においては、素子11と素子12の間に、素子13が設けられている。素子13の種類は特に限定されない。図7においては、素子13も素子11及び12と同様に、pチャネル形のDMOSである例を示している。素子13は、例えば、ドライバのハイサイドを構成するpチャネル形のDMOSである。
半導体装置3においては、素子11の周囲には導電性部材31及びn+形領域34が設けられているが、素子12の周囲には導電性部材36及びn+形領域39は設けられておらず、その替わりに、絶縁性部材61が設けられている。また、素子13の周囲にも、絶縁性部材61が設けられている。絶縁性部材61は、例えば、シリコン酸化物等の絶縁性材料からなる。絶縁性部材61の形状は、上方から見て、素子12又は素子13を囲む枠状である。絶縁性部材61の下端は、n+形埋込層21の下端及びn+形埋込層26の下端よりも下方に位置している。
半導体装置3の回路構成は、素子11には、第1及び第2の実施形態と同様に、負回生電流が流入する可能性があり、素子12及び素子13には負回生電流は流入しないような構成である。
本実施形態においては、外部から負回生電流が流入する素子11の周囲には導電性部材31及びn+形領域34が設けられているため、負回生電流によりシリコン基板10内に流入した電子を、n+形領域34及び導電性部材31を介して排出することができる。一方、外部から負回生電流が流入しない素子12及び素子13の周囲には導電性部材を設けていないため、素子12及び13の素子面積が小さい。これにより、半導体装置3をより一層小型化することができる。
なお、素子11に流入した電子の大部分はn+形領域34及び導電性部材31によって排出されるため、素子12及び素子13の周囲にn+形領域及び導電性部材が設けられていなくても、実用上は問題ない。
また、本実施形態においては、素子12及び13にn+形領域を設けていないため、これらの素子をハイサイドのDMOSとして使用したときに、寄生pnpnサイリスタがラッチアップすることを回避できる。
本実施形態における上記以外の構成、製造方法、動作及び効果は、前述の第1の実施形態と同様である。
本実施形態における上記以外の構成、製造方法、動作及び効果は、前述の第1の実施形態と同様である。
(第4の実施形態)
次に、第4の実施形態について説明する。
図8は、本実施形態に係る半導体装置を示す平面図である。
図9は、本実施形態に係る半導体装置を示す断面図である。
次に、第4の実施形態について説明する。
図8は、本実施形態に係る半導体装置を示す平面図である。
図9は、本実施形態に係る半導体装置を示す断面図である。
図8及び図9に示すように、本実施形態に係る半導体装置4は、前述の第2の実施形態に係る半導体装置2(図4参照)と比較して、素子11の周囲及び素子12の周囲には導電性部材、絶縁膜及びn+形領域が設けられておらず、絶縁性部材61が設けられている点、並びに、素子11と素子12の間に導電性部材62が設けられている点が異なっている。
導電性部材62は、素子11を囲む絶縁性部材61と素子12を囲む絶縁性部材61との間に配置されている。導電性部材62の形状は、素子11から素子12に向かう方向に対して直交した方向に拡がる平板状である。導電性部材62は、例えば、3枚平行に配置されている。導電性部材62の側面を覆うように、絶縁膜63が設けられている。導電性部材62の直下には、n+形領域64が設けられており、導電性部材62の下端62bに接している。
絶縁性部材61の構成は、第3の実施形態において説明したとおりである。導電性部材62は、例えば、n形不純物を含むポリシリコン又は金属等の導電性材料からなり、その上端62aはシリコン基板10の上面に露出しており、下端62bはn+形埋込層21の下端及びn+形埋込層26の下端よりも下方に位置している。
本実施形態によれば、素子11の周囲及び素子12の周囲には導電性部材、絶縁膜、n+形領域を設けておらず、その替わりに、絶縁性部材61を設けているため、第2の実施形態と比較して、素子11及び12を小さくすることができる。一方、素子11と素子12との間には、導電性部材62、絶縁膜63、n+形領域64を設けているため、第2の実施形態と同様な作用により、素子11から素子12への電子の移動を抑制することができる。
本実施形態における上記以外の構成、製造方法、動作及び効果は、前述の第2の実施形態と同様である。
本実施形態における上記以外の構成、製造方法、動作及び効果は、前述の第2の実施形態と同様である。
なお、本実施形態においては、導電性部材62が3枚平行に設けられている例を示しているが、これには限定されず、導電性部材62の枚数は、2枚以下又は4枚以上でもよい。また、導電性部材62の形状も平板状には限定されず、例えば、素子11又は素子12の外縁に沿って屈曲していてもよい。
(第5の実施形態)
次に、第5の実施形態について説明する。
図10は、本実施形態に係る半導体装置を示す断面図である。
次に、第5の実施形態について説明する。
図10は、本実施形態に係る半導体装置を示す断面図である。
図10に示すように、本実施形態に係る半導体装置5は、前述の第4の実施形態に係る半導体装置4(図8及び図9参照)と比較して、一部のn+形領域64がp+形領域65に置き換わっている点が異なっている。
p+形領域65の導電形はp形であり、p+形領域65におけるp形不純物濃度は、シリコン基板10におけるp形不純物濃度よりも高い。p+形領域65は、一部の導電性部材62の直下に設けられており、この導電性部材62の下端62bに接している。p+形領域65にも、導電性部材62を介して接地電位が印加される。
次に、本実施形態に係る半導体装置の製造方法について説明する。
図11(a)〜(d)、図12(a)〜(c)及び図13(a)〜(c)は、本実施形態に係る半導体装置の製造方法を示す断面図である。
図11(a)〜(d)、図12(a)〜(c)及び図13(a)〜(c)は、本実施形態に係る半導体装置の製造方法を示す断面図である。
先ず、図11(a)に示すように、p形のシリコン基板10の上層部分に、n+形埋込層21及び26を形成する。
次に、図11(b)に示すように、シリコン基板10上にシリコンをエピタキシャル成長させて、p形のエピタキシャル層90を形成する。
次に、図11(b)に示すように、シリコン基板10上にシリコンをエピタキシャル成長させて、p形のエピタキシャル層90を形成する。
次に、図11(c)に示すように、エピタキシャル層90上に、シリコン酸化層91、シリコン窒化層92、シリコン酸化層93をこの順に堆積させることにより、マスク膜94を形成する。次に、マスク膜94をパターニングする。次に、パターニングされたマスク膜94をマスクとして、シリコンに対するRIEを施すことにより、ディープトレンチ98及び99を形成する。
このとき、ディープトレンチ98は、素子11を形成する予定の領域及び素子12を形成する予定の領域をそれぞれ囲むように、枠状に形成する。一方、ディープトレンチ99は、素子11を形成する予定の領域と素子12を形成する予定の領域との間に、ライン状に形成する。ディープトレンチ99は、例えば3本形成し、素子11から素子12に向かう方向に対して直交する方向に延びるように形成する。ディープトレンチ99の幅はディープトレンチ98の幅よりも広くし、例えば、第2の実施形態におけるディープトレンチ95(図5(c)参照)と同程度とする。
ディープトレンチ98及び99は、エピタキシャル層90を貫通させて、シリコン基板10の上層部分に進入させる。また、これらの工程に伴い、n+形埋込層21及び26に含まれるn形不純物がエピタキシャル層90内に拡散し、n+形埋込層21及び26がエピタキシャル層90内に伸張する。
次に、図11(d)に示すように、熱酸化処理を施し、ディープトレンチ98及び99の内面上に薄いシリコン酸化層を形成する。次に、CVDによりシリコン酸化物を堆積させる。このとき、ディープトレンチ98の幅は狭いため、シリコン酸化物はディープトレンチ98の内部全体に埋め込まれる。一方、ディープトレンチ99の幅は広いため、シリコン酸化物はディープトレンチ99の内面上に堆積されるが、ディープトレンチ99の内部全体は埋め込まれない。
次に、RIEを施す。これにより、ディープトレンチ99の底面上及びマスク膜94の上面上からシリコン酸化物が除去される。一方、ディープトレンチ98は内部までシリコン酸化物が埋め込まれているため、ディープトレンチ98内のシリコン酸化物は殆ど除去されない。このようにして、ディープトレンチ99の側面上に、側壁状の絶縁膜63が形成される。一方、ディープトレンチ98に残留したシリコン酸化物により、絶縁性部材61が形成される。
次に、図12(a)に示すように、CVDにより、不純物が添加されていないアンドープドポリシリコンを堆積させる。次に、このポリシリコンをCMP又はCDEによってエッチバックする。これにより、ポリシリコンをディープトレンチ99内のみに残留させて、導電性部材62を形成する。
次に、図12(b)に示すように、n+形領域64を形成したい領域を開口させたレジストマスク88を形成する。次に、レジストマスク88をマスクとして、リン又はヒ素等のn形不純物をイオン注入する。次に、レジストマスク88を除去する。
次に、図12(c)に示すように、p+形領域65を形成したい領域を開口させたレジストマスク89を形成する。次に、レジストマスク89をマスクとして、ボロン(B)等のp形不純物をイオン注入する。次に、レジストマスク89を除去する。
次に、図13(a)に示すように、CVDによりシリコン酸化物を堆積させて、マスク膜96を形成する。次に、熱処理を施す。これにより、導電性部材62内に含まれるn形不純物がシリコン基板10内に拡散して、n+形領域64が自己整合的に形成されると共に、導電性部材62内に含まれるp形不純物がシリコン基板10内に拡散して、p+形領域65が自己整合的に形成される。
次に、図13(b)に示すように、マスク膜96をパターニングして、STI45を形成する予定の領域を開口する。次に、パターニングしたマスク膜96をマスクとして、シリコンに対するRIEを施すことにより、エピタキシャル層90の上面に凹部97を形成する。
次に、図13(c)に示すように、CVDによりシリコン酸化物を堆積させる。次に、シリコン窒化層92をストッパとしたCMPを施して、上面を平坦化する。次に、シリコン窒化層92を除去する。これにより、凹部97内にSTI45が形成される。
以後の工程は、前述の第2の実施形態と同様である。このようにして、本実施形態に係る半導体装置5が製造される。本実施形態における上記以外の製造方法は、第2の実施形態(図5(a)〜図6(d)参照)と同様である。
本実施形態によれば、導電性部材62及びp+形領域65を介して、シリコン基板10の内部に接地電位を印加することができる。これにより、シリコン基板10と接地電位との間の寄生抵抗を低減し、シリコン基板10内部の電位を安定させることができる。この結果、ラッチアップの耐量を向上させることができる。
本実施形態における上記以外の構成、動作及び効果は、前述の第4の実施形態と同様である。
本実施形態における上記以外の構成、動作及び効果は、前述の第4の実施形態と同様である。
(第6の実施形態)
次に、第6の実施形態について説明する。
図14は、本実施形態に係る半導体装置を示す平面図である。
図14においては、導電性部材31の図示を省略し、n+形領域64及びp+形領域65を示している。
次に、第6の実施形態について説明する。
図14は、本実施形態に係る半導体装置を示す平面図である。
図14においては、導電性部材31の図示を省略し、n+形領域64及びp+形領域65を示している。
図14に示すように、本実施形態に係る半導体装置6においては、素子11の周囲に配置された導電性部材31(図4参照)の直下に、それぞれ複数のn+形領域64及びp+形領域65が設けられている。n+形領域64及びp+形領域65は導電性部材31の下端31bに沿って交互に配列されている。一方、素子12の周囲には導電性部材36等(図4参照)が設けられていてもよく、絶縁性部材61(図9参照)が設けられていてもよい。
次に、本実施形態に係る半導体装置の製造方法について説明する。
図15は、本実施形態に係る半導体装置の製造方法を示す平面図である。
先ず、図5(a)〜(d)に示す工程を実施して、シリコン基板10及びエピタキシャル層90にディープトレンチ95を形成する。そして、ディープトレンチ95の側面上に、絶縁膜32、33、37、38を形成する。
図15は、本実施形態に係る半導体装置の製造方法を示す平面図である。
先ず、図5(a)〜(d)に示す工程を実施して、シリコン基板10及びエピタキシャル層90にディープトレンチ95を形成する。そして、ディープトレンチ95の側面上に、絶縁膜32、33、37、38を形成する。
次に、図15に示すように、図6(a)に示す工程を実施して、ディープトレンチ95内に導電性部材31を形成する。但し、本実施形態においては、第2の実施形態とは異なり、不純物が添加されていないアンドープドポリシリコンを堆積させる。
次に、図12(b)及び(c)に示す工程と同様に、アンドープドポリシリコンからなる導電性部材31(図15参照)に、n形不純物及びp形不純物を選択的に注入する。このとき、図14に示すように、n形不純物を注入する領域とp形不純物を注入する領域を交互に配列させる。そして、熱処理を施すことにより、導電性部材31内のn形不純物及びp形不純物をシリコン基板10内に拡散させて、導電性部材31の直下にn+形領域64及びp+形領域65を自己整合的に形成する。
以後の工程は、第2の実施形態と同様である。このようにして、本実施形態に係る半導体装置6が製造される。
以後の工程は、第2の実施形態と同様である。このようにして、本実施形態に係る半導体装置6が製造される。
本実施形態においても、第5の実施形態と同様に、負回生電流に起因してシリコン基板10内に導入された電子をn+形領域64及び導電性部材31を介して排出できると共に、導電性部材31及びp+形領域65を介してシリコン基板10の電位を安定させることができる。
本実施形態における上記以外の構成、動作及び効果は、前述の第2の実施形態と同様である。
本実施形態における上記以外の構成、動作及び効果は、前述の第2の実施形態と同様である。
なお、前述の各実施形態においては、n+形領域が導電性部材の下端に接している例を示したが、これには限定されない。例えば、n+形領域は導電性部材の側面に接していてもよい。また、前述の各実施形態においては、n+形領域と素子との間に絶縁膜が設けられている例を示したが、これには限定されず、n+形領域と素子とは何らかの手段で絶縁されていればよい。
以上説明した実施形態によれば、小型化が可能な半導体装置を実現することができる。
以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明及びその等価物の範囲に含まれる。また、前述の実施形態は、相互に組み合わせて実施することもできる。
1、2、3、4、5、6:半導体装置
10:シリコン基板
11、12、13:素子
21:n+形埋込層
22:p形層
23:n形層
26:n+形埋込層
27:p形層
28:n形層
31:導電性部材
31a:上端
31b:下端
31c:側面
32、33:絶縁膜
34:n+形領域
36:導電性部材
36a:上端
36b:下端
36c:側面
37、38:絶縁膜
39:n+形領域
41:ディープnウェル
42:pウェル
43:ソース領域
44:バックゲート領域
45:STI
50:層間絶縁膜
51:ゲート電極
52:ソースコンタクト
53:ドレインコンタクト
54:ゲートコンタクト
55:ボディコンタクト
56:プラグ
58:pウェル
59:プラグ
61:絶縁性部材
62:導電性部材
62a:上端
62b:下端
63:絶縁膜
64:n+形領域
65:p+形領域
88、89:レジストマスク
90:エピタキシャル層
91:シリコン酸化層
92:シリコン窒化層
93:シリコン酸化層
94:マスク膜
95:ディープトレンチ
96:マスク膜
97:凹部
98、99:ディープトレンチ
101:半導体装置
111:絶縁性部材
112:p+形領域
113:絶縁性部材
114:p+形領域
10:シリコン基板
11、12、13:素子
21:n+形埋込層
22:p形層
23:n形層
26:n+形埋込層
27:p形層
28:n形層
31:導電性部材
31a:上端
31b:下端
31c:側面
32、33:絶縁膜
34:n+形領域
36:導電性部材
36a:上端
36b:下端
36c:側面
37、38:絶縁膜
39:n+形領域
41:ディープnウェル
42:pウェル
43:ソース領域
44:バックゲート領域
45:STI
50:層間絶縁膜
51:ゲート電極
52:ソースコンタクト
53:ドレインコンタクト
54:ゲートコンタクト
55:ボディコンタクト
56:プラグ
58:pウェル
59:プラグ
61:絶縁性部材
62:導電性部材
62a:上端
62b:下端
63:絶縁膜
64:n+形領域
65:p+形領域
88、89:レジストマスク
90:エピタキシャル層
91:シリコン酸化層
92:シリコン窒化層
93:シリコン酸化層
94:マスク膜
95:ディープトレンチ
96:マスク膜
97:凹部
98、99:ディープトレンチ
101:半導体装置
111:絶縁性部材
112:p+形領域
113:絶縁性部材
114:p+形領域
Claims (18)
- 第1導電形の半導体基板と、
少なくとも一部が前記半導体基板の上層部分に形成され、第2導電形の第1埋込層を含む第1素子と、
少なくとも一部が前記半導体基板の上層部分に形成され、前記第2導電形の第2埋込層を含む第2素子と、
前記半導体基板における前記第1素子と前記第2素子との間に配置され、上端が前記半導体基板の上面に露出し、下端が前記第1埋込層の下端及び前記第2埋込層の下端よりも下方に位置した第1導電性部材と、
前記半導体基板内に設けられ、前記第1導電部材に接した前記第2導電形の第1半導体領域と、
を備えた半導体装置。 - 前記第1導電形がp形であり、前記第2導電形がn形である請求項1記載の半導体装置。
- 前記第1導電性部材には0V又は正電位が印加される請求項2記載の半導体装置。
- 前記第1導電性部材は、ドナーとなる不純物を含むシリコンからなる請求項1〜3のいずれか1つに記載の半導体装置。
- 前記第1導電性部材は、金属からなる請求項1〜3のいずれか1つに記載の半導体装置。
- 前記第1素子は、二重拡散金属酸化物半導体電界効果トランジスタである請求項1〜5のいずれか1つに記載の半導体装置。
- 前記二重拡散金属酸化物半導体電界効果トランジスタのドレインに負回生電流が入力される請求項6記載の半導体装置。
- 前記第1半導体領域は前記第1導電性部材の下端に接した請求項1〜7のいずれか1つに記載の半導体装置。
- 前記第1導電性部材の側面と前記半導体基板との間に設けられた絶縁膜をさらに備えた請求項1〜8のいずれか1つに記載の半導体装置。
- 上方から見て、前記第1導電部材は前記第1素子を囲む請求項1〜9のいずれか1つに記載の半導体装置。
- 上方から見て、前記第2素子を囲み、上端が前記半導体基板の上面において露出し、下端が前記第1埋込層の下端及び前記第2埋込層の下端よりも下方に位置した第2導電性部材と、
前記半導体基板内に設けられ、前記第2導電性部材に接し、前記第2導電形である第2半導体領域をさらに備えた請求項10記載の半導体装置。 - 上方から見て、前記第2素子を囲み、上端が前記半導体基板の上面に露出し、下端が前記第1埋込層の下端及び前記第2埋込層の下端よりも下方に位置した第1絶縁性部材をさらに備えた請求項10記載の半導体装置。
- 上方から見て、前記第1素子を囲み、上端が前記半導体基板の上面に露出し、下端が前記第1埋込層の下端及び前記第2埋込層の下端よりも下方に位置した第1絶縁性部材と、
上方から見て、前記第2素子を囲み、上端が前記半導体基板の上面に露出し、下端が前記第1埋込層の下端及び前記第2埋込層の下端よりも下方に位置した第2絶縁性部材と、
をさらに備え、
前記第1導電性部材は、前記第1絶縁性部材と前記第2絶縁性部材の間に配置された請求項1〜9のいずれか1つに記載の半導体装置。 - 前記第1導電性部材の形状は、前記第1素子から前記第2素子に向かう方向に対して直交した方向に拡がる平板状である請求項13記載の半導体装置。
- 前記半導体基板における前記第1素子と前記第2素子との間に配置され、上端が前記半導体基板の上面に露出し、下端が前記第1埋込層の下端及び前記第2埋込層の下端よりも下方に位置した第2導電性部材と、
前記半導体基板内に設けられ、前記第2導電性部材に接し、前記第2導電形である第2半導体領域をさらに備えた請求項13記載の半導体装置。 - 前記第1導電性部材及び前記第2導電性部材の形状は平板状であり、相互に平行に配置されている請求項15記載の半導体装置。
- 前記半導体基板内に設けられ、前記第1導電部材に接し、前記第1導電形であり、不純物濃度が前記半導体基板の不純物濃度よりも高い第3半導体領域をさらに備えた請求項1〜16のいずれか1つに記載の半導体装置。
- 前記第1導電部材の下端に沿って、前記第1半導体領域と前記第2半導体領域が交互に配列されている請求項17記載の半導体装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018173773A JP2020047715A (ja) | 2018-09-18 | 2018-09-18 | 半導体装置 |
CN201910022629.9A CN110911489A (zh) | 2018-09-18 | 2019-01-10 | 半导体装置 |
US16/353,495 US20200091341A1 (en) | 2018-09-18 | 2019-03-14 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018173773A JP2020047715A (ja) | 2018-09-18 | 2018-09-18 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2020047715A true JP2020047715A (ja) | 2020-03-26 |
Family
ID=69772603
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018173773A Abandoned JP2020047715A (ja) | 2018-09-18 | 2018-09-18 | 半導体装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20200091341A1 (ja) |
JP (1) | JP2020047715A (ja) |
CN (1) | CN110911489A (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20220167549A (ko) * | 2021-06-14 | 2022-12-21 | 삼성전자주식회사 | 웰 영역을 포함하는 반도체 장치 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7902630B2 (en) * | 2002-08-14 | 2011-03-08 | Advanced Analogic Technologies, Inc. | Isolated bipolar transistor |
US8093677B2 (en) * | 2009-04-17 | 2012-01-10 | Infineon Technologies Austria Ag | Semiconductor device and manufacturing method |
US8749018B2 (en) * | 2010-06-21 | 2014-06-10 | Infineon Technologies Ag | Integrated semiconductor device having an insulating structure and a manufacturing method |
KR102140358B1 (ko) * | 2016-12-23 | 2020-08-03 | 매그나칩 반도체 유한회사 | 잡음 감소를 위한 분리 구조를 갖는 통합 반도체 소자 |
-
2018
- 2018-09-18 JP JP2018173773A patent/JP2020047715A/ja not_active Abandoned
-
2019
- 2019-01-10 CN CN201910022629.9A patent/CN110911489A/zh not_active Withdrawn
- 2019-03-14 US US16/353,495 patent/US20200091341A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
CN110911489A (zh) | 2020-03-24 |
US20200091341A1 (en) | 2020-03-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9728632B2 (en) | Deep silicon via as a drain sinker in integrated vertical DMOS transistor | |
US7655974B2 (en) | Semiconductor device | |
JP6378220B2 (ja) | 半導体装置 | |
US10256133B2 (en) | Method of manufacturing semiconductor device | |
JP2007311557A (ja) | 半導体装置及びその製造方法 | |
US11502164B2 (en) | Method of manufacturing semiconductor integrated circuit | |
TW201801318A (zh) | 半導體裝置及半導體裝置之製造方法 | |
JP2019165094A (ja) | 半導体装置 | |
JP7005453B2 (ja) | 半導体装置 | |
JP2018198267A (ja) | 半導体装置及びその製造方法 | |
TW202145565A (zh) | 半導體裝置和其製造方法 | |
JP2014192361A (ja) | 半導体装置およびその製造方法 | |
JP2020047715A (ja) | 半導体装置 | |
US20160071940A1 (en) | Semiconductor device | |
US20150194424A1 (en) | Semiconductor device and method for manufacturing the same | |
US9929283B1 (en) | Junction field effect transistor (JFET) with first and second top layer of opposite conductivity type for high driving current and low pinch-off voltage | |
US20190140071A1 (en) | High voltage schottky diode and manufacturing method thereof | |
JP2016152255A (ja) | 半導体装置 | |
US9704985B2 (en) | Semiconductor device including a channel region and method for manufacturing the semiconductor device | |
US20210296161A1 (en) | Semiconductor Device and Method for Manufacturing Same | |
JP5151636B2 (ja) | トレンチゲートを有する横型半導体装置とその製造方法 | |
US11721732B2 (en) | Semiconductor device with control electrodes provided in trenches of different widths | |
US11380779B2 (en) | Semiconductor device and manufacturing method thereof | |
US20220393027A1 (en) | Semiconductor device | |
US20230299194A1 (en) | Semiconductor device and method of manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200901 |
|
A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20210112 |