JP5151636B2 - トレンチゲートを有する横型半導体装置とその製造方法 - Google Patents

Description

本発明は、トレンチゲートを有する横型半導体装置に関する。本発明はまた、その横型半導体装置の製造方法にも関する。

横型半導体装置は、例えば車載用の電力変換器で用いられる。この種の横型半導体装置に要求される特性は、オン抵抗（又はオン電圧）が低いことはもちろんのこと、ＥＳＤ（Electro-Static Discharge：静電気放電）耐量が高いことも望まれる。ＥＳＤ耐量を改善した横型半導体装置の一例が、特許文献１に開示されている。

図１５に、特許文献１で開示される横型半導体装置２００の一例の断面図を模式的に示す。横型半導体装置２００は、半導体層２２０の表層部に設けられているｐ型のボディ領域２２２、ｎ^＋型のソース領域２２３、ｐ^＋型のボディコンタクト領域２２４、ｎ型のドリフト領域２２５、及びｎ^＋型のドレイン領域２２６を備えている。半導体領域２２７は、半導体層２２０の表層部に設けられた前記各半導体領域２２２，２２３，２２４，２２５，２２６の残部である。ソース領域２２３とボディコンタクト領域２２４は、ソース電極に電気的に接続している。ドレイン領域２２６は、ドレイン電極に電気的に接続している。

図示２４０の破線は、紙面奥行き方向においてトレンチゲートが存在する範囲を示している。トレンチゲート２４０は、半導体層２２０の表面から深部に向けて伸びている。トレンチゲート２４０は、半導体層２２０内でボディ領域２２２に対向している。図示２３４はフィールド酸化膜であり、図示２３２はフィールドプレート電極である。

トレンチゲートに正電圧が印加されると、トレンチゲート２４０が対向しているボディ領域２２２に反転層が形成される。ソース領域２２３から注入された電子は、その反転層を経由してドリフト領域２２５及びドレイン領域２２６に向けて流れる。

横型半導体装置２００は、ソース領域２２３とドレイン領域２２６の間にボディコンタクト領域２２４が設けられていることを特徴としている。ＥＳＤのような高いサージ電圧が印加されると、横型半導体装置２００ではインパクトイオン化現象が発生し、半導体層２２０内に正孔が生成する。インパクトイオン化現象は、トレンチゲート２４０の底面の右エッジ２４０ａ近傍で発生することが多い。このため、ボディコンタクト領域２２４が上記位置に設けられていると、インパクトイオン化現象によって発生した正孔は、ボディコンタクト領域２２４にスムーズに排出される。このため、ソース領域２２３とボディ領域２２２とドリフト領域２２５で構成される寄生のnpnトランジスタがオンする現象が抑えられる。横型半導体装置２００は、高いＥＳＤ耐量を有している。

特開２００４−２１４６１１号公報

しかしながら、図１５の横型半導体装置２００では、ソース領域２２３とドレイン領域２２６が半導体層２２０の表層部の浅い領域に設けられている。このため、電流の多くは半導体層２２０の表層部を流れようとする。しかし、ソース領域２２３とドレイン領域２２６の間にボディコンタクト領域２２４が設けられている。ボディコンタクト領域２２４の不純物濃度が濃いことから、ボディコンタクト領域２２４では反転層が形成されない。このため、横型半導体装置２００では、電流の多くが半導体層２２０の表層部を流れようとするが、ソース領域２２３とドレイン領域２２６の間に設けられたボディコンタクト領域２２４によって電流の導通経路が狭められる。半導体装置２００は、オン抵抗が高いという問題がある。

本発明は、オン抵抗の低減化とＥＳＤ耐量の改善を同時に達成する横型半導体装置を提供することを目的としている。

本明細書で開示されるトレンチゲートを有する横型半導体装置は、第１ウェル領域と、第２ウェル領域と、第１半導体領域と、第２半導体領域と、コンタクト領域を備えている。第１ウェル領域は、半導体層の表層部に設けられており、第１導電型である。第２ウェル領域は、半導体層の表層部に設けられており、第１ウェル領域に隣接しており、第２導電型である。第１半導体領域は、半導体層の表層部に設けられており、第１ウェル領域によって第２ウェル領域から隔てられており、第１主電極に接続しており、第２導電型である。第２半導体領域は、半導体層の表層部に設けられており、第２ウェル領域によって第１ウェル領域から隔てられており、第２主電極に接続しており、第２ウェル領域よりも不純物濃度が高濃度な第２導電型である。コンタクト領域は、半導体層の表層部であって第１ウェル領域内に設けられており、第１主電極に接続しており、第１ウェル領域よりも不純物濃度が高濃度な第１導電型である。トレンチゲートは、ゲート絶縁膜と、そのゲート絶縁膜で被覆されたゲート電極を有しており、第１半導体領域と第２ウェル領域を隔てている第１ウェル領域に対向している。コンタクト領域は、少なくとも第１コンタクト領域と第２コンタクト領域を有している。第１コンタクト領域、第１半導体領域、第２コンタクト領域、第２半導体領域が、半導体層の表層部を一方向に沿ってこの順で並んでいる。さらに、第１コンタクト領域と第１半導体領域と第２半導体領域が、第２コンタクト領域よりも深い位置にまで形成されている。

上記横型半導体装置では、第１半導体領域が第１主電極に接続しており、第２半導体領域が第２主電極に接続している。このため、第１半導体領域と第２半導体領域の間で電流が流れる。上記横型半導体装置では、第１半導体領域と第２半導体領域の間に第２コンタクト領域が設けられている。しかし、第１半導体領域と第２半導体領域が第２コンタクト領域よりも深い位置にまで形成されているので、第１半導体領域と第２半導体領域の間の電流の導通経路が広く確保されている。上記横型半導体装置では、オン抵抗が低減されている。
さらに、上記横型半導体装置では、第１コンタクト領域、第１半導体領域、第２コンタクト領域、第２半導体領域が、半導体層の表層部を一方向に沿ってこの順で並んでいる。第１半導体領域と第２半導体領域を結ぶ方向は、電流の導通方向である。即ち、第１コンタクト領域と第２コンタクト領域が、その導通方向において、第１半導体領域の両側に配置されている。導通方向に沿って第１コンタクト領域と第２コンタクト領域が配置されているので、インパクトイオン化現象によって発生したキャリアを、第１コンタクト領域及び／又は第２コンタクト領域にスムーズに排出することができる。
上記横型半導体装置は、（１）第１半導体領域と第２半導体領域を深く設けたこと、（２）第１コンタクト領域と第２コンタクト領域を第１半導体領域の両側に設けたこと、この両者を組合せたことを特徴としている。（１）の形態を採用すると、オン抵抗を低減化することができるものの、電流経路が広くなることから、インパクトイオン化現象が半導体層内の様々な場所で起こり得るようになる。しかしながら、（２）の形態を同時に採用することによって、半導体層内のどこでインパクトイオン化現象が発生したとしても、発生した正孔をスムーズに第１コンタクト領域及び／又は第２コンタクト領域に排出することができる。上記（１）の形態を採用したときに、上記（２）の有用性が顕著に発揮される。上記（１）及び（２）を組合せることによって得られる相乗効果は、極めて有用なものである。
さらに、第１コンタクト領域が設けられている位置は、電流の導通経路を妨げるものではない。したがって、第１コンタクト領域を深く形成すれば、オン抵抗に影響を与えることなく、ＥＳＤ耐量を改善することができる。

本明細書で開示される横型半導体装置では、第１半導体領域と第２半導体領域の深さが、トレンチゲートの深さ以上であることが好ましい。これにより、第１半導体領域から注入されたキャリアは、トレンチゲートの側面の全体を利用して流れることができる。電流の導通経路が広く確保され、オン抵抗がさらに低減される。

第１半導体領域と第２半導体領域が、同一の深さを有していることが好ましい。この形態を採用すると、第１半導体領域と第２半導体領域を共通の製造工程で作成することができる。第１半導体領域と第２半導体領域を共通の製造工程で作成することで、横型半導体装置の製造工程数を削減することができる。

本明細書で開示される技術によると、オン抵抗の低減化とＥＳＤ耐量の改善を同時に達成する横型半導体装置を提供することができる。

本明細書で開示される技術の特徴を整理しておく。
（第１特徴） ソース領域及びドレイン領域は、第２ボディコンタクト領域よりも深い位置にまで形成されている。好ましくは、ソース領域及びドレイン領域の深さは、第２ボディコンタクト領域の深さの２倍以上である。
（第２特徴） 第１ボディコンタクト領域は、第２ボディコンタクト領域よりも深い位置にまで形成されている。好ましくは、第１ボディコンタクト領域の深さは、第２ボディコンタクト領域の深さの２倍以上である。
（第３特徴） トレンチゲートは、半導体層の表面から深部に向けて伸びている。好ましくは、トレンチゲートの深さは、第２ボディコンタクト領域の深さの２倍以上である。
（第４特徴） 横型半導体装置は、ＳＯＩ基板の活性層に形成されている。

以下、図面を参照して実施例を詳細に説明する。なお、各図面において、共通する構成要素に関しては共通の符号を付し、その説明を省略する。以下の実施例では、半導体材料としてシリコンを用いているが、他の半導体材料を用いてもよい。例えば、炭化シリコン、ガリウムヒ素、窒化ガリウム等の半導体材料を用いてもよい。以下の実施例に係る技術は、他の半導体材料においても有用である。また、各半導体領域の導電型（ｎ型、ｐ型）を逆にしたとしても、以下の実施例に係る技術は再現され得る。また、以下の実施例に係る技術は、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）以外の半導体装置、例えばＩＧＢＴ（Insulated Gate Bipolar Transistor）などにも有用である。

図１に、横型半導体装置１０の要部平面図を模式的に示す。図２に、図１のII-II線に対応した縦断面図を模式的に示す。図３に、図１のIII-III線に対応した縦断面図を模式的に示す。なお、図１の要部平面図では、図２及び図３に示される半導体層２０上のフィールド酸化膜３４及びフィールドプレート電極３２を便宜の上で省略している。

横型半導体装置１０は、シリコン単結晶の半導体層２０を利用して形成されている。半導体層２０は、例えばＳＯＩ基板の活性層である。したがって、図２及び図３の断面図では、半導体層２０のみを図示し、ＳＯＩ基板を構成する他の半導体基板及び埋め込み絶縁層を省略している。

横型半導体装置１０は、半導体層２０の表層部に設けられているｐ型のボディ領域２２（第１ウェル領域の一例）とｎ型のドリフト領域２５（第２ウェル領域の一例）を備えている。ボディ領域２２とドリフト領域２５は隣接している。ボディ領域２２及びドリフト領域２５は、例えばイオン注入技術を利用して、半導体層２０の表層部に形成することができる。あるいは、後述するように、ボディ領域２２及びドリフト領域２５は、ドープドポリシリコンからの不純物の熱拡散を利用して形成することもできる。

横型半導体装置１０はさらに、半導体層２０の表層部であってボディ領域２２内に設けられているｎ^＋型のソース領域２３（第１半導体領域の一例）、第１ボディコンタクト領域２１、及び第２ボディコンタクト領域２４を備えている。ソース領域２３は、ボディ領域２２によってドリフト領域２５から隔てられている。ボディコンタクト領域２１，２４は、ボディ領域２２よりも不純物濃度が濃い。図２の破線２４Ｄは、第２ボディコンタクト領域２４の深さを示す。ソース領域２３は、第２ボディコンタクト領域２４よりも深い位置にまで形成されている。ソース領域２３と第１ボディコンタクト領域２１と第２ボディコンタクト領域２４は、ソース電極に接続している。

ソース領域２３及びボディコンタクト領域２１，２４は、例えばイオン注入技術を利用して、半導体層２０の表層部に形成される。あるいは、後述するように、ソース領域２３は、ドープドポリシリコンからの不純物の熱拡散を利用して形成することもできる。

横型半導体装置１０はさらに、半導体層２０の表層部であってドリフト領域２５内に設けられているｎ^＋型のドレイン領域２６を備えている。ドレイン領域２６は、ドリフト領域２５によってボディ領域２２から隔てられている。ドレイン領域２６は、ドリフト領域２５よりも不純物濃度が濃い。図２に示すように、ドレイン領域２６も、第２ボディコンタクト領域２４よりも深い位置にまで形成されている。ドレイン領域２６は、ドレイン電極に接続している。後述するように、ドレイン領域２６は、深いトレンチを形成した後に、そのトレンチの内壁に不純物を導入して形成することができる。あるいは、ドレイン領域２６は、深いトレンチ内にドープドポリシリコンを充填することによって形成することができる。半導体領域２７は、半導体層２０の表層部に設けられた前記各半導体領域の残部である。

横型半導体装置１０はさらに、トレンチゲート４０を備えている。トレンチゲート４０は、半導体層２０の表面から深部に向けて伸びている。トレンチゲート４０は、酸化シリコンのゲート絶縁膜４４と、そのゲート絶縁膜４４で被覆されたポリシリコンのゲート電極４２を有している。図２では、紙面奥行き方向においてトレンチゲート４０が存在する範囲を破線で示している。図２に示すように、トレンチゲート４０は、ソース領域２３とドリフト領域２５を隔てているボディ領域２２の一部に、半導体層２０内で対向している。図示３４はフィールド酸化膜であり、図示３２はフィールドプレート電極である。フィールドプレート電極３２は、トレンチゲート４０のゲート電極４２に電気的に接続している。

次に、横型半導体装置１０の作用効果を、比較例を用いて検討する。図４に、比較検討した３種類の横型半導体装置の縦断面図を示す。図４（Ａ）は本実施例の横型半導体装置１０であり、図４（Ｂ）は第１比較例の横型半導体装置であり、図４（Ｃ）は第２比較例の横型半導体装置である。３種類の横型半導体装置はいずれも、トレンチゲート４０とドレイン領域２６の深さが３μｍであり、ソース領域２３の深さが１μｍである。図４（Ｂ）の第１比較例は、第１コンタクト領域２１が設けられていない点で本実施例の横型半導体装置１０（図４（Ａ））と相違する。図４（Ｃ）の第２比較例は、第２コンタクト領域２４が設けられていない点で本実施例の横型半導体装置１０（図４（Ａ））と相違する。

図５に、３種類の横型半導体装置のそれぞれのドレイン電圧とドレイン電流の関係を示す。図中（Ａ）は本実施例の横型半導体装置１０の結果であり、図中（Ｂ）は第１比較例の横型半導体装置の結果であり、図中（Ｃ）は第２比較例の横型半導体装置の結果である。

ここで、スナップバック現象に関して説明する。スナップバック現象とは、ソース・ドレイン間耐圧特性において、ブレークダウン電圧に達した後に、さらにドレイン電流を流していくと、ドレイン電圧が減少する現象のことをいう。即ち、スナップバック現象とは、負性抵抗を示す点が現れる現象のことをいう。このスナップバック現象が発生する点の電流値とＥＳＤ耐量の間には略比例の関係がある。したがって、この電流値が高い横型半導体装置は、ＥＳＤ耐量も高い。

図５に示すように、スナップバック現象が発生する電流値は、本実施例（Ａ）が最も高く、第２比較例の約５倍、第１比較例の約３．４倍である。特に、本実施例（Ａ）は、他の比較例（Ｂ），（Ｃ）とは明らかに相違した顕著な結果が得られている。

図４（Ｃ）の横型半導体装置は、従来から広く知られる一般的な形態を示す。この形態の横型半導体装置では、インパクトイオン化現象がトレンチゲート４０の底面の右エッジ４０ａ近傍で発生する。発生した正孔は、第１ボディコンタクト領域２１に向けてボディ領域２２内を横方向に移動する。この「正孔電流」と「経路の抵抗成分」の積に基づいてボディ領域２２の電位が上昇し、ソース領域２３とボディ領域２２とドリフト領域２５で構成される寄生npnトランジスタがオンする。寄生npnトランジスタは、図示４６近傍でオンする。この結果、図４（Ｃ）の横型半導体装置は、早い段階でスナップバック現象が発生してしまう。

図４（Ｂ）の横型半導体装置では、ソース領域２３とドレイン領域２６の間に第２ボディコンタクト領域２４が設けられている。このため、インパクトイオン現象によって発生した正孔は、第２ボディコンタクト領域２４に向けて排出される。このため、図４（Ｃ）の場合に比べ、図４（Ｂ）の横型半導体装置では、正孔が流れる経路が短く、第２ボディコンタクト領域２４までの抵抗成分が小さいので、寄生npnトランジスタがオンしにくい。この結果、図５に示すように、図４（Ｂ）の横型半導体装置は、図４（Ｃ）の横型半導体装置に比して、スナップバック現象が発生する電流値が増加しており、ＥＳＤ耐量が改善されている。

図４（Ａ）の横型半導体装置１０は、第１ボディコンタクト領域２１と第２ボディコンタクト領域２４の双方を備えていることを特徴としている。このため、発生した正孔を短い経路で第１ボディコンタクト領域２１又は第２ボディコンタクト領域２４に排出することができる。このように、図４（Ａ）の横型半導体装置１０は、２つの経路で正孔を排出することができるので、それらの経路の抵抗成分が小さくなり、他の横型半導体装置に比して、スナップバック現象が発生する電流値が顕著に増加し、ＥＳＤ耐量が大幅に改善されている。

図４（Ａ）〜（Ｃ）に示す横型半導体装置では、トレンチゲート４０の深さ、ボディ領域２２の深さと濃度、ドリフト領域２５の深さと濃度によって生じるインパクトイオン化現象が、トレンチゲート４０の底面の右エッジ近傍のみならず、様々な場所で起こる可能性がある。インパクトイオン化現象がどこで発生したとしても、図４（Ａ）の構造であれば、第１ボディコンタクト領域２１又は第２ボディコンタクト領域２４までの距離を短くすることができ、ＥＳＤ耐量が大幅に改善することができる。

即ち、本実施例の横型半導体装置１０は、（１）ソース領域２３とドレイン領域２６を深く設けたこと、（２）第１ボディコンタクト領域２１と第２ボディコンタクト領域２４をソース領域２３の両側に設けたこと、この両者を組合せたことを特徴としている。（１）の形態を採用すると、オン抵抗を低減化することができる。また、（２）の形態を同時に採用することによって、半導体層２０内のどこでインパクトイオン化現象が発生したとしても、発生した正孔を短い経路で第１ボディコンタクト領域２１又は第２ボディコンタクト領域２４に排出することができる。上記（１）の形態を採用したときに、上記（２）の有用性が顕著に発揮される。上記（１）及び（２）を組合せることによって得られる相乗効果は、極めて有用なものである。

（変形例１）
図６に、変形例の横型半導体装置１１を示す。横型半導体装置１１は、ソース領域１２３がトレンチゲート４０よりも深い位置まで形成されていることを特徴としている。また、横型半導体装置１１では、ソース領域１２３とドレイン領域２６が同一の深さを有している。この形態は、ソース領域１２３とドレイン領域２６が共通の製造工程で作成されたことを表している。その製造工程は、後述する。

図６に示すように、ソース領域１２３がトレンチゲート４０よりも深い位置まで形成されていると、ソース領域１２３から注入された電位は、トレンチゲート４０の側面の全体を利用して流れることができる。電流の導通経路が広く確保され、オン抵抗がさらに低減される。

（変形例２）
図７に、変形例の横型半導体装置１２を示す。横型半導体装置１２は、第１ボディコンタクト領域１２１が第２ボディコンタクト領域２４よりも深い位置まで形成されていることを特徴としている。この例では、第１ボディコンタクト領域１２１とソース領域１２３が同一の深さを有している。第１ボディコンタクト領域１２１は、ソース領域１２３とドレイン領域２６の間に設けられていないので、電流の導通経路を妨げるものではない。したがって、第１ボディコンタクト領域１２１を深く形成しても、オン抵抗に影響を与えることはない。その一方で、第１ボディコンタクト領域１２１を深く形成すれば、インパクトイオン化現象によって発生した正孔が、より短い距離で第１ボディコンタクト領域１２１から排出される。第１ボディコンタクト領域１２１を深く形成すれば、オン抵抗に影響を与えることなく、ＥＳＤ耐量をさらに改善することができる。

（ドレイン領域２６の製造工程）
図８に、本実施例のドレイン領域２６を製造する工程を示す。本実施例のドレイン領域２６は、従来技術のものよりも深い。以下に説明する技術を利用するのが好ましい。

まず、図８（Ａ）に示すように、半導体層２０の表面に開口を有するBPSG（Boron Phosphor Silicate Glass）膜５２を形成する。さらに、そのBPSG膜５２を被覆するとともに開口を有するマスク５３を形成する。BPSG膜５２の開口幅がマスク５３の開口幅よりも広い。次にプラズマエッチング技術を利用して、その開口から露出する半導体層２０を除去し、トレンチ５４を形成する。

次に、図８（Ｂ）に示すように、マスク５３を除去する。次に、リン気相拡散を実施する。この結果、図８（Ｂ）に示すように、トレンチ５４の内壁にリンが導入され、高濃度領域５５が形成される。この例では、高濃度領域５５は、前述した横型半導体装置１０，１１，１２のドレイン領域２６として機能する。

次に、図８（Ｃ）に示すように、トレンチ５４内にタングステン５６を充填する。これにより、ドレイン電極と電気的に接続するドレイン領域を形成することができる。

（ドレイン領域２６の製造工程の変形例）
ドレイン領域２６は、図９に示す製造工程でも形成するこができる。まず、図９（Ａ）に示すように、半導体層２０の表面に開口を有するマスク５７を形成する。次にプラズマエッチング技術を利用して、その開口から露出する半導体層２０を除去し、トレンチ５４を形成する。

次に、図９（Ｂ）に示すように、マスク５７を除去する。次に、トレンチ５４内にリンを高濃度に含むポリシリコン５８を充填する。この例では、ポリシリコン５８が、前述した横型半導体装置１０，１１，１２のドレイン領域２６として機能する。

（ソース領域２３の製造工程）
図１０に、本実施例のソース領域２３を製造する工程を示す。本実施例のソース領域２３は、従来技術のものよりも深い。深いソース領域２３は、多段のイオン注入技術を利用するのが好ましい。

まず、図１０（Ａ）に示すように、半導体層２０の表面に開口を有するマスク６４を形成する。次に、イオン注入技術を利用して、そのマスク６４の開口越しに、半導体層２０内に不純物を導入する。導入される不純物濃度分布のピークは、半導体層２０内の深い位置に設定されている。導入された不純物は、部分領域６２を形成する。

次に、図１０（Ｂ）に示すように、イオン注入技術を利用して、マスク６４の開口越しに、半導体層２０内に不純物を導入する。導入される不純物濃度分布のピークは、前回よりも浅い位置に設定されている。導入された不純物は部分領域６３を形成する。部分領域６２，６３は、前述した横型半導体装置１０，１１，１２のソース領域２３として機能する。

（ソース領域２３とボディ領域２２の同時製造工程）
図１１に、前述した横型半導体装置１０，１１，１２のソース領域２３及びボディ領域２２を同時に製造する工程を示す。
まず、図１１（Ａ）に示すように、半導体層２０の表層部にトレンチ７２を形成する。トレンチ７２は、例えば、ドライエッチング技術を利用して形成することができる。

次に、図１１（Ｂ）に示すように、トレンチ７２内にボロンとヒ素を含むポリシリコン７４を充填する。ポリシリコン７４を充填するためには、例えば蒸着技術を利用してもよく、エピタキシャル成長技術を利用してもよい。

次に、図１１（Ｃ）に示すように、半導体層２０を熱処理する。ボロンの拡散係数は、ヒ素の拡散係数よりも大きい。このため、図１１（Ｃ）に示すように、拡散係数の差に基づいて、ｐ型の拡散領域７８がポリシリコン７４から遠い位置に形成され、ｎ型の拡散領域７６がポリシリコン７４から近い位置に形成される。ｐ型の拡散領域７８が前述した横型半導体装置１０，１１，１２のボディ領域２２として機能し、ｎ型の拡散領域７６がソース領域２３として機能する。

なお、図１２（Ａ）に示すように、蒸着技術を利用して、ヒ素を含む第１ポリシリコン７４ａでトレンチ７２の内壁を被覆した後に、図１２（Ｂ）に示すように、トレンチ７２内にボロンを含む第２ポリシリコン７４ｂを充填してもよい。第１ポリシリコン７４ａと第２ポリシリコン７４ｂに含まれる不純物を逆にしてもよい。

次に、図１２（Ｃ）に示すように、半導体層２０を熱処理する。この場合も同様に、拡散係数の差に基づいて、ｐ型の拡散領域７８がポリシリコン７４ａ，７４ｂから遠い位置に形成され、ｎ型の拡散領域７６がポリシリコン７４ａ，７４ｂから近い位置に形成される。

また、図１３（Ａ）及び（Ｂ）に示すように、第１ポリシリコン７４ａを被覆した後に、トレンチ７２の底面を被覆している第１ポリシリコン７４ａの一部７５を除去し、半導体層２０をトレンチ７２の底面において露出させてもよい。この場合、図１３（Ｃ）に示すように、第２ポリシリコン７４ｂがｎ型の拡散領域７６と電気的に接続することができる。このため、ｎ型の拡散領域７６の電位を全体に亘って安定させることができる。

（ソース領域２２とボディ領域２２とドレイン領域２６の同時製造工程）
図１４Ａ〜１４Ｄに、前述した横型半導体装置１０，１１，１２のソース領域２２とボディ領域２２とドレイン領域２６を同時に製造する工程を示す。

まず、図１４Ａに示すように、半導体層２０の表層部に第１トレンチ１７２と第２トレンチ１５４を形成する。第１トレンチ１７２が形成される位置は、ソース領域２２及びボディ領域２２の位置に対応している。第２トレンチ１５４が形成される位置は、ドレイン領域２６の位置に対応している。第１トレンチ１７２のトレンチ幅１７２Ｗは、第２トレンチ１５４のトレンチ幅１５４Ｗよりも大きい。第１トレンチ１７２のトレンチ幅１７２Ｗは、第２トレンチ１５４のトレンチ幅１５４Ｗの１．５倍以上にするのが好ましい。

次に、図１４Ｂに示すように、蒸着技術を利用して、ヒ素を含む第１ポリシリコン８２で第１トレンチ１７２の内壁を被覆し、第２トレンチ１５４内にその第１ポリシリコン８２を充填する。このとき、第１トレンチ１７２内が第１ポリシリコン８２で完全に充填されずに、且つ第２トレンチ１５４が第１ポリシリコン８２で完全に充填される条件とする。ここで、第１トレンチ１７２内の第１ポリシリコンを符号８２ａで示し、第２トレンチ１５４内の第１ポリシリコンを符号８４で示す。次に、図１４Ｃに示すように、第１トレンチ１７２内にボロンを含む第２ポリシリコン８２ｂを充填する。

次に、図１４Ｄに示すように、半導体層２０を熱処理する。拡散係数の差に基づいて、第１トレンチ１７２の周囲には、ｐ型の拡散領域８７とｎ型の拡散領域８６が形成される。第２トレンチ１５４の周囲には、ｎ型の拡散領域８５のみが形成される。第１トレンチ１７２の周囲では、ｐ型の拡散領域８７が前述した横型半導体装置１０，１１，１２のボディ領域２２として機能し、ｎ型の拡散領域８６がソース領域２３として機能する。第２トレンチ１５４の周囲では、ｎ型の拡散領域８５がドレイン領域２６として機能する。

以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

本実施例の横型半導体装置の要部平面図を模式的に示す。 図１のII-II線に対応した縦断面図を模式的に示す。 図１のIII-III線に対応した縦断面図を模式的に示す。 比較検討した横型半導体装置の形態を模式的に示す。 比較検討した横型半導体装置のそれぞれのドレイン電圧とドレイン電流の関係を示す。 本実施例の横型半導体装置の変形例の要部平面図を模式的に示す。 本実施例の横型半導体装置の変形例の要部平面図を模式的に示す。 本実施例のドレイン領域の製造工程を示す。 本実施例のドレイン領域の製造工程の変形例を示す。 本実施例のソース領域の製造工程を示す。 本実施例のソース領域とボディ領域の同時製造工程を示す。 本実施例のソース領域とボディ領域の同時製造工程の変形例を示す。 本実施例のソース領域とボディ領域の同時製造工程の変形例を示す 本実施例のソース領域とボディ領域とドレイン領域の同時製造工程の第１段階を示す。 本実施例のソース領域とボディ領域とドレイン領域の同時製造工程の第２段階を示す。 本実施例のソース領域とボディ領域とドレイン領域の同時製造工程の第３段階を示す。 本実施例のソース領域とボディ領域とドレイン領域の同時製造工程の第４段階を示す。 従来の横型半導体装置の要部断面図を模式的に示す。

符号の説明

２０：半導体層
２１，１２１：第１ボディコンタクト領域
２２：ボディ領域
２３，１２３：ソース領域
２４：第２ボディコンタクト領域
２５：ドリフト領域
２６：ドレイン領域
２７：半導体領域
３２：フィールドプレート電極
３４：フィールド酸化膜
４０：トレンチゲート
４２：ゲート電極
４４：ゲート絶縁膜

Claims (7)

1. トレンチゲートを有する横型半導体装置であって、
   半導体層の表層部に設けられている第１導電型の第１ウェル領域と、
   半導体層の表層部に設けられており、第１ウェル領域に隣接する第２導電型の第２ウェル領域と、
   半導体層の表層部に設けられており、第１ウェル領域によって第２ウェル領域から隔てられており、第１主電極に接続している第２導電型の第１半導体領域と、
   半導体層の表層部に設けられており、第２ウェル領域によって第１ウェル領域から隔てられており、第２主電極に接続しているとともに第２ウェル領域よりも不純物濃度が高濃度な第２導電型の第２半導体領域と、
   半導体層の表層部であって第１ウェル領域内に設けられており、第１主電極に接続しているとともに第１ウェル領域よりも不純物濃度が高濃度な第１導電型のコンタクト領域と、を備えており、
   前記トレンチゲートは、ゲート絶縁膜と、そのゲート絶縁膜で被覆されたゲート電極を有しており、第１半導体領域と第２ウェル領域を隔てている第１ウェル領域に対向しており、
   前記コンタクト領域は、少なくとも第１コンタクト領域と第２コンタクト領域を有しており、
   第１コンタクト領域、第１半導体領域、第２コンタクト領域、第２半導体領域が、半導体層の表層部を一方向に沿ってこの順で並んでおり、
   第１コンタクト領域と第１半導体領域と第２半導体領域が、第２コンタクト領域よりも深い位置にまで形成されている横型半導体装置。
2. 前記第１半導体領域と前記第２半導体領域の深さが、前記トレンチゲートの深さ以上であることを特徴とする請求項１に記載の横型半導体装置。
3. 第１半導体領域と第２半導体領域が、同一の深さを有していることを特徴とする請求項１又は２に記載の横型半導体装置。
4. トレンチゲートを有する横型半導体装置を製造する方法であって、
   横型半導体装置は、
   半導体層の表層部に設けられている第１導電型の第１ウェル領域と、
   半導体層の表層部に設けられており、第１ウェル領域に隣接する第２導電型の第２ウェル領域と、
   半導体層の表層部に設けられており、第１ウェル領域によって第２ウェル領域から隔てられており、第１主電極に接続している第２導電型の第１半導体領域と、
   半導体層の表層部に設けられており、第２ウェル領域によって第１ウェル領域から隔てられており、第２主電極に接続しているとともに第２ウェル領域よりも不純物濃度が高濃度な第２導電型の第２半導体領域と、
   半導体層の表層部であって第１ウェル領域内に設けられており、第１主電極に接続しているとともに第１ウェル領域よりも不純物濃度が高濃度な第１導電型のコンタクト領域と、を備えており、
   前記トレンチゲートは、ゲート絶縁膜と、そのゲート絶縁膜で被覆されたゲート電極を有しており、第１半導体領域と第２ウェル領域を隔てている第１ウェル領域に対向しており、
   前記コンタクト領域は、少なくとも第１コンタクト領域と第２コンタクト領域を有しており、
   第１コンタクト領域、第１半導体領域、第２コンタクト領域、第２半導体領域が、半導体層の表層部を一方向に沿ってこの順で並んでおり、
   第１半導体領域と第２半導体領域が、第２コンタクト領域よりも深い位置にまで形成されており、
   製造方法は、
   半導体層の表層部に第１トレンチを形成するトレンチ形成工程と、
   第１導電型の第１不純物と第２導電型の第２不純物を含む不純物供給部を前記第１トレンチ内に充填する充填工程と、
   半導体層を熱処理する熱処理工程と、を備えており、
   第１不純物の拡散係数が第２不純物の拡散係数よりも大きく、これにより、熱処理工程を実施すると、前記半導体層の表層部に第１不純物を含む第１ウェル領域と第２不純物を含む第１半導体領域が形成され、第１ウェル領域は前記第１トレンチから遠い位置に形成され、前記第１半導体領域が前記第１トレンチから近い位置に形成される製造方法。
5. 前記不純物供給部は、第１不純物を含む第１不純物供給部と第２不純物を含む第２不純物供給部を有しており、
   前記充填工程では、前記第１不純物供給部又は前記第２不純物供給部のいずれか一方で前記第１トレンチの内壁を被覆した後に、他方を前記第１トレンチ内に充填することを特徴とする請求項４に記載の製造方法。
6. 前記充填工程では、前記第１不純物供給部で前記第１トレンチの内壁を被覆した後に、前記第１トレンチの底面を被覆している前記第１不純物供給部の一部を除去して前記半導体層を前記第１トレンチの底面において露出させ、その後に前記第２不純物供給部を前記第１トレンチ内に充填することを特徴とする請求項５に記載の製造方法。
7. 請求項５又は６に記載の製造方法であって、
   前記トレンチ形成工程では、前記半導体層の表層部であって前記第１トレンチから離反した位置に、前記第１トレンチよりも幅狭な第２トレンチも形成しており、
   前記充填工程では、前記第１不純物供給部で前記第１トレンチの内壁を被覆するとともに前記第２トレンチ内に第１不純物供給部を充填した後に、前記第２不純物供給部を前記第１トレンチ内に充填しており、
   熱処理工程を実施すると、前記半導体層の表層部に第２不純物を含む第２ウェル領域が前記第２トレンチの周囲に形成されることを特徴とする製造方法。
   

Images