JPS5827374A - シヨツトキ−・バリヤ・ダイオ−ドとその製造方法 - Google Patents
シヨツトキ−・バリヤ・ダイオ−ドとその製造方法Info
- Publication number
- JPS5827374A JPS5827374A JP12412481A JP12412481A JPS5827374A JP S5827374 A JPS5827374 A JP S5827374A JP 12412481 A JP12412481 A JP 12412481A JP 12412481 A JP12412481 A JP 12412481A JP S5827374 A JPS5827374 A JP S5827374A
- Authority
- JP
- Japan
- Prior art keywords
- metal
- layer
- barrier diode
- film
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
- H01L21/28537—Deposition of Schottky electrodes
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は，シ冒ットキー・バリヤ・ダイオード（８ＢＤ
）とその製造方法に関するものである＠シ璽ットキー・
バリヤ・ダイオードは、金属と半導体との接触によシ形
成されるエネルギー・バリヤを整流性バリヤとするもの
である。従９て、少数キャリアの注入は，ほとんど起ら
ず、又、その層方向電圧がｐｍダイオードκ比べて小さ
いため。
）とその製造方法に関するものである＠シ璽ットキー・
バリヤ・ダイオードは、金属と半導体との接触によシ形
成されるエネルギー・バリヤを整流性バリヤとするもの
である。従９て、少数キャリアの注入は，ほとんど起ら
ず、又、その層方向電圧がｐｍダイオードκ比べて小さ
いため。
ＰＮ接合のクランプ・ダイオードとして高速動作を要求
する場合に多く使用される。その典臘としてシ冒ットキ
ー・バリヤ・ダイオード・クランプＮＰＮ）ランジスタ
があシ、それを用い九シ冒ットキーＴＴＬ回配、低電力
ｌａｗットキーＴＴＬ回路は、ｉＡ在高速論珊素子とし
て最も多く使われている。
する場合に多く使用される。その典臘としてシ冒ットキ
ー・バリヤ・ダイオード・クランプＮＰＮ）ランジスタ
があシ、それを用い九シ冒ットキーＴＴＬ回配、低電力
ｌａｗットキーＴＴＬ回路は、ｉＡ在高速論珊素子とし
て最も多く使われている。
このシ■ット命−・バリヤ・ダイオードは従来第１図に
示すように、Ｎ形シリコン基板（１）又はＮ形エピタキ
シャル層上に形成した絶縁属としての８ｉＯｓ属（２）
に開孔部（３）を設け、金属シリサイド層（４）を介し
て配線金属（５）からなる構造を有している。
示すように、Ｎ形シリコン基板（１）又はＮ形エピタキ
シャル層上に形成した絶縁属としての８ｉＯｓ属（２）
に開孔部（３）を設け、金属シリサイド層（４）を介し
て配線金属（５）からなる構造を有している。
金属シリサイド層（４）としては、配線金属Ｍとのシリ
サイドが最も良く使われているが、この場合、Ｍと８五
とのアロイ・ピットが起らないようにシリコ／基板は（
１１１） ＩＮが主に使用される。一方基板面方位によ
らず使用可能な白金シリサイド層がＭシリサイドの代）
ＫｊＬ＜使われてお）信頼性の面で優れている。この場
合にはＰｔ８ムと配線金属Ｕとの反応がある丸め、バリ
ヤ・メタルとしてＴ１やＷなどをＰＩ引とＭとの間に挿
入する必要がある。
サイドが最も良く使われているが、この場合、Ｍと８五
とのアロイ・ピットが起らないようにシリコ／基板は（
１１１） ＩＮが主に使用される。一方基板面方位によ
らず使用可能な白金シリサイド層がＭシリサイドの代）
ＫｊＬ＜使われてお）信頼性の面で優れている。この場
合にはＰｔ８ムと配線金属Ｕとの反応がある丸め、バリ
ヤ・メタルとしてＴ１やＷなどをＰＩ引とＭとの間に挿
入する必要がある。
第２図に、 Ｐｔ８ｉ−Ｔｉ−、Ａｎの７璽ツトキー・
バリヤダイオードの断面構造を示したＯＮ形シリコン基
板（ハ）上の８ｉ０ｔ＠の開孔部（２）をＰｔ５ｊ化＠
Ｌ、、−１ヤメタル（至）、配ｌＩＩＭａｌｌを形成し
ている０このような従来構造における最大の問題は、Ｉ
１５縁膜としての引Ｏ！（２）を開孔し、 ＰＩを蒸着
して熱処理することによりＰｔｇｊ層■を形成したあと
、ノ（リヤメタル配線金属を蒸着する際、Ｐｓ８１層上
の酸化物を除去するためのＨＦ処理によシ、開孔部エツ
ジ＠（至）がエツチングされ、Ｐｅａｌ化されていない
Ｎ形シリコン基板表１Ｉｊｓｅが露出し、ノ（リヤ・メ
タルとＮ形シリコン基板が直ＩＩ接触する部分が現われ
ることである０これＫより、第２図に示したよう［、Ｐ
Ｉ引と１との８ Ｂ Ｄ ＠）とＴｉ−８１との８ＢＤ
（３１）とのパラレル・ダイオードが形成され、露出
部（２）の面積により全体の８ＢＤのφＩｉ（バリヤー
イト）が変動することになり、順方向電圧の大きなバラ
ツキを示すことになり、再ｌｌｔ！にのｈ石安定し九Ｓ
ＢＤを形成することができないＱ又、逆方向耐圧もパラ
つく。この問題を解決するために開孔部周辺にガード・
リングを形成し、バリヤ・、−丸イトの高いＰＮ接合と
のパラレルダイオード七して特性の安定化を計ることが
一般化されている０この場合には、８ＢＤの素子面積が
大きくな夛、高集積化デバイスへの適用には限度がある
ととＫなる＠従って、この目的に対しでは、ガードリン
グ付自の８８Ｄを適用することができない０本発明は上
記ａＫＪ１本、ガードリングを付けない８ＢＤの特性安
定化を計ることを目的としてなされたものである。嬉３
図に本発明の断面概略図を示す。第３図においてシリコ
ン基板（４１）表面上の絶縁属に開孔部Ｃ４３）を設け
１次に開孔部（４３）をおおうように金層シリサイド層
（４４）を形成し、基板と金属シリサイド層どの間で８
ＢＤを形成し。
バリヤダイオードの断面構造を示したＯＮ形シリコン基
板（ハ）上の８ｉ０ｔ＠の開孔部（２）をＰｔ５ｊ化＠
Ｌ、、−１ヤメタル（至）、配ｌＩＩＭａｌｌを形成し
ている０このような従来構造における最大の問題は、Ｉ
１５縁膜としての引Ｏ！（２）を開孔し、 ＰＩを蒸着
して熱処理することによりＰｔｇｊ層■を形成したあと
、ノ（リヤメタル配線金属を蒸着する際、Ｐｓ８１層上
の酸化物を除去するためのＨＦ処理によシ、開孔部エツ
ジ＠（至）がエツチングされ、Ｐｅａｌ化されていない
Ｎ形シリコン基板表１Ｉｊｓｅが露出し、ノ（リヤ・メ
タルとＮ形シリコン基板が直ＩＩ接触する部分が現われ
ることである０これＫより、第２図に示したよう［、Ｐ
Ｉ引と１との８ Ｂ Ｄ ＠）とＴｉ−８１との８ＢＤ
（３１）とのパラレル・ダイオードが形成され、露出
部（２）の面積により全体の８ＢＤのφＩｉ（バリヤー
イト）が変動することになり、順方向電圧の大きなバラ
ツキを示すことになり、再ｌｌｔ！にのｈ石安定し九Ｓ
ＢＤを形成することができないＱ又、逆方向耐圧もパラ
つく。この問題を解決するために開孔部周辺にガード・
リングを形成し、バリヤ・、−丸イトの高いＰＮ接合と
のパラレルダイオード七して特性の安定化を計ることが
一般化されている０この場合には、８ＢＤの素子面積が
大きくな夛、高集積化デバイスへの適用には限度がある
ととＫなる＠従って、この目的に対しでは、ガードリン
グ付自の８８Ｄを適用することができない０本発明は上
記ａＫＪ１本、ガードリングを付けない８ＢＤの特性安
定化を計ることを目的としてなされたものである。嬉３
図に本発明の断面概略図を示す。第３図においてシリコ
ン基板（４１）表面上の絶縁属に開孔部Ｃ４３）を設け
１次に開孔部（４３）をおおうように金層シリサイド層
（４４）を形成し、基板と金属シリサイド層どの間で８
ＢＤを形成し。
さらにその上に配線金属部）が形成されている。
次に＃Ｉ４図を用いて、本発明の詳細な説明する。
まず＃Ｉ４図（１） Ｋ示すようＫＮ形シリコン基板（
４１）Ｅにシリコン鹸化膜（８１０ｚ）（４２）を成長
する。次に第４図（吟に示すように８８Ｄ形成予定部の
８１０ｓ膜を選択的にＨＥエッチャ／トでエツチング除
去し開孔部（４３）を形成し、開孔部（４３）を含む全
面に多結晶シリコン（４４）を堆積する。多結晶シリコ
ンの膜厚は例えば、５００〜２０００λとする。又不純
物は含まないが基板と同−導電形の不純物を含んでも良
い。友だし、８ＢＤが形成できる程度に低不純物濃度で
あることが必要である０次に第４図（Ｃ）に示すように
多結晶シリコン（４４）を開孔部Ｃ４３）をおおうよう
に大きく残存させ、他を選択的にエツチング除去する。
４１）Ｅにシリコン鹸化膜（８１０ｚ）（４２）を成長
する。次に第４図（吟に示すように８８Ｄ形成予定部の
８１０ｓ膜を選択的にＨＥエッチャ／トでエツチング除
去し開孔部（４３）を形成し、開孔部（４３）を含む全
面に多結晶シリコン（４４）を堆積する。多結晶シリコ
ンの膜厚は例えば、５００〜２０００λとする。又不純
物は含まないが基板と同−導電形の不純物を含んでも良
い。友だし、８ＢＤが形成できる程度に低不純物濃度で
あることが必要である０次に第４図（Ｃ）に示すように
多結晶シリコン（４４）を開孔部Ｃ４３）をおおうよう
に大きく残存させ、他を選択的にエツチング除去する。
つづいて、シリずイド化可能な金属、例えば白金（至）
）を全面に蒸着し、３００〜７００℃一度の窒素又はア
ルゴン雰囲気中にて合金化（４６）する。この時の白金
の膜厚は、多結晶シリコンをシリサイド化したうえ、か
つ基板表面をもシリサイド化するのに充分な厚さが必要
でちゃ、例ルば５００〜２０００人である０その後第４
図（ｄ）に示すように白金シリサイド化しない残存白金
を王水で煮沸することにより除去する。ｌ偉に第４図（
・）Ｋ示すように配線金属（４７）を形成して、８ＢＤ
を完成する。勿論、配線金属（４７）は、バリヤメタル
、例えば、Ｔｉ、Ｗ、Ｔ轟Ｗを形成した上にＭ又はＭ合
金（Ａｎ−８ｉ、Ａｎ−Ｃｕ−８ｉ）を形成してもよい
。
）を全面に蒸着し、３００〜７００℃一度の窒素又はア
ルゴン雰囲気中にて合金化（４６）する。この時の白金
の膜厚は、多結晶シリコンをシリサイド化したうえ、か
つ基板表面をもシリサイド化するのに充分な厚さが必要
でちゃ、例ルば５００〜２０００人である０その後第４
図（ｄ）に示すように白金シリサイド化しない残存白金
を王水で煮沸することにより除去する。ｌ偉に第４図（
・）Ｋ示すように配線金属（４７）を形成して、８ＢＤ
を完成する。勿論、配線金属（４７）は、バリヤメタル
、例えば、Ｔｉ、Ｗ、Ｔ轟Ｗを形成した上にＭ又はＭ合
金（Ａｎ−８ｉ、Ａｎ−Ｃｕ−８ｉ）を形成してもよい
。
以上かられかるように、シリコン基板上の絶縁膜の開孔
部エツジは、金属シリサイド層によシ完全に横われ、配
線金属蒸着前処理によ如、絶縁膜の開孔部エツジが洗わ
れ、配線金属とのパラレルダイオードの形成がないため
、安定し九８ＢＤが形成されるととになる。従つて、ガ
ード・リングが不要となり、高集積化デバイスへの安定
し九８ＢＤの適用が可能とな〕高い製造歩留りを得るこ
とができ、コストの低下につながる。
部エツジは、金属シリサイド層によシ完全に横われ、配
線金属蒸着前処理によ如、絶縁膜の開孔部エツジが洗わ
れ、配線金属とのパラレルダイオードの形成がないため
、安定し九８ＢＤが形成されるととになる。従つて、ガ
ード・リングが不要となり、高集積化デバイスへの安定
し九８ＢＤの適用が可能とな〕高い製造歩留りを得るこ
とができ、コストの低下につながる。
上記詳細な説明で示し九８ＢＤ構造は、いろいろな変形
が可能である。まず第５図に示すように絶縁膜として、
例えば８１０２５Ｋ（５１）と８１５Ｎ４１［（５２）
のような複合膜が、デバイスの信頼性向上（目指し良く
使われるが、このような構造においても、８４３Ｎ４
ｇ （５２） ＯＪ 下（Ｄ ８ｉ０２膜（５１）（７
）７ｙ ！ −・力ｙトを多結晶シリコンを堆積するこ
とによシ緩和することができ、エツジでの耐圧が上がシ
、順方向特性が向上し、配線金属の段差における信頼性
を向上することができ、本発明の８ＢＤ樽造の特徴の一
つと言える。第１．２図に示す従来構造の８ＢＤではア
ンダー・カット部へのシ曹ットキー・メタルの蒸着がし
にくいため、開孔周辺部における８ＢＤ％性の不安定さ
は増々増加する。
が可能である。まず第５図に示すように絶縁膜として、
例えば８１０２５Ｋ（５１）と８１５Ｎ４１［（５２）
のような複合膜が、デバイスの信頼性向上（目指し良く
使われるが、このような構造においても、８４３Ｎ４
ｇ （５２） ＯＪ 下（Ｄ ８ｉ０２膜（５１）（７
）７ｙ ！ −・力ｙトを多結晶シリコンを堆積するこ
とによシ緩和することができ、エツジでの耐圧が上がシ
、順方向特性が向上し、配線金属の段差における信頼性
を向上することができ、本発明の８ＢＤ樽造の特徴の一
つと言える。第１．２図に示す従来構造の８ＢＤではア
ンダー・カット部へのシ曹ットキー・メタルの蒸着がし
にくいため、開孔周辺部における８ＢＤ％性の不安定さ
は増々増加する。
更に金属シリサイドと配線金属との接触によシ発生する
接触電位差による配線金属の異常なエツチングが起る可
能性があるために、第６図（１） 、 （ｂ）に示すよ
うに金属シリサイド（６１）と配線金属（６２）との間
に絶縁属（６３）を挿入し、配線金属のエツチングの際
に金属シリサイドと配線金属との接触部が直接エッチャ
ントに触れるのを防止し、微細加工を可能にすることが
できる。ここで＄１１６１１＜４は第、６図（ｂ）のＡ
−Ａ’に滴った断面概略図である。絶縁＠ （６３）と
しては、常圧ＣＶＤ法にて堆積し九８１０２ｇや、プラ
ズマ法にて堆積した８４ｓＮ４ｇなどが適している。第
６図（ａ） 、 （ｂ）は、絶縁膜（６３）の一孔（６
３°）を第１の絶縁属（６０）の開孔（６０’）よ〕大
白い場合を示し九が、勿論小、さ、〈ても同様な効果が
ある。又、配線金属（６２）として一層構造を示し九が
本変形例を、現在量も良く使われているＰｔ８１とＭ配
線構造に適用する場合には、第７図に示すようにバリヤ
・メタル（７１）を例えばＴｉ又はＴｉｅ、 Ｗなどを
絶縁膜（８）開孔後堆積してからＡｊ（又はＭ合金）
（７２）を堆積する必要がある０以上のいずれの変形例
も、本発明の特徴を実現することができ、かつ更に％懺
の安定品質の向上に有効である。
接触電位差による配線金属の異常なエツチングが起る可
能性があるために、第６図（１） 、 （ｂ）に示すよ
うに金属シリサイド（６１）と配線金属（６２）との間
に絶縁属（６３）を挿入し、配線金属のエツチングの際
に金属シリサイドと配線金属との接触部が直接エッチャ
ントに触れるのを防止し、微細加工を可能にすることが
できる。ここで＄１１６１１＜４は第、６図（ｂ）のＡ
−Ａ’に滴った断面概略図である。絶縁＠ （６３）と
しては、常圧ＣＶＤ法にて堆積し九８１０２ｇや、プラ
ズマ法にて堆積した８４ｓＮ４ｇなどが適している。第
６図（ａ） 、 （ｂ）は、絶縁膜（６３）の一孔（６
３°）を第１の絶縁属（６０）の開孔（６０’）よ〕大
白い場合を示し九が、勿論小、さ、〈ても同様な効果が
ある。又、配線金属（６２）として一層構造を示し九が
本変形例を、現在量も良く使われているＰｔ８１とＭ配
線構造に適用する場合には、第７図に示すようにバリヤ
・メタル（７１）を例えばＴｉ又はＴｉｅ、 Ｗなどを
絶縁膜（８）開孔後堆積してからＡｊ（又はＭ合金）
（７２）を堆積する必要がある０以上のいずれの変形例
も、本発明の特徴を実現することができ、かつ更に％懺
の安定品質の向上に有効である。
第１図は従来の８ＢＤ構造を示す一面概略図、＃Ｉ２図
は従来の８ＢＤ構造の問題点を説明するた概略図、＃！
５図は本発明の他の実施例を示す断面概略図、第６図（
荀−（ｂ）は本発明の更に他の実施例を示す断面概略図
及び平面概略図、第７図は本発明の更に他の実施例を示
す断面概略図である０図において。 ４Ｉ・・・牛導体基板、 社・・・＠縁膜、口・開孔部
、 Ｉ・・・多結晶シリコン層、６・・・金属層、
妬・・・金属シリサイド層、４７・・・配線金属
。 （７３１７） 代理人 弁理士 則 近 曹 佑（
ほか１名）
は従来の８ＢＤ構造の問題点を説明するた概略図、＃！
５図は本発明の他の実施例を示す断面概略図、第６図（
荀−（ｂ）は本発明の更に他の実施例を示す断面概略図
及び平面概略図、第７図は本発明の更に他の実施例を示
す断面概略図である０図において。 ４Ｉ・・・牛導体基板、 社・・・＠縁膜、口・開孔部
、 Ｉ・・・多結晶シリコン層、６・・・金属層、
妬・・・金属シリサイド層、４７・・・配線金属
。 （７３１７） 代理人 弁理士 則 近 曹 佑（
ほか１名）
Claims (5)
- （１）半導体基板とこの半導体基板に形成された開孔部
を有する＠ｌの絶縁膜と、前記開孔部を覆いかつ前記絶
縁膜に延在して形成され前記半導体基板との間で整流性
接触を有する金属シリサイド層とを具備し九ことを特徴
とするシ曹ットキー・バリヤ・ダイオード。 - （２）前記第１の絶縁属を、８１ｓＮｎ属と引Ｏ！属の
二重膜構造にしたことを時機とする前記特許請求の範囲
第１項記載のシ曹ットキー・バリヤ・ダイオード。 - （３）前記金属シリサイド層の少なくとも周辺領域上に
形成された第２の絶縁属を介して配線導電層を設けたこ
とを特徴とする特許 １項紀載のシ曹ットキー・バリヤ・ダイオード。 - （４）前記配線導電層の少なくとも下層にバリヤ・徹 メタルを形成したことをａｈとする前記特許請求の範囲
第３項記載のシ―ットキー・バリヤ・ダイオード。 - （５）半導体基板表面上に選択的に開口部を有する絶縁
膜を形成する工程と、前記開孔部と前記結縁１［Ｋ多結
晶シリコン層を形成する工程と，この多結晶シリコン層
を前記開孔部を覆いかつ前記絶縁膜に延在して残存させ
る工程と，少なくとも鍵紀多結晶シリコン層上に金属層
を形成する工−と、前記多結晶シリコン層を金属シリサ
イド層に変換し、員存金属層を除去する工程とを具備し
九ことを特徴とするシ冒ットキー・バリヤ・ダイオード
の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12412481A JPS5827374A (ja) | 1981-08-10 | 1981-08-10 | シヨツトキ−・バリヤ・ダイオ−ドとその製造方法 |
| US06/402,541 US4476157A (en) | 1981-07-29 | 1982-07-28 | Method for manufacturing schottky barrier diode |
| EP82106862A EP0071266B1 (en) | 1981-07-29 | 1982-07-29 | Method for manufacturing schottky barrier diode |
| DE8282106862T DE3279193D1 (en) | 1981-07-29 | 1982-07-29 | Method for manufacturing schottky barrier diode |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12412481A JPS5827374A (ja) | 1981-08-10 | 1981-08-10 | シヨツトキ−・バリヤ・ダイオ−ドとその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5827374A true JPS5827374A (ja) | 1983-02-18 |
Family
ID=14877513
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12412481A Pending JPS5827374A (ja) | 1981-07-29 | 1981-08-10 | シヨツトキ−・バリヤ・ダイオ−ドとその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5827374A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9184307B2 (en) | 2013-08-28 | 2015-11-10 | Mitsubishi Electric Corporation | Silicon carbide semiconductor device |
-
1981
- 1981-08-10 JP JP12412481A patent/JPS5827374A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9184307B2 (en) | 2013-08-28 | 2015-11-10 | Mitsubishi Electric Corporation | Silicon carbide semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4942134B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| JPS6213819B2 (ja) | ||
| US20010030344A1 (en) | Semiconductor device and method for manufacturing the same | |
| JPS58103168A (ja) | 半導体装置 | |
| JPS60193380A (ja) | 半導体装置の製造方法 | |
| JPS5827374A (ja) | シヨツトキ−・バリヤ・ダイオ−ドとその製造方法 | |
| CN107968048A (zh) | 一种降低半导体器件背面金属接触电阻的方法 | |
| JPS5961147A (ja) | 半導体装置の製造方法 | |
| JPS59150421A (ja) | 半導体装置の製造方法 | |
| JP3823826B2 (ja) | 半導体素子の製造方法 | |
| JPS6141248Y2 (ja) | ||
| JPS5984468A (ja) | 半導体装置 | |
| JPH0851087A (ja) | 半導体装置の製造方法と半導体ウエハ構造 | |
| JPS61234074A (ja) | シヨツトキ−バリヤ型半導体装置 | |
| JPS6232619B2 (ja) | ||
| JPS613470A (ja) | 半導体装置 | |
| JPS5974622A (ja) | 半導体装置の電極およびその製造方法 | |
| KR20040059730A (ko) | 반도체 소자의 제조 방법 | |
| JPH01298744A (ja) | 半導体装置の製造方法 | |
| JP2019083293A (ja) | 半導体装置とその製造方法 | |
| JPS63265448A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPS5975660A (ja) | 半導体装置の製造方法 | |
| JPS6133257B2 (ja) | ||
| JPS5856478A (ja) | シヨツトキ−バリアダイオ−ドおよびその製造方法 | |
| JPS6246561A (ja) | シヨツトキ−バリヤ型半導体装置の製造方法 |