JPS5974622A - 半導体装置の電極およびその製造方法 - Google Patents
半導体装置の電極およびその製造方法Info
- Publication number
- JPS5974622A JPS5974622A JP18455082A JP18455082A JPS5974622A JP S5974622 A JPS5974622 A JP S5974622A JP 18455082 A JP18455082 A JP 18455082A JP 18455082 A JP18455082 A JP 18455082A JP S5974622 A JPS5974622 A JP S5974622A
- Authority
- JP
- Japan
- Prior art keywords
- deposited
- electrode
- silicide
- polycrystalline silicon
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、浅いＰＮ接合をもつ大規模集積回路に適用さ
れる高信頼性の電極構造に関するものであシ、更に詳細
には、素子の所要面積を小さくできる自己整合型電極お
よびその製造方法に関するものである。
れる高信頼性の電極構造に関するものであシ、更に詳細
には、素子の所要面積を小さくできる自己整合型電極お
よびその製造方法に関するものである。
第１図は従来から使用されている浅いエミッタ・ベース
接合をもつトランジスタの断面図を示したものである。
接合をもつトランジスタの断面図を示したものである。
パラジウムシリサイド、白金シリサイドなどの金属シリ
サイド５をコンタクト部に自己整合的に残した後、チタ
ン−タングステン合金、モリブデンなどの金、寓６、次
いでアルミニウム、アルミニウムーシリコン合金などの
金属７を蒸着し、ホトエツチングにより電極を形成した
ものである。チタン−タングステン合金、モリプデンな
どの金属はシリサイドとアルミニウムが直接反応するの
を防止する目的で使用して込る。エミッタ８形成後電極
を形成する第１図のトランジスタで歩留よく大規模集積
回路を作るためにはエミッタ・ベース接合の深さは０．
２μｎ］以上にする必要がある。これはエミッタ形成後
のコンタクト窓開、蒸着前の洗浄により、酸化膜２がサ
イドエツチングされ、エミッタ・ベース接合が電１極と
接触するのを防止するためである。なお、１は基板、２
は窒化膜、９はベース領域である。
サイド５をコンタクト部に自己整合的に残した後、チタ
ン−タングステン合金、モリブデンなどの金、寓６、次
いでアルミニウム、アルミニウムーシリコン合金などの
金属７を蒸着し、ホトエツチングにより電極を形成した
ものである。チタン−タングステン合金、モリプデンな
どの金属はシリサイドとアルミニウムが直接反応するの
を防止する目的で使用して込る。エミッタ８形成後電極
を形成する第１図のトランジスタで歩留よく大規模集積
回路を作るためにはエミッタ・ベース接合の深さは０．
２μｎ］以上にする必要がある。これはエミッタ形成後
のコンタクト窓開、蒸着前の洗浄により、酸化膜２がサ
イドエツチングされ、エミッタ・ベース接合が電１極と
接触するのを防止するためである。なお、１は基板、２
は窒化膜、９はベース領域である。
本発明の目的は、エミッタ・ベース接合の深さが０．１
μｍ以下でも適用できる高信頼性の電極を自己整合的に
形成できる電極およびその製造方法を提供することであ
る。
μｍ以下でも適用できる高信頼性の電極を自己整合的に
形成できる電極およびその製造方法を提供することであ
る。
上記目的を達成するための本発明の構成は、コンタクト
窓開領域に不純物がドープされた多結晶半導体層、該層
上に金属シリサイド層、該層上に高融点金属層を設ける
ことにある。
窓開領域に不純物がドープされた多結晶半導体層、該層
上に金属シリサイド層、該層上に高融点金属層を設ける
ことにある。
窓開部分内に覗極層が形成され、窓開の外部に外み出る
ことがないので素子の小型化に極めて有効である。また
、公知の自己整合法により極めて容易に形成されるので
生産性の向上に有効である。
ことがないので素子の小型化に極めて有効である。また
、公知の自己整合法により極めて容易に形成されるので
生産性の向上に有効である。
以下、本発明を実施例を径照して詳細に説明する。
第２図に示すように、トランジスタのベース寸で形成し
たＳｉ基板ｌｌ上の５１３Ｎ４１３．５１０２１２をホ
トエツチングにより除去し、エミッタ形成部を露出させ
る。次に、７５０ Ｃ、Ｓ １Ｈｚｃ１２２００ Ｃｃ
／＊Ｊ ＩＣ，ａ２００ ＣＣ７ｍ、 ）１２７５ｔ／
−の条件で多結晶シリコンを成長させると、第３図に示
すように多結晶シリコン１４がＳｉ上にのみ選択成長す
る。次に、多結晶シリコン中にヒ素などの不純物原子を
導入し、熱拡散によりエミッタを形成後、パラジウム、
白金、ニッケルなどの金属を蒸着し、２５０〜５００Ｃ
で熱処理すると上記金属と多結晶シリコンの間で反応が
起こり、金属シリサイド１５が形成される。上記金属の
みをエツチングし、金属シリサイドをエツチングしない
液（パラジウムの場合ばＮＨ４Ｉ−Ｉ２又はＫＩＩ２溶
液、白金の場合は王水）を用いて、金属シリサイドを多
結晶シリコン上にのみ残す。この状態を示したのが第４
図である。次に、４５００． ＷＦ’ｓ １２０ Ｃ
Ｃ／胴、Ｎ２２ｔ／ｍｉｓ、 Ｈ２’ ３０ Ｃｃ／蛾
の条件でタングステンを気相成長させると金属シリサイ
ド層にのみタングステン１Ｇが選択成長する。この反応
でできるＩＪＦはＳｉ基板上の５１０２１２をエツチン
グするため、前記多結晶シリコン１４は少なくとも５１
０２の膜厚以上に堆積する必要がある。この状態を示し
たのが第５図である。最後に、アルミニウム、アルミニ
ウム合金１７を蒸着し、ホトエツチングによシミ極を形
成すると第６図のようになる。
たＳｉ基板ｌｌ上の５１３Ｎ４１３．５１０２１２をホ
トエツチングにより除去し、エミッタ形成部を露出させ
る。次に、７５０ Ｃ、Ｓ １Ｈｚｃ１２２００ Ｃｃ
／＊Ｊ ＩＣ，ａ２００ ＣＣ７ｍ、 ）１２７５ｔ／
−の条件で多結晶シリコンを成長させると、第３図に示
すように多結晶シリコン１４がＳｉ上にのみ選択成長す
る。次に、多結晶シリコン中にヒ素などの不純物原子を
導入し、熱拡散によりエミッタを形成後、パラジウム、
白金、ニッケルなどの金属を蒸着し、２５０〜５００Ｃ
で熱処理すると上記金属と多結晶シリコンの間で反応が
起こり、金属シリサイド１５が形成される。上記金属の
みをエツチングし、金属シリサイドをエツチングしない
液（パラジウムの場合ばＮＨ４Ｉ−Ｉ２又はＫＩＩ２溶
液、白金の場合は王水）を用いて、金属シリサイドを多
結晶シリコン上にのみ残す。この状態を示したのが第４
図である。次に、４５００． ＷＦ’ｓ １２０ Ｃ
Ｃ／胴、Ｎ２２ｔ／ｍｉｓ、 Ｈ２’ ３０ Ｃｃ／蛾
の条件でタングステンを気相成長させると金属シリサイ
ド層にのみタングステン１Ｇが選択成長する。この反応
でできるＩＪＦはＳｉ基板上の５１０２１２をエツチン
グするため、前記多結晶シリコン１４は少なくとも５１
０２の膜厚以上に堆積する必要がある。この状態を示し
たのが第５図である。最後に、アルミニウム、アルミニ
ウム合金１７を蒸着し、ホトエツチングによシミ極を形
成すると第６図のようになる。
以上かられかるように、本発明によれば、多結晶シリコ
ン、金属シリサイド、タングステンをコンタクト部に自
己整合的に形成できるため、素子の所要面積を小きくで
き、また、ＰＮ接合を多結晶シリコン堆８ｒ、後形成す
るため、０．１μｍ以下のエミッタ深さのトランジスタ
の電極として十分な高信頼性を化１呆できる。シリサイ
ドとアルミニウムの反応を防ぐ金属としてはタングステ
ンのほかに、モリブデン、タンタル、チタンおよびそれ
らの合金が使用できる。
ン、金属シリサイド、タングステンをコンタクト部に自
己整合的に形成できるため、素子の所要面積を小きくで
き、また、ＰＮ接合を多結晶シリコン堆８ｒ、後形成す
るため、０．１μｍ以下のエミッタ深さのトランジスタ
の電極として十分な高信頼性を化１呆できる。シリサイ
ドとアルミニウムの反応を防ぐ金属としてはタングステ
ンのほかに、モリブデン、タンタル、チタンおよびそれ
らの合金が使用できる。
第１図は従来のトランジスタの電極断面図、第２図乃至
第６図は本発明の一実施例としてのトランジスタおよび
電極の装造工程を示す断面説明図である。 １．１１・・・Ｓｉ基板、２，１２・・・酸化膜、３゜
１３・・・窒化膜、１４・・・多結晶シリコン、５，１
５・・・金属シリサイド、６，１６川高融点金属層、７
゜１７・・・アルミニウム、８．１８・・・エミッタ、
９゜昭 ｊ 図 昭 ２ 図 ゝ１ｑ 猪 ３ 図 箭 ４ 図 蔓 ５ 図 芳 乙 図
第６図は本発明の一実施例としてのトランジスタおよび
電極の装造工程を示す断面説明図である。 １．１１・・・Ｓｉ基板、２，１２・・・酸化膜、３゜
１３・・・窒化膜、１４・・・多結晶シリコン、５，１
５・・・金属シリサイド、６，１６川高融点金属層、７
゜１７・・・アルミニウム、８．１８・・・エミッタ、
９゜昭 ｊ 図 昭 ２ 図 ゝ１ｑ 猪 ３ 図 箭 ４ 図 蔓 ５ 図 芳 乙 図
Claims (1)
- 【特許請求の範囲】 １、半導体基板上に形成された電極コンタクト窓開部に
、多結晶半嗜体層金属シリサイド層、高融点金属層を設
けてなることを特徴どする半導体装置の電極。 ２、ｓｉ基板上に堆積された酸化膜と窒化膜の二層から
なる絶縁膜の一部をホトエツチングにより窓開後、多結
晶シリコンをその膜厚が少なくとも下層の酸化膜厚より
も大なるようにシリコン上にのみ選択的に堆積する工程
、該多結晶シリコン中にヒ素、リン、ホウ素などの不純
物原子をに人する工程、パラジウム、白金、ニッケルな
どの金属を堆積後、熱処理して、該多結晶シリコンの一
部を金属シリサイドに変換する工程、未反応金属のみを
選択的エツチングして、シリサイドを窓開部に自己整合
的に残Ｌ７、該シリサイド上にのみ気相成長によシタン
グステン。 モリブデン、チタンなどの遷移金属およびそれらの合金
を辿、択的に堆積する工程を含んでなることを特徴とす
る半導体装置の電極の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18455082A JPS5974622A (ja) | 1982-10-22 | 1982-10-22 | 半導体装置の電極およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18455082A JPS5974622A (ja) | 1982-10-22 | 1982-10-22 | 半導体装置の電極およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5974622A true JPS5974622A (ja) | 1984-04-27 |
Family
ID=16155157
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18455082A Pending JPS5974622A (ja) | 1982-10-22 | 1982-10-22 | 半導体装置の電極およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5974622A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6439059A (en) * | 1987-04-20 | 1989-02-09 | Nec Corp | Semiconductor device |
| JPH0434476U (ja) * | 1990-07-19 | 1992-03-23 |
-
1982
- 1982-10-22 JP JP18455082A patent/JPS5974622A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6439059A (en) * | 1987-04-20 | 1989-02-09 | Nec Corp | Semiconductor device |
| JPH0434476U (ja) * | 1990-07-19 | 1992-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4458410A (en) | Method of forming electrode of semiconductor device | |
| US5225372A (en) | Method of making a semiconductor device having an improved metallization structure | |
| US3740835A (en) | Method of forming semiconductor device contacts | |
| JPS61142739A (ja) | 半導体装置の製造方法 | |
| JPH0456325A (ja) | 半導体装置およびその製造方法 | |
| JPH0673376B2 (ja) | バイポーラ半導体装置 | |
| JPH01202841A (ja) | 半導体集積回路装置及びその製造方法 | |
| JPS5974622A (ja) | 半導体装置の電極およびその製造方法 | |
| JPS5961146A (ja) | 半導体装置の製造方法 | |
| JP2741854B2 (ja) | 半導体集積回路装置 | |
| JPH0550129B2 (ja) | ||
| JPH0376031B2 (ja) | ||
| JPS6324668A (ja) | 半導体装置 | |
| JPS5961147A (ja) | 半導体装置の製造方法 | |
| JPH0212009B2 (ja) | ||
| JPS62133713A (ja) | 電極形成方法およびその電極 | |
| JP2563317B2 (ja) | 半導体装置の製造方法 | |
| JPS641064B2 (ja) | ||
| JP2810879B2 (ja) | 段部被覆を改良する方法 | |
| JPS62117368A (ja) | 半導体装置 | |
| JPS60186038A (ja) | 半導体装置 | |
| JP3407763B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPS61156837A (ja) | 半導体装置の製造方法 | |
| JPS63283161A (ja) | 半導体装置とその製造方法 | |
| JPS6312154A (ja) | 半導体装置の製造方法 |