JPS5856478A - シヨツトキ−バリアダイオ−ドおよびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は、シ箇ットキーバリアダイオードの構造およ
びその製造方法に関する。

バイポーラ集積回路の高速化、高集積化については従来
種々の技術開発が行われており、誘電体分離技術とシ曹
ットキーパリアダイオード（ＳＢＤ　）技術とを組合わ
せることにょシがなシの高速化が実現されている。誘電
体分離技術としては、従来、ロコス・アイゾグラナー（
ＬＯＣＯ８＋　ｌ５ｏｐｌａｎ＠ｒ　）等で代表される
酸化膜分離法、ビッグ・４リグラナ−（ＶＩＰ　Ｐｏ１
ｙｐｌａｎｅｒ）等で代表される多結晶シリコンをＶ溝
に充、填し平坦化する方法、分離領域を多孔質化し酸化
するアイブス（ＩＰＵＳ　）法などが知られている。そ
してこのなかでも特に酸化膜分離法が最も広く一般的に
使用され、実用化されている。その理由は、酸化膜分離
法が誘電体分離技術のなかでプロセス技術的に比較的容
易であ夛、かつ安定したプロセスであることによるもの
と考えられる。

ところで、誘電体分離技術を適用しないシッットキーパ
リアダイオード構造において、ガード・リングを設けな
い場合、逆方向耐圧の低下、順方向電流特性のパラツキ
等の問題が生じるのと同様に、誘電体分離技術を組込ん
だシ曹ットキーバリアダイオード構造においても、ガー
ド・リングを設けない場合には同様の問題が生じる。

このことについて述べると、例えば第１図（ａ）に示さ
れるように１例えばＮ導電形のシリコン基板（Ｓｔ基板
）の上に、シ曹ットキーパリアダイオードを形成するた
めの金属としてプラチナ・シリサイド（珪化白金）　Ｐ
ｔ８１を用いる場合、ｓｉ基板１２の、酸化膜１４の開
孔ｇｚｇに露出している表面上にプラチナｐｔを蒸着し
、アニールしてｐｔｓｉ膜１８全１８する。ところでプ
ラチナｐｔの蒸着は、製造工程的に鉱、開孔部１６内に
のみ行われるのではなく、酸化膜１４を含めて半導体構
造体の主表面全面にわたって行われる。

この場合、Ｓ五基板１２上に蒸着されたプラチナｐｉは
ｐｔｓ　を膜１８を形成するが、酸化膜１４上のプラチ
ナｐｔはｐｔｓｔ膜を形成しまいので、半導体構造体の
主赤面全面を王水で水洗処理することにより酸化膜１４
上のプラチナ２１社除去される。しかしながら、王水に
よるこの除去の際、ｐｔｓｉ膜１８上に薄い酸化ＩＮ（
図示せず）が形成されるため、配線金属を蒸着する後の
工程に先立つてこの酸化膜を除去するための前処理が必
要となる。そして一般的には、前処理用（バッファ）弗
化水素ＨＦを用いてこの酸化膜をエツチングにより除去
している。この場合、酸化膜１４も点線（第１図（１）
）で示すようにエツチングによりある程度除去され、そ
の結果開孔部１６においてＰｔ８１膜１Ｂの形成されて
いない８１基板露田表面が現われる。

このよう表状態において配線金属として例えばアルミニ
ウムＡＡを蒸着して金属配線すなわちＡＡ配ｌＩ２０を
形成すると、第１図伽）に示されるように、８１基板１
２とＰｔ８１１ｊ　１　Ｂとの間にＳＢＤ　、が形成さ
れると共に、８１基板１２とＡ／。

配置１Ａ２０との間に８８Ｄ、が形成される。その結果
第１図（Ｃ）に示すような並列接続され九ＳＢＤ、およ
びＳＢＤ、から成る等価回路が形成されることになる。

ここでＳＢＤ　１の面積を８１、そのバリアハイド（シ
璽ットキーパリアの高さ）をφ　。

１１ ＳＢＤ　、の面積をＳｈそのバリアハイドをφ１゜とす
ると、ＳＢＤ　Ｉおよび８ＢＤ、から成る並列ダイオ−
、ド回路（第１図（ｅ）の等価回路）に流れる順方向電
流ＩＦは として表わされる。

ここでＡ　、リチャードソン・；ンスタント、Ｔ　：温
度、ｑ　：１１１荷、ｋ：＆ルッマン・コンスタント、
■：印加電圧である。

基板１２をＳｉとし膜１８をＰｔＳｉとした場合相互間
に形成されるＳＢＤ□のバリアハイドφＢ１％ 基板１２を８１とし配＠２ｏの金属をＡｔとした場合相
互間に形成される８ＢＤ　、のバリアハイドφＢ２は、
それぞれ、φ、、さ０．８２　ｅＶ　。

φＢ２＝Ｑ、５５　ｅＶ”？’あるノテ、ＳＢＤ　愈Ｏ
ＩＩ積ｓカがどん表に微少であったとしても、φ、、２
が小さいために、順方向電流！、はそのはとんど全部が
ＳＢＤ　、を流れることＫなフ、このため、面積Ｓ鵞の
バラツキにより順方向電流は大きなバラツキをもつこと
になる。面積ｓ３のバラツキは、起重金属蒸着の前処理
に関係し、前処理液（例えばバッファＨＦ　）の濃度の
バラツキ、エツチング時間のバラツキ等により発生する
ために、順方向電流Ｉ、のバラツキを抑えることは非常
に難しいことに表る。

また逆方向耐圧についてもガード・リングを設けない構
造の場合には、第１図（ｂ）に示されるように、空乏層
２２（点線で示す）が大きく拡がシ縁部における曲率半
径が小さくなシ、その結果電界の集中が起シ易くなル逆
方向耐圧の低下を招く。さらにまた′、シンタ一時には
、配線金属と８１基板１２との合金化（アロイピット）
が生じ、（１００）結晶面を有するＳｉ基板１２に対し
ては、第１図伽）に示されるように、配線金属Ａｔと８
１基板１２との間にアロイピット２４が発生する。

このような問題点を解消するために従来、第２図に示す
ように、ガード・リングを設けた構造とすることが提案
されている。

第２図に示されるように、金属配＠２０と接触する例え
ばＮ導電形のＳ１基板１２内に、Ｓｉ基板１２とは逆の
導電形、すなわちＰ導電形の拡散領域をガード・リング
として形成することによシ、バッファＨＦによる前処理
によシ酸化膜１８が部分的に除去されてＳｉ基板１２が
部分的に露出しても金属配線２０がＰ形のガード・す／
グ３２と接触してオー電ツク接触となるために、この露
出部分にＳＢＤが形成されることが防がれる。またガー
ド・リング３２と８１基板１２との間にはＰＮ接合が形
成されるが、そのバリアハイドφ８は約１．１・Ｖと大
きいものであるため、このＰＮ接合には電流ははとんど
流れず、結果的に、順方向電流！、はＰｔ５ｌ膜１８と
８１基板１２との間にのみ形成される単一の８ＢＤＫよ
って決定されるので安定した順方向電流特性が得られる
。

Ｐ形ガード・リング３２の形成によ）、また、逆バイア
ス時の空乏層の縁部の曲率もがなシ大きくなシ逆方向耐
圧の低下が防止でき、上述の単一の５ＢＤＫよってほぼ
決定される耐圧まで高め得る。またガードリングが設け
られていない構造の場合、第３図における特性！（図中
点線で示す）のように、分離用誘電体の膜厚ｔ　の・Ｘ 増加につれて逆方向耐圧Ｅが低下する傾向があられれる
が、ガードリング３２を設けた構造とすることによシ、
第３図の特性■（図中実線で示す）のように膜厚ｔ、！
の増加に伴う逆方向耐圧Ｅの低下を防止することができ
る。さらにまた、アロイピットが発生してもＰ形ガード
・リング３２の深さを適当に定めることにより、逆方向
耐圧の低下を防止できる。

このように、ガード・リングを形成することによシ、先
に述べた順方向電流特性、逆方向耐圧等についての問題
は解決されるのであるが、しかしながら、リング・ガー
ドを設けることは集積度を低下せしめる原因とカフ、こ
のため人出力部以外にはほとんど適用されていない。ガ
−ド・リングを設けるととＫよ）集積度が低下してしま
う理由は次のようなことである。すなわち、ガード・リ
ングの形成が、素子形成予定領域、分離用絶縁性領域を
形成する場合に用いるマスクとは別のマスクを用いて行
われるためへ／母ターン合せにおけるずれ、Δターン変
換差等を考慮して形成しなければならず、その結果とし
て必要面積が大きくなってしまうことによる。

この発明は、上述のような事情に鑑みなされたものであ
って、その目的は、順方向電流特性、逆方向耐圧特性等
を改善するガード・リングな般けた構造としながら集積
度の低下を可及的に防いだシ目ットキーパリア〆イオー
ドおよびその製造方法を提供することである。

以下図面を参照してこの発ｔ！ＩＪの実施例について説
明する。

第４図は、誘電体による分離法として酸化膜による分離
を適用した場合の、こ、Ｏ発明によるシ冒ットキーパリ
アダイ、オードの構造を示している。

例えばＮ導電形の素子形成予定領域４２は他の素子形成
予定領域（図示せず）から分離用酸化膜としての分離用
絶縁性領域、換言するならば分離用絶縁膜４４によって
絶縁分離されている。素子形成予定領域４２の、分離用
絶縁性領域４４に接する周辺領域（内側周辺部）には、
分離用絶縁性領域４４にセルファラインで、素子形成予
定領域４２０表面からＰ導電形の領域４６が形成されて
いる。Ｐ導電影領域４６はガードリングとして機能する
ものである。素子形成予定領域４２上全体に１例えばア
ルミニウムＡｔから成る導電体層が電極配線層４８とし
て形成されている。このような構成において、Ａｔ配線
層４８と８１基板４２との境界面にシｌットキーパリア
ダイオード（ＳＢＤ　）が形成される。

とζろで上述の構成から成るシ１ットキーノ々リアダイ
オードにおいては、ガードリングをセルファジインで設
けた構成と３っていることによシ集積度の低下を招くこ
とがまく逆方向耐圧の低下の防止、順方向電流特性等の
改善が図れる。

第４図に示すような構造のシ箇ットキーパリアダイオー
ドの製造方法についてｗｌｓ図（ａ）ｌｋいしく１）を
参照して次に説明する。　　　　　　′第５図（、）に
示されるように、例えばＮ導電形の高不純物濃度の埋込
み層５２の形成されている例えばＰ導電形や例えばシリ
コン（８１）基板５４上にＮ導電形のエピタキシャル層
かう成る半導体層５６を形成し、半導体層５６上に、例
えば加熱処理によシ厚さが例えばはぼ５００Ｘのシリコ
ン酸化（Ｓ量０．）Ｍから成るＭ　１　ＯＪｉ！１ｍ膜
５８を形成し・この絶縁膜５８上に、例えばＣＶＤ法に
よシ例えばはぼ３０００Ｘの厚さのシリコン窒化（Ｓｔ
、Ｎ４’）　１１から成る耐酸化性膜６０を形成し、こ
の耐酸化性膜６０上に、例えばＣＶＤ法により、厚さが
例えばは埋１０００Ｘの８１０．Ｍから成る第２の絶縁
膜８２を形成し、その後写真蝕刻法によシ、Ｂ１０．膜
ｌ　Ｊｌ　ｅ　８１．Ｎ４膜６０および５ｔｏ２膜６２
を、エピタキシーｒ、Ａ／層５６にお゛ける素子形成予
定領域６４ｇ、６４ｂ（第５−伽））上の部分のみを残
し、他の部分を除去するようにエツチングし、エピタキ
シャル層５６を選択的に露出させる。次いで、第５ｌ６
）に示されるように、ＫＯＨ系エッチャント（エツチン
グ液）を用いて、エビタキシイル層５６をその露出表面
から例えばほぼ０．６μｍの深さまでエツチング除去す
る。さらに、例えば９ａｔｏｍの高圧−化性雰囲気中、
１０００℃の条件下で熱酸化処理を施し、第５図（ｃ）
に示されるように、エピタキシャル層５６のエツチング
によル除去された部分に、素子形成予定領域６４　ｍ、
６４ｂを他の素子形成予定領域（図示せず）から絶縁分
離する分離用酸化膜６６を例えばほぼ１．２綿の厚さ成
長させ、つづいてＳ　ｌ　、Ｎ４膜６０を８１０２膜６
２をマスクとして側面よシ周辺部をエツチング（サイド
エツチング）する＊　８１３Ｎ４膜６０のエツチングは
、勢リン酸、ＣＦ４ニア’ラズマ等により行うことがで
きる。その後、Ｓｉ３Ｎ４膜６０をマスクにして８１０
２膜５８を選択的にエツチングし、素子形成予定領域６
４ｍ、６４ｂの表面の絶縁性領域４４に接する咋儒周辺
部を、第５図（ｄ）に示されるように露出させる。この
処理の際に、８１０２膜６２も除去される。つづいて、
周辺部に形成されたこの露出表面から素子形成予定領域
６４＊、６４ｂ内Ｋ例えＩｄｚロンを拡散させる。拡散
処理の代？１ＫＳｚロンをイオン注入してもよい。その
場合、例えば、ドース量３Ｘ１０　　ｅｌｎ　、加速電
界８０・Ｖの条件のもとに注入する。その後、アニール
を行いがロンイオンをイオン化する。それによりて、素
子形成予定領域６４　ｍ　＊　６４　ｂの露出周辺部に
、第５図（、）に示されるように、分離用酸化膜６６に
セルフ１ラインでＰ導電影領域ｔｉｔ、ｔｏを形成する
。ついで同じく第５図（・）に示されるように、Ｐ導電
影領域６８．１０上に１後に行われるＳ　ｉ　３Ｎ４膜
６０のエツチング処】の際の表面保護のために、薄い酸
化膜ｙｚｓ７１を形成する。

その後、Ｓ　ｉ　、Ｎ４膜６０を除去した後、第５図＆
）に示されるように、例えばＧ■法により８１０．膜７
６．７＆を形成して素子形成予定領域６４ａ。

６４ｂ上の酸化膜の補強を図る。ついで、第５図（ｇ）
に示されるように、素子形成予定領域６４ｂ上の８１０
２膜をエツチング除去し開孔部８ｏを形成する。つづい
て、この開孔部８ｏを介して素子形成予定領域６４ｂ内
に例えばリンを高濃度に拡散させ、第ｉ図伽）Ｋ示され
るように、Ｐ導電形領＃Ｒ１０を含めて撫子形成予定領
域６４ｂを高濃度のＮ導電影領域とする０表おこの拡散
処理時に、素子形成予定領域６４ｂ′の露出表面上には
ＳＩＯ膜８２が形成される。素子形成予定領域６４ｂｔ
−Ｎ導電形の高濃度領域とすることによシ高濃度のＮ導
電形の埋込み層５２との抵抗が小さく表る。拡散源のリ
ンとしては、例えばｐｏｃｔＱ　、　ｐｓａ等を用いる
ことができる。またリン拡散の代シに、゛リンイオンの
注入を行ってもよい。その後、素子形成予定領域６４ｂ
上に形成されている５ｔＯ２膜ならびに素子形成予定領
域６４＊上に形成されている５ｉｎ２膜をすべて除去し
た後、表面全面にＳ１基板１ｚとの相互間にシ１ットキ
ーパリアダイオードの形成される導電体例えばアルミニ
ウムＡｔを蒸着形成し、・ヤターニングを行って、第５
図（１）に示されるように、素子形成予定領域６４　ａ
　ｅ　６４　ｂ上にそれぞれ、金属配線層例えばＡｔ配
線層１１４．８６を形成する。Ａｔ配線層８４は、シー
ツキーバリアダイオードの陽極側電極を構成しておｐ、
ｈｔ配線層８６は陰極側電極を構成している。

以上のようにしてこの発明のシ冒ットキーパリアダイオ
ードの一構成が形成されるのであるが、第４図には、第
５図（１）に示す構成の陽極側部分のみが拡大されて示
されている。

以上の説明から明らかなように、−この発明の製造方法
によれば、８ＢＤ技術と組合せた誘電体分離構造におい
ても、ガードリングをセルファラインで形成することが
でき、そのためこの発明の製造方法によって得られるり
冒ットキーパリアダイオードは次のような利点を有する
。す碌わち、従来集積度の低下を防ぐ観点からガードリ
ングは入出力部ＯＳＢＤ　Ｋ対してしか適用されていな
かったが、この発明により、集積度を低下させることな
く内ｓｒ−トのトランジスタクランプ用８ＢＤ　、内部
ｆ−）のその他種々の部分Ｏ８ＢＤにもガードリングの
適用が可能となうたことから、集積′度の低下を招くこ
と外（ＳＢＤの逆方向耐圧の低下を阻止することが可能
になったとともに、順方向電流特性が改善さ′−れる。

また順方向電圧あるいは逆方向耐圧の／ｆラツキ、変動
等か力〈なシ集積回路全体の信頼性、゛歩留シ′の向上
が図れる。さらにまた、高耐圧、高集積密度の集積回路
の設計が容易になる。

ところで、上記の実施例は、８ＢＤ技術を誘電体分離構
造に適用した場合について述べたが、半導体層にＶ溝を
形成し、■溝内に多結晶シリコンを充填し、充填された
多結晶シリコンの表面を平坦化するＶＩＰ、−Ｐｉｌｙ
ｐｌａｎ＠ｒ構造についてもこの発明は、適用できるも
のである。この場合について第６図（１）　、　（ｂ）
　、　（Ｃ）を参照して説明すると、例えばＮ導電形の
半導体層あるいは半導体領域９２にはＦ！’Ｖ字状のＶ
溝９４を形成し、Ｖ溝９４内に例えばＣＶＤ法により多
結晶シリコン９６を充填し、ついで、充填した多結晶シ
リコン９６の表面を平坦化したあと、多結晶シリコン９
６の表面に酸化膜（例えばＳｔＯ，膜）９８を形成する
（第６図（ａ））。その後、酸化膜（例えば８１０２膜
）ｚｏｏを”ｖスフとして８１．Ｎ４膜１ｏ２をサイド
エツチングし、ついで８　ｌ　、Ｎ４膜１０２をマスク
としてバッファー激化膜１０４をエツチングすることに
よ６、Ｖ＠＃　４を囲んでｉる分離用絶縁体（酸化膜）
で囲まれる素子形成予定領域１０ｇの表面の内側周辺部
（Ｖ溝９４を囲んでいる分離用絶縁体に接する周辺領域
）が露出する（第６図か））。

周辺部に形成されたこの、露出表面から素子形成予定領
域１０６内にＰ導電形の不純物として例えばリンの拡散
あるいは注入を行うことによシ、素子形成予定領域１０
６０表面の内側周辺部に、Ｐ導電形のガードリング１０
８．１１０がＶ溝９４を囲んでいる絶縁体にセル７アラ
インで形成される（第６図（ｂ）　）、その後先の実施
例と同様表処理工程が施されて例えばアルミニウムＡｔ
を配線金属とする電極配線１１２が素子形成予定領域１
０ｇ上に形成される（第６図（Ｃ））。

ガードリング１０８．１１０がＶ溝９４を囲んでいる絶
縁体にセルファラインで形成されることによシ、ＶＩＰ
　ｅ　Ｐｏ１ｙｐｌａｎｅｒ構造に適用したこの実施例
においても、先の実施例において得られる効果と同様の
効果が得られるものである。

なお、上記二つの実施例においてはいずれも、素子形成
予定領域をＮ導電形のものとしかつガードリングをＰ導
電形のものとしたが、これとは逆に素子形成予定領域を
Ｐ導電形のものとしかつガードリングをＮ導電形のもの
としても差し支えない。

要は、この発明は上述した実施例のみに限定されるもの
ではなく、その要旨を逸脱しない範囲で当業者には種々
の実施例が考えられるものである。・

【図面の簡単な説明】

第１図（ａ）　、　（ｂ）は、ガードリングが設けられ
ていない構造の従来のシ四ットキーパリアダイオ一ドの
断面を示す図、 第１図（ｅ）は、第１図（ｂ）に示すシｍｙ）キーパリ
アダイオードの等価回路図、 第２図は、ガードリングが設けられている構造の従来の
シ璽ットキーバリア〆イオードの断面を示す図、 第３図は、ガードリングが設けられている場合と設けら
れていない場合との、分離用誘電体の膜厚ｔａｘ　（μ
ｍ）に対する逆方向耐圧Ｅ（Ｖ）の特性曲線図、 第４図は、ガードリングが設けられている構造の、この
発明のシ冒ットキーパリアダイオードの一実施例の断面
を示す図、 第５図（ａ）ないしく１）は、第４因に示すシ璽ットキ
ーパリアダイオードの製造工程を示す図、第６図（、）
　、　（＆）　、　（、）は、この発明のシ曹ットキー
／４リアダイオードの他の実施例を示す図、でおる。 ４２．６４ｍ、６４ｂ、１０ｇ−素子形成予定領域、４
６．６８．１０ｍ１０ａ、１１０・・・ガードリング、
４４，６６．９１１．１０４・・・分離用酸化膜、４Ｂ
、８４゜８６・−電極配線層、５８．６２・・・酸化膜
、６０．１０：Ｊ−・Ｓ　１　、Ｎ４膜、９４・・・Ｖ
溝、９６・・・多結晶シリプン。 出願人代理人　　弁理士　鈴　江　武　彦第１− 第２図 第３図 一一◆ｌｌｌ／ｊ　ｔｏｘ　（Ｐｍ） 第４図 ２ 第５図

Claims (7)

【特許請求の範囲】
1. （１）絶縁性領域にょ〕絶縁分離された第１導電形の素
   子形成予定領域と、前記素子形成予定領域の内側周辺部
   に割記絶鰍性領域にセルファラインで形成された第２導
   電、形の領域と、前記素子形成予定領域上に形成され、
   前記素子形成予定領域との間にシ冒ットキーパリアを形
   成する導電体と、を具備して成るシ冒ットキーバリアダ
   イオード。
2. （２）第１導電形の半導体層上に第１の絶縁膜と、耐酸
   化性膜と、第２の絶縁膜とを順次形成する工程と、前記
   半導体層の素子形成予定領域上における前記第１の絶縁
   膜、耐酸化性膜および第２の絶縁膜の部分のみを残して
   他の部分を除去し、前記他の部分における前記半導体層
   の表面を露出させる工程と、前記露出表面における前記
   半導体層に酸化膜を埋込形成する工程と、前記素子形成
   予定領域上に残された前記第１の絶縁膜、前記耐酸化性
   膜、・・・前記第２の絶縁膜の、前記埋込形成された酸
   化膜に接する周辺部をエツチング除去し、前記素子形成
   予定領域上の表面の内側周辺部を露出させる工程と、前
   記素子形成予定領域の前記露出表面から前記素子形成予
   定領域内に前記埋込形成された酸化膜にセルファライン
   で第、２導電形の領域を形成する工程と、前記第１の絶
   縁膜、前記耐酸性膜、前記第２の絶縁膜を除去し、前記
   素子形成予定領域との間にシ曹ットｉ−バリアを形成す
   る導電体を形成する工程と、を具備して成るシ璽ットキ
   ーバリアダイオードの製造方法。
3. （３）前記！Ｉ！２導電形領域は不純物の拡散工程によ
   り形成されることから成る、特許請求の範囲第２項に記
   載の製造方法。
4. （４）前記第２導電形領域はイオンの注入工程により形
   成されることから成る、特許請求の範囲第２項に記載の
   製造方法。
5. （５）　　前記酸化膜を埋込形成する工程は、前記半導
   体層の前記露出表面がら前記半導体層をエツチングして
   開孔部を形成する工程と、前記開孔部内に酸化膜を形成
   する工程と、から成る特許請求の範囲第２項に記載の製
   造方法。
6. （６）前記第１の絶縁膜として加熱処理によるシリコン
   酸化膜、前記耐酸化性膜としてシリコン窒化膜、前記第
   ２の絶縁膜としてＣＶＤ法によるシリコン酸化膜を用い
   たことがら成る、特許請求の範囲第２項に記載の製造方
   法。
7. （７）前記素子形成予定領域上の周辺部表面を露出させ
   る工程は、前記第２の酸化膜をマスクとして前記耐酸化
   性膜をその周辺部からサイドエツチングする工程と、前
   記耐酸化性膜をマスクとして前記第１の絶縁膜の周辺部
   をエツチングし前記素子形成予定領域上の表面の内側周
   辺部を露出させる工程とから成る、特許請求の範囲ｊｇ
   ２項に記載の製造方法。