JPS6174342A - 幅狭条溝形成方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は条溝の幅を自己整合態様に決めるようにして第
１材料のほぼ均一な層に少なくとも１個の幅の狭い条溝
を形成する方法およびこの方法による半導体装置および
その他の装置の製造方法に関するものである。

半導体装置を設計する際、同一表面の機能数を増大し得
るようにするため、および製造すべき回路の表面積が狭
い関係上製造収率を高＜シ得るようにするために、集積
密度を高（することが望まれている。特にマイクロプロ
セッサおよびミニコンピニータの出現により、回路素子
の高速化および小型化に対し一層厳密な要求が課せられ
るようになってきた。従って金属化パターンのトラック
幅、接点孔の相対距離、絶縁領域の最小幅等のような実
現すべき最小寸法に対しても一層厳しい要求が課せられ
るようになってきた。

これらの寸法は大部分が使用するマスク技術により決ま
るため、これらの寸法が光学的解像度に依存しない方法
を開発することが注目され、特に自己整合技術が注目さ
れてきた。

上述した方法は英国特許願第２．１１１．３０４Ａ号か
ら既知である。この場合にはサブミクロンの寸法の条溝
を例えば半導体基板のような基板領域に自己整合態様で
形成する。次いでこれら条溝により画成された絶縁領域
によって相互分離された基板領域に例えばトランジスタ
ーのような半導体素子を設ける。しかしこの場合写真食
刻法を再び用いる。

更に成る場合には最終条溝の幅が２個の異なる層の酸化
により決まり、その相対距離は先ず第１に一方の層の横
方向の酸化により決まる。この場合整合公差のため、こ
の方法によって製造したトランジスタは所定の最小寸法
に規定される。

本発明の目的は上述した技術を更に改良せんとするもの
である。

本発明は、ほぼ均一な厚さの第１材料の層に少なくとも
１つの幅狭条溝を形成し、二〇条溝の幅を自己整合的に
決定るようにする幅狭条溝形成方法において、基板領域
の主表面に、少なくとも１つの孔即ち凹部ををする第１
マスク層を設け、前記の主表面には少なくとも前記の孔
の領域とこの領域に隣接する第１マスク層の部分上とに
、前記の孔の領域で凹部を有するほぼ均一な厚さの第１
材料の層を設け、この第１材料の層にほぼ均一な厚さの
第２マスク材料の層と、ほぼ均一な厚さの第１変換可能
材料の層とを被覆し、第１マスク層におけるもとの孔内
に第２マスク材料の層および第１変換可能材料の層の凹
部を維持し、中間マスクの形成の為に第１変換可能材料
の選択変換を行い、これにより第２マスク材料の層の凹
部の少なくとも内側ｉｉ部に沿って孔を形成し、これに
より第２マスク材料の層中に形成されたマスクによりそ
の後第１材料の層中に条溝を得るようにすることを特徴
とする。

ここに云うほぼ均一な厚さの層とは、例えばステップの
ような平坦でない部分が下側層に存在する区域以外の区
域全体の厚さがほぼ等しく、且つ下側層と同一の形状を
有する層を意味するものとする。

また、孔即ち凹部は、側お全体を囲む第１マスク層にあ
けた孔を必ずしも意味する必要はない。

基板領域の縁部を露比するマスク層を用いることもでき
る。

本発明は、かかる条溝を孔の縁部に沿って集積回路のよ
うな半導体装置に特に形成する際、例えば多結晶珪素の
ような第１材料の層のかかる孔内に極めて小寸法（サブ
ミクロン範囲）のエミッターベース接続部を形成し得る
と云う事実を基として成したものである。

また、凹部の内側縁部の少なくとも一部分に沿い局部酸
化により酸化物に変換し、次いで除去して残存する半導
体材料が中間マスクを構成するような半導体材料を例え
ば第１変換可能層として選定することにより上記中間マ
スクを形成することができる。

しかし、第１変換可能層は第３マスク材料のほぼ均一な
厚さの層により被覆し、この層に異方性エツチング処理
を施して前記第１変換可能層の凹部の少なくとも内側縁
部に沿って残存する第３マスク層によって第１変換可能
層を変換に対し保護するのが好適である。

変換の種々の形態は、使用する材料に依存して例えば酸
化または珪化とすることができ、交換後非変換部分を除
去する。

本発明方法の好適な例では第１変換可能層は多結晶半導
体材料を具え、これをドーピング処理により凹部の内側
縁部に沿う部分以外の部分を、元の半導体材料のエツチ
ング時にほぼ腐食されない高ドープ半導体材料に変換し
得るようにする。

本発明方法の待にを利な例では第２マスク層を第１変換
可能層と一致させることもできる。かかる方法では、ほ
ぼ均一な厚さの第１材料の層に少なくとも１つの幅狭条
溝を形成し、この条溝の幅を自己整合的に決定するよう
にする幅狭条溝形成方法において、基板領域の主表面に
少なくとも１つの孔を有する第１マスク層を設け、少な
くとも　・前記の孔の区域とこれに隣接する第１マスク
層の部分上とに、前記の孔の区域に凹部を有するほぼ均
一な厚さの第１材料の眉を設け、この第１材料の層にほ
ぼ均一な厚さの第２マスク材料の層を被覆し、その凹部
を第１マスク層のもとの孔内に維持し、！２マスク材料
の履の選択変換を行い、前記の凹部の少なくとも内側縁
部に沿って第２マスク層をその残部よりも耐腐食性に劣
るようにし、これにより耐腐食性に劣るこの部分を除去
した後マスクが得られるようにし、これにより第１材料
の層中に条溝を形成する。

本発明方法によれば、基板領域に上述した英国特許願に
記載された手段で凹部を形成し、第１材料の均一層にあ
けた条溝をマスクとして用いることにより半導体材料に
種々の種類のトランジスタおよび回路を形成することが
できる。

半導体本体を製造する本発明の他の方法では、第１材料
は半導体材料を具え、第２マスク材料は酸化防止材料を
具え、半導体表面に条溝をエツチングして形成した後凹
部の外側に位置する酸化防止材料を除去し、次いで条溝
全体またはその一部分が酸化物で充填される程度まで半
導体材料を酸化する。

これがため、条溝により囲まれた極めて小寸法の半導体
領域を形成することができ、これによって例えばバイポ
ーラトランジスタではエミッタ領域およびペース接続品
の寸法を規定し、叉、電解効果トランジスタではソース
領域およびゲート電極の接続接点の寸法を規定し得るよ
うにする。

図面につき本発明を説明する。

各図は一定の拡大率で示してなく、明瞭のため各断面図
において特に厚さ方向の寸法を著しく拡大しである。同
一導電型の半導体領域は同一の方向の線形をつけてあり
、各図において対応する部分は同一の符号で示しである
。

第１〜８図は本発明方法によるバイポーラトランジスタ
の製造工程を示す。

本例では装置１は２０〜１００　Ω・Ｃｏｔの抵抗率を
有するｎ型半導体基板２（第１図）を具え、その主表面
３に写真食刻法により形成された本例では酸化シリコン
から成る第１マスク層４を設ける。マスク層にあけられ
たほぼ垂直な側壁を有する孔５０区域において基板領域
２にｐ型の表面領域１６を設ける。この表面領域は約５
００　Ω／　の表面抵抗値を有し、例えば酸化層４をマ
スクとして使用して拡散またはイオン注入により得る。

本発明では、本例では多結晶シリコン（珪素）から成る
ほぼ均一な厚さのＩ！！６を孔５内の基板２上および隣
接酸化層４上に形成する。これは低圧気相堆積法（ＬＰ
ＣＶＤ）によりまたは気相エピタキシにより行うことが
できる。この結果、０．４μｍの厚さを有するほぼ均一
な厚さの装置１の被覆層６が得られ、この層は孔５の区
域内にほぼ垂直な側壁を有する凹部７を有するものとな
る。この多結晶シリコンの層６は本例ではｐ型とし、必
要に応じ表面領域１６を形成する拡散源として作用させ
ることができる。

次に、層６を設けるのに使用したものと同様の堆積技術
を用いて、例えば窒化シリコンから成る５Ｑｎｍの厚さ
の第２マスク層８と、本例では多結晶ンリコンから成る
５Ｑｎｍの厚さの第１変換可能層９と、例えば酸化シリ
コンから成る０、４　μｍの厚さの第３マスク層ｌＯを
設ける（第２図）。順次の堆積工程中、凹部７（第２図
では７′で示しであるンで決まる原形が保たれるため、
次の工程において＝ｉｏに異方性エツチング処理、例え
ば反応イオンエツチング処理を施すと、この層はこの凹
部の縁部を除く部分がほぼ完全に除去される。斯くして
第３図に示すように、次の工程において多結晶シリコン
の層９を変換に対し保護するマスク１０が得られる。

本例では、多結晶シリコン層９の変換は、このｌを矢印
４６で示すように硫化ホウ素またはホウ素イオンを用い
て多量のホウ素拡欣またはイオン注入により局部的にｐ
型の高ドープ多結晶シリコンに変換するために行われる
。

次に、残存酸化物１０を化学エツチングにより除去し、
斯る後に装置を水酸化カリウム（にＯＨ）中でエツチン
グ処理する。このとき、多結晶シリコン層９の非ドープ
部分が極めて迅速に除去されると共に層９の高ドープ部
分は殆どエツチングされず、中間マスクを構成する。

このエツチング処理後に、第４図に示す装置が得られ、
この状態では窒化シリコンの第２マスクＮ８が部分的に
露出し、これら露出部分を層９を中間マスクとして使用
してリン酸液中でエツチングにより除去することができ
る。残存窒化層８は例えばブチズマエッチング又は反応
イオンエツチングのような次の異方性エツチング処理中
エッチンクストッパとして作用する。次に、窒化シリコ
ンの第２マスク層８上の多結晶シリコンを完全に除去す
ると共に、基板２の表面３にほぼ垂直の側壁を有する一
以上の条溝を均−Ｆｉ６内まで腐食する。本例では、層
６の８分Ｉ４を囲む矩形または円形の条溝１１を形成す
る。条溝１１の区域において基板領域の表面３がエツチ
ング処理により僅かに損傷される恐れがあるが、これは
後述するように重大な結果を生じない。

エツチング後、第５ａ図の装置が（弄られ、この装置を
次にホトラッカーで完全に被覆し、斯る後にこのアセン
ブリを破８１２で線図的！＝示すように平坦化処理する
。

次の製造工程において、ホトラッカーを反応イオンエツ
チングにより窒化層８と一緒にエツチングする。このホ
トラブカーのエツチング速度は、孔５の外側の窒化層８
が除去された後にこの孔内に位置する多結晶シリコン１
４上に窒化層８が残存するようにするならば一層速くし
てもよい。条溝１１内に残存するホトラッカーを湿式化
学エツチングにより除去した後に、残存窒化層８により
次の酸化工程において下側の多結晶シリコン１４を酸化
。

に対し保護する。この酸化工程において条溝１１を酸化
物１３で完全に又は部分的に覆うと共に孔５の外側の層
６の上側面も酸化１＋Ａ１３で覆う（第６図）。

同時に、条溝１１が酸化物でふさがれるときに基板２の
、枠に先のエツチング処理により侵されたかもしれない
区域が酸化されるため、このエツチング工程の悪影響は
除去される。

次に、多結晶シリコンの部分１４上の残存窒化層を除去
し、斯る後にこの部分１４に例えばリンのようなｎ導電
型を生ずる不純物を拡散によりドープする。この拡散は
ｎ型領域１５がｐ型領域１６内に形成されるまで続ける
。このｎ型領域は本例ではエミッタ領域として動作する
（第７図）。ｐ型領域１６はベース領域として動作し、
多結晶シリコン層６を経て接点接続されたものとなる。

本例では、基板領域２はコレクタとして動作する。そ接
点接続は例えば下側面上で行うことができるが、基板領
域２が交互の導電型の数個の層から成る場合には埋込層
を介して上側面上で拡散コレクタ接点により行うことも
できる。最後に、このアセンブリを例えばアルミニウム
の金属層で覆い、次いでこれをパターン化して、多結晶
シリコン品分１４を経てエミッタ領域１５と接触するエ
ミッタ接点金属化層１８を形成する。斯くして第８図に
示す装置が得られる。

上述の方法の変形例にふいては、第４図の装置において
酸化工程を実施し、その結果として多結晶シリコン層９
を酸化して酸化層１９を形成する。

この酸化層１９をマスクとして使用して露出窒化層８を
、次いで多結晶シリコンＦ！６を異方性エツチングして
条溝１１を形成する（第５ｂ図）。次に、ホトラッカ一
層を設け、平坦化し、斯る後にアセンブリを凹部７の外
側の酸化層１９が露出するまでエツチングする。次いで
酸化層１９を化学エツチングによりまたは上記のエツチ
ングを続けて除去して凹おの外側の窒化層８を露出させ
、これを例えば化学エツチングにより除去する。多結晶
シリコン部分１４０区域には窒化層８と酸化Ｂ１９０２
重層が存在する。ここで、上述の例と同様に条溝１１を
酸化物によりふさぐ。酸化層１９の残存部分を緩衝硫化
水素液中の軽い浸漬エツチングにより除去すると、再び
第６図の装置が得られる。

第９〜１３図は本発明方法により製造される装置２１の
種々の半導体領域間にどのように絶縁領域が形成される
かを示す。酸化物の第１マスク層４が形成される基板領
域２は本例では１０〜１００Ω・国の抵抗率ををするｐ
型の半導体基板２２と、高ドープｎ型埋込層２３とｐ型
エピタキシャル層とから成る。本例でも多結晶シリコン
の均一層６と、窒化シリコン層８と多部品シリコン層９
を孔５内の表面３上およびマスク層４上に形成すると共
に、層９を凹部７の＄ｉ部に沿って変換から保護する酸
化マスクＩＯを第２および３図に示す方法と同様にして
形成する。本例では変換は保護されてない多結晶シリコ
ン部分の珪化処理により行う。この目的のために、装置
２１の表面全体を多結晶シリコン９と珪化物を形成する
金属層２６で被覆する。この目的のために約１１００ｎ
の厚さを存するプラスチック層を用い、これをスパッタ
リングで被着する。約４５０℃に加熱すると、プラチナ
は多結晶シリコンと反応し、窒化層８上に凹Ｂ７の縁部
を除いて珪化プラスチック層９を形成し、凹Ｂ７の縁部
には多結晶シリコン９が残存する（第９図）。残存プラ
チナ層を王水の浴中で除去する。

次に、酸化層１０を例えば緩衝硫化水素液中で湿式化学
エツチング処理により除去した後に、露出した多結晶シ
リコン層９の珪化されなかった部分を例えばＨＦ−ＨＮ
Ｏｓ希釈溶液中で除去して第１０図の装置を得る。

次に、凹Ｂ１７の縁部にある窒化層８の部分を、珪化ブ
ラスチナ層２９をマスクとして使用してリン酸液中で湿
式エツチングにより除去し、次いで珪化プラチナ層２９
をエツチング浴中で除去する。

次に、窒化層８をマスクとして用いて条溝１１を異方性
エツチング、例えば反応イオンエツチングにより食刻す
る。

このエツチング処理は条溝１１が基板２２内まで延在す
る深さまで続ける。チャンネルストッパ領域を設ける必
要がある場合には、窒化層をマスクとして用いて第１１
図に破線２７で示すように基板２２の条溝１１の区域に
イオン注入により例えばホウ素イオンを注入する。

次に、酸化工程を実施し、その結果として条溝１１を少
なくとも部分的に酸化物２５で埋める。この酸化工程中
、窒化層８を除去して多結晶シリコンも酸化物１３に変
換する。酸化中、チャンネルストッパ領域２８が酸化物
２５の下側に形成される。条溝１１が酸化物２５で完全
に埋められない場合には、必要に応じ多結晶シリコンを
これら条溝内に設けて平坦表面を得ることができる。斯
くして第１２図の装置が得られる。

次に、装置をホトラッカーで平坦化処理した後に、アセ
ンブリを表面３上に薄い酸化層が残されるまでエツチン
グする。この薄い酸化層はそのまま残してもよいが、浸
漬エツチング処理により除去し、斯る後に表面３上に０
．１　μｍの厚さの熱酸化層３０を形成すると共に、条
溝１１内に多結晶シリコンが設けてあればこれも酸化す
るのが好適である。次に、酸化物２５で絶縁された領域
内にベース領域１６と接触するベース接点領域１７と、
コレクタとして動作する埋込層２３と接触するコレクタ
接点領域２０と、エミッタ領域１５を公知の方法で設け
る。

これら領域を接点孔３３を経てベース金属化層３１、コ
レクタ金属化層３２のエミッタ金属化層１８と接触させ
ると第１３図に示す装置が得られる。

第１４及び１５図は第１〜８図につき説明した本発明に
よる方法によって製造した半導体装置２１を示す。

この場合には出発材料として、ｐ形基板２２・と、ｎ形
埋込層２３と、ｐ形エピタキシャル層２４とを具えてい
る基板領域を用いる。酸化物層２５によって絶縁される
領域は、例えば条溝をエツチングし、ついでこれらの条
溝を酸化するような一般に既知の方法で形成する。酸化
物層２５によって＠縁する上記領域の内の１つの領域に
は、イオン注入又は拡散によるか、或いは第１〜８図に
つき述べたような処理工程のいずれかによってｐ形ベー
ス領域１６を形成する。

表面３上に酸化物マスク層４０部分を再び設け、このマ
スク層の上に多結晶シリコン層６，６′を形成する。こ
れらのシリコン層を本例ではベース領域１６の個所では
ｐドープしくこのシリコン層を６にて示す）、多の個所
ではｎドープする（このシリコン層を６′にて示す）。

これらの多結晶シリコン層を拡散してベース接点領域１
７およびコレクタ接点領域２０をそれぞれ形成した。コ
レクタ接点領域２０の個所には、あらかじめｎ形不純物
を高度にドーピングしておくことができる。孔５′内に
はコレクタ金属化領域３２の個所に酸化物層１３によっ
て囲まれる層６′の一部３５を残存させるこの層６′の
部分にはエミッタ領域１５０個所における多結晶シリコ
ン部分１４と全く同様に最終製造段にてｎ形不純物を高
度にドープさせる。その他の点では、前述した例と同じ
作用をする部分には同一符号を付して示しである。

第１４図の平面図から明らかなように、孔５はベース領
域１６０個所にてｐ形多結晶シリコン層６によって完全
に囲む。ベース領域１６は、斯かる多結晶シリコン層６
を規定パターンとすることによって他の素子に接続する
ことができる。或いは又、層６を例えばアルミニウムト
ラックに接続するために接点孔を酸化物層１３に形成す
ることもできる。同様に孔５′もコレクタ接点領域２０
の個所にて、このコレクタ接点領域２０に接触するｎ形
多結晶シリコン層６′によって完全に囲む。従って、こ
の場合には２通りの接点領域の形成、即ち多結晶シリコ
ン６′を介しこの接点領域の形成と、コレクタ金属化領
域３２を介しての接点領域の形成を行うことができる。

このような二重の接点領域の形成は所定の状況下におい
ては有利である。

さらに第１４図の平面図から明らかなように、多結晶／
リコンのトラック（細条）３６を多結晶シリコン領域６
と６′との間に位置させる。これらのトラックは各領域
間を相互接続するのに用いることができ、また必要に応
じこれらのトラック３６を部分的にエツチングしたり、
或いは選択的に酸化することにより図示のような中断部
３７をトラック３６に設けることもできる。

第１６図は第１７〜２１図につき説明する方法によって
製造される拡散コレクタ＠縁法によるバイポーラトラン
ジスタの平面図であり、第１７〜２１図は第１６図のト
ランジスタのｘｘｒ−ｏｒ線上における順次の製造段で
の断面図を示したものである。

第１７図は、装置（バイポーラトランジスタ）１の基板
領域２をｐ形とし、この基板領域に酸化物層４の孔５を
経て拡散又はイオン注入によってｎ形コレクタ領域３８
を形成する意思外は第５図にほぼ全面的に対応するもの
である。第１６図に示すように、窒化物層８は孔５の外
側にパターン化する。

本例では異方性エツチング処理（反応性イオンエツチン
グ）によって、第１６図に示すように孔゛５の２つの対
向縁部に沿って多結晶シリコンが残存するように多結晶
シリコン層６もパターン化する。

酸化防止マスクとしてパターン化した窒化物層８を用い
て多結晶シリコン６を選択的に酸化することによって孔
５を全体的に包囲しないような多結晶シリコンのパター
ンを得ることもできる。

第１７図の装置では、場合によっては先ずホウ累注入を
実施した後に条溝１１を酸化により封止してから酸化物
層１３を形成することができる。つぎの工程では、ホト
ラッカーで表面を平坦化してから、孔５の外側にある窒
化物Ｆｉ８が除去されるまでエツチングして、第８図に
破線１２で線図的に示すように孔内の半導体装置を依然
としてホトラフカーによって保護する。ついで露出した
多結晶シリコン層６にホウ素を拡散してｐ導電形とする
。

このようにして第１８図の装置を得る。

装置１の一部分をホトマスク３９（第１９図）によって
覆い、露出している多結晶シリコン部分６及びトラック
にリンをドープし、その後ホトマスク３９を再び除去し
て多結晶シリコン部分にヒ素を高度にドープさせる。つ
ぎの加熱処理中に多結晶シリコンの縁部は拡散源として
作用する。従って、ｐ形ベース領域１６にｎ゛エミッタ
領域１５が得られる。これと同時にリンをホウ素よりも
多くドープして、コレクタ接点領域２０を形成する。

つぎの工程では酸化物層４上の多結晶シリコン層６の上
側を酸化し、その後孔５内に残存している窒化物層８を
除去して、残存する多結晶シリコン１４を経てｐ形不純
物を半導体本体中に拡散して、ベース接点領域１７を形
成することができる。一般に既知の方法でベース接点金
属化層３１を写真食刻的に形成した後にはコレクタ領域
３８と、多結晶シリコントラック６を介して接触するコ
レクタ接点領域２０とを具えているトランジスタを有す
る第２１図の半導体装置が得られる。上記トランジスタ
は、同じく多結晶シリコントラック６に接触するエミッ
タ領域１５と、ベース接点領域１７及び多結晶シリコン
層１４を経てベース接点金属化層３１に接続されるベー
ス領域１６も具えている。

第１６〜２１図の方法で、ベース−コレクタ容量を低く
する変形例を第２２〜２７図に示す。

第１７図の装置で多結晶シリコン層６の縁部にあらかじ
めホウ素をドープすれば、条溝１１を酸化物層１３で封
止する工程中にホウ素がシリコン層６から半導体本体２
内に拡散するためにｐ影領域６６が形成される。平坦化
用に用いたホトラッカ一層を除去した（この工程では凹
Ｂ７の外側の多結晶シリコンＰＪ６が露出される）後に
は、所要に応じ窒化物層８及び酸化物層１３をマスクと
して用いて上記シリコン層６に例えばｎ形不純物のヒ素
を注入する。このようにして第２２図に示す装置が得ら
れる。

ついでホトラッカーマスク３９を設け（第２３図）、こ
れを介して窒化物層８を部分的にエツチング除去する。

酸化物層６７を被着すると、凹部内に露出している多結
晶シリコン層６のエツチング処理中に残りの多結晶シリ
コン層６が侵されなくなる。

多結晶シリコンＦｉ６の酸化は例えば熱酸化によって行
い、この場合、不純物を添加した多結晶シリコンは凹部
内に位置する不純物を添加してない多結晶シリコンより
も迅速に酸化するため、凹部内で多結晶シリコン層６上
に成長した酸化物は軽いエツチング処理によって除去さ
れる。斯かる酸化工程の前には霧出させた多結晶シリコ
ン層６にリンをドープする。

ホトラッカ一層３９及び酸化物層６７をマスクとして用
いることによって、例えばプラズマエツチングにより上
記露出させた多結晶シリコン層６を半導体表面３までエ
ツチング除去し、ついでホトラッカ一層３９を除去する
（第２５図）。

斯くして露出させた多結晶シリコン層６に例えばヒ素を
さらにドープしてから、その上に酸化物層６７を形成し
、その後条溝６９を前述したように酸化により封止する
（第２６図）。種々の酸化工程の間に、種々の不純物が
Ｎ６から半導体本体中に拡散して、ベース領域１６、エ
ミッタ領域１５及びコレクタ領域２０が形成される。

窒化物層８を除去した後に凹部内の多結晶シリコン６に
ホウ素をドープし、これを半導体本体２中に拡散した後
に、この拡散領域を用いてベース接点領域１７を形成す
る。斯くして蔦２７図の構造のも°のが得られ、これは
金属化処理工程すればベース接点領域１７がコレクタ接
点領域２０から限られた距離の所にあり、従ってベース
−コレクタ容量が著しく低減されると言う点を除けば第
２１図のものにはほぼ対応する。

第２８〜３５図はラテラル電界効果トランジスタの！！
遣方法を示し、このトランジスタでは条溝１１を若干具
なる方法よって形成する。

出発材料はｎ型基板領域２と、その表面３上に配設した
マスク層４とを有する装置（デバイス）４１である。孔
５内に、例えば、拡散によってｐ型領域４２を配設する
一方、゛酸化物４をマスクとじて使用して前記領域を若
干酸化することによりゲート酸化物４３を得るようにす
る。酸化物４において孔５内には再び多結晶シリコンＢ
６と、窒化シリコンＢ８と、本例では多結晶シリコンか
ら成る第１変換可能層９とを順次形成する。

次いで全体に、本例では酸化防止（耐酸化）材料のほぼ
一様な層４４と、多結晶シリコンから成る第２変換可能
層４５を被着する。またこの場合、先に述べた実施例に
おけるのと同様の態様において凹部７を維持する。次い
で層４５が選択的に変換され、これはこの場合、例えば
ホウ素イオンの注入が、矢印４６で示した如く行われる
ことを意味する。

従って部分４７によりＮ４５がｐ型溝電性となる。凹部
７の区域における部分４７は再び水酸化カリウムにおい
て容易に溶解可能となる一方、層４５の残りの部分は水
酸化カリウムによりほぼ侵されず、部分４７が溶解され
た後補助マスクを形成する。本例では補助マスクを、層
４５の残りの部分を酸化シリコンの補助マスク４８まで
酸化することによって形成することもできる（第２９図
参照）。

残りの窒化物４４は次の処理過程において酸化マスクを
形成し、この処理過程では多結晶シリコン９を凹部７の
内側縁部に沿って酸化物４９に変換しく第３９図参照）
、次いで湿式化学的処理によって除去する。従って第３
１図の装置が得られ、この装置では多結晶シリコンＩ！
！９が再び、下にある窒化物層８のエツチングに対する
中間マスクを構成する。次の処理過程において窒化物層
８及び窒化物層４４の露出部を湿式化学的処理によって
除去し、従って第３２図の装置が１辱られる。

一方、残りの窒化物８をマスクとして使用することによ
り、アニソトロピック（異方性）エツチングによってゲ
ート酸化物４３に達する条溝１１を形成する。条溝１１
は多結晶シリコン層１４を囲む。この条溝１１を介しイ
オン注入によりｐ型領域４２にｎ型領域４９を形成する
（第３３図参照）。

次いで装置全体に再びホトラッカーを被着し、これを平
らにし、次いで凹部の外側の層６上の窒化物が除去され
るまでエツチングを行う。残りのホトラッカーを除去し
た後条ａ１１を第１〜６図につき説明したのと同様な態
様で酸化により封止するので、条溝１１内及び多結晶シ
リコン６の上側に酸化物１３を育する第３４図の装置が
辱られる。次のエツチング処理中に残りの窒化物８及び
多結晶シリコン１４が順次除去される。次いで榎１ｔ（
Ｆ液における弱い浸漬エツチング過程により露出した酸
化物４３を除去するので、この酸化物は多結晶シリコン
６及び熱酸化物１３の領域にのみ残る。反応イオンエツ
チング中に慣儂を受けたいずれの酸化物４３もこの酸化
物１３の下に配置され、かつこの酸化物４３は多結晶ン
リコン層６と、表面２上に配設すべき金属化部５１との
間の絶縁部を形成する（第３５図参照）。しかし前もっ
て、酸化物１３をマスクとして使用し、ｎ導電型を生ぜ
しめるイオンの注入を行って領１＊５０を形成し、この
領域は領域４９と共に電界効果トランジスタのソース領
域を形成し、そのゲート領域は領域４２で構成し、かつ
そのゲート電極はゲート酸化物４３によりゲート領域４
２から分離した多結晶シリコン６で構成する。ｎ型領域
２はドレイン領域として作動し、かつ高度ドーピングｎ
型領域５２を介して金属化接点５３に接続する。

金属化接点５１及び５３を普通の態様で配設した後第３
５図の電界効果トランジスタが得られる。この電界効果
トランジスタはゲート酸化物の下の領域全体にわたりほ
ぼ等しいアクセプタ原子の表面濃度を有する極めて短い
チャンネル長さく例えば０．５　μｍ）のチャンネル区
域を有する。

第３６〜３８図は第１〜５図に示した方法の一部の変形
例を示す。

装置１は再び、表面領域１６を配設した半導体基板２を
具え、かつ主表面３には酸化シリコンの第１マスク層４
が配設される。

再び、層４の孔５内の基板２上及び層４に隣接して多結
晶シリコンのほぼ一様な層６を形成するが、この層には
低下した圧力及び７５０〜８５０℃の温度において窒化
シリコンのほぼ一様な厚さの層６５を被着し、次いで酸
化シリコンのほぼ一様な厚さの層を被着し、この層から
第３図につき説明したのと同一態様でマスク１０を得る
。

窒化物層６５に、例えば、ヒ素でイオン衝撃を行ない、
この注入は２００ｋＶのエネルギー及び１０′４イオン
／　ｃｍ２のドース量で行い、然る後全体を約７５０〜
８５０℃で１５〜２０分間加熱処理する。

イオンにより照射された窒化シリコン履６５の部分のエ
ツチングは、本件出願人に係る特開昭５９−１９８、７
２３号公報（特願昭５９−７１０２４号）に記載された
如く、マスク１０によって保護された部分のエツチング
より不十分であってもよい。

マスク１０によって保護された層６５の部分を、このマ
スクを除去した後、約４容積％のフッ化水素酸塩を含む
水溶液においてエツチングする。かくして第３７図の装
置が得られる。この場合層６５は第１〜５図の実施例に
おける層８及び９と同じ役割を演する。第３７図から明
らかなように、層６５をマスクとして使用し、再び異方
性エツチング処理を行うことができ、その結果第３８図
の装置が辱られ、この装置と共に第５〜８図に示したの
と同一態様において半導体装置を製造すことができる。

マスク６５を得るため窒化物層に対し、前記特公昭５９
−１９８．７２３号公報に詳細に記載された如く、例え
ば、窒素、アンチモン、ホウ素、ガリウム、燐、アルゴ
ン、クリプトン又はキセノンでイオン衝撃を行なうこと
ができること勿論である。

かか名注入窒化シリコン層６５０半分までイオンが透過
するような態様で行い、ドーズ量を１０′２及び１０１
ｓイオン７ｃｍ”の間に選定すると好適である。

本発明の方法は、例えばコンデンサの如き半導体以外の
装置に対しても使用できる。この目的のためには（第３
９図参照）出発材料はタンタルの基板領域２とし、その
表面には酸化タンタルのマスク４を被着し、このマスク
は、例えば、タンタル表面層の酸化又は陽極処理を行い
、次いで反応イオンエツチングによりこの層の選択的エ
ツチングを行うことによって得られる。次いで装置５５
に、第２図の装置と同一態様で、多結晶シリコンの第１
変換可能層６、窒化シリコンの第２マスク層８、多結晶
シリコンの第２変換可能層９及びマスク層１０を被着す
る。第３〜５図につき説明したのと同一態様で再び条溝
１１を形成しく第４０図参照）、条溝のエツチングは条
溝がタンタルの基板領域２内に延設されるまで継続する
。種々の層の残りの部分が表面から除去された後、条溝
１１を含む基板領域２に弱い酸化により薄い酸化タンタ
ル層６を被着し、全体上に、例えば、アルミニウムから
成る金属層６１を形成する（第４１図）。その場合接続
端子６２及び６３の間に誘電体６０と共にコンデンサが
得られる。条溝が存在することに起因してコンデンサの
全有効表面積が著しく増大するので、条溝が存在しない
場合に比べ同一基板上に可なり容量の大きいコンデンサ
を実現できる。

かかるコンデンサは選択的反応イオンエツチングにより
あるかしめ凹ｉ５７を形成した半導体基板から出発する
ことによっても得ることができる（第４２図参照）。そ
の場合全体に多結晶シリコンの変換可能層６を被着し、
マスク層を被着する。酸化物から成るマスク層１０の異
方性エツチング後凹部には酸化物縁部１０が残り　（第
４３図）、これにより、下にある多結晶シリコン６が変
換から保護ささる。変換（燐でのドーピング又はケイ化
）後縁孔１０を除去し、次いで残りの多結晶シリコン６
が再び、条溝１１をエツチングするためのマスクを形成
する（第４４図）。条溝及び表面には再び誘電体６０を
被着し、然る後第２金属層６１を形成しコンデンサに接
続端子６２及び６３を配設する。かくして第４５図の装
置が（尋られる。

本発明は上述した実施例に限定されないこと勿論であり
、本発明の範囲内で種々の変形が可能であることは当業
者には明らかである。

例えば、マスク層４は窒化物及び酸化物から成る二重層
を以て構成することもできる。第１５図の酸化物２５は
局部酸化によって配設できるが、第９〜１３図につき述
べた方法によっても配設できる。

更に、導電型はすべてを逆にすることができる。

【図面の簡単な説明】

第１〜８図は本発明による方法により製造する幅狭条溝
の順次の製造段における断面図：第９〜１３図は本発明
による方法により製造する半導体装置の順次の製造段に
おける断面図；　　。 第１４図は本発明による方法により製造した半導体装置
の平面図； 第１５図は第１４図のｘｖ−ｘｖ線上での断面図；第１
６〜２１図は本発明による方法によって製造するバイポ
ーラトランジスタの順次の製造段における断面図； 第２２〜２７図は第１６〜１７図の例の変形例を示す断
面図； 第２８〜３５図は本発明による方法よって製造する電界
効果トランジスタの順次の！！ｉ！造段における断面図
； 第３６〜３８図は本発明による方法の他の例を示す断面
図； 第３９〜４１図は本発明による方法によって製造するコ
ンデンサの順次の製造段における断面図；第４２〜４５
図は第３９〜４１図の例の変形例を示す断面図である。 ｌ・・・装置 ２・・・ｎ型半導体基板（コレクタ） ３・・・主表面　　　　　　４・・・第１マスク層５・
・・孔　　　　　　　　６・・・多結晶シリコン層７．
７’、？’・・・凹部　　８・・・第２マスク層９・・
・第１変換可能層　　１０・・・第３マスク層１１・・
・条溝　　　　　　　１２・・・ホトラッカ一層１３：
・・酸化物　　　　　　１４・・・多結晶シリコン部分
１５・・・ｎ型領域（エミッタ） １６・・・ｎ型領域（ベース） １７・・・ベース接点領域　　１８・・・エミッタ接点
金属化層１９・・・酸化層　　　　　　２０・・・コレ
クタ接点領域２１・・・装置　　　　　　　２２・・・
ｐ型基板２３・・・ｎ型埋込層　　　　２４・・・ｐ型
エピタキシャル層２５・・・酸化物　　　　　　２６・
・・金属層２７、２８・・・チャンネルストッパ ２９・・・ケイ化プラチナ層　３０・・・酸化層３１・
・・ベース金属化層　　３２・・・コレクタ金属化層３
６・・・多結晶シリコントラック ３７・・・トラック中断部３８・・・ｎ形コレクタ領域
３９・・・ホトマスク（ホトラッカーマスク）４１・・
・装置　　　　　　　４２・・・ｎ型領域４３・・・ゲ
ート酸化物　　　４４・・・酸化防止材料層４５・・・
第２変換可能層　　４８・・・補助マスク４９・・・ｎ
型領域　　　　　５１．５３・・・金属化接点５５・・
・装置　　　　　　　５７・・・凹部６０・・・酸化タ
ンタルＨ６１・・・金属層６２、６３・・・接続端子　
　　６５・・・窒化シリコン層６６・・・ｐ影領域　　
　　　６７・・・酸化物層６９・・・条溝 特許出願人　　エヌ・ベー・フィリップス・ブルーイラ
ンペンファブリケン Ｆｌｏ、９ Ｆｌ１３ｊ４ ＦＩＧ、１５ 手　　続　　補　　正　　書 昭和６０年１２月１３日 特許庁長官　　宇　　賀　　這　　部　　殿１、事件の
表示 昭和６０年特許願第　２０６１８１　　号２、発明の名
称 幅狭条溝形成方法 ３、補正をする者 事件との関係　　特許ｆ！！！１人 名称　　　　二ヌ・ペー・フィリップス・フルーイラン
ベンファブリケン ξ代理人 ５、ｗ１正の対象　　　　明細書の「特許請求の範囲」
の欄６、補正の内容 １、明細書第１頁第３行〜第１１頁第９行の特許請求の
範囲を次の通りに訂正する。 「２、特許請求の範囲 １、　ほぼ均一な厚さの第１材料の層に少なくとも１つ
の幅狭条溝を形成し、この条溝の幅を自己整合的に決定
るようにする幅狭条溝形成方法において、基板領域の主
表面に、少なくとも１つの孔即ち凹部を有する第１マス
ク層を設け、前記の主表面には少なくとも前記の孔の領
域とこの領域に隣接する第１マスク層の部分上とに、前
記の孔の領域で凹部を有するほぼ均一な厚さの第１材料
の層を設け、この第１材料の層にほぼ均一な厚さの第２
マスク材料の層と、ほぼ均一な厚さの第１変換可能材料
の層とを被覆し、第１マスク層におけるもとの孔内に第
２マスク材料の層および第１変換可能材料の層の凹部を
維持し、中間マスクの形成の為に第１変換可能材料の選
択変換を行い、これにより第２マスク材料の層の凹部の
少なくとも内側縁部に沿って孔を形成し、これにより第
２マスク材料の層中に形成されたマスクによりその後第
１材料の層中に条溝を得るようにすることを特徴とする
幅狭条溝形成方法。 ２、特許請求の範囲第１項に記載の幅狭条溝形成方法に
おいて、第１変換可能材料の層をほぼ均一な厚さの第３
マスク材料の層で被覆し、この第３マスク材料の層に選
択エツチング処理を行い、これにより第１変換可能材料
の層の凹部の少なくとも内側縁部に沿って第３マスク層
を維持し、この第３マスク層により第１変換可能材料の
層を変換から保護することを特徴とする幅狭条溝形成方
法。 ３、　特許請求の範囲第２項に記載の幅狭条溝形成方法
において、第１変換可能材料の層が多結晶半導体材料を
有し、この多結晶半導体材料がその凹部の内側縁部に沿
う部分を除いてイオン注入により高ドープ半導体材料に
変換され、この高ドープ半導体材料がちとの半導体材料
のエッチング工程中殆ど侵されないようにすることを特
徴とする幅狭条溝形成方法。 ４、　特許請求の範囲第２又は３項に記載の幅狭条溝形
成方法において、第３マスク材料の層が酸化珪素、窒化
珪素、酸化アルミニウム、オキシ窒化物、アルミニウム
、プラチナ、タングステンおよびモリブデンの材料の１
種ををするようにすることを特徴とする幅狭条溝形成方
法。 ５、　特許請求の範囲第３又は４項に記載の幅狭条溝形
成方法において、多結晶半導体材料を、孔内で露出され
た基板材料に不純物をドーピングする為のドーピング源
として作用させることを特徴とする幅狭条溝形成方法。 ６、　特許請求の範囲第３項に記載の幅狭条溝形成方法
において、第１変換可能材料の層が半導体材料を有し、
第３マスク材料の層が耐酸化材料を有し、前記の半導体
材料を局部酸化により極部的に酸化物に変換し、残存す
る半導体材料をエツチングにより除去することを特徴と
する幅狭条溝形成方法。 ７、　特許請求の範囲第３項に記載の幅狭条溝形成方法
において、第１変換可能材料の層が半導体材料を有し、
この半導体材料をその凹部の内側縁部に沿う部分を除い
て珪化により珪化物に変換し、この珪化物が半導体材料
の二′ッチング工程中殆ど侵されないようにすることを
特徴とする幅狭条溝形成方法。 ８、　特許請求の範囲第７項に記載の幅狭条溝形成方法
において、プラチナ或いはタングステン或いはモリブデ
ンの珪化物を形成することを特徴とする幅狭条溝形成方
法。 ９、　特許請求の範囲第３項に記載の幅狭条溝形成方法
において、第１変換可能材料の層が半導体材料を有し、
この半導体材料をその凹部の内側縁部の少なくとも一部
分に沿って局部酸化により酸化物に変換し、次にこの酸
化物を除去して残存する半導体材料が中間マスクを構成
するようにすることを特徴とする幅狭条溝形成方法。 １０、　　特許請求の範囲第９項に記載の幅狭条溝形成
力法において、第１変換可能材料の層上に、ほぼ均一な
厚さの耐酸化材料の層と、第２変換可能材料の層とを設
け、第１マスク層のもとの孔内に凹部を維持し、第２変
換可能材料の層の選択変換を補助マスクに対し行い、こ
れにより酸化マスクを耐酸化材料の層中に画成すること
を特徴とする幅狭条溝形成方法。 １１、　　特許請求の範囲第１項に記載の幅狭条溝形成
方法において、前記の第１変換可能材料の能材料の層の
変換部分よりも耐腐食性に劣るようにし、これにより耐
腐食性に劣る前記の部分を除去した後マスクが得られる
ようにし、りを第１変換可能材料より成る前記の層の変
狭条溝形成方法。 １２、　　特許請求の範囲第１１項に記載の幅狭条溝形
成方法において、前！己の第２７長り材料の層にほぼ均
一な厚さの第３マスク材料の層を被覆し、この第３マス
ク材料の層に選択エツチング処理を行って、第２マスク
材料の層の凹部の少なくとも内側縁部に沿って第３マス
ク層を残存させ、この第３マスク層により第２マスク材
料の層を選択変換から保護することを特徴とする幅狭条
溝形成方法。 １３、　　特許請求の範囲第１１又は１２項に記載の幅
狭条溝形成方法において、第２マスク材料の層が窒化珪
素を有し、この窒化珪素内に表面の一部に亘ってイオン
を注入し、このイオン注入後この窒化珪素を熱処理し、
これにより第２マスク材料の層のイオン注入部分がこの
層のイオン注入されていない部分よりも耐腐食性に優れ
るようにすることを特徴とする幅狭条溝形成方法。 １４、　　特許請求の範囲第１〜１３項のいずれか１つ
に記載の幅狭条溝形成方法において、下側の基板領域内
に幅狭条溝を得る為にエツチング処理を連続し°Ｃ行う
ことを特徴とする幅狭条溝形成方法。 １５、　　特許請求の範囲第１４項に記載の幅狭条溝形
カ見方法において、基板領域を半導体領域とし、条溝を
完全に或いは８分的に充填することを特徴とする幅狭条
溝形成方法。 １６、　　特許請求の範囲第１〜１５項のいずれか１つ
に記載の幅狭条溝形成方法において、条溝を形成するエ
ツチング処理を、エツチングすべき層をプラズマの成分
に接触させることにより行うことを特徴とする幅狭条溝
形成方法。 １７、　　半導体本体を製造する特許請求の範囲第１〜
１６項のいずれか１つに記載の幅狭条溝形成方法におい
て、第１材料が半導体材料を有し、第１マスク材料が半
導体材料を酸化から保護する材料を有し、条溝を下方に
向けて表面まで腐食形成した後、前記の凹部の作品に位
置し酸化から保護する材料を除去し、前記の条溝の大部
分を半導体材料の酸化により酸化物で充填することを特
徴とする幅狭条溝形成方法。 １８、　　特許請求の範囲第１７項に記載の幅狭条溝形
成方法において、酸化から保護する材料を除去する前に
、条溝の大部分を酸化物で充填することを特徴とする幅
狭条溝形成方法。 １９／特許請求の範囲第１７又は１８項に記載の幅狭条
溝形成方法において、条溝を酸化によって封止する前に
前記の凹部内に残存する第１材料の少なくとも一部分を
主表面まで除去し、これにより辱だ空隙の大部分を酸化
物で充填することを特徴とする幅狭条溝形成方法。 ２０、トランジスタを製造する特許請求の範囲第１７〜
１９項のいずれか１つに記載の幅狭条溝形成方法におい
て、前記の条溝により前記の凹部内で半導体領域を囲み
、ほぼ均一な厚さの層の一部分を前記の凹部の少なくと
も縁部に沿って維持することを特徴とする幅狭条溝形成
方法。 ２１、　　バイポーラトランジスタを製造する特許請求
の範囲第２０項に記載の幅狭条溝形成方法において、条
溝によって囲まれた半導体領域とほぼ均一な厚さの層の
一部分とに、これらが第１導電型のエミッタ領域および
この第１導電型とは反対の第２導電型のベース接点領域
を形成する為の拡散源として作用するように、前記の凹
部の縁部に沿って互いに反対導電型とする不純物をドー
ピングすることを特徴とする幅狭条溝形成方法。 ２２、　　バイポーラトランジスタを製造する特許請求
の範囲第２０項に記載の幅狭条溝形成方法において、前
記の凹部内で酸化物で充填しうる条溝により囲まれた半
導体領域と、前記の凹部の縁部に沿うほぼ均一な厚さの
層の一部分とに、これらがベース接点領域と、ベース領
域と、エミッタ領域と、コレクタ接点領域とに対する拡
散源として作用するように、互いに反対導電型とする不
純物をドーピングすることを特徴とする幅狭条溝形成方
法。 ２３、　　ＭＯＳ　　トランジスタを製造する特許請求
の範囲第２０項に記載の幅狭条溝形成方法において、第
１マスク層の孔内の表面にゲート酸化物を設け、条溝を
酸化により封止した後に条溝により囲まれた半導体領域
とその下側に位置するゲート酸化物とをソース領域の接
続接゛点の為に除去することを特徴とする幅狭条溝形成
方法。 ２４、　　特許請求の範囲第２３項に記載の幅狭条溝形
成方法において、出発材料を第１導電型の基板領域とし
、この基板領域には第１マスク層の孔内で条溝の区域で
軍１導電型とは反対の第２導電型のゲート領域を設け、
条溝によって囲まれた半導体領域には第１導電型のソー
ス領域を設けることを特徴とする幅狭条溝形成方法。

Claims (1)

1. 【特許請求の範囲】 １、ほぼ均一な厚さの第１材料の層に少なくとも１つの
   幅狭条溝を形成し、この条溝の幅を自己整合的に決定る
   ようにする幅狭条溝形成方法において、基板領域の主表
   面に、少なくとも１つの孔即ち凹部を有する第１マスク
   層を設け、前記の主表面には少なくとも前記の孔の領域
   とこの領域に隣接する第１マスク層の部分上とに、前記
   の孔の領域で凹部を有するほぼ均一な厚さの第１材料の
   層を設け、この第１材料の層にほぼ均一な厚さの第２マ
   スク材料の層と、ほぼ均一な厚さの第１変換可能材料の
   層とを被覆し、第１マスク層におけるもとの孔内に第２
   マスク材料の層および第１変換可能材料の層の凹部を維
   持し、中間マスクの形成の為に第１変換可能材料の選択
   変換を行い、これにより第２マスク材料の層の凹部の少
   なくとも内側縁部に沿って孔を形成し、これにより第２
   マスク材料の層中に形成されたマスクによりその後第１
   材料の層中に条溝を得るようにすることを特徴とする幅
   狭条溝形成方法。 ２、特許請求の範囲第１項に記載の幅狭条溝形成方法に
   おいて、第１変換可能材料の層をほぼ均一な厚さの第３
   マスク材料の層で被覆し、この第３マスク材料の層に選
   択エッチング処理を行い、これにより第１変換可能材料
   の層の凹部の少なくとも内側縁部に沿って第３マスク層
   を維持し、この第３マスク層により第１変換可能材料の
   層を変換から保護することを特徴とする幅狭条溝形成方
   法。 ３、特許請求の範囲第２項に記載の幅狭条溝形成方法に
   おいて、第１変換可能材料の層が多結晶半導体材料を有
   し、この多結晶半導体材料がその凹部の内側縁部に沿う
   部分を除いてイオン注入により高ドープ半導体材料に変
   換され、この高ドープ半導体材料がもとの半導体材料の
   エッチング工程中殆ど侵されないようにすることを特徴
   とする幅狭条溝形成方法。 ４、特許請求の範囲第２又は３項に記載の幅狭条溝形成
   方法において、第３マスク材料の層が酸化珪素、窒化珪
   素、酸化アルミニウム、オキシ窒化物、アルミニウム、
   プラチナ、タングステンおよびモリブデンの材料の１種
   を有するようにすることを特徴とする幅狭条溝形成方法
   。 ５、特許請求の範囲第３又は４項に記載の幅狭条溝形成
   方法において、多結晶半導体材料を、孔内で露出された
   基板材料に不純物をドーピングする為のドーピング源と
   して作用させることを特徴とする幅狭条溝形成方法。 ６、特許請求の範囲第３項に記載の幅狭条溝形成方法に
   おいて、第１変換可能材料の層が半導体材料を有し、第
   ３マスク材料の層が耐酸化材料を有し、前記の半導体材
   料を局部酸化により極部的に酸化物に変換し、残存する
   半導体材料をエッチングにより除去することを特徴とす
   る幅狭条溝形成方法。 ７、特許請求の範囲第３項に記載の幅狭条溝形成方法に
   おいて、第１変換可能材料の層が半導体材料を有し、こ
   の半導体材料をその凹部の内側縁部に沿う部分を除いて
   珪化により珪化物に変換し、この珪化物が半導体材料の エッチング工程中殆ど侵されないようにすることを特徴
   とする幅狭条溝形成方法。 ８、特許請求の範囲第７項に記載の幅狭条溝形成方法に
   おいて、プラチナ或いはタングステン或いはモリブデン
   の珪化物を形成することを特徴とする幅狭条溝形成方法
   。 ９、特許請求の範囲第３項に記載の幅狭条溝形成方法に
   おいて、第１変換可能材料の層が半導体材料を有し、こ
   の半導体材料をその凹部の内側縁部の少なくとも一部分
   に沿って局部酸化により酸化物に変換し、次にこの酸化
   物を除去して残存する半導体材料が中間マスクを構成す
   るようにすることを特徴とする幅狭条溝形成方法。 １０、特許請求の範囲第９項に記載の幅狭条溝形成方法
   において、第１変換可能材料の層上に、ほぼ均一な厚さ
   の耐酸化材料の層と、第２変換可能材料の層とを設け、
   第１マスク層のもとの孔内に凹部を維持し、第２変換可
   能材料の層の選択変換を補助マスクに対し行い、これに
   より酸化マスクを耐酸化材料の層中に画成することを特
   徴とする幅狭条溝形成方法。 １１、ほぼ均一な厚さの第１材料の層に少なくとも１つ
   の幅狭条溝を形成し、この条溝の幅を自己整合的に決定
   するようにする幅狭条溝形成方法において、基板領域の
   主表面に少なくとも１つの孔を有する第１マスク層を設
   け、少なくとも前記の孔の区域とこれに隣接する第１マ
   スク層の部分上とに、前記の孔の区域に凹部を有するほ
   ぼ均一な厚さの第１材料の層を設け、この第１材料の層
   にほぼ均一な厚さの第２マスク材料の層を被覆し、その
   凹部を第１マスク層のもとの孔内に維持し、第２マスク
   材料の層の選択変換を行い、前記の凹部の少なくとも内
   側縁部に沿って第２マスク層をその残部よりも耐腐食性
   に劣るようにし、これにより耐腐食性に劣るこの部分を
   除去した後マスクが得られるようにし、これにより第１
   材料の層中に条溝を形成することを特徴とする幅狭条溝
   形成方法。 １２、特許請求の範囲第１１項に記載の幅狭条溝形成方
   法において、前記の第２マスク材料の層にほぼ均一な厚
   さの第３マスク材料の層を被覆し、この第３マスク材料
   の層に選択エッチング処理を行って、第２マスク材料の
   層の凹部の少なくとも内側縁部に沿って第３マスク層を
   残存させ、この第３マスク層により第２マスク材料の層
   を選択変換から保護することを特徴とする幅狭条溝形成
   方法。 １３、特許請求の範囲第１１又は１２項に記載の幅狭条
   溝形成方法において、第２マスク材料の層が窒化珪素を
   有し、この窒化珪素内に表面の一部に亘ってイオンを注
   入し、このイオン注入後この窒化珪素を熱処理し、これ
   により第２マスク材料の層のイオン注入部分がこの層の
   イオン注入されていない部分よりも耐腐食性に優れるよ
   うにすることを特徴とする幅狭条溝形成方法。 １４、特許請求の範囲第１１〜１３項のいずれか１つに
   記載の幅狭条溝形成方法において、下側の基板領域内に
   幅狭条溝を得る為にエッチング処理を連続して行うこと
   を特徴とする幅狭条溝形成方法。 １５、特許請求の範囲第１４項に記載の幅狭条溝形成方
   法において、基板領域を半導体領域とし、条溝を完全に
   或いは部分的に充填することを特徴とする幅狭条溝形成
   方法。 １６、特許請求の範囲第１１〜１５項のいずれか１つに
   記載の幅狭条溝形成方法において、条溝を形成するエッ
   チング処理を、エッチングすべき層をプラズマの成分に
   接触させることにより行うことを特徴とする幅狭条溝形
   成方法。 １７、半導体本体を製造する特許請求の範囲第１１〜１
   ６項のいずれか１つに記載の幅狭条溝形成方法において
   、第１材料が半導体材料を有し、第１マスク材料が半導
   体材料を酸化から保護する材料を有し、条溝を下方に向
   けて表面まで腐食形成した後、前記の凹部の外部に位置
   し酸化から保護する材料を除去し、前記の条溝の大部分
   を半導体材料の酸化により酸化物で充填することを特徴
   とする幅狭条溝形成方法。 １８、特許請求の範囲第１７項に記載の幅狭条溝形成方
   法において、酸化から保護する材料を除去する前に、条
   溝の大部分を酸化物で充填することを特徴とする幅狭条
   溝形成方法。 １９、特許請求の範囲第１７又は１８項に記載の幅狭条
   溝形成方法において、条溝を酸化によって封止する前に
   前記の凹部内に残存する第１材料の少なくとも一部分を
   主表面まで除去し、これにより得た空隙の大部分を酸化
   物で充填することを特徴とする幅狭条溝形成方法。 ２０、トランジスタを製造する特許請求の範囲第１７〜
   １９項のいずれか１つに記載の幅狭条溝形成方法におい
   て、前記の条溝により前記の凹部内で半導体領域を囲み
   、ほぼ均一な厚さの層の一部分を前記の凹部の少なくと
   も縁部に沿って維持することを特徴とする幅狭条溝形成
   方法。 ２１、バイポーラトランジスタを製造する特許請求の範
   囲第２０項に記載の幅狭条溝形成方法において、条溝に
   よって囲まれた半導体領域とほぼ均一な厚さの層の一部
   分とに、これらが第１導電型のエミッタ領域およびこの
   第１導電型とは反対の第２導電型のベース接点領域を形
   成する為の拡散源として作用するように、前記の凹部の
   縁部に沿って互いに反対導電型とする不純物をドーピン
   グすることを特徴とする幅狭条溝形成方法。 ２２、バイポーラトランジスタを製造する特許請求の範
   囲第２０項に記載の幅狭条溝形成方法において、前記の
   凹部内で酸化物で充填しうる条溝により囲まれた半導体
   領域と、前記の凹部の縁部に沿うほぼ均一な厚さの層の
   一部分とに、これらがベース接点領域と、ベース領域と
   、エミッタ領域と、コレクタ接点領域とに対する拡散源
   として作用するように、互いに反対導電型とする不純物
   をドーピングすることを特徴とする幅狭条溝形成方法。 ２３、ＭＯＳトランジスタを製造する特許請求の範囲第
   ２０項に記載の幅狭条溝形成方法において、第１マスク
   層の孔内の表面にゲート酸化物を設け、条溝を酸化によ
   り封止した後に条溝により囲まれた半導体領域とその下
   側に位置するゲート酸化物とをソース領域の接続接点の
   為に除去することを特徴とする幅狭条溝形成方法。 ２４、特許請求の範囲第２３項に記載の幅狭条溝形成方
   法において、出発材料を第１導電型の基板領域とし、こ
   の基板領域には第１マスク層の孔内で条溝の区域で第１
   導電型とは反対の第２導電型のゲート領域を設け、条溝
   によって囲まれた半導体領域には第１導電型のソース領
   域を設けることを特徴とする幅狭条溝形成方法。 ２５、導電材料の基板領域の主表面に、この主表面に対
   しほぼ直角な縁部を有する少なくとも１つの凹部を設け
   、次にこの主表面を変換可能層により完全に被覆し、前
   記の凹部は維持させておき、条溝をエッチングする為の
   マスクを導電材料に形成するための選択変換を行い、条
   溝内および主表面上の導電材料を誘電体および導電材料
   により順次に被覆することを特徴とするコンデンサの製
   造方法。