CN85103535A - 在材料(例如半导体材料)中加工亚微型槽的方法以及用这种方法制成的器件 - Google Patents
在材料(例如半导体材料)中加工亚微型槽的方法以及用这种方法制成的器件 Download PDFInfo
- Publication number
- CN85103535A CN85103535A CN198585103535A CN85103535A CN85103535A CN 85103535 A CN85103535 A CN 85103535A CN 198585103535 A CN198585103535 A CN 198585103535A CN 85103535 A CN85103535 A CN 85103535A CN 85103535 A CN85103535 A CN 85103535A
- Authority
- CN
- China
- Prior art keywords
- layer
- groove
- mask
- mask layer
- conducting material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/942—Masking
- Y10S438/947—Subphotolithographic processing
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Bipolar Transistors (AREA)
- Element Separation (AREA)
- Drying Of Semiconductors (AREA)
Abstract
在阶梯形材料层上覆盖第一材料层(6),该层也有阶梯不平的凹槽,并在它上面生成第二掩模层(8)和转化层(9),对转化层进行转化而成为可选择的腐蚀层,在除下未转化的部分之后,在第二掩模层中沿凹槽(7)边沿形成带开口的中间掩模层(8)。用中间掩模(8)对第一材料层进行各向异性腐蚀处理生成沟槽(11)。根据情况在下一层衬底区(2)中也生成沟槽(11)。为了形成绝缘区用氧化硅(25)填在这些槽里。如果在硅的衬底区(2)的上面用的是多晶硅第一材料层(6),则该层(6)可分别作为掺杂质的源以及供连接用,于是可以制造各种类型的晶体管。
Description
本发明与在一层充分均匀的基本材料中至少要加工一条窄槽的方法有关。用这种方法加工槽的宽度由自动记录的方法确定。
本发明特别与用这种方法制造半导体器件有关。
当设计半导体器件时,集成密度日益增加,这样作的目的有两点:第一是为了能在相同的表面积上增加元器件的功能,第二在为了在生产时,由于制造加工电路用的材料面积较小,而能得到较高的产量。特别是由于微处理机和小型计算机的出现,对电路元件的高速度工作以及尺寸小提出日益严格的要求。因此对诸如金属化模型线条的宽度、接触孔的相对距离、绝缘区的最小宽度等的最小尺寸均提出更为迫切的要求。
由于这些尺寸主要决定于采用的掩模技术,因此寻找一种方法使得这些尺寸不取决光学分辨率,这是我们愈加关注而倍感兴趣的问题;特别对自动记录方法我们更感兴趣。
在公开文献中的介绍上面提到的这类型方法已知有英国专利申请第2,111,304A号。在这个实例中,用自动记录的方法在衬底区(例如半导体衬底)中加工亚微型尺寸的沟槽。在衬底上制造半导体器件(例如晶体管),这些半导体器件用由这些沟槽划定界限的绝缘区互相分隔开。可是这也用了光刻技术。
此外,其中一个实施例中,最终沟槽的宽度由两层不同的氧化层所确定,它们之间的相对距离首先由其中一层材料的横向氧化层决定。由于对准公差,用这种方法制造的晶体管最小尺寸有一定限制。
按照本发明提出的方法,其特征在于在衬底区域的主要表面上生成第一掩模层,该层至少有一个窗口或凹陷,在窗口区域里以及毗邻掩模层部分的表面,覆盖有充分均匀的第一材料层(它在窗口区域处有凹陷),而在第一材料层的上面依次覆盖有充分均匀的第二掩模层和充分均匀的第一转化层。本方法的特征还在于,在第一掩模层的原始窗口里面,第二掩模层和第一转化层中保留一个凹陷,而对第一可转化材料层进行选择性的转化即形成一个中间掩模,用前面所说的做法至少沿第二掩模材料层凹陷处的内边沿形成一个窗口,此后用在第二掩模材料层中的形成的掩模在第一材料层得到沟槽。
充分均匀层在这里理解成这样的材料层,它除了和相邻下层的区域,例如有台阶处,其余部分厚度大体上相同,而且均匀层和相邻下一层有相同的剖面。
术语窗口或凹槽不须理解为是在第一掩模层中开的窗口,而可理解为其四周由该掩模材料所包围住,也可以用掩模层暴露出衬底区域的边缘。
本发明的根据是承认这样的事实,当在器件,特别在半导体器件(例如集成电路)中沿着窗口边沿生成这样的一个沟槽时,可以在第一材料层(例如多晶硅)的窗口里面生成尺寸十分小(亚微型的范围)的半导体区域,例如发射极基极的联接。
通过选择半导电材料为第一可转化层,可以生成上述的中间掩模,这层材料用局部氧化法至少在沿凹陷处的内沿部分被转化成氧化物,然后将这部分氧化物除去,剩留下的半导体材料构成中间掩模。
然而,最好是用充分均匀的第三掩模材料层覆盖在第一可转化层的上面,然后对第三掩模层进行各向异性腐蚀处理,保护第一转化层不被转化的第三掩模层至少在沿第一转化层凹陷处的内边沿部分被保留下来。
根据使用材料不同,有各种不同的可能的转化方法,例如局部氧化和硅化,转化处理后,未被转化部分材料被清除掉。
根据本发明的一个最佳实施例的特征是:第一转化层由多晶硅半导体材料组成,该材料除沿凹槽内沿部分外,用掺杂的手段全被转化成高掺杂的半导体材料,当原来的半导体材料被腐蚀时,这个掺杂半导体材料基本上不受腐蚀。
根据本发明提出的一个特别有利的实施例是:第二掩模层甚至可以和第一可转化层相重合。这个方法的特征是:在衬底区的主要表面上生成第一掩模层,该层至少有一个窗口,方法的特点还在于:这个器件在该窗口的区域内以及毗邻的第一掩模层的上面覆盖上一层充分均匀的第一材料层,该层在窗口区域内有一个凹槽。第一材料层的上面又盖有一层充分均匀的第二掩模层,该层在第一掩模层的原始窗口的区域内仍有个凹槽,并对第二掩模层进行选择性的转化处理,处理时至少沿凹槽的内沿部分的第二掩模层抗腐蚀能力比第二掩模层剩下部分差,因此在这部分抗腐蚀能力较差的材料去掉之后,用这样方法就得到了一个掩模,用这个掩模在第一材料层上就生成了沟槽。
借助于本专利提出的方法可以用半导体材料制成各种晶体管和电路,制造时采用了前面提到过的英国专利申请所叙述的方法,在衬底区域里制造沟槽,加工时用带有沟槽的均匀第一材料层作为一个掩模。
制造半导体主体的另一个方法的特点是:第一材料由半导体材料组成,第二掩模材料由抗氧化材料组成,当把沟槽腐蚀到下面的表面上时把在凹槽外部的抗氧化材料除去,然后对半导体材料进行氧化,氧化到这样一个深度,使沟槽全部或部分填塞氧化物。
于是可以形成一个由沟槽包围的尺寸十分小的半导体区域。例如在双极型晶管中,这个区域确定发射极区和基极连接面的尺寸,而在场效应晶体管中它确定源极区和栅极的连接触的尺寸。
此外,根据本发明的方法,也可以用来制造很不相同的器件,例如电容器。
现在将根据一些实施例,用图例比较详细地介绍本发明,其中:
从图1到图8说明本发明的方法。
从图9到图13说明按照本发明制造半导体器件的方法。
图14是平面图,图15是从ⅩⅤ-ⅩⅤ线取得的剖视图,用这两张图说明用本发明制造一个半导体器件。
图16到图21说明如何用本发明的方法制造双极型晶体管。
图22到图29说明制造场效应晶体管。
图30到32说明本发明的另一种方法。
图33到35说明用本发明的方法制造电容器。
图36到39说明改进的方法。
这些图没有按比例绘制,为了使剖面清楚起见,特别将厚度方向的尺寸大大地放大了,同一导电类型的半导体材料区域一般在相同的方向画剖面线;在这些图中相应部分一般用相同的参考号数表示。
图1到图8说明用本发明提出的方法制造双极型晶体管。
在本实施例子中器件1,包含有一块n型半导体衬底2(图1),其电阻率为20-100欧姆·米。并且在主要表面3上有一第一掩模层4,该掩模用光刻成型。在本实施例中,掩模层材料由氧化硅组成。窗口5的侧壁和主表面垂直。衬底区2在窗口5所在区域内生成一层P型表面区16。该表面区的表面电阻约为500欧姆/□。该表面区在用氧化硅层4作掩模时,是用扩散或离子注入的方法生成的。
根据本发明,在这个实施例中,在窗口5内的那部分基片的上面以及在相邻的第一掩模层即氧化硅4的上面生成一层由多晶硅材料组成的充分均匀层6。该层是用低压化学汽相淀积(LPCVD)方法或汽相外延的方法生成的。结果,在器件1的上面覆盖了一层厚度大约为0.4微米的充分均匀层6。充分均匀层在窗口5的区域内有一凹槽7,凹槽的侧壁和主表面垂直,在本实施例中,这层多晶硅是P型材料。如果需要可以作为生成表面区16的扩散源。
采用与生成层6相类似的淀积技术,可以生成由氮化硅组成的厚度为50毫微米第二掩模层8,和在本实施例中由多晶硅组成的厚度为50毫微米的第一转化层以及由氧化硅组成的厚度为0.4微米的第三掩模层10(见图2)。在逐次淀积过程中,原来的轮廓特别是由凹槽7(现在用参考数7表示)所确定的轮廓维持不变。因此当在下一步对10层进行各向异性腐蚀处理(例如活性离子腐蚀)时,除了凹槽边沿部分外,10完全被腐蚀掉,如图3所示,生成掩模10。该掩模在下一加工步骤保护多晶硅层9不被转化。
在这个实施例中,由于多晶硅层9在图中用箭头46所示的区域用高浓度硼扩散或用硼氟酸盐或硼离子进行离子注入的方法,使该层被局部地转化成高掺杂的P型多晶硅而使多晶硅层9发生转化。
接着用化学腐蚀将剩下的氧化硅10去掉。之后,用氢氧化钾(KOH)溶液腐蚀处理。多晶硅层中未掺杂质的多晶硅9很快地被腐蚀刻掉,高度掺杂的部分实际上不受腐蚀而被保留下来,生成一个中间掩模。
经过腐蚀处理之后,得到如图4所示的器件。其中由氮化硅组成的第二掩模层的某些部分露出来,以层9作中间掩模时,尤其是经过磷酸腐蚀,可以除去此露出部分。氮化硅层8所剩下部分在进行各向异性腐蚀时(例如等离子体腐蚀或活性离子腐蚀),起阻蚀剂的作用。将淀积在由氮化硅所组成的第二掩模层8上面的多晶硅全部去掉后,一个以上的沟槽11被腐蚀进均匀层6,这些沟槽的侧壁和衬底区里的表面3大体垂直。在这个实施例中,生成一个方形的或圆形的沟槽,该沟槽在均匀层中围成区域14,在沟槽11区域上,衬底区2的表面3由于腐蚀而稍受损坏,但这并不带来严重后果,其道理下面将会说明。
通过腐蚀后,得到如图5a所示的器件。该器件用光刻胶完全覆盖住,然后整个组件进行磨平处理。这如图中虚线12所示。
在下面一个处理过程里,用活性离子蚀刻的方法,将光刻胶和氮化物层8一起进行内深蚀。由于在窗口5外部的氮化硅已被除去后,如果在窗口内部的多晶硅层14上面仍然有氮化硅8,则光刻胶的腐蚀速度可以较快些。沟槽11中剩下的光刻胶被化学湿法腐蚀掉之后,留下的氮化物层8在下一步氧化过程中起保护作用,使下层多晶硅14不氧化,在这过程中沟槽11的全部或部分被氧化硅封闭,而窗口5外部的均匀层6上面也覆盖一层氧化物13(见图6)。同时,当沟槽11被氧化硅封闭时,衬底区2被氧化,特别是由于在前面腐蚀处理过的区域,这衬底可能受到腐蚀;于是腐蚀过程的任何坏的影响均由此被清除。
接着,将由多晶硅组成的区域14上面所留下的氮化物层8清除掉,之后用扩散杂质的方法对这部分区域(指14)用杂质,例如磷扩散掺杂,使该区变成n型半导体,扩散过程一直继续到在P型区16中已经生成N型区15为止。在本实施例中,N型区起发射区的作用(见图7)。P型区16起基极区的作用,并通过多晶层6来接触。在本实施例中,衬底区2起集电极起作用。一般接触在下边部分进行,但是如果基片区2由几种不同的导电型材料组成,则通过埋层和上边的集电极接触扩散也可进行接触。最后,这个组件再覆盖一层金属(例如铝),作成一定图型,然后得到特别是金属化的发射极接触,它通过多晶硅14和发射区15接触,最后得到如图8所示的器件。
上述方法改进之一是:对图4所示的器件进行氧化。结果多晶硅14被氧化成氧化硅层19。用氧化硅层19作掩模,先对露出的氮化硅层8然后对多晶硅层6进行各向异性腐蚀处理,又生成沟槽11(见图5b),接着又覆盖一层光刻胶,再平整,此后,对这组件进行深内蚀直到凹槽7外部的氧化硅层19露出为止。用化学腐蚀或用连续深内蚀把氧化硅层19去掉,使得凹槽外部的氮化硅层8露出,然后再用化学腐蚀的办法将它清除。在多晶硅层14这部分区域上面留有一层氮化硅8和一层氧化硅19。用上面类似的方法,沟槽11又用氧化硅封闭,在缓冲氢氟化物中进行浅浸腐蚀,将氧化硅层19的剩余部分除去,得到如图6所示的器件。
图9到图13说明如何用本发明的方法在器件21的各半导体区域之间生成绝缘区域。衬底区2(其上形成氧化硅第一掩模层4)此时由电阻率在10和100欧姆·厘米之间的P型半导体衬底22,高掺杂的n型隐埋层23以及P型外延层24组成。又在掩模层4的窗口5所含区域里的那部分表面3上面以及掩模层4的上面生成均匀的多晶硅层6,氮化硅层8以及多晶硅层9。接着用图2和图3所示方法相类似的方法生成氧化物掩模10,该掩模沿凹陷7的边沿保护多晶硅层9,使它不受转化。在这实例中,用对没有保护的多晶硅进行硅化反应的方法来进行转化的。为此目的,在器件21的表面上覆盖一层金属,此金属和多晶硅化合生成硅化合物。举例说,为了这个目的采用厚度大约100毫微米的用溅射法加上去的铂层。加温到450℃时,铂和多晶硅反应,并且在氮化硅层8上生一层铂硅化合物9,但在凹陷7的边沿处是例外,那里多晶硅9仍然存在(图9),剩下的铂在王水槽被除去。
通过化学湿法处理(例如在缓冲氢氟化合物中)之后,首先将氧化硅层10除去,然后在稀释的HF-NNO(氢氟硝酸)溶液中,将露出的未硅化多晶硅去掉就得到图10的器件。
用硅化铂29作掩模,经过磷酸的化学湿法腐蚀处理,凹槽17边沿区域内的氮化硅8被腐蚀掉,然后在一个腐蚀槽中将硅化铂层29蚀刻掉。
用氮化硅层8作掩模,用各向异性腐蚀技术(例如活性离子腐蚀)腐蚀出沟槽11。
这一腐蚀处理一直进行到这样的深度,使沟槽11一直延伸进入衬底22。为了给每个沟道提供阻挡区,用离子注入的方式给基片22掺杂,例如掺入硼离子。此时用氮化硅8作为沟槽11区域的掩模,阻挡区在图11中用虚线27表示。
接着,进行氧化,结果沟槽11中至少部分被氧化物25所填充。在氧化过程中,在氮化硅8被去掉之后,多晶硅变转化成氧化硅13。在氧化时,在氧化硅25下面生成沟道阻挡区28。在本实例中,沟槽11没有完全被氧化硅25充满,如果需要,在这些沟槽中可以供给多晶硅,为了得到一个扁平的表面,于是得到如图12所示的器件。
将这个器件先用光刻胶进行平整处理之后,再把这个器件组进行内深蚀直到在表面3上面留下一层薄的氧化硅为止。尽管可以剩下这些薄的氧化硅,但最好用浅浸式腐蚀步骤将它腐蚀掉。这以后在表面3上形成一层厚度为0.1微米的热氧化硅层,而沟槽11中的多晶硅也被氧化。在用氧化物25组成的绝缘区域中用通常熟知的方法形成了和基极区16相接触的基极接触区17,用来和作为集电极的隐埋层23相接触的集电极接触区20以及发射区15。所谈到的这些区域分别通过基极金属化层31引线和集电极金属化层32和发射极金属化层18经由接触孔33来接触,于是就得如图13所示的器件。
图14到图15说明用图1到图8所述的方法制造半导体器件21的原理。
在这个实例中,原始材料是由P型材料衬底22,N型隐埋层23以及P型外延层24所组成的衬底区,用通常所知的方法,例如腐蚀沟槽以及接着对这些沟槽进行氧化,生成由氧化物25组成的绝缘区,在这些绝缘区域的其中一个区域里,或用离子注入方法,或用扩散的办法或用与由图1到图8所述的方法产生一个P型基极区16。
在表面3上,排列布置好氧化硅掩模层的各个部分。在掩模层上生成多晶硅层6和6′。在这个实施例中在基区16区域内的是P型掺杂多晶硅(参考号数6),在其它区域是N型掺杂多晶硅(参考号数为6′)。这些多晶硅通过扩散已经分别生成基极接触区17和集电极接触区20。在集电极接触区20的区域内)预先已经掺杂了高浓度的N型杂质。被氧化硅包围的6′层的编号为35这部分仍然在窗口5中集电极金属化层32所在的区域内。在本方法的最后阶段,和发射极区域15范围中的标号14的那部分一样,这一层6′用N型杂质进行了高浓度的掺杂工序。此外,参考号数的意义和前面的实施例中的相同。
从平面图14看出窗口5在基极区16的区域内被P型多晶硅层6完全包围着。将多晶硅层6按一定图型成型,使基极区可以和其它元件相连接。另一方面,在氧化硅层13中可以生成一个接触孔,例如用铝引线接触层6,同样,窗口5′在集电极区20的区域内完全被N型多晶硅层6′所包围着。N型多晶硅层6′和集电极接触区接触。因此,在这个具体实例中,可能有两种类型的接触方法,那是通过多晶硅层6′或者通过集电极金属化层32进行接触,这种双重接触方式是有其优越性的。
从平面图14进一步看到,多晶硅引线36布置在多晶硅层6和6′之间,这些引线可作互连用也可加上一个中断区37,如图指出那样,可以用腐蚀或选择性氧化的方法对引线36部分进行处理作为例子。
图16是进行集电极绝缘扩散制造工艺时晶体管的平面图,所用的制造方法如图17到图21所介绍的方法,图中所示器件的剖面图是从图16标线Ⅺ-Ⅺ取得的,它们与本加工方法的顺序加工阶段相对应。
图17实质上和图5完全对应,但要明白此时器件1由P型衬底区2组成,并通过氧化硅层4中的窗口5用扩散或离子注入的方法在衬底区2中生成一个N型集电极区38。如图16所示,氮化硅8成型在窗口5的外边。在本具体器件中,多晶硅层6这样成型,使之通过各向异性腐蚀(活性离子腐蚀)处理后,沿窗口5两边对应边沿都有多晶硅,见图16。得到这种不完全包围窗口5的多晶硅图型另一种方法如下:用成型氮化硅层8作抗氧化掩模,对多晶硅层6有选择性地进行氧化。
对图17所示的器件,根据情况首先进行硼注入之后,沟槽11用氧化硅封闭,结果生成氧化硅层13。下一步,用光刻胶平整之后再进行深内蚀刻直至窗口5外边的氮化硅层8被去掉为止。如图18中虚线12所示那样,这个器件压窗口5内还由光刻胶保护,通过硼扩散将露出的多晶硅层6变成P型半导体材料,于是得到图18这个器件。
在将器件1的一部分用光掩模39盖住(图19)的同时,对露出的多晶硅部分和线条掺磷,掺磷之后,将光掩模39去掉,再对多晶硅进行高浓度掺砷,接着在加热过程中,多晶硅边缘作扩散源用。于是在P型基极区16中得到一个n+型发射极区15。同时磷过度地掺进硼里,就形成集电极区域20,于是得到如图20所示的器件。
下一步对在氧化硅层4上面的多晶硅层6的上面部分进行氧化,接着将在窗口5内的剩余氮化硅8去掉,以便通过剩下的多晶硅14,可以将P型杂质扩散到半导体衬底本体,从而生成基极接触区17,在用通常熟知的方式(光刻)完成基区触点金属化31之后,得到图21所示具有一个晶体管的器件,该晶体管由一个集电极区38和一个集电极接触区20组成,它经过多晶硅线条6与外面相连接。这个晶体管还包括一个和多晶硅线条6相接触的发射极区15,以及一个基极区16,经过基极接触区17和多晶硅14将这个基极区16联接到金属化触点31。
图22到图29说明加工制造横向场效应晶体管的方法,其中加工沟槽11的方法稍有不同。原始材料是器件41,它有一个n型衬底区2和位于表面3上的掩模层4。在窗口5里面,例如用扩散方法生成一个P型区42,同时用氧化硅层4作为掩模,对42区稍加氧化,就得到栅极氧化物层43,在氧化硅层4上面以及窗口5里面依次生成多晶硅层6,氮化硅层8以及第一转换层9,在这个实例中这层是多晶硅。
下面,这个组件覆盖以充分均匀的一层抗氧化材料(在这里是氮化硅)以及第多晶硅转化层45。在这个实例中,用和前面的实施例相同的方法保留凹陷7。然后对45层进行选择性的转化,在这个例子里,这意味着用离子注入(例如用硼离子),注入区如图箭头46所示,用借助标号47那些部分,于是45层变成P-型导电材料。在凹槽7区域内,标号47的那些部分在氢氧化钾溶液中迅速溶解,而45层剩下部分实质上不和氢氧化钾发生反应,于是在标号为47那些部分被溶解之后,它们剩下生成辅助掩模,在现在这个实施例中,可以通过氧化45层剩下部分形成辅助掩模,这就是辅助氧化硅掩模48。用氧化硅48作掩模时,下面一层氮化硅44受到腐蚀(见图23)。
剩下的氮化硅44在下一个加工步骤中形成一个氧化掩模,在这个加工步骤里沿着凹陷7内沿部分的多晶硅9被转变成氧化硅49(见图24),用化学湿法处理把氧化硅49除去。于是得到如图25所示的器件。这里多晶硅层9构成一个中间掩模用以腐蚀下一层氮化硅层8。在下一个加工步骤中氮化硅层8的露出部分和氮化硅层44均用化学湿法腐蚀的方法除去,于是得到如图26所示的器件。
这时用剩下的氮化硅层8作为掩模,用各向异性腐蚀方法对凹陷11进行腐蚀直到达栅极氧化硅层43为止。凹陷11包围着一个多晶硅区域14。通过凹陷11用离子注入的方法在P型区42里形成一个n型区49(见图27)。
接着,整个器件再用光刻胶涂层,平整后再进行深内蚀刻,直到在沟槽外边的氮化硅层6上面的氮化硅被除去为止。在剩下的光刻胶去掉之后用类似于图1到图6所介绍的方法,用氧化硅将凹槽11封闭,于是得到图28所示的器件,该器件在凹槽11里面以及在多晶硅的上面部分具有氧化硅层13,在下面的腐蚀处理中间,剩余下的氮化硅层8和多晶硅14依次被去掉。用在缓冲氢氟液(HF)中进行浅浸腐蚀(Light dip etching)的方法,暴露外面的氧化硅43被去掉,因此只有在多晶硅6和热氧化硅13的区域内氧化硅仍残留存在。在活性离子腐蚀时会被损伤的氧化硅43,此时正处于热氧化硅13的下面,它在表面2上给多晶硅层6和金属化层51之间形成绝缘部分(图29)。然而,首先用氧化硅13作为掩模,用离子进行注入,产生n型导体材料以得到区域50,它和区域49一起形成场效应晶体管的源区,它的栅区由区域42构成,它的栅电极用多晶硅层6构成,栅电极与栅区域43用栅极氧化硅42分隔开,n型区域2起漏区的作用,并且通过高浓度掺杂的n型区52连到一个接触金属化层53。
在用普通的方法产生接触金属化层51和53之后,得到图29所示的场效应晶体管41。这个场效应晶体管有一个沟道长度非常短的(例如0.5微米)沟道区,并且在栅极氧化硅下面的全部面上其受主原子的表面浓度大致相等。
图30到图32说明对由图1到图5所述方法的部分改进。
器件1由半导体衬底区2组成,该衬底区2中有表面区16,并且在主要表面3上具有由氧化硅形成的第一掩模层4。
接着在第4层里的窗口5内的衬底区2以及在相邻的氧化硅层4之上形成充分均匀的多晶硅硅层6,而且均匀多晶硅层在低压条件下,温度在750℃到850℃之间用充分均匀的氮化硅层65覆盖住,接着再覆盖一层充分均匀的氧化硅,由这层氧化硅以图3所述相同的方法得到掩模10。
现在这层氮化硅层65用砷轰击;完成这样注入用的能量为200千伏,剂量为1014离子/厘米2;完成离子轰击之后,整个器件在温度为750℃到850℃之间热处理15到20分钟。
用离子照射的氮化硅层65的一部分和由掩模10保护那部分比较起来,被腐蚀的情况较差,这正如荷兰专利申请号No.8301262的(PHN10638)所述那样,该专利由申请人于1983年4月11日申请。氮化硅层65那部分由掩模10保护的,在去掉这个掩模之后,在含量大约4%体积的氢氟化物溶液中腐蚀,于是得到如图31所示的器件。在这个实例中,氧化硅层65起的作用和由图1到图8所示的实例中的层8和层9相同。从图31显然看出,用层65作一个掩模,再进行各向异性腐蚀处理,这就得到如图32所示的器件,用这器件以和在图5到图8所述的相同办法可以制造出一个半导体器件。
为了得到掩模65,这层氮化硅当然也可用另外元素的离子轰击,例如用氮、锑、硼、锗、磷、氩、氪、氙。比较全面的介绍见前面谈到的荷兰专利申请号No.8301262。这样的离子注入可以用这样方法完美地加以实现,使得离子穿透厚度达氮化硅层65之一半,幅射剂量选择在1012到1015个离子/平方厘米之间。
用本发明提出的方法也可以用来制造半导体器件以外的器件,例如电容器。为此目的(见图33),原始材料是钽材料基片区域2。其表面用氧化钽掩模4加以覆盖,氧化钽掩模可以通过对钽表面层进行氧化或用阳极氧化的方法来获得。然后用活性离子腐蚀的方法对这层进行选择性的蚀刻。然后用与图2介绍的器件相同的方法,在器件55表面上依次覆盖的第一可转换多晶硅层6,第二氮化硅掩模层8,第二可以转换多晶硅层9以及掩模层10,用由图3到图5所介绍的相同方法形成沟槽11(见图34),沟槽11的腐蚀过程一直进行到该沟槽深入到钽基片区2为止。把各层剩余部分都从钽基片的表面上清除掉之后,基片区2(包括沟槽11)用浅氧化的方法盖上一层薄的氧化钽60,然后整个再形成一层金属(例如铝)61,(见图35)。于是在连接端点62和63之间得到以氧化钽层60作介电质层的电容。由于有沟槽,所以电容器的有效面积大大增加,因此在同一块基片上,有沟槽作的电容比没有沟槽作的要大得多。
制造这样的电容还可以用半导体为衬底材料,首先用有选择性的活性金属离子腐蚀方法形成凹陷57(见图36),在其表面上全部覆盖以可以转化的多晶硅层6以及一层掩模层。对由氧化物组成的掩模层10进各向异性腐蚀之后,在凹槽57的边沿氧化硅层10保留下来(图37),它保护下面一层多晶硅可被转化。在进行转化(掺杂磷或硅氧化)之后,边沿的掩模10以及未转化的多晶硅6被除掉;剩下的多晶硅层6就成为腐蚀凹槽11时所需的掩模(图38)。凹槽11和表面覆盖介电质层60,此后生成第二金属层61,并给电容提供两个连接端点62和63。于是就得到如图39所示的器件。
当然本发明不局限用于上面所介绍的实施例,对那些技术熟练的人,在不离开本发明提供的方法的范围情况下,可以进行许多改进。
例如,掩模层可用两层(即氮化物和氧化物)组成,图15中的氧化物层25也可以由局部氧化方法产生,但也可以用由图9到图13所介绍的方法产生。此外在制造半导体器件时,所用导电型材料可以同时互相转换。
Claims (23)
1、本专利提出在充分均匀的第一材料层上至少要加工一个窄沟槽的方法,其中的沟槽宽度由自动记录的方式决定。本方法的特征是在衬底区的主要表面上提供一个第一掩模层,该掩模层至少有一个窗口或凹槽。至少在窗口区处以及在邻接的掩模层上面涂上一层充分均匀的第一材料,该材料层在窗口区处有一个凹槽,同时在第一材料层的上面接着覆盖一层充分均匀的第二掩模材料层以及充分均匀的第一转化层。方法的特征还在于,在第一掩模层的初始窗口内的第二掩模层和第一转化层里保留一个凹槽。对第一可转化材料层进行有选择的转化处理从而生成中间掩模,用这个种方法至少沿着第二掩模材料层凹槽的内沿形成一个窗口,此后用在第二掩模材料层里形成的掩模,在第一材料层中得到沟槽。
2、如权利要求1所述的方法的特征在于,第一可转化层被一层充分均匀的第三层掩模材料所覆盖,将该层进行有选择的腐蚀处理,使得至少沿第一可转化层里凹槽的内沿的第三掩模层被保留下来,它能保护第一可转化层不被转化。
3、在权利要求2中所述方法的特征在于,第一可转化层由多晶半导体材料组成。用离子注入的方法将第一可转化层材料除去,沿凹槽内边沿部分外全部转化成高浓度掺杂的半导体材料,这部分半导体材料在腐蚀原始半导体材料步骤中实际上不受腐蚀的作用。
4、在权利要求2和3中所申述方法的特征在于,第三掩模层由下列材料之一组成:氧化硅,氮化硅,氧化铝,氧氮化物,铝,铂、钨或钼。
5、在权利要求3或4中的所申述方法的特征在于多晶半导体材料起掺杂质的源的作用,用来供对窗口内的半导体材料掺杂用。
6、在权利要求3中所述方法的特征在于,第一可转化层由半导体材料组成,而第三掩模层由抗氧化材料组成,通过局部氧化的方法,半导体材料局部地被转化成氧化物,用腐蚀将剩下的半导体材料除去。
7、在权利要求3中所述方法的特征在于,第一可转化层包含有半导体材料,通过硅化处理,这层材料除沿凹槽内沿外,全部被转化成硅化物,在半导体材料腐蚀过程中,这种硅化物不受腐蚀。
8、在权利要求7中所述方法的特征在于生成铂、钨或钼等的硅化合物。
9、在权利要求3中所述方法的特征在于,第一可转化层由半导体材料组成,通过局部氧化的方法,这层材料至少沿凹槽的内沿部分被转化氧化物,将被氧化部分除去,剩下的半导体材料则构成中间掩模。
10、在权利要求9中所述方法的特征在于在第一可转化层上面覆盖有充分均匀的抗氧化材料层和第二可转化层,在第一掩模层原来窗口的区域内上述各层保留有凹槽,对第二可转化层进行选择性转化,得到辅助掩模,用这种方法在抗氧化材料中确定掩模。
11、在充分均匀的第一材料上至少产生一个窄沟槽,而窄沟槽的宽度由自动记录方式确定,这种方法的特征在于:
在衬底区的主表面上生成有第一掩模层,该层至少有一个窗口。这个器件至少在窗口的区域内以及相邻掩模层的上面覆盖有充分均匀的第一材料层,该材料层在窗口区域内有一个凹陷,在第一材料层上面覆盖着充分均匀的第二掩模材料层,该层在第一掩模层原始窗口的区域内保有一个凹陷,而且第二掩模层发生选择性的转化。在至少沿第二掩模层凹陷的内沿抗腐蚀能力比第二掩模层其余部分差的同时,因此去掉抗腐蚀能力差的部分材料后,得到一个掩模,用这样的方法在第一材料层中形成了沟槽。
12、在权利要求11中所述方法的特征在于第二掩模层上面覆盖着充分均匀的第三掩模材料层,这层材料经过选择性腐蚀处理,使得至少沿着第二掩模层凹槽内沿的地方仍保留第三掩模层。剩下的第三掩模层可保护第二掩模层不致进行选择性的转化。
13、权利要求11和12所述方法的特征在于,第二掩模层用氮化硅组成,对它的表面进行离子注入,注入之后将在腐蚀处理之前,将氮化硅进行加热处理,结果注入离子部分抗腐蚀能力变得比未注入的部分强。
14、在前面任何一个权利要求中所述方法的特征在于为了在下邻衬底区中得到一个窄沟槽,要继续进行腐蚀处理。
15、权利要求14中所述方法的特征在于衬底区是半导体区,而沟槽的全部或部分被填满。
16、前面任一个权利要求所述方法的特征在于,通过将被腐蚀的层与等离子体相接触,来进行腐蚀处理,以生成沟槽。
17、在前面有关制造半导体体的任一权利要求所述方法的特征在于,第一材料由半导体材料组成,而第一掩模材料由防止半导体氧化的材料组成,在沟槽已经腐蚀到这个表面之后,在凹槽外部的材料以及抗氧化材料均被除去,而半导体材料在这样的距离上面被氧化,使得沟槽大部分均填满了氧化物。
18、在制造晶体管的权利要求17中所述方法的特征在于,在凹槽里面,沟槽围住半导体,至少沿着凹槽的边沿保留着均匀层。
19、在制造双极型晶体管的权利要求18所述的方法的特征是给由沟槽围住的半导体区和均匀层沿着凹槽边沿掺杂质。该杂质引起相反的导电类型,其方式如下,对于形成第一类型导电材料的发射区以及形成第一类导电材料相对立的第二类导电材料的基极接触区它们起扩散源的作用。
20、制造MOS晶体管的权利要求18所述方法的特征在于:在第一掩模层的窗口区域里的表面上生成栅极氧化物,其特征在于:为了源区的连接接触,在沟槽被氧化物封闭后,被沟槽封闭的半导体区,以及在它下面的栅极氧化层被清除。
21、权利要求20所述方法的特征是:起始材料是第一类导电材料衬底区,在它的第一掩模层窗口区域内第二类导电材料组成的栅极区,在沟槽区的第二类导电材料和第一类导电材料导电类型相反,方法的特征还在于封入沟槽的半导体区有由第一类导电类型材料形成的源区。
22、制造电容方法的特征是,导电性材料衬底区的主表面上至少有一个凹槽,它的边沿和主表面大致垂直并且主表面被一可转化材料层所覆盖,该转化层仍保留有凹槽,为了生成掩模而进行选择性转化,而把沟槽腐蚀到导体材料里,本方法特征还在于,在生成在沟槽里和主要面上的导电材料上面依次覆盖一层电介质和一层导电材料。
23、用权利要求1到22所述的方法制造器件。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
NL8402859A NL8402859A (nl) | 1984-09-18 | 1984-09-18 | Werkwijze voor het vervaardigen van submicrongroeven in bijvoorbeeld halfgeleidermateriaal en met deze werkwijze verkregen inrichtingen. |
CN85103535A CN85103535B (zh) | 1984-09-18 | 1985-05-06 | 在材料(例如半导体材料)中加工亚微型槽的方法以及用这种方法制成的器件 |
DE8585201462T DE3577776D1 (de) | 1984-09-18 | 1985-09-13 | Verfahren zur herstellung submikronischer graeben, z.b. in halbleitermaterial und nach diesem verfahren hergestellte anordnungen. |
EP85201462A EP0178000B1 (en) | 1984-09-18 | 1985-09-13 | Method of forming submicron grooves in, for example, semiconductor material and devices obtained by means of this method |
US06/776,330 US4717689A (en) | 1984-09-18 | 1985-09-16 | Method of forming semimicron grooves in semiconductor material |
JP60206181A JPS6174342A (ja) | 1984-09-18 | 1985-09-18 | 幅狭条溝形成方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
NL8402859A NL8402859A (nl) | 1984-09-18 | 1984-09-18 | Werkwijze voor het vervaardigen van submicrongroeven in bijvoorbeeld halfgeleidermateriaal en met deze werkwijze verkregen inrichtingen. |
CN85103535A CN85103535B (zh) | 1984-09-18 | 1985-05-06 | 在材料(例如半导体材料)中加工亚微型槽的方法以及用这种方法制成的器件 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN85103535A true CN85103535A (zh) | 1986-11-05 |
CN85103535B CN85103535B (zh) | 1988-08-10 |
Family
ID=25741633
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN85103535A Expired CN85103535B (zh) | 1984-09-18 | 1985-05-06 | 在材料(例如半导体材料)中加工亚微型槽的方法以及用这种方法制成的器件 |
Country Status (6)
Country | Link |
---|---|
US (1) | US4717689A (zh) |
EP (1) | EP0178000B1 (zh) |
JP (1) | JPS6174342A (zh) |
CN (1) | CN85103535B (zh) |
DE (1) | DE3577776D1 (zh) |
NL (1) | NL8402859A (zh) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4924287A (en) * | 1985-01-20 | 1990-05-08 | Avner Pdahtzur | Personalizable CMOS gate array device and technique |
NL190388C (nl) * | 1986-02-07 | 1994-02-01 | Nippon Telegraph & Telephone | Werkwijze voor het vervaardigen van een halfgeleiderinrichting en halfgeleiderinrichting. |
JPS63193562A (ja) * | 1987-02-06 | 1988-08-10 | Toshiba Corp | バイポ−ラトランジスタの製造方法 |
IL82113A (en) * | 1987-04-05 | 1992-08-18 | Zvi Orbach | Fabrication of customized integrated circuits |
US4799990A (en) * | 1987-04-30 | 1989-01-24 | Ibm Corporation | Method of self-aligning a trench isolation structure to an implanted well region |
US4847670A (en) * | 1987-05-11 | 1989-07-11 | International Business Machines Corporation | High performance sidewall emitter transistor |
US4916083A (en) * | 1987-05-11 | 1990-04-10 | International Business Machines Corporation | High performance sidewall emitter transistor |
US4814290A (en) * | 1987-10-30 | 1989-03-21 | International Business Machines Corporation | Method for providing increased dopant concentration in selected regions of semiconductor devices |
US5008210A (en) * | 1989-02-07 | 1991-04-16 | Hewlett-Packard Company | Process of making a bipolar transistor with a trench-isolated emitter |
JP2741964B2 (ja) * | 1991-04-15 | 1998-04-22 | シャープ株式会社 | 半導体装置の製造方法 |
US5120668A (en) * | 1991-07-10 | 1992-06-09 | Ibm Corporation | Method of forming an inverse T-gate FET transistor |
US5245206A (en) * | 1992-05-12 | 1993-09-14 | International Business Machines Corporation | Capacitors with roughened single crystal plates |
US5414283A (en) * | 1993-11-19 | 1995-05-09 | Ois Optical Imaging Systems, Inc. | TFT with reduced parasitic capacitance |
US5389559A (en) * | 1993-12-02 | 1995-02-14 | International Business Machines Corporation | Method of forming integrated interconnect for very high density DRAMs |
KR0157928B1 (ko) * | 1995-12-27 | 1998-12-15 | 문정환 | 자체 접합형 아웃-리거 위상반전마스크 제조방법 |
KR100456698B1 (ko) * | 2002-09-04 | 2004-11-10 | 삼성전자주식회사 | 강유전체 메모리 소자의 제조 방법 |
JP5184476B2 (ja) * | 2009-09-17 | 2013-04-17 | 東京エレクトロン株式会社 | 基板液処理方法、基板液処理装置および記憶媒体 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3536547A (en) * | 1968-03-25 | 1970-10-27 | Bell Telephone Labor Inc | Plasma deposition of oxide coatings on silicon and electron bombardment of portions thereof to be etched selectively |
US4053349A (en) * | 1976-02-02 | 1977-10-11 | Intel Corporation | Method for forming a narrow gap |
JPS52128066A (en) * | 1976-04-20 | 1977-10-27 | Matsushita Electronics Corp | Manufacture of semiconductor device |
CA1129118A (en) * | 1978-07-19 | 1982-08-03 | Tetsushi Sakai | Semiconductor devices and method of manufacturing the same |
US4274909A (en) * | 1980-03-17 | 1981-06-23 | International Business Machines Corporation | Method for forming ultra fine deep dielectric isolation |
JPS5864044A (ja) * | 1981-10-14 | 1983-04-16 | Toshiba Corp | 半導体装置の製造方法 |
JPS5893343A (ja) * | 1981-11-30 | 1983-06-03 | Toshiba Corp | 半導体集積回路の分離領域形成方法 |
NL8105559A (nl) * | 1981-12-10 | 1983-07-01 | Philips Nv | Werkwijze voor het aanbrengen van een smalle groef in een substraatgebied, in het bijzonder een halfgeleidersubstraatgebied. |
JPS58153373A (ja) * | 1982-03-08 | 1983-09-12 | Oki Electric Ind Co Ltd | 半導体素子の製造方法 |
JPS58175847A (ja) * | 1982-04-08 | 1983-10-15 | Toshiba Corp | 半導体装置の製造方法 |
NL8202686A (nl) * | 1982-07-05 | 1984-02-01 | Philips Nv | Werkwijze ter vervaardiging van een veldeffektinrichting met geisoleerde stuurelektrode, en inrichting vervaardigd volgens de werkwijze. |
US4545114A (en) * | 1982-09-30 | 1985-10-08 | Fujitsu Limited | Method of producing semiconductor device |
NL8301262A (nl) * | 1983-04-11 | 1984-11-01 | Philips Nv | Werkwijze voor het vervaardigen van een halfgeleiderinrichting, waarbij met behulp van ionenimplantatie patronen worden aangebracht in een laag siliciumnitride. |
US4601778A (en) * | 1985-02-25 | 1986-07-22 | Motorola, Inc. | Maskless etching of polysilicon |
-
1984
- 1984-09-18 NL NL8402859A patent/NL8402859A/nl not_active Application Discontinuation
-
1985
- 1985-05-06 CN CN85103535A patent/CN85103535B/zh not_active Expired
- 1985-09-13 DE DE8585201462T patent/DE3577776D1/de not_active Expired - Lifetime
- 1985-09-13 EP EP85201462A patent/EP0178000B1/en not_active Expired
- 1985-09-16 US US06/776,330 patent/US4717689A/en not_active Expired - Fee Related
- 1985-09-18 JP JP60206181A patent/JPS6174342A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
US4717689A (en) | 1988-01-05 |
EP0178000B1 (en) | 1990-05-16 |
NL8402859A (nl) | 1986-04-16 |
DE3577776D1 (de) | 1990-06-21 |
EP0178000A2 (en) | 1986-04-16 |
JPS6174342A (ja) | 1986-04-16 |
EP0178000A3 (en) | 1986-04-23 |
CN85103535B (zh) | 1988-08-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5470791A (en) | Method of manufacturing semiconductor device | |
JP3413876B2 (ja) | 半導体装置 | |
US6489204B1 (en) | Save MOS device | |
US7221056B2 (en) | Semiconductor integrated circuit device and manufacturing method thereof | |
CN85103535A (zh) | 在材料(例如半导体材料)中加工亚微型槽的方法以及用这种方法制成的器件 | |
US4446476A (en) | Integrated circuit having a sublayer electrical contact and fabrication thereof | |
US6376368B1 (en) | Method of forming contact structure in a semiconductor device | |
CN1497708A (zh) | 半导体器件的制造方法及制成的半导体器件 | |
JPH076977A (ja) | 集積回路の構造およびコンタクトウインドーの形成方法 | |
KR100289474B1 (ko) | Dmos 트랜지스터를 제조하기 위한 방법 | |
JPH0574806A (ja) | 半導体装置及びその製造方法 | |
US7413954B2 (en) | Insulated gate semiconductor device and manufacturing method of the same | |
CN109119473B (zh) | 一种晶体管及其制作方法 | |
JPH056866A (ja) | 半導体装置の製造方法 | |
JP3164030B2 (ja) | 縦型電界効果トランジスタの製造方法 | |
KR900000819B1 (ko) | 반도체장치 제조방법 | |
US6200846B1 (en) | Semiconductor device with capacitor formed on substrate and its manufacture method | |
CN116230530A (zh) | 半导体装置的制造方法和半导体装置 | |
EP0104079B1 (en) | Integrated circuit contact structure | |
CN205752104U (zh) | 平面栅功率器件结构 | |
CN113437148B (zh) | 半导体结构及其形成方法 | |
US6521517B1 (en) | Method of fabricating a gate electrode using a second conductive layer as a mask in the formation of an insulating layer by oxidation of a first conductive layer | |
JP6405026B2 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JPH04186733A (ja) | 半導体装置及びその製造方法 | |
KR0172290B1 (ko) | 모스트랜지스터 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C13 | Decision | ||
GR02 | Examined patent application | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CI01 | Correction of invention patent gazette |
Correct: Lin Changan False: Li Xianchun Number: 32 Page: 52 Volume: 4 |
|
ERR | Gazette correction |
Free format text: CORRECT FROM: LI XIANCHUN TO: LIN ZHANGAN |
|
C19 | Lapse of patent right due to non-payment of the annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |