JPS5975660A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS5975660A
JPS5975660A JP18550982A JP18550982A JPS5975660A JP S5975660 A JPS5975660 A JP S5975660A JP 18550982 A JP18550982 A JP 18550982A JP 18550982 A JP18550982 A JP 18550982A JP S5975660 A JPS5975660 A JP S5975660A
Authority
JP
Japan
Prior art keywords
electrode contact
layer
nitride film
film
selectively
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18550982A
Other languages
English (en)
Inventor
Hiroshi Goto
広志 後藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP18550982A priority Critical patent/JPS5975660A/ja
Publication of JPS5975660A publication Critical patent/JPS5975660A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Bipolar Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (a)  発明の技術分野 本発明はウォッシュド・エミッタ法を用いる半導体装置
の製造方法の改良に関する。
(b)  技術の背景 高集積度の)<イポーラICに於ては、トランジスタを
微細化する手段として、電極コンタクト窓を拡散窓に兼
用するウォッシュド・エミッタ法が多く用いられる。
又トランジスタ・トランジスターロジック(TTL)等
のバイポーラICに於ては、少数キャリアの蓄積効果に
よってスイッチンク時間に遅れを生ずるのを防止するた
めに、トランジスタのベース−コレクタ間をシヲットキ
ーバリア・ダイオード(SBD)でクランプした5BD
TTLが広く用いられる。
本発明はウォッシュド・エミッタ法を用いて形成するト
ランジスタが通常のバイポーラICに配設される際の製
造方法及び上記SBD TTLに配接される際の製造方
法の改良に関するものである。
(C)  従来技術と問題点 ウォッシュド9エミツタ法に於ては半導体基体上の絶縁
膜にベース、コレクタ、抵抗等の電極コンタクト窓と同
時に整合形成したエミッタ電極コンタクト窓上に拡散源
となる珪酸ガラス層を選択的に形成し、核珪酸ガラス層
から所望の導電型不純物を半導体基体内に選択的に固相
−固相・拡散してエミッタ領域の形成がなされる。そし
て上記拡散が終った後、珪酸ガラス層をエツチング除去
(この工程をウォッシュψアウトと称する)、その後該
電極窓上にエミッタ′#、極の形成がなされる。
しかし通常半導体装置に於ては、半導体基体面に接する
下層絶縁膜に熱酸化膜即ち二酸化シリコン(Si02)
膜が用いられているため、上記珪酸ガラス層のウォッシ
ュeアウトに際して該5i02膜もエツチングされ電極
コンタクト窓が変形拡大し、トランジスタ特性が損われ
るこさがある。
そのため従来は絶縁膜に上記各電極コンタクト窓を形成
した後、該主面上に上記ウォッシュ・アウトの際のエツ
チング・ストッパとなる薄い多結晶シリコン(Si)層
を形成し、該多結晶St層上に拡散伽となる珪酸ガラス
層を選択的に配設し、多結晶Si層を介して同相−固相
・拡散がなされていた。そして該多結晶Si層は半導体
基体とのの 間にエツチングの選択性が悪く、従って固相−固相―拡
散後該多結晶Si層を選択的に除去することが困難なた
め、従来は該多結晶Si層がそのまオアルミニウム(A
l)配線の下部に配設されるd・?造になっていた。
そのため従来方法に於ては配線形成面上に層間絶縁膜や
表面保画(カバー)膜を形成する際の熱処理に於°C1
多結晶SiがAI配線中に拡散析出し、AIのマイクレ
ージョンを助長して配線の信頼性を低下せしめるという
問題があった。
又前記SBD TTLのようにSBDが併設される構造
に於ては、固相−固相−拡散に際してアウト・ディフュ
ージョンによりSBD形成領域面に不純物が導入される
のを防止するためにS B I) W、 Mコンタクト
窓は同相−同相・拡散後に形成されるが、この際電極コ
ンタクト窓の側面に配線品質の低下を招く凹部(多結晶
Sin!下部の絶縁膜のサイド・エツチングにより生ず
る)、が形成されるのを防止するためには、2回のフォ
ト・エツチング工程が必幾となり工程が複雑になるとい
う問題があった。
そして更にSBD電極コンタクト窓を他の電極コンタク
ト窓と別途形成するので素子の微細化が妨げられるとい
う問題もあった。
(d)  発明の目的 本発明は機能領域を形成しようとする半導体基体の表面
に直接窒化膜を絶縁膜として配設し、該直接窒化膜の電
極コンタクト窓を介しウォッシュドφエミッタ法を用い
てバイポーラ・トランジスタを製造する方法を提供する
ものであり、その目的とするところはバイポーラICに
於ける配線の信頼性を高め、且つ特にSBDを具備する
バイポーラICの製造1稈を簡略化させることにある。
(e)  発明の構成 即ち本発明は半導体装置の製造方法に於て、フィールド
絶縁膜によって画定表出された半導体基体面に1に接窒
化膜を形成し、該直接窒化膜を通し且つ選択的にイオン
注入を行って選択的に第1の導電型領域を形成し、前記
1a接審化膜に複数の電極コンタクト窓を同時形成し、
所望の電極コンタクト窓上に不純物の拡散源となる珪酸
ガラス層を選択的に形成し、該珪酸ガラス層から不純物
を同相−同相・拡散せしめて第2の導電型領域を選択的
に形成し、前記珪酸ガラス層をウォッシュ−アウトした
後、前記各電極窓上に金属配線体を形成する工程を有す
ること、及びフィールド絶縁膜によって画定された半導
体基体面に直接窒化膜を形成し、該直接窒化膜を通し且
つ選択的にイオン注入を行って選択的に第1の導電型領
域を形成し、前記直接窒化膜に複数の電極コンタクト窓
を同時形成し、拡散窓に用いない電極コンタクト窓上を
化学気相成長・酸化シリコン膜で覆い、拡散窓となる電
極コンタクト窓上に選択的に多結晶シリコン層を下部に
有する不純物拡散源の珪酸ガラス層を形成し、該珪酸ガ
ラス層から前記多結晶シリコン層を通して不純物を同相
−同相φ拡散せしめて第2の導電型領域を選択的に形成
し、前記珪酸カラス層及び化学気相成長酸化シリコン膜
をウォッシュ・アウトした後、前記各電極窓上に金属配
線体を形成する工程を有することを特徴とする。
(f)  発明の実施例 以下本発明を実施例について、第1図(イ)乃至(へ)
に示す一実施例の工程断面図、及び第2図(イ)乃至(
へ)に示す他の一実施例の工程断面図を用いて詳細に説
明する。。
本発明の方法によりウォッシュドΦエミッタを有するイ
ソ・プレーナ型のバイポーラ−トランジスタを形成する
に際しては、第1図(イ)に示すように例えばp型シリ
コン(Si)基板1上にn生型埋込1@2及び11−型
エピタキシャルF@3が形成され、該エピタキシャル層
3がフィールド酸化膜4によって複数の領域に画定表出
されてなる被処理基板を用い、先ず該被処理基板に於け
るSi表出面上に熱♀化法により厚さ例えば100〜2
oo(X)程度の直接窒化#5を形成する。ここで用い
る熱窒化法とは通常行われるように、高周波プラズマを
発生せしめた例えば0.1〜10(Torr)程度のア
ンモニア・ガス中に於て被処理基板を1050 (’C
)程度に所定の時間(例えば100〜200〔分〕程度
)加熱しSi面を窒化する方法である。
次いで前記フィールド酸化膜4によって画定されている
所定の領域に図示しないレジスト層をマスクにし選択的
に前記直接窒化膜5を通してほう素(B)のイオン注入
(注入電圧40(KV)、注入量11014(ai、イ
ボ〕程度)を行い、所定のアニール処理を施して、例え
ば深さ3000(X)程度のp!ベース領域6を形成す
る。
次いで第1図Hに示すように、該被処理基板上に前記直
接窒化16.5の絶縁性を補うための厚さ3000(:
X)程度の化学気相成長(CVD)窒化シリコン(S 
13N4)膜7を形成する。これによりn−型エピタキ
シャル層3及びp型ベース領域6の表出面上に熱9化膜
5とCVD −8i3N4膜7からなる下層絶縁膜が形
成さえる。なお該下層絶縁膜は更に膜厚を厚くした熱窒
化膜5のみで形成しても良い。
次いでエツチング手段に例えば四ふっ化DJ素(CF4
)等によるリアクティブ・イオンエツチング(RIE)
法を用いる通常のフォト・エツチング手段により、前記
直接窒化膜5及びCVD−8i。
N4膜7からなる下層絶縁膜にコレクタ電極コンタクト
窓8a+エミツタ電極コンタクト窓8b、ベース電極コ
ンタクト窓8cを同時形成する。なお本発明の効果を得
るためには、電極コンタクト窓が直接窒化膜によって画
定されていなければならない。従って該窓明けに際し、
電、極コンタクト窓をフィールド酸化膜4にセルフ・ア
ラインさせてはならない。
次いで第1図(ハ)に示すように、該被処理基板上に例
えば厚さ数1000C人〕程度の拡散源用りん珪酸ガラ
ス(D−I’SG)層9を形成し、次いで通常のフォト
・プロセスを用いコレクタ電極コンタクト窓8a及びエ
ミッタ電極コンタクト窓8bの上部にレジスト中パター
ン10a及び10bを形成する。
次いで前記レジスト−パターン10a、10bをマスク
にし例えば三ふ化メチル(CHFs)をエツチング・ガ
スとするRIE処理によりD−PSG層9のパターン・
ニングを行った後、レジスト・パターン10a、10b
を除去して、第1図に)に示すようにコレクタ電極コン
タクト窓F3a、エミッタ電極コンタクト窓8b上に選
択的にD−PSGJ台9を残留せしめ、次いで該基板を
例えば9素(N2)中に於て1150(℃)程度で1〜
2分程度加熱し、p型ベース領域6及びn−型コレクタ
・コンタク1・領域3′内に前記電極コンタクト窓13
a、+3bを介しD−PSG層9からりん(P)を選択
的に固相−固相・拡散させて、例えば深さ2000(X
:]程度のn+型エミッタ領域11及びn+千十コレク
タ・コンタクト領域工2を形成する。
次いでぶつ酸(HF)系のエツチング液を用い前6己D
−PSG層9をウォッシュ・アウトし、第1図0→に示
すようにコレクタ電極コンタクト窓8a内にn千生型コ
レクタ・コンタクト領域12をエミッタ電極コンタクト
窓8b内にn十型エミッタ領域11をそれぞれ表出させ
る。なおベース電極コンタクト窓8C内には既にp型ベ
ース領域6面が表出されている。
そして本発明の方法に於ては上記のように下層絶縁膜が
下層に熱窒化膜4を有するCVD絶縁膜(実施例に於て
はS r 3N4膜)若しくは熱窒化膜5の単独膜で画
定形成されるので、前記D −PSG膜をウォッシュ・
アウトする際に各電極コンタクト窓8a、8b、8c等
が変形拡大することがない。
次いで通常通り該基板上にSiを1〜3チ程度含んだア
ルミニウム(AI)−Si合金層を形成し、次いで通常
の方法でパターンニンクを行って、@1図(へ)に示す
ようにA I −S i合金からなるコレクタ電極配線
13a、エミッタ電極配線13b。
ベース電極間m13Cを形成する。
そして以後図示しないが層間絶縁膜、上層配線表面保護
膜等の形成がなされて本発明の構造を有するバイポーラ
・トランジスタが提供される。
次に本発明を、5BDTTL等SBDとトランジスタが
一半導体基板上に併設される構造のバイポーラ型半導体
装置の製造に適用する際の一実施例について説明する。
本発明の方法で上記半導体装置を形成するに際しては、
第2図(イ)に示すように例えばLOCO8法により形
成されたフィールド酸化膜4で素子形成領域14が画定
されたバイポーラ半導体装置用被処理基板即ちp型Si
基板1上にn十型埋没層2及びn−yiエピタキシャル
rf43が形成されなる被処理基板を用い、先ずフィー
ルド酸化膜4によって画定表出されているn−型エピタ
キシャル層3の表面に、前記実施例同様の熱窒化法によ
り例えば厚さ100〜200(X)程度の直接窒化膜5
を形成した後、前記実施例と同様の条件で直接空化膜5
を通してほう素(B)の選択イオン注入を行い、次いで
所定のアニール処理を施して[1−型エピタキシャル層
3内に例えば深さ3ooo(X)程度のp型ベース領域
6を形成する。
次いで第2図(ロ)に示すように、前記実施例同様上記
直接窒化膜5を補う厚さ3000(X:]程度のC−V
D−813N4Ink 7を該基板上に形成し、次いで
前記実施例同様のフォト・エツチング手段により、上記
直接空化膜5とCVD−8i3N4膜7とからなる下層
絶縁j摸に於けるp型ベース領域6の上部にエミッタ電
極コンタクト窓8b、ベース電極コンタクト窓8Cを、
又n−型エビタキシャル層3の上部にコレクタ市、極コ
ンタクト窓8a及びSBD′【「極コンタクト窓8dを
形成する。
なお前述したように上記下層絶縁膜は更に膜厚を厚く形
成した熱窒化膜のみでもさしつかえない。
又電極コンタクト窓は前記実施例同様フィールド酸化膜
4に接しないように形成する。
次いで通常のCVD工程及びフォト・エツチング工程を
経て第2図(ハ)に示すように電極コンタクト窓のうち
S B D W、極コンタクI[sd及びベース電極コ
ンタクト窓8C上のみを選択的に覆う厚さ1000〜2
000(A)程度のCVD −S iO2膜15を形成
し、次いでCVD法により該基板上に500〜1000
(A)程度の多結晶Si層16を形成し、次いて該多結
晶Si層16上に通常のCVD法により厚さ数1000
(A)程度のD−PSG層9を形成する。
次いで通常のフォト・プロセスで形成した図示しないレ
ジスト・パターンをマスク匿し、例えばCHF aをエ
ツチング・ガスに用いてRIE法によりD−PSG層9
の選択エツチングを行い、次いで例えば四ふっ化炭素(
CF4)十酸素(02)をエングを行い、第2図に)に
示すようにエミッタ電極コンタクト窓8b及びコレクタ
′亀稜コンタクト窓8aの上部に多結晶81層16を下
部に有するD−PSG層9パターンを選択的に形成する
。なお前N+’211−PSG層9の選択エツチングに
際して、多結晶S i M 16はCVD−8i(h膜
15の保砕層となる。次いで前記実施例同様1050(
’C)程度の温度で所定の熱処理を行い、D−PSG層
9から多結晶S i N416を通してりん(P)を固
相−固相曇拡散せしめ、p型ベース領域6内に2000
(^〕程度の所定の深さを有するn生型エミッタ領域1
1を、又n−型エビタキシャル層3からなるコレクタ領
域に前記同様の深さを有するn+十型コレクタ・コンタ
クト領域12を選択的に形成する。
なおSBD電極コンタクト窓8d及びベース電極コンタ
クト窓8C上をCVCVD−8i膜15で選択的に捗っ
たのは、上記同相−固相・拡散に際して外方拡散(アウ
ト・ディフュージョン)したりん(P)がこれら電極窓
8d、gc内に表出するn−型エピタキシャル層3及び
p型ベース領域6面に拡散するのを防止するためで、該
CVD −S i02膜15によるカバーは、少なくと
もSBD電極コンタクト窓8dの上部には必す形成せし
めねばならない。
次いで14 F系のエツチング液によりD−PSG層9
をウォッシュ争アウトすると同時にSBD形成領域及び
ベース・コンタク)・形成領域を保護していたCVD−
8iO2膜15をウォッシュ・アウトし、第2図(羽に
示すようにn−型Si層層面面直に表出されたSBD電
極コンタクト窓Bdlp型ベース領域6面が直に表出さ
れたベース電極コンタクト窓8c、多結晶Si層16を
介してn生型エミッタ領域11面が表出されたエミッタ
電極コンタクト窓8b、及び多結晶Si層16を介して
n+十型コレクタ・コンタクト領域12面が表出された
コレクタ電極コンタクト窓8aを完成する。
なお本発明の方法に於ては、電極コンタクト窓が直接窒
化膜5によって画定形成されているので、上記n−PS
GJ脅9と同時に行われるCVD−8i02膜15のウ
ォッシュ・アウトに際して、SBD電極コンタクト窓8
d及びベース電極コンタクト窓8Cが変形拡大すること
がない。
次いで通常通り蒸着或いはスパンタリンク法を用いて該
基板上にAl78を形成し、次いで通常のフォト・エツ
チング手段により該A1層のパターンコンタを行って、
第2図(ハ)に示すようにSBD電極コンタクト窓8d
上にA1層とn−型エピタキシャル層3が直に接してな
るSBDの電極配線13dを、コレクタ電極コンタクト
窓8a上に多結晶Si層16を介しII++型コレクタ
・コンタクト領域12に接するコレクタ電極配置j13
aを、エミツタ電極コンタクト窓8b上番こ多結晶Si
層16を介してn+型エミンタ領域11に接するエミッ
タ電極配線13bを、ベース電極コンタクト窓8 c上
に直にp型ベース領域6に接するベース電極配線8cを
それぞれ形成する。
そして以後図示しないが層間絶縁膜、上層配線。
体系板上に併設される構造のバイポーラ型半導体装置が
提供される。
(g)  発明の詳細 な説明したように本発明の方法に於ては、機能領域(エ
ミッタ、ベース、コレクタ! S B D % )面を
覆う下層絶縁膜が直接窒化膜若しくは直接窒化膜を下部
に有するCVD−絶縁k (S iaN411M等)1
ユ によって形成され、各電極コンタクト窓か直接窒化膜に
よって画定形成される。
従ってウォッシュドφエミッタを有するバイポーラ・ト
ランジスタを形成するに際して、拡散源である珪酸ガラ
ス例えばPSG層等から固相−固相・拡散によりエミッ
タ領域を形成した後、拡散源のPSG層をウォッシュ−
アウトする際に下層絶縁膜がエツチングされ電極コンタ
クト窓が変形拡大せしめられることがない。そのため従
来のようにウォッシュ・アウトに際しての下層絶縁膜保
護用として絶縁膜上に多結晶Si層を設ける必要がない
。従って従来のようにAI電極配線の下部全域にわたっ
て多結晶Si層が配設されることがなくなり、配線形成
後に層[!1絶縁膜の形成、カバー絶縁膜の形成等で負
荷される熱処理によってSiがAI電極配線中に拡散析
出することがなくなり、AIのマイグレーションが減少
し、配線の品質やイd頼性が向上する。
又SBDが併設される構造に於ては、5BDiE極コン
タク[・窓をトランジスタの各電極窓と同時に整合形成
することかり能になり、工程のfWi略化が図れると同
時に高密度化が可能になる。
更に又、本発明の方法によって形成したバイポーラ・ト
ランジスタに於てはベース−エミッタ接合の界面が極め
て安定した高絶縁性を有する直接窒化膜で直に覆われる
ので、ベース−エミッタ間の電流リークや耐圧劣化が防
止され、その製造歩留まりや信頼性が向上する。
なお本発明はイソ・プレーナ構造、LOCO8構造2通
構造2レ常ナ構造のいずれにも適用できる。
【図面の簡単な説明】
第1図(イ)乃至(ハ)は本発明の方法の一実施例に於
ける工程断面図で、第2図(イ)乃至(ハ)は他の一実
施例に於ける工程断面図である。 図に於て、1はp型シリコン基板、2はn4型埋v層、
3は11−型エピタキシャル層、3′はコレクタ・コン
タクト領域、4はフィールド酸化膜、5は直接♀化膜、
6はp型ベース領域、7は化学気相成長9窒化シリコン
膜、8aはコレクタ電極コンタクト窓、8bはエミッタ
電極コンタクト窓、8Cはベース電極コンタクト窓、8
dはSBD電極コンタクト窓、9は拡散源用りん珪酸ガ
ラス層、10a、10bはレジスト・パターン、11は
n型エミッタ領域、12はn 型コレクタ・コンタクト
領域、13aはコレクタ電接配線、13bはエミッタ電
極配線、13Cはベース電極配線、13dは5BDia
!極配線、14は素子形成領域、15は化学気相成長・
酸化シリコン膜、16は多結晶シリコン層を示す。 茅1図 %2 図

Claims (1)

  1. 【特許請求の範囲】 1 フィールド絶縁膜によって画定表出された半導体基
    体面に直接窒化膜を形成し、該直接窒化膜を通し且つ選
    択的lこイオン注入を行って選択的屹第1の導電型領域
    を形成し、前記直接窒化膜に複数の電極コンタクト窓を
    同時形成し、所望の電極コンタクト窓上に不純物の拡散
    源となる珪酸ガラス層を選択的に形成し、該珪酸カラス
    層から不純物を固相−固相・拡散せしめて第2の導電型
    領域を選択的に形成し、前記珪酸ガラス層をウォッシュ
    ・アウトした後、前記各電極窓上に金属配線体を形成す
    る工程を有することを特徴とする半導体装置の製造方法
    。 2 フィールド絶縁膜によって画定表出された半導体基
    体面に直接窒化膜を形成し、該直接窒化膜を通し且つ選
    択的にイオン注入を行って選択的に第1の導電型領域を
    形成し、前記直接窒化膜に複数の電極コンタクト窓を同
    時形成し、拡散窓に用いない電極コンタクト窓上を化学
    気相成長・酸化シリコン膜で覆い拡散窓となる電極コン
    タクト窓上に選択的に多結晶シリコン層を下部に有する
    不純物拡散源の珪酸ガラス層を形成し、該珪酸ガラス層
    から前記多結晶シリコン層を通して不純物を固相−固相
    ・拡散ぜしめて第2の導電型領域を選択的に形成し、前
    記珪酸ガラス層及び化学気相成長酸化シリコン膜をウォ
    ッシュ・アウトした後、前記各市、i窓上に金属配線体
    を形成する工程を有することを特徴とする半導体装置の
    製造方法。
JP18550982A 1982-10-22 1982-10-22 半導体装置の製造方法 Pending JPS5975660A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18550982A JPS5975660A (ja) 1982-10-22 1982-10-22 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18550982A JPS5975660A (ja) 1982-10-22 1982-10-22 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS5975660A true JPS5975660A (ja) 1984-04-28

Family

ID=16172023

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18550982A Pending JPS5975660A (ja) 1982-10-22 1982-10-22 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS5975660A (ja)

Similar Documents

Publication Publication Date Title
US4549927A (en) Method of selectively exposing the sidewalls of a trench and its use to the forming of a metal silicide substrate contact for dielectric filled deep trench isolated devices
US4102733A (en) Two and three mask process for IGFET fabrication
US4481706A (en) Process for manufacturing integrated bi-polar transistors of very small dimensions
US4160991A (en) High performance bipolar device and method for making same
US4519126A (en) Method of fabricating high speed CMOS devices
US3944447A (en) Method for fabrication of integrated circuit structure with full dielectric isolation utilizing selective oxidation
JPH07183302A (ja) 金属層の形成及びボンディング方法
JPH05347383A (ja) 集積回路の製法
US4348802A (en) Process for producing a semiconductor device
JPH07120653B2 (ja) モノリシック集積回路の製造方法
JPS6152584B2 (ja)
US3849270A (en) Process of manufacturing semiconductor devices
EP0076106A2 (en) Method for producing a bipolar transistor
JPH035058B2 (ja)
US4261003A (en) Integrated circuit structures with full dielectric isolation and a novel method for fabrication thereof
JPS5975660A (ja) 半導体装置の製造方法
JPS60103671A (ja) 半導体装置
US3583857A (en) Method of producing a germanium transistor
JP2810879B2 (ja) 段部被覆を改良する方法
JPS6125217B2 (ja)
JPS5951130B2 (ja) 漏洩電流の少ない半導体装置の製造方法
JPS5910270A (ja) 半導体集積回路装置
JPS6230364A (ja) Mis半導体装置の製法
JPH01298744A (ja) 半導体装置の製造方法
JPS6232619B2 (ja)