JP2002184855A - 半導体素子及びその製造方法 - Google Patents
半導体素子及びその製造方法Info
- Publication number
- JP2002184855A JP2002184855A JP2000381577A JP2000381577A JP2002184855A JP 2002184855 A JP2002184855 A JP 2002184855A JP 2000381577 A JP2000381577 A JP 2000381577A JP 2000381577 A JP2000381577 A JP 2000381577A JP 2002184855 A JP2002184855 A JP 2002184855A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- main surface
- electrode
- semiconductor
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thyristors (AREA)
- Element Separation (AREA)
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【課題】 メサ型トランジスタを製造する時にメサ溝に
保護膜を形成すると半導体基板６に撓みが生じる。 【解決手段】 半導体基板６の一方の主面７側にメサ溝
９を形成し、ここに保護膜１０ａを形成する。半導体基
板６の他方の主面８側に半導体基板６よりも大きい線膨
張係数を有する金属膜１２を形成して半導体基板６の撓
みを緩和させる。
保護膜を形成すると半導体基板６に撓みが生じる。 【解決手段】 半導体基板６の一方の主面７側にメサ溝
９を形成し、ここに保護膜１０ａを形成する。半導体基
板６の他方の主面８側に半導体基板６よりも大きい線膨
張係数を有する金属膜１２を形成して半導体基板６の撓
みを緩和させる。
Description
【０００１】
【発明の属する技術分野】本発明は、反りを防止した半
導体素子及びその製造方法に関する。
導体素子及びその製造方法に関する。
【０００２】
【従来の技術】ＰＮ接合が露出した側面を傾斜面とし、
このＰＮ接合から延びる空乏層を広がり易くした構造、
いわゆるベベル構造を有するトランジスタ等の半導体素
子は公知である。ベベル構造を有するトランジスタを製
造する際には、例えば、図１（Ａ）に示すように、Ｎ＋
コレクタ領域１と、Ｎ形コレクタ領域２と、Ｐ形ベース
領域３と、Ｐ＋形ベース領域４と、エミッタ領域５とを
有する半導体ウエハ即ち大面積の半導体基板６を用意す
る。半導体基板６は複数の半導体素子形成領域を有し、
且つ互いに対向している一方及び他方の主面７、８を有
する。次に、図１（Ｂ）に示すように半導体基板６の一
方の主面７の複数の半導体素子形成領域の相互間に周知
のメサ溝９を設ける。メサ溝９はＰ形ベース領域３とＮ
形コレクタ領域２との間のＰＮ接合が露出するように形
成される。次に、図１（Ｃ）に示すように保護樹脂材料
膜１０をメサ溝９に傾斜側面を含むように塗布し、固化
処理して、図１（Ｄ）に示す保護膜１０ａを得る。しか
る後、エミッタ領域、ベース電極、コレクタ電極を設
け、メサ溝９を切断して複数の半導体素子即ちトランジ
スタを分離する。
このＰＮ接合から延びる空乏層を広がり易くした構造、
いわゆるベベル構造を有するトランジスタ等の半導体素
子は公知である。ベベル構造を有するトランジスタを製
造する際には、例えば、図１（Ａ）に示すように、Ｎ＋
コレクタ領域１と、Ｎ形コレクタ領域２と、Ｐ形ベース
領域３と、Ｐ＋形ベース領域４と、エミッタ領域５とを
有する半導体ウエハ即ち大面積の半導体基板６を用意す
る。半導体基板６は複数の半導体素子形成領域を有し、
且つ互いに対向している一方及び他方の主面７、８を有
する。次に、図１（Ｂ）に示すように半導体基板６の一
方の主面７の複数の半導体素子形成領域の相互間に周知
のメサ溝９を設ける。メサ溝９はＰ形ベース領域３とＮ
形コレクタ領域２との間のＰＮ接合が露出するように形
成される。次に、図１（Ｃ）に示すように保護樹脂材料
膜１０をメサ溝９に傾斜側面を含むように塗布し、固化
処理して、図１（Ｄ）に示す保護膜１０ａを得る。しか
る後、エミッタ領域、ベース電極、コレクタ電極を設
け、メサ溝９を切断して複数の半導体素子即ちトランジ
スタを分離する。
【０００３】
【発明が解決しようとする課題】ところで、保護膜１０
ａを形成するための保護樹脂材料膜１０は、揮発性溶剤
を含有しており、これを熱処理して硬化すると、図１
（Ｄ）に示すように半導体基板６が一方の主面７側が凹
部となるように撓む、即ち、熱処理によって樹脂を硬化
する際に、樹脂材料膜１０に含まれていた溶剤が揮発
し、樹脂材料膜１０の体積が減少し、樹脂材料が収縮
し、各半導体素子形成領域の一方の主面７ａが相互に接
近するように半導体基板６が変形する。半導体基板６が
図１（Ｄ）に示すように一方の主面７側で凹、他方の主
面８側で凸になるように撓むと、電極形成及び半導体基
板６の切断を良好に行う上で支障をきたす。また、保護
膜１０ａによって各半導体素子形成領域の半導体基板６
ａの一方の主面７ａ側に圧縮力が作用し、他方の主面８
側に引っ張り力が作用し、半導体素子の特性の劣化が生
じる恐れがある。
ａを形成するための保護樹脂材料膜１０は、揮発性溶剤
を含有しており、これを熱処理して硬化すると、図１
（Ｄ）に示すように半導体基板６が一方の主面７側が凹
部となるように撓む、即ち、熱処理によって樹脂を硬化
する際に、樹脂材料膜１０に含まれていた溶剤が揮発
し、樹脂材料膜１０の体積が減少し、樹脂材料が収縮
し、各半導体素子形成領域の一方の主面７ａが相互に接
近するように半導体基板６が変形する。半導体基板６が
図１（Ｄ）に示すように一方の主面７側で凹、他方の主
面８側で凸になるように撓むと、電極形成及び半導体基
板６の切断を良好に行う上で支障をきたす。また、保護
膜１０ａによって各半導体素子形成領域の半導体基板６
ａの一方の主面７ａ側に圧縮力が作用し、他方の主面８
側に引っ張り力が作用し、半導体素子の特性の劣化が生
じる恐れがある。
【０００４】そこで、本発明の目的は、撓みによる弊害
を防止することができる半導体素子及びその製造方法を
提供することにある。
を防止することができる半導体素子及びその製造方法を
提供することにある。
【０００５】
【課題を解決するための手段】上記課題を解決し、上記
目的を達成するための本発明は、半導体基板と、前記半
導体基板の一方の主面に形成された第１の電極と、前記
半導体基板の他方の主面に形成された第２の電極とを有
し、前記半導体基板の一方の主面にメサ溝に基づく傾斜
側面が設けられており、前記傾斜側面に保護膜が形成さ
れている半導体素子において、前記第２の電極が前記半
導体基板の線膨張係数よりも大きな線膨張係数を有する
金属から形成されていることを特徴とする半導体素子に
係わるものである。
目的を達成するための本発明は、半導体基板と、前記半
導体基板の一方の主面に形成された第１の電極と、前記
半導体基板の他方の主面に形成された第２の電極とを有
し、前記半導体基板の一方の主面にメサ溝に基づく傾斜
側面が設けられており、前記傾斜側面に保護膜が形成さ
れている半導体素子において、前記第２の電極が前記半
導体基板の線膨張係数よりも大きな線膨張係数を有する
金属から形成されていることを特徴とする半導体素子に
係わるものである。
【０００６】なお、請求項２に示すように、前記第２の
電極を構成する金属が、銅を含有するアルミニウムであ
ることが望ましい。また、請求項３に示すように、前記
第２の電極を構成する金属が、銅の含有率が重量比で
０．２〜０．４％のアルミニウムであることが望まし
い。また、請求項４に示すように、複数の半導体素子形
成領域を有する半導体基板を用意する工程と、前記半導
体基板の一方の主面の前記複数の半導体素子形成領域の
相互間にメサ溝を形成する工程と、前記メサ溝に保護膜
を形成する工程と、前記半導体基板の一方の主面側にお
ける前記複数の半導体素子形成領域の一方の主面に第１
の電極を形成する工程と、前記保護膜の形成工程の後で
あり且つ前記第１の電極の形成工程の前又は後又は同時
に前記半導体基板の他方の主面に前記半導体基板の線膨
張係数よりも大きな線膨張係数を有する金属から成る第
２の電極を形成する工程と、前記保護膜及び前記第１及
び第２の電極を伴なった前記半導体基板を前記メサ溝の
部分で切断する工程とを有していることが望ましい。
電極を構成する金属が、銅を含有するアルミニウムであ
ることが望ましい。また、請求項３に示すように、前記
第２の電極を構成する金属が、銅の含有率が重量比で
０．２〜０．４％のアルミニウムであることが望まし
い。また、請求項４に示すように、複数の半導体素子形
成領域を有する半導体基板を用意する工程と、前記半導
体基板の一方の主面の前記複数の半導体素子形成領域の
相互間にメサ溝を形成する工程と、前記メサ溝に保護膜
を形成する工程と、前記半導体基板の一方の主面側にお
ける前記複数の半導体素子形成領域の一方の主面に第１
の電極を形成する工程と、前記保護膜の形成工程の後で
あり且つ前記第１の電極の形成工程の前又は後又は同時
に前記半導体基板の他方の主面に前記半導体基板の線膨
張係数よりも大きな線膨張係数を有する金属から成る第
２の電極を形成する工程と、前記保護膜及び前記第１及
び第２の電極を伴なった前記半導体基板を前記メサ溝の
部分で切断する工程とを有していることが望ましい。
【０００７】
【発明の効果】各請求項の発明によれば、保護膜に基づ
く半導体基板の応力を半導体基板よりも大きい線膨張係
数を有する第２の電極によって緩和又は打ち消すことが
でき、半導体素子の特性劣化を防ぐことができる。ま
た、請求項４の方法の発明によれば、複数の半導体素子
形成領域を含む半導体基板の平坦性を改善した後に切断
工程を設けるので、切断を良好に行うことができる。
く半導体基板の応力を半導体基板よりも大きい線膨張係
数を有する第２の電極によって緩和又は打ち消すことが
でき、半導体素子の特性劣化を防ぐことができる。ま
た、請求項４の方法の発明によれば、複数の半導体素子
形成領域を含む半導体基板の平坦性を改善した後に切断
工程を設けるので、切断を良好に行うことができる。
【０００８】
【実施形態】次に、図１〜図３を参照して本発明の一実
施形態に係る半導体素子としてのメサ型トランジスタ及
びその製造方法を説明する。
施形態に係る半導体素子としてのメサ型トランジスタ及
びその製造方法を説明する。
【０００９】図１（Ａ）〜図１（Ｄ）に示す工程は、従
来の半導体素子の製造工程と同じである。従って、従来
方法と同様に、まず、図１の半導体ウエハ即ち複数の半
導体素子形成領域を含む大面積のシリコン半導体基板６
を用意する。この半導体基板６は、Ｎ＋形半導体から成
るＮ＋形コレクタ領域１と、Ｎ形半導体から成るＮ形コ
レクタ領域２と、Ｐ形半導体から成るＰ形ベース領域３
と、Ｐ＋形半導体から成るＰ＋形ベース領域４と、Ｎ＋
形半導体から成るエミッタ領域５とを有する。複数の半
導体素子を形成するための複数のエミッタ領域５及びこ
れを囲むＰ＋形ベース領域４は半導体基板６の一方の主
面７に露出している。Ｎ＋形形コレクタ領域１は半導体
基板６の他方の主面８に露出している。
来の半導体素子の製造工程と同じである。従って、従来
方法と同様に、まず、図１の半導体ウエハ即ち複数の半
導体素子形成領域を含む大面積のシリコン半導体基板６
を用意する。この半導体基板６は、Ｎ＋形半導体から成
るＮ＋形コレクタ領域１と、Ｎ形半導体から成るＮ形コ
レクタ領域２と、Ｐ形半導体から成るＰ形ベース領域３
と、Ｐ＋形半導体から成るＰ＋形ベース領域４と、Ｎ＋
形半導体から成るエミッタ領域５とを有する。複数の半
導体素子を形成するための複数のエミッタ領域５及びこ
れを囲むＰ＋形ベース領域４は半導体基板６の一方の主
面７に露出している。Ｎ＋形形コレクタ領域１は半導体
基板６の他方の主面８に露出している。
【００１０】次に、図１（Ｂ）に示すように、この半導
体基板６の一方の主面７にエッチングを施してＰ形ベー
ス領域３とＮ形コレクタ７との界面に形成されたＰＮ接
合を露出する傾斜面９ａを構成するメサ溝９を形成す
る。メサ溝９は、平面的に見たときに半導体基板６の一
方の主面７に網目状に形成されており、Ｎ＋コレクタ領
域１の上方部分、Ｎ形コレクタ領域２、Ｐ形ベース領域
３、Ｐ＋形ベース領域４の側面を露出させる傾斜面９ａ
とＮ＋形コレクタ領域１の上面を露出させる底面９ｂと
から構成されている。メサ溝９で囲まれた領域は半導体
素子形成領域である。従って、大面積の半導体基板６に
は複数の半導体素子形成領域６ａが含まれている。
体基板６の一方の主面７にエッチングを施してＰ形ベー
ス領域３とＮ形コレクタ７との界面に形成されたＰＮ接
合を露出する傾斜面９ａを構成するメサ溝９を形成す
る。メサ溝９は、平面的に見たときに半導体基板６の一
方の主面７に網目状に形成されており、Ｎ＋コレクタ領
域１の上方部分、Ｎ形コレクタ領域２、Ｐ形ベース領域
３、Ｐ＋形ベース領域４の側面を露出させる傾斜面９ａ
とＮ＋形コレクタ領域１の上面を露出させる底面９ｂと
から構成されている。メサ溝９で囲まれた領域は半導体
素子形成領域である。従って、大面積の半導体基板６に
は複数の半導体素子形成領域６ａが含まれている。
【００１１】次に、図１（Ｃ）に示すように、このメサ
溝９に保護膜を形成するための樹脂材料を供給して保護
樹脂材料膜１０を形成する。この保護樹脂材料として
は、揮発性の溶剤を含有するポリイミド系の樹脂等が適
しているが、揮発性溶剤を含有するその他の樹脂であっ
ても良い。樹脂材料は、周知のディスペンサやスピンナ
−を使用した物理的な塗布方法によってメサ溝９に供給
することができる。また、保護樹脂材料膜１０はスクリ
‐ン印刷などで形成することもできる。樹脂材料はメサ
溝９を充填し、メサ溝９の傾斜面９ａと底面９ｂを被覆
する。図示のように、樹脂材料は半導体基板６の一方の
主面７から上方に盛り上がって形成されており、樹脂材
料の一部は半導体基板６の一方の主面７のメサ溝９の周
辺にまで広がっている。
溝９に保護膜を形成するための樹脂材料を供給して保護
樹脂材料膜１０を形成する。この保護樹脂材料として
は、揮発性の溶剤を含有するポリイミド系の樹脂等が適
しているが、揮発性溶剤を含有するその他の樹脂であっ
ても良い。樹脂材料は、周知のディスペンサやスピンナ
−を使用した物理的な塗布方法によってメサ溝９に供給
することができる。また、保護樹脂材料膜１０はスクリ
‐ン印刷などで形成することもできる。樹脂材料はメサ
溝９を充填し、メサ溝９の傾斜面９ａと底面９ｂを被覆
する。図示のように、樹脂材料は半導体基板６の一方の
主面７から上方に盛り上がって形成されており、樹脂材
料の一部は半導体基板６の一方の主面７のメサ溝９の周
辺にまで広がっている。
【００１２】次に、樹脂材料膜１０の形成された半導体
基板６に１００℃程度の熱処理を施す。これにより、樹
脂材料中に含まれる溶剤が揮発して樹脂材料が硬化する
ことで絶縁性保護膜１０ａが形成される。保護膜１０ａ
は、メサ溝９を充填し、メサ溝９の傾斜面９ａと底面９
ｂを被覆する。図示のように、保護膜１０ａは半導体基
板６の一方の主面７から上方に盛り上がって形成されて
おり、保護膜１０ａの一部は半導体基板６の一方の主面
７のメサ溝９周辺にまで広がっている。樹脂材料中の溶
剤が揮発して形成された保護膜１０ａは、樹脂材料に比
較して揮発した溶剤の分だけ体積が減少する。従って、
図１（Ｄ）に示す保護膜１０ａの体積は、図１（Ｃ）に
示す樹脂材料膜１０の体積よりも減少し、収縮してい
る。この樹脂材料の体積収縮により、図１（Ｄ）に示す
ように、半導体基板６には従来技術と同様に、保護膜１
０ａの形成された半導体基板６の一方の主面７側（上面
側）を凹、他方の主面８側（下面側）を凸とする撓みが
発生する。
基板６に１００℃程度の熱処理を施す。これにより、樹
脂材料中に含まれる溶剤が揮発して樹脂材料が硬化する
ことで絶縁性保護膜１０ａが形成される。保護膜１０ａ
は、メサ溝９を充填し、メサ溝９の傾斜面９ａと底面９
ｂを被覆する。図示のように、保護膜１０ａは半導体基
板６の一方の主面７から上方に盛り上がって形成されて
おり、保護膜１０ａの一部は半導体基板６の一方の主面
７のメサ溝９周辺にまで広がっている。樹脂材料中の溶
剤が揮発して形成された保護膜１０ａは、樹脂材料に比
較して揮発した溶剤の分だけ体積が減少する。従って、
図１（Ｄ）に示す保護膜１０ａの体積は、図１（Ｃ）に
示す樹脂材料膜１０の体積よりも減少し、収縮してい
る。この樹脂材料の体積収縮により、図１（Ｄ）に示す
ように、半導体基板６には従来技術と同様に、保護膜１
０ａの形成された半導体基板６の一方の主面７側（上面
側）を凹、他方の主面８側（下面側）を凸とする撓みが
発生する。
【００１３】次に、周知の熱酸化方法等によって半導体
基板６の一方の主面７にシリコン酸化膜を形成し、これ
にエッチングを施すことで図１（Ｅ）に示すシリコン酸
化膜を形成する。シリコン酸化膜１１は、図示のよう
に、エミッタ領域５とＰ＋形ベース領域４との界面に形
成されるＰＮ接合の半導体基板６の一方の主面７におけ
る露出部分を被覆する。
基板６の一方の主面７にシリコン酸化膜を形成し、これ
にエッチングを施すことで図１（Ｅ）に示すシリコン酸
化膜を形成する。シリコン酸化膜１１は、図示のよう
に、エミッタ領域５とＰ＋形ベース領域４との界面に形
成されるＰＮ接合の半導体基板６の一方の主面７におけ
る露出部分を被覆する。
【００１４】次に、半導体基板６の他方の主面８に周知
の真空蒸着方法やスパッタリング方法等によってコレク
タ電極を構成する金属膜１２を形成する。この金属膜１
２は、上述の半導体基板６の撓みを緩和するための特定
の金属材料から成る。即ち、金属膜１２は、銅を重量比
で０．２〜０．４％含有するアルミニウム即ちＡｌ９
９．６〜９９．８重量％とＣｕ０．２〜０．４重量％と
から成るＡｌとＣｕ合金から成り、その線膨張係数は半
導体基板６の線膨張係数よりも大きくなっている。具体
的には、半導体基板６の線膨張係数は約２〜４×１０-6
／℃、金属膜１２の線膨張係数は約２０〜４０×１０-6
／℃である。このように、半導体基板６の線膨張係数よ
りも大きい線膨脹係数を有する金属膜１２を形成するこ
とによって、蒸着あるいはスパッタリング後に金属膜１
２が収縮する際に、半導体基板６にその他方の主面８側
（下面側）を凹、一方の主面７側（上面側）を凸とする
撓みが発生させようとする。この撓みの方向は、樹脂材
料が硬化して保護膜１０ａが形成された際に半導体基板
６に発生する撓みと反対方向である。このため、保護膜
１０ａの形成に伴なう半導体基板６の撓みがキャンセル
されて半導体基板６の撓みが減少し、図示のように両主
面が平坦化した半導体基板６が得られる。本実施形態で
は、金属膜１２の厚みを８μｍに設定した。
の真空蒸着方法やスパッタリング方法等によってコレク
タ電極を構成する金属膜１２を形成する。この金属膜１
２は、上述の半導体基板６の撓みを緩和するための特定
の金属材料から成る。即ち、金属膜１２は、銅を重量比
で０．２〜０．４％含有するアルミニウム即ちＡｌ９
９．６〜９９．８重量％とＣｕ０．２〜０．４重量％と
から成るＡｌとＣｕ合金から成り、その線膨張係数は半
導体基板６の線膨張係数よりも大きくなっている。具体
的には、半導体基板６の線膨張係数は約２〜４×１０-6
／℃、金属膜１２の線膨張係数は約２０〜４０×１０-6
／℃である。このように、半導体基板６の線膨張係数よ
りも大きい線膨脹係数を有する金属膜１２を形成するこ
とによって、蒸着あるいはスパッタリング後に金属膜１
２が収縮する際に、半導体基板６にその他方の主面８側
（下面側）を凹、一方の主面７側（上面側）を凸とする
撓みが発生させようとする。この撓みの方向は、樹脂材
料が硬化して保護膜１０ａが形成された際に半導体基板
６に発生する撓みと反対方向である。このため、保護膜
１０ａの形成に伴なう半導体基板６の撓みがキャンセル
されて半導体基板６の撓みが減少し、図示のように両主
面が平坦化した半導体基板６が得られる。本実施形態で
は、金属膜１２の厚みを８μｍに設定した。
【００１５】次に、半導体基板６の一方の主面７に周知
の真空蒸着方法やスパッタリング方法等によって金属膜
から成るベース電極１３とエミッタ電極１４を形成す
る。ベース電極１３及びエミッタ電極１４は、銅を含有
しないアルミニウムから形成されており、その線膨張係
数は半導体基板６の他方の主面８に形成されたコレクタ
電極を構成する金属膜１２の線膨脹係数よりも小さくな
っている。
の真空蒸着方法やスパッタリング方法等によって金属膜
から成るベース電極１３とエミッタ電極１４を形成す
る。ベース電極１３及びエミッタ電極１４は、銅を含有
しないアルミニウムから形成されており、その線膨張係
数は半導体基板６の他方の主面８に形成されたコレクタ
電極を構成する金属膜１２の線膨脹係数よりも小さくな
っている。
【００１６】最後に、図２で破線で示すメサ溝９部分に
おいて半導体基板６を切断分離して図３に示すメサ型ト
ランジスタ素子を得る。トランジスタの半導体基板６ａ
は他方の主面８に金属膜１２に基づくコレクタ電極１２
ａを有する。半導体基板６ａの傾斜側面９ａ及びＮ＋形
コレクタ領域１の上面９ｂ及び一方の主面７ａの周辺部
分に保護膜１０ａが配置されている。
おいて半導体基板６を切断分離して図３に示すメサ型ト
ランジスタ素子を得る。トランジスタの半導体基板６ａ
は他方の主面８に金属膜１２に基づくコレクタ電極１２
ａを有する。半導体基板６ａの傾斜側面９ａ及びＮ＋形
コレクタ領域１の上面９ｂ及び一方の主面７ａの周辺部
分に保護膜１０ａが配置されている。
【００１７】本実施形態は次の効果を有する。 （１） 半導体基板６よりも線膨張係数の大きい金属膜
１２を形成することによって保護膜１０ａの形成によっ
て生じた撓みを打ち消し、半導体基板６の平坦性を良く
することができるので、その後のベース電極１３及びエ
ミッタ電極１４の形成及び半導体基板６の切断を容易且
つ高精度に行うことができる。即ち、素子の微細加工及
び高集積化が可能になる。 （２） 半導体基板６の一方の主面７側に圧縮力、半導
体基板６の他方の主面８側に引っ張り力が強く加わるこ
とが防止されるため、素子の特性劣化を防ぐことができ
る。
１２を形成することによって保護膜１０ａの形成によっ
て生じた撓みを打ち消し、半導体基板６の平坦性を良く
することができるので、その後のベース電極１３及びエ
ミッタ電極１４の形成及び半導体基板６の切断を容易且
つ高精度に行うことができる。即ち、素子の微細加工及
び高集積化が可能になる。 （２） 半導体基板６の一方の主面７側に圧縮力、半導
体基板６の他方の主面８側に引っ張り力が強く加わるこ
とが防止されるため、素子の特性劣化を防ぐことができ
る。
【００１８】
【変形例】本発明は上述の実施形態に限定されるもので
なく、例えば次の変形が可能なものである。 （１） 実施形態では、半導体基板６の裏面の金属膜１
２を銅の含有率が重量比で０．２〜０．４％のアルミニ
ウムで形成したが、それ以外の金属膜で形成することで
きる。但し、銅を含有するアルミニウムは、保護膜１０
ａによる基板６の撓みを良好に緩和するに最適な線膨張
係数を有するので、本発明の裏面電極を形成する金属と
して望ましい。特に、銅の含有率が重量比で０．２〜
０．４％のアルミニウムは、耐腐食性にも優れているの
で、本発明の半導体基板の他方の主面の第２の電極を形
成する金属として最も望ましい。 （２） 半導体基板６の金属膜１２の厚みは、保護膜１
０ａによる基板６の撓みを良好緩和するために、３μｍ
以上、望ましくは５μｍ以上にするのが良い。 （３） トランジスタ以外のダイオード、サイリスタ等
の半導体素子にも本発明を適用することができる。 （４） ベ−ス電極１３、エミッタ電極１４を金属膜１
２よりも先に形成することができる。 （５） 保護膜は、電気泳動法や遠心分離法等で形成し
てガラスパッシベ−ションとしてもよい。
なく、例えば次の変形が可能なものである。 （１） 実施形態では、半導体基板６の裏面の金属膜１
２を銅の含有率が重量比で０．２〜０．４％のアルミニ
ウムで形成したが、それ以外の金属膜で形成することで
きる。但し、銅を含有するアルミニウムは、保護膜１０
ａによる基板６の撓みを良好に緩和するに最適な線膨張
係数を有するので、本発明の裏面電極を形成する金属と
して望ましい。特に、銅の含有率が重量比で０．２〜
０．４％のアルミニウムは、耐腐食性にも優れているの
で、本発明の半導体基板の他方の主面の第２の電極を形
成する金属として最も望ましい。 （２） 半導体基板６の金属膜１２の厚みは、保護膜１
０ａによる基板６の撓みを良好緩和するために、３μｍ
以上、望ましくは５μｍ以上にするのが良い。 （３） トランジスタ以外のダイオード、サイリスタ等
の半導体素子にも本発明を適用することができる。 （４） ベ−ス電極１３、エミッタ電極１４を金属膜１
２よりも先に形成することができる。 （５） 保護膜は、電気泳動法や遠心分離法等で形成し
てガラスパッシベ−ションとしてもよい。
【図１】本発明の実施形態に従うメサ型トランジスタを
製造工程順に示す断面図である。
製造工程順に示す断面図である。
【図２】図１（Ｅ）に続く工程におけるトランジスタを
示す断面図である。
示す断面図である。
【図３】切断後のトランジスタを示す断面図である。
６、６ａ 半導体基板 ９ メサ溝 １０ 保護樹脂材料膜 １０ａ 保護膜 １２ 金属膜 １２ａ コレクタ電極
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 29/74 Ｆターム(参考） 4M104 AA01 BB02 DD34 DD37 EE09 EE18 FF02 GG02 GG06 GG07 HH20 5F003 AP00 BA92 BH05 5F005 BA02 BB02 GA01 GA02 5F032 AA35 AA50 CA18 DA10 DA22 DA74
Claims (4)
- 【請求項１】 半導体基板と、前記半導体基板の一方の
主面に形成された第１の電極と、前記半導体基板の他方
の主面に形成された第２の電極とを有し、前記半導体基
板の一方の主面にメサ溝に基づく傾斜側面が設けられて
おり、前記傾斜側面に保護膜が形成されている半導体素
子において、 前記第２の電極が前記半導体基板の線膨張係数よりも大
きな線膨張係数を有する金属から形成されていることを
特徴とする半導体素子。 - 【請求項２】 前記第２の電極を構成する金属が、銅を
含有するアルミニウムである請求項１記載の半導体素
子。 - 【請求項３】 前記第２の電極を構成する金属が、銅の
含有率が重量比で０．２〜０．４％のアルミニウムであ
る請求項２記載の半導体素子。 - 【請求項４】 複数の半導体素子形成領域を有する半導
体基板を用意する工程と、 前記半導体基板の一方の主面の前記複数の半導体素子形
成領域の相互間にメサ溝を形成する工程と、 前記メサ溝に保護膜を形成する工程と、 前記半導体基板の一方の主面側における前記複数の半導
体素子形成領域の一方の主面に第１の電極を形成する工
程と、 前記保護膜の形成工程の後であり且つ前記第１の電極の
形成工程の前又は後又は同時に前記半導体基板の他方の
主面に前記半導体基板の線膨張係数よりも大きな線膨張
係数を有する金属から成る第２の電極を形成する工程
と、 前記保護膜及び前記第１及び第２の電極を伴なった前記
半導体基板を前記メサ溝の部分で切断する工程とを有し
ていることを特徴とする半導体素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000381577A JP2002184855A (ja) | 2000-12-15 | 2000-12-15 | 半導体素子及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000381577A JP2002184855A (ja) | 2000-12-15 | 2000-12-15 | 半導体素子及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002184855A true JP2002184855A (ja) | 2002-06-28 |
Family
ID=18849550
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000381577A Pending JP2002184855A (ja) | 2000-12-15 | 2000-12-15 | 半導体素子及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002184855A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008227398A (ja) * | 2007-03-15 | 2008-09-25 | Sanken Electric Co Ltd | 半導体装置の製法 |
| WO2022158365A1 (ja) * | 2021-01-20 | 2022-07-28 | 東京エレクトロン株式会社 | 基板処理方法及び基板処理装置 |
| CN116360159A (zh) * | 2023-06-02 | 2023-06-30 | 惠科股份有限公司 | 发光模组和显示装置 |
-
2000
- 2000-12-15 JP JP2000381577A patent/JP2002184855A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008227398A (ja) * | 2007-03-15 | 2008-09-25 | Sanken Electric Co Ltd | 半導体装置の製法 |
| WO2022158365A1 (ja) * | 2021-01-20 | 2022-07-28 | 東京エレクトロン株式会社 | 基板処理方法及び基板処理装置 |
| CN116360159A (zh) * | 2023-06-02 | 2023-06-30 | 惠科股份有限公司 | 发光模组和显示装置 |
| CN116360159B (zh) * | 2023-06-02 | 2023-09-05 | 惠科股份有限公司 | 发光模组和显示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0166983A2 (en) | Method of selectively exposing the sidewalls of a trench and its use to the forming of a metal silicide substrate contact for dielectric filled deep trench isolated devices | |
| US3427708A (en) | Semiconductor | |
| US7105910B2 (en) | Semiconductor device having SOI construction | |
| US3716765A (en) | Semiconductor device with protective glass sealing | |
| US4695869A (en) | GAAS semiconductor device | |
| US3271636A (en) | Gallium arsenide semiconductor diode and method | |
| JP2002184855A (ja) | 半導体素子及びその製造方法 | |
| JPS6364057B2 (ja) | ||
| US3364399A (en) | Array of transistors having a layer of soft metal film for dividing | |
| US4672415A (en) | Power thyristor on a substrate | |
| JP2004303927A (ja) | 半導体素子 | |
| JP2816684B2 (ja) | 複数のダイオードの製造方法 | |
| ES368134A1 (es) | Un procedimiento de fabricacion de dispositivos semiconduc-tores. | |
| WO2003077306A1 (fr) | Dispositif a semi-conducteur et son procede de fabrication | |
| JP2607182Y2 (ja) | 圧接型半導体装置 | |
| JP2715479B2 (ja) | 半導体装置の製造方法 | |
| JP2005268296A (ja) | ショットキーバリアダイオード | |
| JPS6260234A (ja) | 半導体ダイオ−ド素子の製造方法 | |
| JPS6161698B2 (ja) | ||
| JPS5958832A (ja) | 半導体集積回路装置 | |
| JPH0834245B2 (ja) | 半導体装置の製造方法 | |
| JPS6252962A (ja) | 半導体装置 | |
| JPS613470A (ja) | 半導体装置 | |
| JPS6118869B2 (ja) | ||
| JPS6118350B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040818 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041018 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041110 |