JPS6118869B2 - - Google Patents

Info

Publication number
JPS6118869B2
JPS6118869B2 JP12496877A JP12496877A JPS6118869B2 JP S6118869 B2 JPS6118869 B2 JP S6118869B2 JP 12496877 A JP12496877 A JP 12496877A JP 12496877 A JP12496877 A JP 12496877A JP S6118869 B2 JPS6118869 B2 JP S6118869B2
Authority
JP
Japan
Prior art keywords
support plate
semiconductor
chip
thin metal
semiconductor chips
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP12496877A
Other languages
English (en)
Other versions
JPS5457870A (en
Inventor
Yasuhiko Takaura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP12496877A priority Critical patent/JPS5457870A/ja
Publication of JPS5457870A publication Critical patent/JPS5457870A/ja
Publication of JPS6118869B2 publication Critical patent/JPS6118869B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Formation Of Insulating Films (AREA)
  • Bipolar Transistors (AREA)
  • Thyristors (AREA)

Description

【発明の詳細な説明】 本発明は、ポジテイブベベルPN接合露出面を
有する半導体装置を容易に製造することが可能な
方法に関するものである。
電力用のトランジスタ、ダイオード等の半導体
装置の耐圧及び信頼性を高めるために、ベベル
(bevel)構造にすること、及び表面安定化のため
のガラス層を設けることは公知である。第1図は
ネガテイブベベルのメサ型トランジスタを示し、
第2図はポジテイブベベルのトランジスタを示
す。これ等のトランジスタは、N+型エミツタ領
域1、P型ベース領域2、N-型コレクタ高抵抗
領域3、及びN+型コレクタ低抵抗領域4、エミ
ツタ電極5、ベース電極6、及びコレクタ電極
7、表面安定化層8、及びSiO2膜9を有する。
第1図のネガテイブベベルのトランジスタにお
いては、薄い低抵抗ベース領域2の下に比較的厚
い高抵抗コレクタ領域3が設けられ、更に低抵抗
コレクタ領域4も設けられている。従つて、ベー
ス領域2をわずかにエツチングすると、ベース・
コレクタ接合が露出するので、深いエツチングが
不要になり、コレクタ領域3,4を半導体チツプ
相互の連結部として利用することが出来る。複数
の半導体チツプが素子の完成近くまで連結されて
いれば、チツプ群としてまとめて処理することが
出来、作業性が良い。しかし、ネガテイブベベル
はポジテイブベベルに比較し、高耐圧化すること
が難しい。一方、第2図のポジテイブベベルの場
合には、コレクタ領域4,3の側からベース領域
2の側に向つてエツチングを進めるので、ベース
領域2をわずかに残存させることが困難であるば
かりでなく、例え、ベース領域2がわずかに残存
しても、チツプの連結部として使用することは難
しい。このため、エミツタ領域1の側の主面に接
着剤10aによつて耐エツチング性の支持板10
を予め固着させておく必要があつた。この様に支
持板10を予め固着しておくと、ウエフアがエツ
チングによつて個々のチツプに分割されても、各
チツプがバラバラにならない。しかし、支持板1
0をはく離しなければならないので、この分だけ
作業が面倒になる。また、PN接合の露出表面を
安定化するためにガラスによる表面安定化層8を
設ける場合には、ガラスが支持板10に固着し、
支持板10のはく離がますます困難になる。
ダイオードの場合には、エミツタ領域1に相当
するものがないので、支持板10をはく離せず、
最後までチツプに一体化させて電極に利用するこ
とも可能であるが、この場合には、耐エツチング
性の比較的高価な支持板10を半導体チツプと共
に切断することになるので、支持板10の再使用
が不可能になり、必然的に半導体装置のコスト上
昇を招く。
そこで、本発明の日的は、ポジテイブベベル構
造を有すると共に、表面安定化ガラス層を有する
半導体装置を、容易且つ低コストに製造すること
が出来る半導体装置の製造方法を提供することに
ある。
上記目的を達成するための本発明は、半導体チ
ツプの側面に露出するようなPN接合を有する半
導体ウエフアの一方の主面に、耐熱性及び耐エツ
チング性を備えた支持板を非耐熱性接着剤で接着
する工程と、前記半導体ウエフアの他方の主面側
からエツチングすることによつてポジテイブベベ
ルPN接合露出面を有する複数個の半導体チツプ
を得る工程と、前記支持板に接着されている前記
複数の半導体チツプの前記支持板に接着されてい
ない側の主面にチツプ連結用共通金属薄板を接触
させ、加熱処理を施して前記共通金属薄板に前記
半導体チツプを合金化で固着させると同時に、前
記非耐熱性接着剤による接着力を消失させ、前記
支持板を前記半導体チツプからはく離する工程
と、前記共通金属薄板で連結されている前記複数
の半導体チツプの相互間にガラス液又はガラス粉
末を充てんした後に熱処理を施して前記複数の半
導体チツプの相互間に表面安定化用ガラス層を形
成し、このガラス層で前記ポジテイブベベルPN
接合露出面を被覆する工程と、前記複数個の半導
体チツプ相互間の前記金属薄板及び前記ガラス層
を切断し、独立した半導体チツプを得る工程とを
含むことを特徴とするポジテイブベベル半導体装
置の製造方法に係わるものである。
上記発明によれば、次の作用効果が得られる。
(イ) エツチング時において半導体ウエフアを支持
する支持板とは別に金属薄膜を設けるが、この
金属薄板はエツチング後に利用されるので、耐
エツチング性が不要であり、これを設けること
によるコストの上昇は極めて少ない。
(ロ) 金属薄板を半導体チツプに合金化で固着する
時の熱で、支持板の接着剤を消失させるので、
支持板のはく離が極めて容易に達成される。
(ハ) ガラス層の形成は、支持板をはく離した後に
行われるので、ガラスが支持板に付着せず、支
持板のはく離が困難になることはない。
(ニ) 金属薄板は、切断されて半導体チツプの電極
となるが、金属薄板を耐エツチング性の高価な
金属で形成することが不要であるので、半導体
装置のコストの上昇が抑えられる。なお、支持
板は耐エツチング性を有する高価なものであつ
ても、再使用が可能であるので、コスト上昇の
要因にはほとんどならない。
(ホ) 半導体チツプの側面がガラス層で覆われるの
で、混成集積回路等に組み込んで使用するチツ
プ部品として好適な半導体装置を提供すること
が出来る。
以下、図面を参照して本発明の1実施例に付い
て述べる。
第3図〜第14図は本発明をシリコントランジ
スタの製造に適用した実施例を工程順に示すもの
である。このシリコントランジスタの製造に当つ
ては、まず、第3図に示すように多数のトランジ
スタを得るための多数のN+型エミツタ領域11
と、P型ベース領域12と、N-型コレクタ高抵
抗領域13と、N+型コレクタ低抵抗領域14と
を有し、一方の主面15がSiO2層16で被覆さ
れたシリコンウエフア17を用意し、この他方の
主面18にチツプサイズに対応させてレジスト膜
19を設ける。このレジスト膜19はエツチング
の時のマスクに使用するものであつて、例えばイ
ーストマン・コダツク社のKMER(商品名)と
呼ばれるフオトレジストが適する。
次に、シリコンウエフア17の一方の主面15
の側のSiO2層16の上に接着剤20を薄く塗
り、この接着剤20を利用してウエフア17をセ
ラミツク製の支持板21に接着させる。接着剤2
0は後の工程で支持板21からシリコンチツプを
分離することが可能なものであればどのようなも
のでもよい。しかし、後の合金化工程の熱で接着
力が消失するような有機接着剤がこの接着剤20
に適し、本実施例ではイーストマン・コダツク社
のKPR(商品名)と呼ばれるフオトレジストが
使用されている。支持板21としてはウエフア1
7と同形か、多少大きめの耐エツチング性且つ耐
熱性を有するものが適する。しかし、後の工程で
共通金属薄板が固着されるまで、多数のチツプを
機械的に支持することが出来るものであれば、ど
のようなものでもよい。
次に、弗酸と硝酸と酢酸との混酸液で選択的に
エツチングを行い、第5図に示す如くポジテイブ
ベベルの多数のチツプ22が支持板21に支持さ
れたチツプ群を形成する。即ち露出している他方
の主面18から支持板21に達するまでエツチン
グをして傾斜したPN接合露出面23を有する台
形状チツプ22とする。第5図に於いて、N-
コレクタ高抵抗領域13からP型ベース領域12
に向つてPN接合露出面23の外形寸法が徐々に
大きくなつていることはポジテイブベベルPN接
合になつていることを意味する。
次に、水中又はアセトン中で超音波洗浄を行つ
て第5図に示すメサ上部のレジスト膜19をはく
離して第6図の状態とする。即ちN+型コレクタ
低抵抗領域14を露出させる。
次に、第6図に示すチツプ群を逆さにし、アル
ミニウム蒸着層24が上面に設けられた金属薄板
25と重ね合せる。即ち、第7図に示す如く、金
属薄板25の上のアルミニウム蒸着層24にメサ
頭部のN+型コレクタ低抵抗領域14の表面を接
触させる。アルミニウム蒸着層24はSi−Al−
Mo合金化接合を作るために設けられたものであ
つて、約5〜10μmであることが望ましい。金属
薄板25は表面安定化処理時のチツプ連結基板と
し更に最終的な電極基板とするためのものであつ
て、シリコン及びガラス膜との熱膨張係数の適合
からモリブデン又はタングステン等で形成するこ
とが望ましく、また熱膨張、熱伝導、機械的強
度、取扱い易さ等の点から100〜500μm程度に形
成することが望ましい。尚本実施例ではモリブデ
ン(Mo)が使用されている。
第7図に示すものが用意出来たら、金属薄板2
5にチツプ22を圧接するために、支持板21の
上に重りを載せて、真空炉に入れ、加熱処理でSi
−Al−Moの合金化を行い、チツプ22を金属薄
板25に合金化層26で固着させる。これによ
り、チツプ22は金属薄板25に合金化層26を
介して低抵抗固着され、またこの合金化の熱で、
チツプ22を支持板21に固着していた第7図に
示す接着剤20は飛散して消失し、支持板21が
チツプ22から分離した状態となる。従つて、真
空炉からチツプ群を取り出した後に支持板21を
チツプ22から極めて容易にはく離することが出
来る。第8図に示すように支持板21がはく離さ
れても、はく離と同時又ははく離の前に、チツプ
22が新しい支持板として働く金属薄板25に合
金化層26を介して固着されるので、チツプ22
の配列状態が乱れることはなく、チツプ群の状態
が維持される。
次に、PN接合部の多少の汚れ及び残留アルミ
ニウムを取り除く目的で軽く酸又はアルカリでエ
ツチングし、第9図に示す状態とする。
次に、電気泳動法、スキージ法等で、第10図
に示す如くPN接合露出面23を囲むようにパツ
シベーシヨン用ガラス粉末27を充てんする。こ
のガラス粉末27は表面安定化絶縁層を形成する
ためのものであるから、亜鉛系又は鉛系のアルカ
リ成分が含有していないものであることが望まし
い。第10図に示すガラス粉末27の充てんは、
ガラス粉末を蒸留水等で懸濁したガラス液いわゆ
るガラススラリの状態であつてもよいし、ガラス
粉末をそのまま充てんしてもよい。
次に、ガラス粉末27の融点より50℃程度高い
650〜750℃程度の温度でガラスを焼結して、第1
1図に示す如くPN接合露出面23を被覆するガ
ラス絶縁層28を形成する。尚、ガラス絶縁層2
8は逆メサを解消して機械的に安定したチツプを
得るために、チツプ22の一方の主面29の直下
領域の空間を全部充てんするように設けることが
望ましい。
次に、第12図に示す如く、SiO2層16にエ
ミツタ電極形成用開孔30とベース電極形成用開
孔31とをフオトエツチング法にて設ける。
次に、Al又はNi等の蒸着又はメツキ法等によ
つて、開孔30及び31にエミツタ電極32及び
ベース電極33を設け、また金属薄板25にもコ
レクタ電極層34を設ける。
次に、ワイヤーダイス法又はレーザースクライ
ブ法等でチツプ22の相互の略中間に於ける絶縁
層28及び金属薄板25を切断して、第14図に
示すような独立したチツプ22とする。これによ
り、コレクタ低抵抗領域14の側にコレクタ電極
として働く金属薄板25が接着され、且つ逆メサ
に形成され、且つポジテイブベベルに形成され、
且つ表面安定化ガラス絶縁層28で被覆されたチ
ツプ22を得ることが出来る。
上述から明らかなように、この実施例によれ
ば、ポジテイブベベルに形成された多数のチツプ
22を最後の工程まで、支持板21又は金属薄板
25でチツプ群の状態に保持するので、多数のチ
ツプに同時にパツシベーシヨンを施すことが可能
になる。従つてパツシベーシヨンが容易となり、
高耐圧特性及び信頼性の優れたチツプを安価に提
供することが可能になる。
またチツプ22の配列がウエフアの段階から最
終的にチツプ化するまで乱れることなく保持され
るので、ガラス塗布、電極開孔、電極金属の被着
などの工程が通常のウエフアプロセスと同様に行
える。
またシリコンと熱膨張係数の近似した金属薄板
25を裏打ち材として使用し、最終的チツプに於
いても残存させているので、電力用シリコン半導
体装置としての信頼性を向上させることが出来
る。また放熱特性も良くなる。
またエミツタ電極32及びベース電極33を設
ける領域にポジテイブベベルを得るための支持板
21を接着しても、金属薄板25にチツプ22を
固着するときの合金化処理の時に非接着状態とな
り、容易にはく離することが出来るから、後の工
程の障害になることはない。
また、ポジテイブベベルにすることによつて半
導体領域が逆メサ状となるが、ガラス絶縁層28
が逆メサを解消するように被着されるので、破損
しにくい機械的に安定なチツプを提供出来る。
以上、本発明の1実施例に付いて述べたが、本
発明は上述の実施例に限定されるものではなく、
更に変形可能なものである。例えば、第15図に
示すようにN+型シリコン層41とN型シリコン
層42とP+型シリコン層43とからなるポジテ
イブベベルのダイオードチツプを形成し、金属薄
板25に合金化層26で接着し、SiO2層16の
開孔にアノード電極44を設け、金属薄板25に
カソード電極層45を設け、PN接合露出面23
をガラス絶縁層28で被覆するものにも適用可能
である。またサイリスタ等の製作にも適用可能で
ある。また、エミツタ電極32、ベース電極33
等の形成時点は上述の実施例に限定されるもので
はなく、実施例よりも早い時点で形成してもよ
い。また支持板21はレジスト以外の物質で接着
してもよい。また金属薄板25はろう接であつて
もよい。
【図面の簡単な説明】
第1図は従来のメサ型トランジスタを示す説明
的断面図、第2図はポジテイブベベルトランジス
タを示す説明的断面図、第3図、第4図、第5
図、第6図、第7図、第8図、第9図、第10
図、第11図、第12図、第13図及び第14図
は本発明の1実施例に係わるトランジスタの製造
方法を工程順に示す説明的断面図、第15図は本
発明を適用したダイオードの説明的断面図であ
る。 尚図面に用いられている符号に於いて、11は
N+型エミツタ領域、12はP型ベース領域、1
3はN-型コレクタ高抵抗領域、14はN+型コレ
クタ低抵抗領域、15は一方の主面、17はシリ
コンウエフア、20は接着剤、21は枝持板、2
2はチツプ、23はPN接合露出面、25は金属
薄板、26は合金化層、27はガラス粉末、28
はガラス絶縁層である。

Claims (1)

  1. 【特許請求の範囲】 1 半導体チツプの側面に露出するようなPN接
    合を有する半導体ウエハアの一方の主面に、耐熱
    性及び耐エツチング性を備えた支持板を非耐熱性
    接着剤で接着する工程と、 前記半導体ウエフアの他方の主面側からエツチ
    ングすることによつてポジテイブベベルPN接合
    露出面を有する複数個の半導体チツプを形成し、
    前記複数の半導体チツプを前記支持板で夫々支持
    したものを得る工程と、 前記支持板に接着されている前記複数の半導体
    チツプの前記支持板に接着されていない側の主面
    にチツプ連結用共通金属薄板を接触させ、加熱処
    理を施して前記共通金属薄板に前記半導体チツプ
    を合金化で固着させると同時に、前記非耐熱性接
    着剤による接着力を消失させ、前記支持板を前記
    半導体チツプからはく離する工程と、 前記共通金属薄板で連結されている前記複数の
    半導体チツプの相互間にガラス液又はガラス粉末
    を充てんした後に熱処理を施して前記複数の半導
    体チツプの相互間に表面安定化用ガラス層を形成
    し、このガラス層で前記ポジテイブベベルPN接
    合露出面を被覆する工程と、 前記複数個の半導体チツプ相互間の前記金属薄
    板及び前記ガラス層を切断し、独立した半導体チ
    ツプを得る工程と を含むことを特徴とするポジテイブベベル半導体
    装置の製造方法。 2 前記金属薄板はモリブデン板上にアルミニウ
    ム層を設けたものである特許請求の範囲第1項記
    載のポジテイブベベル半導体装置の製造方法。
JP12496877A 1977-10-17 1977-10-17 Method of producing positive bevel semiconductor Granted JPS5457870A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12496877A JPS5457870A (en) 1977-10-17 1977-10-17 Method of producing positive bevel semiconductor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12496877A JPS5457870A (en) 1977-10-17 1977-10-17 Method of producing positive bevel semiconductor

Publications (2)

Publication Number Publication Date
JPS5457870A JPS5457870A (en) 1979-05-10
JPS6118869B2 true JPS6118869B2 (ja) 1986-05-14

Family

ID=14898665

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12496877A Granted JPS5457870A (en) 1977-10-17 1977-10-17 Method of producing positive bevel semiconductor

Country Status (1)

Country Link
JP (1) JPS5457870A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57139962A (en) * 1981-02-25 1982-08-30 Nec Corp Semiconductor device
JP5903287B2 (ja) * 2012-01-31 2016-04-13 新電元工業株式会社 半導体素子の製造方法

Also Published As

Publication number Publication date
JPS5457870A (en) 1979-05-10

Similar Documents

Publication Publication Date Title
JP5621334B2 (ja) 半導体装置および半導体装置の製造方法
EP0325704A2 (en) Process for the simultaneous manufacture of a plurality of semiconductor devices from a single wafer
JP6406975B2 (ja) 半導体素子および半導体装置
JPH11297980A (ja) のこ引きにより切り離されるメサ構造の半導体チップ
JPS6118869B2 (ja)
JP3446021B2 (ja) 半導体装置のバンプ電極構造およびその形成方法
US4672415A (en) Power thyristor on a substrate
JPH0728044B2 (ja) ガラス被覆半導体チツプの製造方法
JP3340648B2 (ja) 半導体装置の電極形成方法
JPS5946415B2 (ja) 半導体装置の製造方法
US3638304A (en) Semiconductive chip attachment method
JP2020009823A (ja) 半導体装置及び半導体装置の製造方法
JPH0249732Y2 (ja)
JP2001035854A (ja) 膜の形成方法および電極あるいは配線の形成方法
JPS60150636A (ja) 電力用半導体素子のための接点電極
JP2754693B2 (ja) メッキ電極の製造方法
JPS6074571A (ja) 半導体装置及びその製造方法
JP3361717B2 (ja) 半導体装置の電極形成方法
JPH1174298A (ja) はんだバンプの形成方法
US3729818A (en) Semiconductive chip attachment means
JPH0682630B2 (ja) 半導体素子の多層電極の製造方法
CA1222576A (en) Semiconductor device with improved support member
JP2002184855A (ja) 半導体素子及びその製造方法
CN114843195A (zh) 带基板电极导电柱的晶圆制作方法
JPS6260234A (ja) 半導体ダイオ−ド素子の製造方法