JPS5946415B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS5946415B2
JPS5946415B2 JP53049971A JP4997178A JPS5946415B2 JP S5946415 B2 JPS5946415 B2 JP S5946415B2 JP 53049971 A JP53049971 A JP 53049971A JP 4997178 A JP4997178 A JP 4997178A JP S5946415 B2 JPS5946415 B2 JP S5946415B2
Authority
JP
Japan
Prior art keywords
silicon substrate
aluminum
manufacturing
present
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP53049971A
Other languages
English (en)
Other versions
JPS54142976A (en
Inventor
仁 大貫
正輝 諏訪
浩 添野
久吉 小野寺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP53049971A priority Critical patent/JPS5946415B2/ja
Priority to GB7913414A priority patent/GB2022316B/en
Priority to CA325,856A priority patent/CA1127322A/en
Priority to US06/032,018 priority patent/US4246693A/en
Priority to NL7903319A priority patent/NL186207B/xx
Priority to DE19792917165 priority patent/DE2917165A1/de
Publication of JPS54142976A publication Critical patent/JPS54142976A/ja
Priority to CA396,119A priority patent/CA1134058A/en
Publication of JPS5946415B2 publication Critical patent/JPS5946415B2/ja
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0104—Zirconium [Zr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/018—Compensation doping
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/02—Contacts, special

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Die Bonding (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thyristors (AREA)

Description

【発明の詳細な説明】 本発明は半導体装置の製造方法、特に、シリコン基体に
アルミニウムにより例えば電極を接着する方法に関する
ものである。
シリコン基体の支持、シリコン基体への通電等のため、
シリコン基体へアルミニウム鑞により電極を接着するこ
とがしばしば行われている。
また、シリコン基体同志を接着する場合にも、アルミニ
ウム鑞が用いられることがある。以下、シリコン基体へ
接着されるものを電極等と総称することにする。アルミ
ニウムが鑞材として用いられる理由は、電気伝導性、接
着性の点で他の鑞材よりも優れているだけでなく、硬鑞
に属し、経済的であることによる。
シリコン基体の接着面の一部がｎ型導電性を有するもの
である場合、シリコンとアルミニウムの接着時の加熱に
よりシリコンとアルミニウムが合金化し、ｎ型面にｐ型
導電性の再成長層が形成され、半導体装置の順方向降下
ＦＶＤが増加すると云う好ましくない結果が生ずる。
ｐ型再成長層形成を阻止するため、従来では、アルミニ
ウム鑞の厚さを薄くするとか、シリコン基体とアルミニ
ウム鑞となるアルミニウム箔の間に５価の元素であるア
ンチモンの箔をおくとか、５価の元素であると云うより
も、再成長層の形成を阻止する効果を有していると云う
ことがら、ｎ型面に燐を多量に拡散すること等の方法が
採用されているが、十分な効果が得られていない実情に
ある。
それゆえ、本発明の目的は、順方向降下を増大させるこ
となくシリコン基体と電極等をアルミニウムにより接着
することができる半導体装置の製造方法を提供するにあ
る。
本発明は上記目的を達成するために、低次面指数の接着
面におけるより高次面指数の接着面にお一ける再成長層
の形成度合の方が低いことおよび、再成長層がとぎれる
程、順方向降下が増大しないことに着目し、シリコン基
体のｎ型接着面に高次面指数の接着面を含む溝を設けア
ルミニヴ・ム鑞により電極等を接着することを特徴とす
るものである。
加熱後の冷却工程において、溶融アルミニウムよりもシ
リコン基体の方が高温であるような負の温度勾配を与え
ることによつて、再成長層はデンドライト成長と同様に
晶出・成長して、再成長層のとぎれ率は増加する。
尚、とぎれ率とは、接着面面積に対する再成長層として
晶出しない部分の面積の比を指すものである。
高次面指数の接着面を得るための溝の加工法は公知の溝
形成法が適用できるが、加工歪の残留が少なく、それに
よつて半導体装置の特性の変化が少なく、また、作業性
がよいものとして、エツチング法が挙げられる。
以下、本発明を実施例を示す図面と共に説明する。
第１図、第２図はシリコン基体がアルミニウム鑞により
電極等に接着される半導体装置を示している。
第１図において、１０は全体として組立前の圧接型ダイ
オードを示しており、１１はＰｎ接合を有するシリコン
基体で、アルミニウム鑞１２によつてモリブデンあるい
はタングステンの支持電極１３と接着されている。
支持電極１３には半田層１４が設けられており、下側銅
電極１５に接着される。シリコン基体１１の上側主表面
には金等の電極膜が設けられ（図示していない）、タン
グステンの中間緩衝板１６を介して上側銅電極１７が当
接される。上下銅電極１５，１７にはフアーニコのフラ
ンジ１８，１９が鑞付されており、両フランジ１８，１
９はセラミツクシーリング２０の両端に設けられたフア
ーニコのフランジ２１，２２とそれぞれ外周端で鑞付さ
れる。上記上下銅電極１５，１６、フランジ１８，１９
，２１，２２およびセラミツクシーリング２０は気密容
器を構成して、シリコン基体１１を外気としや断する。
尚、シリコン基体１１のＰｎ接合露出端に設けられる表
面安定化材は省略されている。第２図はガラスモールド
型高圧ダイオード３０を示しており、一対のモリブデン
電極３１，３２の間に両端にＰｎ接合を有しないｐ型の
シリコンスペーサ３３ａ，３３ｂオ介して積１さ−れた
−ト一ｎ接合を有するシリコンペレツト（シリコン基体
）３４ａ，３４ｂ，・・・３４ｎが整流方向を揃えてア
ルミニウム鑞３５ａ，３５ｂ・・・３５ｎ−１，３５ｎ
によつて接着され、一方の電極３３ａから他方の電極３
３ｂにかけて、ＺｎＯ−Ｂ２Ｏ３〜ＳｉＯ２系ガラス３
６によつてモールドされている。
モールドガラス３６は各シリコンペレツト３４ａ，３４
ｂ・・３４ｎ０ｐｎ接合露出端の表面安定化材であると
共に外部応力からの保護材としての機能も果している。
両電極３１，３２には少量のジルコニウムを含有する銅
リード３７，３８がパーカツシヨン溶接されている。本
発明製造方法は、シリコン基体１１と支持電極１３をア
ルミニウム鑞１２によつて接着する場合、あるいは、シ
リコンペレツト３４ａ，３４ｂ，・・・３４ｎ相互をア
ルミニウム鑞３５ｂ・・・３５ｎ−１によつて接着する
場合に適用される。
即ち、ボロン拡散によりＰｎ接合の形成されたシリコン
基板のｎ型の（１１１）結晶面の接着面に、５％の水酸
化ナトリウムを主成分とする水溶液をもつてエツチング
により溝を形成し、更に燐拡散を行つて、燐が高濃度に
拡散された（１。
０８ａｔ％；１ａｔ％−５×１０２０ａｔ０ｍｓ／Ｃｃ
）ｎ＋型接着面を形成する。
この状態におけるｎ＋接着面を第３図に示す。
尚、燐を高濃度に拡散するのは、燐による再成長層形成
阻止のため効果により、より順方向降下の増加を抑えよ
うとするためで、本発明を達成するために欠くことので
きない構成要件ではない。このｎ＋型接着面を観察した
ところ、当初の接着面であつた（１１１）面より高次の
指数面が接着面として露出した多数の溝が確認された。
次にこの高次面指数の溝を有するｎ＋接着面にアルミニ
ウムを蒸着等の公知の技術で所定厚さに積層せしめ、あ
るいはアルミニウム箔を介して第４図に示すように、支
持電極１３および比熱の大きな黒鉛の保温材４０を当接
して加熱し、アルミニウムが溶融したら加熱を止めて冷
却し、シリコン基体１１を支持電極１３に接着させる。
保温材４０を当接した理由は、アルミニウム鑞よりシリ
コン基体１１の方が高温となる状態つまり、負の温度勾
配の状態を作り、それによつて、冷却工程において再成
長層が接着面と平行な横方向でなく接着面と垂直な縦方
向に晶出・成長を起させるためである。この再成長層の
縦方向への成長により再成長層のとぎれ率は一層増加し
、順方向降下ＦＶＤの増加は抑えられる。
第５図は、接着時の加熱温度と、再成長層のとぎれ率の
関係を示しており、図中、曲線Ａは、本発明に従つたも
ので、負の温度勾配を与えた場合、曲線Ｂは、同様本発
明に従つているが負の温度勾配を与えなかつた場合、曲
線Ｃは、従来法によるもので、高次面指数の溝を設けず
、しかも、正の温度勾配となつている場合の結果を示し
ている。
第５図によれば、加熱温度が高い程、再成長が進み、と
ぎれ率は低下すること、および、従来例より本発明に従
つた場合の方が、とぎれ率は向上することが理解されよ
う。第６図はとぎれ率と順方向降下の再成長層に起因す
る増大分ΔＦＶＤとの関係を示している。
第６図によれば、前述したように、とぎれ率が増せば、
順方向降下ＦＶＤは低下することが理解されよう。即ち
、第５図、第６図によれば、本発明では、とぎれ率が従
来法に較べて増加し、それによつて、順方向降下が低下
することが理解されよう。
第７図、第８図は本発明および従来法による接着後の断
面組織を示しており、本発明よれば、再成長層１１ａが
ところどころでとぎれているが、従来法では、再成長層
１１ａはシリコン基体１１のｎ＋接着面全面にわたつて
晶出・成長していることが解る。第２図に示したガラス
モールド型高圧ダイオード３０のようにシリコンスペー
サ３３ａ，３３ｂ，シリコンペレツト３４ａ，３４ｂ，
・・・３４ｎが相互にアルミニウム鑞３５ａ，３５ｂ・
・・３５ｎによつて積層接着される場合には、冷却時に
負の温度勾配を設けることは困難である。
しかしながら、前述したように、本発明に従つてｎ型面
に高次面指数の溝を設けてあれば、第５図、第６図に示
したように充分とぎれ率を向上し、順方向降下を下げる
ことができる。高次面指数の溝を形成する方法としては
上記したエツチング法に限られないが、機械的に溝を形
成したりすると、その加工歪がシリコン基体面に残り、
シリコン基体の電気的、機械的特性に悪影響を与えるこ
とが多いので、エツチング法のようにできるだけ加工歪
を残さない方法を採用することが望ましい。
以上述べたように、本発明製造方法は、ｎ型面に電極等
を接着する場合に有効であり、シリコン基体は、ダイオ
ードに限らず、トランジスターやサイリスター等各種の
シリコン基体に適用でき、一面にｐ型層とｎ型層が共存
している場合にも適用できるものである。
【図面の簡単な説明】
第１図および第２図は本発明製造方法が適用される圧接
型ダイオードおよびガラスモールド型高圧ダイオードの
縦断面図、第３図は、本発明製造方法におけるエツチン
グ工程後のシリコン基体表面の顕微鏡写真、第４図は本
発明製造方法における接着時の冷却工程の方法を示すシ
リコン基体部分の縦断面図、第５図は従来法と本発明製
造方法における加熱温度ととぎれ率の関係を示す図、第
６図はとぎれ率と順方向降下の再成長層による増加分Δ
ＦＶＤの関係を示す図、第７図および第８図は、本発明
製造方法と従来法によるシリコン基体接着部分の顕微鏡
写真である。 １０・・・・・・圧接型ダイオード、１１・・・・・・
シリコン基体、１２・・・・・・アルミニウム鑞、１３
・・・・・・支持電極、１４・・・・・・半田層、１５
，１７・・・・・・銅電極、１６・・・・・・中間緩衝
板、１８，１９，２１，２２・・・・・・フランジ、２
０・・・・・・セラミツクシーリング、４０・・・・・
・保温材。

Claims (1)

    【特許請求の範囲】
  1. １ 一部に５価の元素が高濃度に拡散されたｎ型面を有
    するシリコン基体の接着面に、該接着面より高次の面指
    数の接着面を有する溝を設けアルミニウムを介して電極
    等を接着する場合、アルミニウムよりもシリコン基体の
    方が高温となるような状態で冷却工程を行うことを特徴
    とする半導体装置の製造方法。
JP53049971A 1978-04-28 1978-04-28 半導体装置の製造方法 Expired JPS5946415B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP53049971A JPS5946415B2 (ja) 1978-04-28 1978-04-28 半導体装置の製造方法
GB7913414A GB2022316B (en) 1978-04-28 1979-04-18 Method of fabricating a semiconductor device by bonding together a silicon substrate and electrodes with aluminium
CA325,856A CA1127322A (en) 1978-04-28 1979-04-19 Method of fabricating semiconductor device by bonding together silicon substrate and electrode or the like with aluminum
US06/032,018 US4246693A (en) 1978-04-28 1979-04-20 Method of fabricating semiconductor device by bonding together silicon substrate and electrode or the like with aluminum
NL7903319A NL186207B (nl) 1978-04-28 1979-04-26 Werkwijze voor het vervaardigen van een halfgeleiderinrichting.
DE19792917165 DE2917165A1 (de) 1978-04-28 1979-04-27 Verfahren zum herstellen einer halbleiteranordnung durch verbinden eines siliziumsubstrats und einer elektrode o.dgl. miteinander mittels aluminiums
CA396,119A CA1134058A (en) 1978-04-28 1982-02-11 Method of fabricating semiconductor device by bonding together silicon substrates

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP53049971A JPS5946415B2 (ja) 1978-04-28 1978-04-28 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS54142976A JPS54142976A (en) 1979-11-07
JPS5946415B2 true JPS5946415B2 (ja) 1984-11-12

Family

ID=12845895

Family Applications (1)

Application Number Title Priority Date Filing Date
JP53049971A Expired JPS5946415B2 (ja) 1978-04-28 1978-04-28 半導体装置の製造方法

Country Status (6)

Country Link
US (1) US4246693A (ja)
JP (1) JPS5946415B2 (ja)
CA (1) CA1127322A (ja)
DE (1) DE2917165A1 (ja)
GB (1) GB2022316B (ja)
NL (1) NL186207B (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3132983A1 (de) * 1981-08-20 1983-03-03 Siemens AG, 1000 Berlin und 8000 München Verfahren zum verbinden eines halbleiterchips mit einem chiptraeger
EP0284817B1 (de) * 1987-04-03 1991-01-23 BBC Brown Boveri AG Verfahren zum Herstellen von Halbleiterbauelementen
DE4223887A1 (de) * 1992-07-21 1994-01-27 Basf Ag Verfahren zur Herstellung eines Polymer/Metall- oder Polymer/Halbleiter-Verbundes
US5766552A (en) * 1993-04-20 1998-06-16 Actimed Laboratories, Inc. Apparatus for red blood cell separation
US5660798A (en) * 1993-04-20 1997-08-26 Actimed Laboratories, Inc. Apparatus for red blood cell separation
US6168975B1 (en) * 1998-06-24 2001-01-02 St Assembly Test Services Pte Ltd Method of forming extended lead package

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE562375A (ja) * 1957-01-02
US3450958A (en) * 1967-01-10 1969-06-17 Sprague Electric Co Multi-plane metal-semiconductor junction device
DE1719501B2 (de) * 1968-01-16 1977-06-02 Rojsin, Natan Mojsejevitsch; Larionov, Igor Naumovitsch; Kolesowa, Alvina Grigorjevna; Moskau Verfahren zum herstellen einer zone legierten materials auf der oberflaeche einer einkristallinen, halbleitenden oder metallischen platte
DE1803489A1 (de) * 1968-10-17 1970-05-27 Siemens Ag Verfahren zum Herstellen eines Halbleiterbauelementes
JPS4814638B1 (ja) * 1970-04-03 1973-05-09
NL7111212A (ja) * 1970-08-24 1972-02-28
US3702787A (en) * 1970-11-02 1972-11-14 Motorola Inc Method of forming ohmic contact for semiconducting devices
US4003126A (en) * 1974-09-12 1977-01-18 Canadian Patents And Development Limited Method of making metal oxide semiconductor devices
US4137123A (en) * 1975-12-31 1979-01-30 Motorola, Inc. Texture etching of silicon: method
JPS5363983A (en) * 1976-11-19 1978-06-07 Toshiba Corp Semiconductor device
US4147564A (en) * 1977-11-18 1979-04-03 Sri International Method of controlled surface texturization of crystalline semiconductor material

Also Published As

Publication number Publication date
GB2022316A (en) 1979-12-12
CA1127322A (en) 1982-07-06
DE2917165C2 (ja) 1987-01-15
GB2022316B (en) 1982-07-21
NL7903319A (nl) 1979-10-30
US4246693A (en) 1981-01-27
JPS54142976A (en) 1979-11-07
DE2917165A1 (de) 1979-11-22
NL186207B (nl) 1990-05-01

Similar Documents

Publication Publication Date Title
US2990502A (en) Method of alloying a rectifying connection to a semi-conductive member, and semi-conductive devices made by said method
US3657611A (en) A semiconductor device having a body of semiconductor material joined to a support plate by a layer of malleable metal
US4516149A (en) Semiconductor device having ribbon electrode structure and method for fabricating the same
JPS5946415B2 (ja) 半導体装置の製造方法
JPS6141135B2 (ja)
US3233309A (en) Method of producing electrically asymmetrical semiconductor device of symmetrical mechanical design
EP0090651B1 (en) Semiconductor chip assembly including a thermal radiator plate
US3032695A (en) Alloyed junction semiconductive device
US3093882A (en) Method for producing a silicon semiconductor device
JPS63304655A (ja) 積層体の製造方法
US3418544A (en) Attachment of leads to semiconductor devices
JP2004087986A (ja) 太陽電池素子および太陽電池モジュール
JPH0249732Y2 (ja)
JP3826989B2 (ja) 半導体装置およびその製造方法
US3120052A (en) Method of making alloyed junction semiconductor devices
JPS60202966A (ja) 半導体装置の製法
JPS63138794A (ja) 半導体レ−ザ素子ダイボンデイング方法
KR820002213B1 (ko) 실리콘기체와 전극등을 알루미늄으로 접착하는 반도체장치의 제조방법
JPH0118580B2 (ja)
JPS5951741B2 (ja) 樹脂封止形半導体装置
JPH0636417B2 (ja) 半導体装置の接着部品
JPS629721Y2 (ja)
JPS6118869B2 (ja)
CA1222576A (en) Semiconductor device with improved support member
JPH0864799A (ja) 半導体チップおよびそれを用いた半導体装置の製造方法