JPH0118580B2 - - Google Patents
Info
- Publication number
- JPH0118580B2 JPH0118580B2 JP54120303A JP12030379A JPH0118580B2 JP H0118580 B2 JPH0118580 B2 JP H0118580B2 JP 54120303 A JP54120303 A JP 54120303A JP 12030379 A JP12030379 A JP 12030379A JP H0118580 B2 JPH0118580 B2 JP H0118580B2
- Authority
- JP
- Japan
- Prior art keywords
- melting point
- semiconductor element
- film
- low melting
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 229910052751 metal Inorganic materials 0.000 claims description 58
- 239000002184 metal Substances 0.000 claims description 58
- 238000002844 melting Methods 0.000 claims description 49
- 239000004065 semiconductor Substances 0.000 claims description 48
- 230000008018 melting Effects 0.000 claims description 47
- 230000004927 fusion Effects 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 14
- 150000002739 metals Chemical class 0.000 claims description 4
- 239000000758 substrate Substances 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 19
- 229910052718 tin Inorganic materials 0.000 description 10
- 229910052738 indium Inorganic materials 0.000 description 7
- 239000000956 alloy Substances 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 239000000155 melt Substances 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
Description
【発明の詳細な説明】
この発明の半導体素子の装着方法に関する。
半導体素子は、通常パツケージされた状態で用
いられる。パツケージに際して、半導体素子は、
放熱体に装着した後パツケージ内に固定された
り、或いは、パツケージ内の基体に直接装着され
たりする。装置は、半導体素子の動作時に生じる
熱を放熱体に放散させる効率や電気的な抵抗、或
いは半導体素子へのストレスなど、半導体素子の
特性や信頼性に及ぼす影響が大きく、半導体装置
を作る上で重要な工程である。この装着の方法と
しては、低融点金属をソルダーとして用いる融着
が一般に採用されている。
いられる。パツケージに際して、半導体素子は、
放熱体に装着した後パツケージ内に固定された
り、或いは、パツケージ内の基体に直接装着され
たりする。装置は、半導体素子の動作時に生じる
熱を放熱体に放散させる効率や電気的な抵抗、或
いは半導体素子へのストレスなど、半導体素子の
特性や信頼性に及ぼす影響が大きく、半導体装置
を作る上で重要な工程である。この装着の方法と
しては、低融点金属をソルダーとして用いる融着
が一般に採用されている。
第１図は、半導体素子を放熱体に装着する場合
を例にとつて、従来の融着による装着方法におけ
る半導体素子と放熱体の断面を示したものであ
る。従来の方法では表面に低融点金属膜１３を一
層形成した放熱体１１のこの低融点金属膜１３上
に、半導体素子１２の装着面を接触させ、その状
態で温度を上げ低融点金属１３を融解させること
により半導体素子１２を放熱体１１に融着してい
る。従来、低融点金属膜は、放熱体或いは、パツ
ケージ内の基体にのみ形成されており半導体素子
には形成されておらず、かつ、低融点金属膜は１
種類の金属による１層構造であつた。又、低融点
金属としては、Inは、融点がかなり低いためパツ
ケージへのハンダ付けが困難であつたり、又Inが
柔らかいため、リードボンデイングが困難である
など実用上の問題も多いことから融点が250℃前
後のSn、Au・Sn、Au・Si等が用いられていた。
半導体素子にとつて、望ましい装着状態として、
低融点金属が半導体素子の装着すべき面の全体に
一様にむらなく融着していることが、まず重要で
ある。しかし、従来の方法では、低融点金属膜の
厚さや、融着時に、低融点金属が融解している状
態で保持する時間などによつて、装着状態に大き
な違いが生じその結果、熱抵抗や電気抵抗が高く
なるほど、半導体装置の特性にもバラツキが生
じ、歩留りを低下させるといつた欠点があつた。
を例にとつて、従来の融着による装着方法におけ
る半導体素子と放熱体の断面を示したものであ
る。従来の方法では表面に低融点金属膜１３を一
層形成した放熱体１１のこの低融点金属膜１３上
に、半導体素子１２の装着面を接触させ、その状
態で温度を上げ低融点金属１３を融解させること
により半導体素子１２を放熱体１１に融着してい
る。従来、低融点金属膜は、放熱体或いは、パツ
ケージ内の基体にのみ形成されており半導体素子
には形成されておらず、かつ、低融点金属膜は１
種類の金属による１層構造であつた。又、低融点
金属としては、Inは、融点がかなり低いためパツ
ケージへのハンダ付けが困難であつたり、又Inが
柔らかいため、リードボンデイングが困難である
など実用上の問題も多いことから融点が250℃前
後のSn、Au・Sn、Au・Si等が用いられていた。
半導体素子にとつて、望ましい装着状態として、
低融点金属が半導体素子の装着すべき面の全体に
一様にむらなく融着していることが、まず重要で
ある。しかし、従来の方法では、低融点金属膜の
厚さや、融着時に、低融点金属が融解している状
態で保持する時間などによつて、装着状態に大き
な違いが生じその結果、熱抵抗や電気抵抗が高く
なるほど、半導体装置の特性にもバラツキが生
じ、歩留りを低下させるといつた欠点があつた。
この原因は、融解した低融点金属が半導体素子
の装着面とよくなじまず島状に融着しているため
であることが発明者らの研究により分つた。この
ようななじみの悪さは、放熱体表面に形成された
低融点金属膜の膜厚が薄い場合に顕著に生じた。
しかし、低融点金属膜を厚くすると、今度は、半
導体素子が、溶けた低融点金属中にもどり込む様
な状態で融着されるため、半導体素子の例えば
pn接合と、装着面との距離が、低融点金属膜の
厚さと同程度の場合、半導体素子の側面に溶けた
低融点金属が付着し、pn接合を短絡させること
が頻繁に起つた。又、低融点金属が融解した状態
で保持する時間によつても装着状態が変つた。あ
る程度長く保持する方が装着状態が良いが、300
℃前後で長く保持すると、オーム性電極が劣化す
るなど、半導体素子自身に悪影響を及ぼすことが
多く、逆に、保持時間が短かいと、装着状態のむ
らが多いなどの欠点があつた。
の装着面とよくなじまず島状に融着しているため
であることが発明者らの研究により分つた。この
ようななじみの悪さは、放熱体表面に形成された
低融点金属膜の膜厚が薄い場合に顕著に生じた。
しかし、低融点金属膜を厚くすると、今度は、半
導体素子が、溶けた低融点金属中にもどり込む様
な状態で融着されるため、半導体素子の例えば
pn接合と、装着面との距離が、低融点金属膜の
厚さと同程度の場合、半導体素子の側面に溶けた
低融点金属が付着し、pn接合を短絡させること
が頻繁に起つた。又、低融点金属が融解した状態
で保持する時間によつても装着状態が変つた。あ
る程度長く保持する方が装着状態が良いが、300
℃前後で長く保持すると、オーム性電極が劣化す
るなど、半導体素子自身に悪影響を及ぼすことが
多く、逆に、保持時間が短かいと、装着状態のむ
らが多いなどの欠点があつた。
本発明は、このような欠点を除くためになされ
たもので、異なる少なくとも２種類の金属により
構成された少なくとも２層からなる低融点の金属
層を半導体素子の装着面と、この半導体素子が装
着される放熱体あるいは基体との間に設けること
により、融着時における低融点金属と半導体素子
の装着面とのなじみを良くし、低融点の金属膜が
薄い場合でも一様な融着を実現し、又、融着の時
間による装着状態のバラツキも低減し、その結
果、熱抵抗や電気抵抗の良好な半導体装置を高い
歩留りで得ることを可能にするものである。尚こ
こで言う金属とは、合金も含む。又、低融点金属
とは、融点が400℃程度以下の金属を言う。
たもので、異なる少なくとも２種類の金属により
構成された少なくとも２層からなる低融点の金属
層を半導体素子の装着面と、この半導体素子が装
着される放熱体あるいは基体との間に設けること
により、融着時における低融点金属と半導体素子
の装着面とのなじみを良くし、低融点の金属膜が
薄い場合でも一様な融着を実現し、又、融着の時
間による装着状態のバラツキも低減し、その結
果、熱抵抗や電気抵抗の良好な半導体装置を高い
歩留りで得ることを可能にするものである。尚こ
こで言う金属とは、合金も含む。又、低融点金属
とは、融点が400℃程度以下の金属を言う。
即ち、本発明は、融着による半導体素子の装着
方法において、異なる少なくとも２種類の低融点
金属により構成された、少なくとも２層からなる
金属層を、半導体素子の装着面とこの半導体素子
が装着される基体との間に設け、かつ、この２種
類の低融点金属層のうち、融点のより低い方の金
属層が装着時の接触面を形成するようにし、これ
らの金属層を融解させることにより、半導体素子
を基体に融着させることを特徴とするもので、以
下、図面を用いて詳細に説明する。
方法において、異なる少なくとも２種類の低融点
金属により構成された、少なくとも２層からなる
金属層を、半導体素子の装着面とこの半導体素子
が装着される基体との間に設け、かつ、この２種
類の低融点金属層のうち、融点のより低い方の金
属層が装着時の接触面を形成するようにし、これ
らの金属層を融解させることにより、半導体素子
を基体に融着させることを特徴とするもので、以
下、図面を用いて詳細に説明する。
第２図は、半導体素子を放熱体に装着する場合
を例にとつて、本発明を実施する際における、半
導体素子２２と放熱体２１の融着前の状態の一例
を示したものである。この実施例では、放熱体２
１の表面に第１の低融点金属膜としてSn膜２３
が形成されており、このSn膜２３と接する半導
体素子２２の装着面に第２の低融点金属膜とし
て、Snより融点の低いIn膜２４が形成されてい
る。このように、Sn膜２３とIn膜２４の２層か
らなる金属層が、半導体素子２２と放熱体２１の
間に設けられている。Sn膜２３とIn膜２４は、
例えば蒸着により容易に形成できる。膜厚は用途
により多少異なるが1000Å〜数μｍ程度である。
第２図のようにSn膜２３とIn膜２４が接した状
態で温度を上げる。Inの融点は155℃であるがIn
とSnの合金化反応は、それより低い温度で始ま
る。従つて、Sn膜２３とIn膜２４の接触面では、
遅くとも温度が155℃になるまでにSnとInの反応
が始まり金属が溶け始める。Snの融点は232℃で
あるので232℃に達するまでは、InとSnの反応
は、Sn膜２３とIn膜２４の接触面近傍で起つて
いる。InとSnの反応が起つている部分は、金属
が溶けていわゆる“濡れた状態”になつている。
温度が232℃になるとSn膜２３全体が溶けてInと
Snの反応は全体に渡る。その後温度を下げてIn
とSnの合金層を固化させ、半導体素子２２と放
熱体２１の装着を完了する。本発明の方法によれ
ば、少なくとも温度が155℃から232℃になる間半
導体素子２２と放熱体２１の接触部は金属が溶け
た状態になつている。そのため、従来、例えば第
１図に示した様にSn膜のみを放熱体に形成した
場合には、温度が232℃になるまでは半導体素子
と放熱体の接触部で金属が溶けた状態が実現しな
いのに比べると、本発明の方法では、接触部での
金属のなじみが格段に良くなり、一様な融着が容
易に実現できる。この効果は、金属層が薄い場合
でも又、Snの融点以上で長く保持しなくとも充
分得られる。
を例にとつて、本発明を実施する際における、半
導体素子２２と放熱体２１の融着前の状態の一例
を示したものである。この実施例では、放熱体２
１の表面に第１の低融点金属膜としてSn膜２３
が形成されており、このSn膜２３と接する半導
体素子２２の装着面に第２の低融点金属膜とし
て、Snより融点の低いIn膜２４が形成されてい
る。このように、Sn膜２３とIn膜２４の２層か
らなる金属層が、半導体素子２２と放熱体２１の
間に設けられている。Sn膜２３とIn膜２４は、
例えば蒸着により容易に形成できる。膜厚は用途
により多少異なるが1000Å〜数μｍ程度である。
第２図のようにSn膜２３とIn膜２４が接した状
態で温度を上げる。Inの融点は155℃であるがIn
とSnの合金化反応は、それより低い温度で始ま
る。従つて、Sn膜２３とIn膜２４の接触面では、
遅くとも温度が155℃になるまでにSnとInの反応
が始まり金属が溶け始める。Snの融点は232℃で
あるので232℃に達するまでは、InとSnの反応
は、Sn膜２３とIn膜２４の接触面近傍で起つて
いる。InとSnの反応が起つている部分は、金属
が溶けていわゆる“濡れた状態”になつている。
温度が232℃になるとSn膜２３全体が溶けてInと
Snの反応は全体に渡る。その後温度を下げてIn
とSnの合金層を固化させ、半導体素子２２と放
熱体２１の装着を完了する。本発明の方法によれ
ば、少なくとも温度が155℃から232℃になる間半
導体素子２２と放熱体２１の接触部は金属が溶け
た状態になつている。そのため、従来、例えば第
１図に示した様にSn膜のみを放熱体に形成した
場合には、温度が232℃になるまでは半導体素子
と放熱体の接触部で金属が溶けた状態が実現しな
いのに比べると、本発明の方法では、接触部での
金属のなじみが格段に良くなり、一様な融着が容
易に実現できる。この効果は、金属層が薄い場合
でも又、Snの融点以上で長く保持しなくとも充
分得られる。
又、InとSnの合金の融点は、Sn中のInの比率
により117℃から232℃と異なるが、半導体素子２
２が放熱体２１に装着された後の融着部の融点が
高い方が望ましい場合には、Sn膜２３とIn膜２
４の厚さの比を適当に選び、融着部におけるSn
とInの重量比が９対１程度になるようにすれば、
融着部の融点は、210℃程度とSnの融点に近いも
のが得られる。このように低い温度で融着が始ま
り、融着後の融点が融着開始温度より高くするこ
とができることも本発明による装着方法の特長で
ある。
により117℃から232℃と異なるが、半導体素子２
２が放熱体２１に装着された後の融着部の融点が
高い方が望ましい場合には、Sn膜２３とIn膜２
４の厚さの比を適当に選び、融着部におけるSn
とInの重量比が９対１程度になるようにすれば、
融着部の融点は、210℃程度とSnの融点に近いも
のが得られる。このように低い温度で融着が始ま
り、融着後の融点が融着開始温度より高くするこ
とができることも本発明による装着方法の特長で
ある。
低融点の金属層を設ける方法としては、第２図
の実施例に示した半導体素子と、半導体素子を装
着する放熱体や基体のそれぞれに金属膜を形成す
る方法の他に、半導体素子或いは、放熱体や基体
の一方にのみに少なくとも２層の金属層を形成し
ても本発明の効果は充分得られる。この実施例
は、半導体素子或いは、放熱体や基体のいずれか
に、低融点金属膜を形成することが困難であつた
り、避けたい場合には、特に効果をもたらす。第
３図にこの実施例によつて半導体素子３２を放熱
体３１に装着する場合の融着前の状態を示した。
第１の低融点金属膜３３及び第２の低融点金属膜
３４からなる２層の金属層は、放熱体３１に形成
されている。この場合、半導体素子３２の装着面
と接する第２の低融点金属膜の融点を第１の金属
膜の融点より低くすると、本発明の効果を一層得
ることができる。
の実施例に示した半導体素子と、半導体素子を装
着する放熱体や基体のそれぞれに金属膜を形成す
る方法の他に、半導体素子或いは、放熱体や基体
の一方にのみに少なくとも２層の金属層を形成し
ても本発明の効果は充分得られる。この実施例
は、半導体素子或いは、放熱体や基体のいずれか
に、低融点金属膜を形成することが困難であつた
り、避けたい場合には、特に効果をもたらす。第
３図にこの実施例によつて半導体素子３２を放熱
体３１に装着する場合の融着前の状態を示した。
第１の低融点金属膜３３及び第２の低融点金属膜
３４からなる２層の金属層は、放熱体３１に形成
されている。この場合、半導体素子３２の装着面
と接する第２の低融点金属膜の融点を第１の金属
膜の融点より低くすると、本発明の効果を一層得
ることができる。
また半導体素子３２に２層の金属層を形成する
場合は融点の低い方の金属層が表面つまり放熱体
側にくるようにする。
場合は融点の低い方の金属層が表面つまり放熱体
側にくるようにする。
金属層として用いる金属は、SnやIn等に限ら
ず、Au：SnやAu・Siの様な合金でも本発明の効
果が得られる。
ず、Au：SnやAu・Siの様な合金でも本発明の効
果が得られる。
以上述べたように本発明により半導体素子と基
体との装着において一様でバラツキの少ない良好
な融着が容易に実現でき、熱抵抗や電気抵抗の優
れた半導体装置を高い歩留りで得ることができ
る。
体との装着において一様でバラツキの少ない良好
な融着が容易に実現でき、熱抵抗や電気抵抗の優
れた半導体装置を高い歩留りで得ることができ
る。
第１図は従来の融着による装着方法における半
導体素子と放熱体の断面の一部を示し、第２図及
び第３図は本発明の方法の実施例における半導体
素子と放熱体の断面の一部を示す。１１，２１及
び３１は放熱体、１２，２２及び３２は半導体素
子、１３，２３，２４，３３及び３４は金属膜を
それぞれ示す。
導体素子と放熱体の断面の一部を示し、第２図及
び第３図は本発明の方法の実施例における半導体
素子と放熱体の断面の一部を示す。１１，２１及
び３１は放熱体、１２，２２及び３２は半導体素
子、１３，２３，２４，３３及び３４は金属膜を
それぞれ示す。
Claims (1)
- １ 融着による、半導体素子の装着方法におい
て、少なくとも２種類の低融点金属により構成さ
れた、少なくとも２層からなる金属層を、半導体
素子の装着面とこの半導体素子が装着される放熱
体あるいは基体との間に設け、かつこの２種類の
低融点金属層のうち、融点のより低い方の金属層
が装着時の接触面を形成するようにし、これらの
金属層を融解させることにより半導体素子を基体
に融着させることを特徴とする半導体素子の装着
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12030379A JPS5643736A (en) | 1979-09-18 | 1979-09-18 | Attaching method of semiconductor element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12030379A JPS5643736A (en) | 1979-09-18 | 1979-09-18 | Attaching method of semiconductor element |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5643736A JPS5643736A (en) | 1981-04-22 |
| JPH0118580B2 true JPH0118580B2 (ja) | 1989-04-06 |
Family
ID=14782891
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12030379A Granted JPS5643736A (en) | 1979-09-18 | 1979-09-18 | Attaching method of semiconductor element |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5643736A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3215246A1 (de) * | 1982-04-23 | 1983-10-27 | Kaltenbach & Voigt Gmbh & Co, 7950 Biberach | Aerztliches, insbesondere zahnaerztliches handstueck |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS509148A (ja) * | 1973-05-30 | 1975-01-30 | ||
| JPS52143763A (en) * | 1976-05-26 | 1977-11-30 | Hitachi Ltd | Soldering method to holding substrate for semiconductor substrates |
| JPH05149A (ja) * | 1991-06-24 | 1993-01-08 | Mitsubishi Petrochem Co Ltd | 使い捨ておむつ |
-
1979
- 1979-09-18 JP JP12030379A patent/JPS5643736A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS509148A (ja) * | 1973-05-30 | 1975-01-30 | ||
| JPS52143763A (en) * | 1976-05-26 | 1977-11-30 | Hitachi Ltd | Soldering method to holding substrate for semiconductor substrates |
| JPH05149A (ja) * | 1991-06-24 | 1993-01-08 | Mitsubishi Petrochem Co Ltd | 使い捨ておむつ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5643736A (en) | 1981-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US2801375A (en) | Silicon semiconductor devices and processes for making them | |
| JP4823676B2 (ja) | 半導体デバイス・チップに熱放散物を形成する方法及び熱を放散させるための構造 | |
| US2820932A (en) | Contact structure | |
| US3046651A (en) | Soldering technique | |
| US4635091A (en) | Semiconductor device having overload protection | |
| US3273979A (en) | Semiconductive devices | |
| JPH0226376B2 (ja) | ||
| JPS6141135B2 (ja) | ||
| US3291578A (en) | Metallized semiconductor support and mounting structure | |
| JPH0118580B2 (ja) | ||
| US3665589A (en) | Lead attachment to high temperature devices | |
| JPS5946415B2 (ja) | 半導体装置の製造方法 | |
| US3093882A (en) | Method for producing a silicon semiconductor device | |
| US4921158A (en) | Brazing material | |
| US3638304A (en) | Semiconductive chip attachment method | |
| JPS62122157A (ja) | 光半導体用ヒ−トシンクの電極構造 | |
| JPS59189625A (ja) | 半導体装置の製造方法 | |
| JPS61181136A (ja) | ダイボンデイング方法 | |
| JPS61156823A (ja) | 半導体装置 | |
| JPS62163335A (ja) | 半導体装置 | |
| JPS588136B2 (ja) | ソシトリツケヨウキタイ | |
| JPS6034265B2 (ja) | 電子部品 | |
| JPS60143636A (ja) | 電子部品 | |
| JPS63181455A (ja) | Ｉｃパツケ−ジの封止方法 | |
| JPH0793329B2 (ja) | 半導体ペレツトの固定方法 |