JPH0636417B2 - 半導体装置の接着部品 - Google Patents

半導体装置の接着部品

Info

Publication number
JPH0636417B2
JPH0636417B2 JP59032187A JP3218784A JPH0636417B2 JP H0636417 B2 JPH0636417 B2 JP H0636417B2 JP 59032187 A JP59032187 A JP 59032187A JP 3218784 A JP3218784 A JP 3218784A JP H0636417 B2 JPH0636417 B2 JP H0636417B2
Authority
JP
Japan
Prior art keywords
package
pellet
alloy
melting point
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59032187A
Other languages
English (en)
Other versions
JPS60176244A (ja
Inventor
敏樹 江畑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP59032187A priority Critical patent/JPH0636417B2/ja
Publication of JPS60176244A publication Critical patent/JPS60176244A/ja
Publication of JPH0636417B2 publication Critical patent/JPH0636417B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Description

【発明の詳細な説明】 (ア)技術分野 この発明は、発光ダイオード、ホトダイオード、電界効
果トランジスタなどの半導体素子をパツケージにボンデ
イングするための接着部品に関する。
GaAs、GaP、InPなどの化合物半導体基板の上へ、発光ダ
イオード、ホトダイオード、電界効果トランジスタなど
が製作できる。これは、ウエハプロセスによつて、多量
に製造され、スクライプされて、個々の素子（チツプ）
に分けられる。半導体素子のそれぞれは、パツケージに
接着しなければならない。
シリコン半導体チツプの場合は、ダイボンドすべきチツ
プ面に金メツキし、Au−Sn共晶合金によつて、チツプを
パツケージにダイボンデイングする。
ところが、GaAsなどの化合物半導体チツプは、GaAsと直
接共晶するはんだがないので、Ge−Sn共晶合金を使つ
て、予めAuを蒸着したチツプ面をパツケージに接着する
ようにしている。
第３図は半導体素子（チツプ）５を、パツケージ６に接
着した従来構造を示す断面図である。Au−Siの共晶合金
を使うのは融点が低く、Auとなじみやすいからである。
半導体素子の接着面、パツケージの接着面には、予め金
を蒸着しておく。これが、半導体素子５の下部電極９
と、パツケージ６の表面金膜７である。
Au−Sn共晶合金８は、箔状のものを型抜きして、パツケ
ージ６に置き、この上に半導体素子５を重ねて、荷重を
掛け、加熱する。Au−Si共晶合金８が融けて、下部電極
９、表面金膜７と密着する。
このように、Au−Sn共晶合金によつて、接着している。
(イ)従来技術の問題点 (1)Au−Sn共晶合金は低融点合金と呼ばれるが、融点は3
20℃であり、半導体素子の耐熱性から考えると、なお高
温でありすぎる。
特に熱に敏感な半導体素子の場合、ダイボンデイング工
程のため、歩留りが著しく低下してしまう。
(2)接着するため350℃程度に加熱する。加熱するとAu−
Sn共晶合金は全体が均一に溶融してしまい、液状とな
る。素子には上方から加圧力がかかつているので、液状
の合金の周辺部へ浸み出してくる。第３図は浸み出した
合金が素子の側面を濡らした状態を示す。合金は導電性
があるので、フエイスダウン型の素子の場合、四周へも
れた合金が電極間をシヨートさせてしまう。こうなる
と、素子は全く機能しないので、これは不良品となる。
ここで、フエイスダウン型というのは、素子の動作層１
１（pn接合）と、これに付けた電極９をパツケージに接
着するものをいう。動作層１１、電極９は結晶基板部に
比して、極めて薄いから、合金が廻りこむと、これらを
容易にシヨートさせてしまう。
ここでは、上部電極１３、半導体結晶１２が、下部電極
９と短絡しているものが図示されている。これは致命的
なトラブルである。
(ウ)発明の目的 この発明の目的は、半導体素子をパツケージに接着する
際、 (1)半導体素子を劣化させないよう、より低い温度で接
着できる、 (2)接着のための部材が流動状に融けて素子の側面にま
わりこむことがない、 ようにした接着部品を与えることである。
(エ)構成 本発明は、Au−Sn共晶合金ではなく、Auの中間層と低融
点金属の表面層とよりなる積層金属を用いる。
第１図は本発明の接着用積層金属ペレツト１の断面図を
示す。
中間層２はAuで最も厚く、この両側をSnなどの低融点金
属の表面層３、４が覆つている。
これは、Au箔の両面に、Snの薄膜を付加したものであ
る。たとえば、50μmtのAuリボンに、真空蒸着法で、厚
さ２μｍのSnの薄い層を両面に、同時に形成する。
このように積層金属のリボンを作り、次に、適当な寸法
に型抜きしてペレツト状とする。例えば、半径500μｍ
φの円板状に型抜きしペレツトとする。第１図に示すも
のは、型抜き後のペレツトを表す。
第２図は、この接着用積層金属ペレツト１を使つて、パ
ツケージ６の上に半導体素子５を接着した状態を示す断
面図である。
この半導体素子５は、GaAsの発光ダイオードチツプの例
で、フエイスダウン型の素子取付になつている。下から
順に、下部電極９、絶縁膜１０、動作層１１、半導体結
晶（基板）１２、上部電極１３よりなる。
動作層１１は、pn接合を含むダブルヘテロ接合となつて
いるが、詳しいことは省略する。
上部電極１３はAuで、下部電極９はTi／Auよりなつてい
る。
一方、パツケージ６の表面は薄くAuを付けておく。表面
金膜７により接着を容易にすることは従来と変わらな
い。
このようなパツケージ６の表面金膜７の上に、接着用積
層金属ペレツト１を置き、さらに半導体素子５を重ね
る。
素子５、パツケージ６の両側からペレツト１を加熱し、
素子５には５ｇの荷重を加えた。
そして、230℃の温度で、30秒間ペレツト１を保持し
た。
この結果、Snが溶融し、素子５の下部電極９とペレツト
１の中間層２のAuと溶けあい、またパッケージ６の表面
金膜７と中間層２のＡｕとＳｎが溶けつて、これらが互
に接着された。
(オ)作用 接着用積層金属ペレツト１の表面層３、４の薄いSnが溶
けて、これが上下に接触するAuと反応して合金を作り、
これにより、上下のAu同士を接着するわけである。
ペレツト１の全体が融けるのではなく、薄いSn層だけが
融けて活性化する。融溶してAuと反応するSnの量はAnに
比して、充分少なくしてあることから、合金化するAuの
部分は、電極９、Auリボンの中間層２、パツケージのAu
７の極く一部に限定され、Au−Snペレツト全体が溶けな
い。これが優れた特長である。
Snの融点は217℃、Auの融点は1062℃であるから、この
間の温度で接着するようにすれば、Snだけ融ける、とい
う事は常に可能である。
(カ)効果 (1)ペレツト１の薄い表面層３、４だけが溶融し、Auと
合金化する。Auは溶けず、ペレツト１は殆ど変形しな
い。このため、接着前の形状、特に素子５と、パツケー
ジ６の位置関係（間隔、平行度）が、接着後も殆ど変わ
らず、精度良く維持できる。
(2)従来のペレツト（Au−Sn共晶合金）にみられた浸み
出しが皆無である。このため、組立工程の歩留りが向上
した。
(3)接着後の構造としては、素子の下部電極９−ペレツ
ト１の中間層（Au）２、パツケージ６の表面金膜７の各
界面の僅かな領域にのみAuSn合金が形成されたものであ
るから、素子５とパツケージ６の間の電気抵抗、熱抵抗
の増加も極めて少いものに抑えることができる。
従来使用されていたAuSn共晶合金の電気抵抗、熱抵抗は
Auの数倍から数十倍大きいからである。AuSn合金領域が
狭く、Auの部分が広いので抵抗は低い。
(4)本発明では、Snがまず溶融して液状となり、これと
接触する固体のAuと固液反応を生じて合金化する。この
ため、Snの融点217度を少し越える温度で接着可能であ
る．Au−Sn共晶合金の融点は約320℃であるから、本発
明は、従来法よりも、約100℃低い温度で接着すること
ができる。
このため、ボンデイング時の熱による半導体素子の劣化
を著しく低減できる。
(5)固液反応を利用することから、接着時の荷重を、従
来法の数分の一以下にすることができる。素子の機械的
劣化を防ぎ、接着工程での歩留りを大きく向上させるこ
とができる。
(6)液状のSnは表面張力を有するので、第２図に示すよ
うに半導体素子５の下部電極９に凹部があつても、Snは
凹部の中までまわり込み、空隙を残すことなく、接着で
きる。
(キ)その他の例 本発明は、Au箔を母材とし、この両側の面に少量の薄い
低融点金属の表面層３、４が形成されていればよい。
低融点金属の例としては、Snのみに限定されるのではな
い。In、Geも可能で、これにより表面層３、４を形成し
ても良い。
本発明は、発光ダイオード、レーザダイオード、ホトダ
イオード、ＦＥＴなどのチツプのパツケージへの接着に
用いられる。Au中間層２、低融点金属表面層３、４の厚
みは、目的に応じて任意に設定できる。
低融点金属は一般に酸化されやすい。低融点金属表面へ
さらに、500Å程度のAu層を防止することで低融点金属
の酸化を有効防止することができる。この場合、ペレツ
トは、例えばAu(0.05μm)、Sn(2μm)、Au(50μm)、Sn(2
μm)、Au(0.05μm)の５層構造となる。
【図面の簡単な説明】
第１図は本発明の半導体装置の接着部品のペレツト状に
したものの断面図。 第２図は半導体素子をパツケージに接着部品を用いて接
着したものの断面図。 第３図は従来例にかかるAu−Sn共晶合金で素子をパツケ
ージに接着した構造の断面図。 １……接着用積層金属ペレツト ２……ペレツトの中間層 ３、４……ペレツトの表面層 ５……半導体素子 ６……パツケージ ７……パツケージ表面金膜 ８……Au−Sn共晶合金 ９……下部電極 １０……絶縁膜 １１……動作層 １２……半導体結晶 １３……上部電極

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】半導体素子５のＡｕを含む電極９と、パッ
    ケージ６のＡｕを含む表面金膜７とを接着するための部
    品であって、Ａｕよりなる中間層２の両側に薄いＳｎ、
    Ｉｎ、Ｇｅのいずれか一種類よりなる表面層３、４を形
    成してあることを特徴とする半導体装置の接着部品。
  2. 【請求項２】Ｓｎ、Ｉｎ、Ｇｅのいずれか一種類よりな
    る表面層の表面が５００Å以下の厚みのＡｕで覆われて
    いる特許請求の範囲第（１）項記載の半導体装置の接着
    部品。
JP59032187A 1984-02-22 1984-02-22 半導体装置の接着部品 Expired - Lifetime JPH0636417B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59032187A JPH0636417B2 (ja) 1984-02-22 1984-02-22 半導体装置の接着部品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59032187A JPH0636417B2 (ja) 1984-02-22 1984-02-22 半導体装置の接着部品

Publications (2)

Publication Number Publication Date
JPS60176244A JPS60176244A (ja) 1985-09-10
JPH0636417B2 true JPH0636417B2 (ja) 1994-05-11

Family

ID=12351904

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59032187A Expired - Lifetime JPH0636417B2 (ja) 1984-02-22 1984-02-22 半導体装置の接着部品

Country Status (1)

Country Link
JP (1) JPH0636417B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03230552A (ja) * 1990-02-05 1991-10-14 Matsushita Electric Ind Co Ltd 半導体素子実装用接合材
JP2716355B2 (ja) * 1993-11-25 1998-02-18 日本電気株式会社 半導体装置の製造方法
JP3307145B2 (ja) * 1995-03-27 2002-07-24 株式会社日立製作所 パワーチップキャリア及びこれを用いたパワー半導体装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5450269A (en) * 1977-09-28 1979-04-20 Nec Home Electronics Ltd Semiconductor device
JPS54150988A (en) * 1978-05-19 1979-11-27 Toshiba Corp Manufacture of semiconductor device
JPS5858786A (ja) * 1981-10-05 1983-04-07 Hitachi Ltd 化合物半導体素子の取付構造

Also Published As

Publication number Publication date
JPS60176244A (ja) 1985-09-10

Similar Documents

Publication Publication Date Title
JP3271475B2 (ja) 電気素子の接合材料および接合方法
JP3230348B2 (ja) 樹脂封止型半導体装置及びその製造方法
US8466548B2 (en) Semiconductor device including excess solder
US8865522B2 (en) Method for manufacturing semiconductor devices having a glass substrate
US20070266558A1 (en) Electronic Component and Method of Producing the Same
US4320412A (en) Composite material for mounting electronic devices
JP2003510815A (ja) 能動素子上に設けられた接着パッドを備える半導体チップ
JP5300470B2 (ja) 半導体パッケージ及び同パッケージを形成する方法
US8193070B2 (en) Method for bonding layers, corresponding device and organic light-emitting diode
JPS61166051A (ja) 樹脂封止型半導体装置
US8310069B2 (en) Semiconductor package having marking layer
JPH10242383A (ja) 半導体装置
US7811862B2 (en) Thermally enhanced electronic package
US4558346A (en) Highly reliable hermetically sealed package for a semiconductor device
JPH0444347A (ja) 半導体装置及びその製造方法
JPH09172224A (ja) 光半導体素子用サブマウントおよびそのマウント方法
JPH10270626A (ja) 半導体装置およびその製造方法
JPH0636417B2 (ja) 半導体装置の接着部品
JPH09172029A (ja) 半導体チップ及びその製造方法並びに半導体装置
US8013452B2 (en) Wire-bonded semiconductor component with reinforced inner connection metallization
US20060197203A1 (en) Die structure of package and method of manufacturing the same
JPH0438859A (ja) 電子部品組立構造及びその組立方法
JPS5946415B2 (ja) 半導体装置の製造方法
JP3854467B2 (ja) 半導体装置の製造方法
JP3826989B2 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term