JP2001035854A - 膜の形成方法および電極あるいは配線の形成方法 - Google Patents

膜の形成方法および電極あるいは配線の形成方法

Info

Publication number
JP2001035854A
JP2001035854A JP2000143380A JP2000143380A JP2001035854A JP 2001035854 A JP2001035854 A JP 2001035854A JP 2000143380 A JP2000143380 A JP 2000143380A JP 2000143380 A JP2000143380 A JP 2000143380A JP 2001035854 A JP2001035854 A JP 2001035854A
Authority
JP
Japan
Prior art keywords
film
metal
forming
electrode
metal film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000143380A
Other languages
English (en)
Other versions
JP4788017B2 (ja
Inventor
Ichiji Kondo
市治 近藤
Yasuo Ishihara
康生 石原
Shuichi Nagahaka
修一 永墓
Takeshi Miyajima
健 宮嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2000143380A priority Critical patent/JP4788017B2/ja
Publication of JP2001035854A publication Critical patent/JP2001035854A/ja
Application granted granted Critical
Publication of JP4788017B2 publication Critical patent/JP4788017B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01022Titanium [Ti]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01023Vanadium [V]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01024Chromium [Cr]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01027Cobalt [Co]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0104Zirconium [Zr]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01073Tantalum [Ta]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01074Tungsten [W]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】低コストに、所望の膜や電極あるいは配線を配
置することができる方法を提供する。 【解決手段】シリコン基板1の上において電極部3と絶
縁膜2が露出した状態から、シリコン基板1の上に金属
膜4を成膜し、さらに、金属膜4の上に、金属膜4と下
地との界面にかかる応力を調整するための応力調整膜5
を形成する。そして、粘着シート7を用いて電極部3の
上の金属膜4を残し絶縁膜2の上の金属膜4を剥離す
る。金属膜4を成膜した後においては、電極部3と金属
膜4との間の密着力、および絶縁膜2と金属膜4との間
の密着力が強く、電極部3から金属膜4を、また、絶縁
膜2から金属膜4を剥離することができない状態となっ
ているが、応力調整膜5により、絶縁膜2と金属膜4と
の間の密着力が剥離可能な範囲まで低下する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は膜の形成方法およ
び電極あるいは配線の形成方法に係り、詳しくは、例え
ば、基板上での所望の領域(例えば、バンプ形成領域)
に金属膜を配置する技術に関するものである。
【0002】
【従来の技術】半導体デバイスの金属電極形成方法とし
て、ホトリソグラフィーを用いたパターン形成方法がよ
く知られており、これにより、所望の領域に電極を形成
することができる。また、この他の手法として、フリッ
プチップ工程での、Cuバンプ用のアンダーバンプメタ
ル膜(以下、UBM膜という)の形成の際に、保護膜と
下地電極との密着性の差を利用して粘着シートによりU
BM膜を選択的に除去する手法も提案されている(特開
平10−64912号公報)。
【0003】
【発明が解決しようとする課題】ところが、前述のホト
リソグラフィーを用いた金属電極の形成方法において
は、ホトリソおよびエッチング工程での設備やプロセス
コストが非常に高いという問題がある。また、UBM膜
を選択的に粘着シートで除去する方法に関しては、更に
安定して剥離を行いたいという要求がある。
【0004】そこで、この発明の目的は、低コストに、
所望の膜や電極あるいは配線を配置することができる方
法を提供することにある。
【0005】
【課題を解決するための手段】請求項1に記載の膜の形
成方法によれば、第1の材質およびそれとは異なる第2
の材質が露出された下地の表面上に膜を成膜する際に、
該膜の全応力が調整されて、膜と第1の材質との密着力
と、膜と第2の材質との密着力の差が制御される。つま
り、膜と第1の材質との密着力、および膜と第2の材質
との密着力が強く、第1の材質から膜を、また、第2の
材質から膜を剥離することができない状態に対し、膜の
全応力(total stress)を制御することにより、第1の
材質と膜との間の密着力が剥離可能な範囲まで低下す
る。なお、全応力とは、膜厚と内部応力との乗算値(全
応力=膜厚×内部応力)である。
【0006】そして、第1の材質上に位置する該膜が除
去されて、第2の材質上に位置する該膜が選択的に残さ
れる。その結果、従来のホトリソグラフィーを用いた方
法のようなホトリソおよびエッチング工程での設備やプ
ロセスコストが非常に高くなることが回避されるととも
に、従来のUBM膜を選択的に粘着シートで除去する方
法に比べ更に安定して剥離することができるようにな
る。このようにして、低コストに、所望の膜を配置する
ことができる。
【0007】請求項18に記載の電極あるいは配線の形
成方法によれば、その表面に金属あるいはシリコンと絶
縁膜とが露出されたシリコンウェハの表面上に金属膜
を、当該金属膜の全応力が金属あるいはシリコン上、絶
縁膜上においてともに増大するように成膜して、当該全
応力の増大により金属膜と絶縁膜との密着力を低下させ
る。このとき、金属あるいはシリコンと金属膜との間の
密着力、および絶縁膜と金属膜との間の密着力が強く、
金属あるいはシリコンから金属膜を、また、絶縁膜から
金属膜を剥離することができない状態に対し、金属膜の
全応力(total stress)を制御することにより、絶縁膜
と金属膜との間の密着力が剥離可能な範囲まで低下す
る。
【0008】そして、この状態でシリコンウェハ上に粘
着シートを貼着し、そして当該粘着シートを剥がすこと
により絶縁膜上に位置する金属膜を粘着シートに被着さ
せてシリコンウェハ上から剥離し、金属あるいはシリコ
ン上に位置する金属膜をシリコンウェハ上に残存させ
る。
【0009】その結果、従来のホトリソグラフィーを用
いた方法のようなホトリソおよびエッチング工程での設
備やプロセスコストが非常に高くなることが回避される
とともに、従来のUBM膜を選択的に粘着シートで除去
する方法に比べ更に安定して剥離することができるよう
になる。このようにして、剥離が容易で、かつ、低コス
トに、電極部または配線部の上に金属膜を配置すること
ができる。
【0010】請求項26に記載の電極あるいは配線の形
成方法によれば、基板の上において電極部または配線部
と絶縁膜が露出した状態から、当該基板の上に金属膜が
成膜される。このとき、電極部または配線部と金属膜と
の間の密着力、および絶縁膜と金属膜との間の密着力が
強く、電極部または配線部から金属膜を、また、絶縁膜
から金属膜を剥離することができない状態に対し、金属
膜の全応力(total stress)を制御することにより、絶
縁膜と金属膜との間の密着力が剥離可能な範囲まで低下
する。そして、電極部または配線部の上の金属膜を残し
絶縁膜の上の金属膜が剥離される。
【0011】その結果、従来のホトリソグラフィーを用
いた方法のようなホトリソおよびエッチング工程での設
備やプロセスコストが非常に高くなることが回避される
とともに、従来のUBM膜を選択的に粘着シートで除去
する方法に比べ更に安定して剥離することができるよう
になる。このようにして、剥離が容易で、かつ、低コス
トに、電極部または配線部の上に金属膜を配置すること
ができる。
【0012】また、請求項27に記載の電極あるいは配
線の形成方法によれば、基板の上において電極部または
配線部と絶縁膜が露出した状態から、当該基板の上に金
属膜が成膜される。このとき、電極部または配線部と金
属膜との間の密着力、および絶縁膜と金属膜との間の密
着力が強く、電極部または配線部から金属膜を、また、
絶縁膜から金属膜を剥離することができない状態となっ
ている。
【0013】さらに、金属膜の上に、当該金属膜と下地
との界面にかかる応力を調整するための応力調整膜が形
成され、この応力調整膜により、絶縁膜と金属膜との間
の密着力が剥離可能な範囲まで低下する。そして、電極
部または配線部の上の金属膜を残し絶縁膜の上の金属膜
が剥離される。
【0014】その結果、従来のホトリソグラフィーを用
いた方法のようなホトリソおよびエッチング工程での設
備やプロセスコストが非常に高くなることが回避される
とともに、従来のUBM膜を選択的に粘着シートで除去
する方法に比べ更に安定して剥離することができるよう
になる。このようにして、剥離が容易で、かつ、低コス
トに、電極部または配線部の上に金属膜を配置すること
ができる。
【0015】
【発明の実施の形態】(第1の実施の形態)以下、この
発明を具体化した第1の実施の形態を図面に従って説明
する。
【0016】図1(a)〜(d)には、本実施形態にお
ける半導体装置の製造工程を示す。本実施形態において
は、一般にパワー素子と呼ばれる半導体デバイスに具体
化している。その半導体デバイスの詳細については後ほ
ど説明する。
【0017】まず、図1(a)に示すように、半導体基
板であるシリコン基板1を用意する。そして、ウェハ状
態のシリコン基板1に対し一般的な半導体デバイス製造
技術を用いてトランジスタ等の素子(図示略)を形成す
る。さらに、シリコン基板1の上にCVD法などにより
絶縁膜2を形成する。この絶縁膜2はBPSG(Boron
- Phosphorus Silicate Glass)膜やPSG(Phosp
horus Silicate Glass)膜などから成る。さらに、こ
の絶縁膜2に対しシリコン基板内部(バルク部分)と導
通を得るためにフォトリソグラフィー手法により開口部
2aを形成する。引き続き、開口部2aを含めた絶縁膜
2の上部に、スパッタリング法や蒸着法を用いてアルミ
薄膜3を形成する。その後、フォトリソグラフィー手法
により、このアルミ薄膜3の不要部分を除去する。この
ようにして残されたアルミ薄膜3はトランジスタ等の素
子の電極部となる。
【0018】このようにして、シリコン基板1の上にお
いて、電極部(アルミ薄膜)3と絶縁膜2が露出した状
態となる。さらに、熱処理を行って、シリコン基板1と
アルミ薄膜3とを良好な導通が得られるようにする。な
お、シリコン基板1と電極部(アルミ薄膜)3との間
に、基板1とアルミ薄膜3の相互拡散によるアロイスパ
イクの発生を防止する目的で、バリアメタルと呼ばれる
金属を形成してもよい。
【0019】引き続き、図1(b)に示すように、ウェ
ハ状態のシリコン基板1の上に、更に金属膜4,5,6
を順に成膜する。この金属膜4,5,6を拡大したもの
を図2に示す。
【0020】図2において、第1の層である金属膜4
は、アルミ薄膜3と良好な接合を形成するための膜であ
り、具体的には、チタン薄膜を用いている。なお、チタ
ン薄膜の代わりに、前述の目的を達成する他の金属膜、
例えば、バナジウム、クロム、コバルト、ジルコニウ
ム、アルミニウム、タンタル、タングステン、白金、ま
たは、これらの金属の窒化物やこれらの金属を主成分と
する合金などを用いてもよい。また、アルミ薄膜3上に
は、通常、酸化膜が形成されるため、一般的にアルミ薄
膜3上に他の金属膜を成膜する場合、前述の酸化膜を取
り除く工程が必要となる。しかし、本実施形態のように
第1層目の金属膜としてチタン薄膜を用いた場合、チタ
ンが前述の酸化膜を還元し、自らを酸化することで良好
な界面が形成され、そのため、酸化膜除去工程は不要と
することができる。
【0021】図2において、第2の層である金属膜5
は、下地の金属膜4と基板1(絶縁膜2)との界面にか
かる応力を調整するための膜であり、具体的にはニッケ
ル薄膜を用いている。なお、ニッケル薄膜の代わりに、
前述の目的を達成する他の金属膜、例えば、銅、パラジ
ウム、または、これらの金属を主成分とする合金などを
用いてもよい。この金属膜5により、以降の工程におい
て絶縁膜2と金属膜4との間の密着力を剥離可能な範囲
まで低下させて金属膜4と絶縁膜2の剥離を容易に行わ
せることができるようになる。ここで、金属膜4と金属
膜(応力調整膜)5の積層膜は全応力(total stres
s)、つまり、膜厚と内部応力を乗算したもの(全応力
=膜厚×内部応力)が100N/m以上である。
【0022】図2において、第3の層である金属膜6
は、はんだ濡れ性の良好な膜であり、具体的には金(A
u)を用いている。なお、金(Au)の代わりに、前述
の目的を達成する他の金属膜、例えば、銅、銀、白金、
鉄、錫、ニッケル−バナジウム合金などを用いてもよ
い。また、金属膜6は、金属膜5にニッケルなど、はん
だ濡れ性の良い金属を用いた場合は省略することも可能
である。しかし、ニッケル表面が酸化するとはんだ濡れ
性が劣化するため、金属膜6を用いることが望ましい。
【0023】上述の3つの金属膜4,5,6は、図3に
示したような、大気に暴露することなく、真空中で連続
成膜可能なスパッタリング装置により成膜する。つま
り、真空チャンバ10にはその一端部にウェハ投入口1
1が、また、他端部にウェハ取り出し口12が設けら
れ、さらに、同チャンバ10には第1金属膜用ターゲッ
ト13と第2金属膜用ターゲット14と第3金属膜用タ
ーゲット15が配置されている。そして、真空チャンバ
10内においてウェハを搬送しつつ膜4,5,6を順に
成膜することができるようになっている。また、真空チ
ャンバ10の近傍にはコントロールパネル16が配置さ
れている。この図3の装置を使用することにより、金属
膜間に酸化膜を形成することなく成膜でき、そのため、
各金属膜間の密着性を高め、積層した膜4,5,6は1
つの金属膜のような振る舞いをすることとなる。
【0024】なお、図3の形状の装置でなくても、真空
を破ること無く搬送することが可能であれば、異なるス
パッタリング装置または蒸着装置においても実現可能で
ある。
【0025】そして、上述の金属膜4,5,6の成膜
後、図3のスパッタリング装置からウェハ状シリコン基
板1を取り出し、真空チャック等でウェハ状シリコン基
板1を固定し、図1(c)に示すように、粘着シート
(粘着フィルム)7を金属膜6上に隙間が生じないよう
に貼り付ける。
【0026】次に、粘着シート7を、図4に示すよう
に、ウェハ状基板1上から静かに剥ぎ取ると、図1
(d)に示すように、金属膜4,5,6の不要部分が半
導体デバイスから除去される。つまり、図5に示すよう
に、絶縁膜2上の金属膜4,5,6は粘着シート7に付
着し、ウェハ状基板1上から除去されるが、アルミ薄膜
3上の金属膜4,5,6はウェハ状基板1に残存する。
このようにして、金属膜4,5,6の不要部分が基板1
側から(半導体デバイス)から簡単に取り除かれる。
【0027】図4では、粘着シート7は、ウェハ状のシ
リコン基板1と同一形状にカットされているが、これ
は、ウェハ状基板1の搬送や一時保管を容易にするため
である。搬送や一時保管をする必要が無いときは、粘着
シート7の形状は、ウェハ状基板1と同一形状である必
要は無く、ウェハ状基板1より大きなサイズであって、
かつ、円形でも、四角形でも問題は無い。特に、一時保
管をする必要が無い場合には、ウェハ状基板1より大き
なサイズである方が引き剥がし易く、むしろ好ましい。
【0028】引き剥がしの原理は、以下の通りである。
本実施形態の第1の金属膜4であるチタンはアルミニウ
ムだけでなく絶縁膜2とも良好な接合を形成する。この
ため、通常、絶縁膜2とチタン薄膜4の間を剥がすこと
は困難である。しかし、図2に示すように、チタン薄膜
4の上部にニッケル薄膜5を成膜すると、剛性率および
成膜時の熱膨張率の差から、ニッケル薄膜5の内部に大
きな膜応力(引張応力)が発生する(詳しくは、チタン
は熱膨張率がアルミやシリコンに近く、ニッケルは熱膨
張率がチタンに比べ大きく、また、ニッケル成膜時に1
50℃から室温に下がるときにおいて引張応力が残留す
る)。このとき、チタン薄膜4の膜厚を500nm以下
とし、上述のようにチタン薄膜4とニッケル薄膜5との
間に酸化膜を形成することなく成膜すると、応力の影響
はチタン薄膜4と絶縁膜2の界面まで及び、チタン薄膜
4と絶縁膜2との間の密着力が剥離可能な範囲まで低下
する。
【0029】このように、下地材料の付着性(密着力)
の差と、金属電極薄膜(4,5,6)の内部応力を用い
ることにより、所望の電極材料を安定して絶縁膜2上の
み剥離することができる。尚、チタン薄膜4は、特開平
10−64912号公報に示されるCuのように熱処理
によりシリコン酸化物からは剥離しない金属である。即
ち、このような金属膜をシリコン酸化物等から剥離する
方法として、他の膜の応力を利用するのである。
【0030】図6に示したように、電極材料として多用
されるチタン薄膜はシリコン酸化物(SiO2 )との密
着性が高いため、粘着テープによる剥離試験を行っても
剥離は発生しない。しかしながら、その上に100N/
mの全応力を付与すべくニッケル薄膜を積層してNi/
Ti/SiO2 構造とすることにより粘着テープでの剥
離が可能となる。その原理は、図7に示した有限要素法
の計算結果から明確である(I.Kondo:J.Vac. S
ci. Technol. A12(1),169,1994)。図
7のAで示す領域が最も応力の高い部分である。つま
り、スパッタNi膜には引張応力が存在し、その応力に
よってチタン薄膜と下地(図7ではシリコン基板)界面
に高い引張応力が発生するので、Ti/Si界面での剥
離が可能になる。
【0031】なお、図7ではチタン薄膜の下地材料はシ
リコン基板であるが、これは、後記する第2の実施形態
に対応するものであり、第2の実施形態ではシリコン基
板の上にチタン薄膜/ニッケル薄膜を配置している。
【0032】図8に、チタン薄膜を用いた場合におけ
る、全応力を変えたときの粘着テープでの剥離率の測定
結果を示す。つまり、チタン薄膜4と絶縁膜(Si
2 )2との間の付着力、および、チタン薄膜4とアル
ミ薄膜3との間の付着力を、それぞれ測定した結果を示
す。なお、ここでのアルミ薄膜は、前処理無し、即ち、
表面のアルミ酸化膜は除去していない。図8から、シリ
コン酸化膜上では100N/mで剥離を生じさせること
ができることが分かる。これに対し、前処理無しのアル
ミ薄膜の表面では、380N/mでも剥離は発生しない
ことが分かる。従って、例えば、300N/mの全応力
を用いれば、成膜後において粘着テープを用いた剥離を
行えば、前処理無しのアルミ薄膜の表面に選択的にチタ
ン薄膜を残すことができる。
【0033】このように、金属膜4と絶縁膜2間の付着
力は、金属膜4とアルミ薄膜3間の付着力より小さく、
全応力が100N/m以上で金属膜4を粘着シート7を
用いて引き剥がすと、絶縁膜2上からは剥がれるが、ア
ルミ薄膜3上には残存することとなる。
【0034】ここで、膜4と膜5の積層膜の全応力は、
主にニッケル膜5の膜厚により制御可能である。全応力
値は高い方が絶縁膜2上で剥離する上で有利となる。し
かし、1500N/m以上の応力となると、ウェハが反
り、場合によっては(ウェハ厚が薄い場合など)、ウェ
ハを破損するおそれがあるため、製造上では100N/
m以上、1500N/m以下の範囲内で制御することが
好ましい。このように、全応力を1500N/m以下に
抑えることにより、成膜後のウェハのそりや破損などの
不具合を未然に防止することができる。
【0035】また、図4を用いて説明した粘着シート7
により金属膜4,5,6を剥ぎ取る方法として、図9,
10,11に示すようにすると、剥ぎ取りをより容易に
行うことができる。
【0036】つまり、図9のように、素子形成領域(半
導体デバイスの形成領域)20の周囲を金属膜の剥ぎ取
り領域21とする。この場合、剥ぎ取り領域21が、素
子形成領域20の間およびウェハ状基板1の外周部とな
り、かつ、連続している。これにより、粘着シート7の
剥ぎ取りの際に、ウェハ状基板1の最外周から剥離が始
まり、以後、剥離が連続する。このように、剥離が断続
することが無いため、バリの発生や剥ぎ取りムラを防止
することができる。また、一旦、剥ぎ取りが開始される
と、素子形成領域20における連続していない剥ぎ取り
部分も周りからの剥離時の力の作用を受けて、容易に剥
離される。
【0037】また、図9のようにすることが困難な場合
には、図10のように、スクライブ部分に直線的に延び
る剥ぎ取り領域22を設け、Z方向から剥ぎ取りを行
う。すると、剥離の起点を明確にすることができ、剥離
を容易に行うことができる。また、スクライブラインに
直交する方向(図中のXあるいはY方向)から剥ぎ取り
を行うようにすることもできる。
【0038】この場合、図11に示すように、剥ぎ取り
領域22に沿って粘着シート7に切れ目23を入れる。
つまり、粘着シート7を切れ目23により半円部7aと
半円部7bに区画する。そして、切れ目23から、剥ぎ
取りを開始すると、更に剥ぎ取りが容易となる。
【0039】図1(d)に示すように、粘着シート7を
用いて金属膜4,5,6の不要部分を半導体デバイスか
ら除去した後において、図12に示すようにする。図1
2(a)において、N- 型シリコン基板30の裏面側に
はN+ 型領域31が形成され、N- 型シリコン基板30
の表層部にはN型領域32とP型領域33が形成されて
いる。さらに、N- 型シリコン基板30の上にはゲート
酸化膜34を介してゲート電極35が形成されている。
このようにして、トランジスタセルを構成している。な
お、ゲート酸化膜34とゲート電極35は絶縁膜2に覆
われている。N - 型シリコン基板30の上面側にはアル
ミ薄膜3aが配置され、アルミ薄膜3aがN型領域32
とP型領域33に接しており、ソース電極となってい
る。また、N- 型シリコン基板30の上面側には、配線
としてのアルミ薄膜3bが配置されている。さらに、N
- 型シリコン基板30の裏面側がドレインとなる。この
ように、図1に示したアルミ薄膜3は機能からアルミ電
極3aとアルミ配線3bに分けられる。
【0040】また、上記に記述した、拡散領域はN型、
P型は逆でも素子としての機能に問題がなければかまわ
ない。また、図には示さないが、N+ 型領域31をP+
型領域にすることでIGBT(Insulated Gate Bipolar
Transistor )を作成することも可能である。
【0041】そして、図12(b)に示すように、基板
の裏面にドレイン電極36を形成するとともに、基板の
上面に保護膜37を形成し、フォトリソグラフィー法に
より電極部分38を開口する。さらに、図12(c)に
示すように、アルミ電極3a上の金属膜4,5,6に、
はんだ39を形成する。
【0042】このように、本実施の形態は下記の特徴を
有する。 (イ)膜の形成方法として、図1(b)に示すように、
第1の材質(絶縁物)2およびそれとは異なる第2の材
質(金属)3が露出された下地の表面上に膜(金属)4
を成膜し、図1(d)に示すように、第1の材質2上に
位置する該膜4を除去して第2の材質3上に位置する該
膜4を選択的に残すようにした膜の形成方法において、
図1(b)に示すように、膜4を成膜する際に該膜4の
全応力を調整して、膜4と第1の材質2との密着力と、
膜4と第2の材質3との密着力の差を制御するようにし
た。
【0043】つまり、膜4と第1の材質2との密着力、
および膜4と第2の材質3との密着力が強く、第1の材
質2から膜4を、また、第2の材質3から膜4を剥離す
ることができない状態に対し、膜4の全応力(total st
ress)を制御することにより、第1の材質2と膜4との
間の密着力が剥離可能な範囲まで低下する。その結果、
従来のホトリソグラフィーを用いた方法のようなホトリ
ソおよびエッチング工程での設備やプロセスコストが非
常に高くなることが回避されるとともに、従来のUBM
膜を選択的に粘着シートで除去する方法に比べ更に安定
して剥離することができるようになる。このようにし
て、低コストに、所望の膜を配置することができる。
【0044】より詳しくは、膜4の成膜後に図1(c)
に示すように粘着シート7を貼着し、当該粘着シート7
を剥がすことにより、第1の材質2上に位置する膜4は
粘着シート7に被着させて下地表面から除去し、第2の
材質3上に位置する膜4は粘着シート7の粘着力に抗し
て下地表面に残存させる。また、膜4の上に積層する膜
5により膜4の全応力を調整することが可能である。さ
らに、膜4として、第1,第2の材質2,3に直接接触
し、還元性を有する膜を用いると好ましい。 (ロ)電極の形成方法として、図1(b)に示すよう
に、その表面に金属3と絶縁膜2とが露出されたシリコ
ンウェハ1の表面上に金属膜4を、当該金属膜4の全応
力が金属3上、絶縁膜2上においてともに増大するよう
に成膜して、当該全応力の増大により金属膜4と絶縁膜
2との密着力を低下させる。このとき、金属3と金属膜
4との間の密着力、および絶縁膜2と金属膜4との間の
密着力が強く、金属3から金属膜4を、また、絶縁膜2
から金属膜4を剥離することができない状態に対し、金
属膜4の全応力(total stress)を制御することによ
り、絶縁膜2と金属膜3との間の密着力が剥離可能な範
囲まで低下する。この状態で図1(c)に示すように、
シリコンウェハ1上に粘着シート7を貼着し、そして図
5に示すように、当該粘着シート7を剥がすことにより
絶縁膜2上に位置する金属膜4を粘着シート7に被着さ
せてシリコンウェハ1上から剥離し、金属3上に位置す
る金属膜4をシリコンウェハ1上に残存させる。その結
果、従来のホトリソグラフィーを用いた方法のようなホ
トリソおよびエッチング工程での設備やプロセスコスト
が非常に高くなることが回避されるとともに、従来のU
BM膜を選択的に粘着シートで除去する方法に比べ更に
安定して剥離することができるようになる。このように
して、剥離が容易で、かつ、低コストに、電極部の上に
金属膜を配置することができる。 (ハ)電極の形成方法として、図1(a)に示すよう
に、シリコン基板1の上において電極部3と絶縁膜2が
露出した状態から、図1(b)に示すように、シリコン
基板1の上に金属膜4を成膜し、さらに、金属膜4の上
に、当該金属膜4と下地との界面にかかる応力を調整す
るための応力調整膜5を形成して、図1(c),(d)
に示すように、電極部3の上の金属膜4を残し絶縁膜2
の上の金属膜4を剥離するようにした。よって、金属膜
4を成膜した後においては、電極部3と金属膜4との間
の密着力、および絶縁膜2と金属膜4との間の密着力が
強く、電極部3から金属膜4を、また、絶縁膜2から金
属膜4を剥離することができない状態となっているが、
応力調整膜5により、絶縁膜2と金属膜4との間の密着
力が剥離可能な範囲まで低下する。詳しくは、金属膜4
には引張応力(あるいは圧縮応力)が存在し、その応力
にて金属膜4と下地の界面に高い応力が発生して界面で
の剥離が可能になる。その結果、従来のホトリソグラフ
ィーを用いた方法のようなホトリソおよびエッチング工
程での設備やプロセスコストが非常に高くなることが回
避されるとともに、従来のUBM膜を選択的に粘着シー
トで除去する方法に比べ更に安定して剥離することがで
きるようになる。
【0045】このようにして、剥離が容易で、かつ、低
コストに、電極部3の上に金属膜4,5,6が配置され
た構造の半導体装置、即ち、図12の縦型パワートラン
ジスタを製造することができる。 (ニ)応力調整膜(金属膜)5をニッケル薄膜としたの
で、実用上好ましい。 (ホ)金属膜4と金属膜5の積層膜は全応力が100N
/m以上となるようにしたので、実用上好ましい。 (ヘ)電極部3はアルミ薄膜(広くは、アルミニウムを
主成分とする薄膜)であるので、実用上好ましい。 (ト)図12(a)に示すように、絶縁膜2の上の金属
膜4を剥離した後において、図12(b)に示すよう
に、シリコン基板1の上に保護膜37を堆積するととも
に、当該保護膜37での電極部3aを露出させ、図12
(c)に示すように、露出させた電極部3a上に、はん
だ付けを行うものとしたので、実用上好ましい。 (チ)この場合において、図12(a)に示すように、
応力調整膜5の上に、はんだ濡れ性の良好な金属膜6を
形成したので、実用上好ましい。 (リ)図1(c),(d)に示すように、絶縁膜2の上
の金属膜4を剥離する工程は、粘着シート7を用いて行
うので、実用上好ましい。
【0046】なお、電極部3aの代わりに配線部に適用
してもよい。つまり、図12では、トランジスタセル上
において、はんだ39を配置したが、これ以外の場所で
もよい。図13は、トランジスタセル以外のアルミ配線
3bの上にはんだ40を配置した例である。これを利用
した場合、パワー素子以外でも、例えばフリップチップ
実装を行う素子のバンプ用UBMとして利用可能であ
る。
【0047】また、絶縁膜2の上の金属膜4を剥離した
後において、応力調整膜5を除去するようにしてもよ
い。また、金属膜4に例えば白金を用いた場合、金属膜
5および金属膜6は不要となる場合がある。これは、白
金はそれ自身高い真応力(intrinsic stress)を持ち、
かつ、金属膜よりも絶縁膜との密着性が低い。図14に
示したデータは、白金単体の膜厚に対する白金とアルミ
の剥離率、および白金とSi酸化膜の剥離率の関係であ
る。図14から、Pt膜厚が約220nm以上であれば
Si酸化膜上で剥離を生じさせることができることが分
かる(酸化シリコン/アルミ/白金系においてPt膜厚
を220nm以上とすることにより、酸化シリコン上の
みに剥離を発生させることができる)。即ち、金属膜5
が無くても、絶縁膜上を選択的に剥離可能である。特
に、白金は、はんだ付け可能な金属であるため、金属膜
5,6は不要である。このように、電極部(または配線
部)と絶縁膜が露出した状態から、基板の上に、金属膜
を成膜する際に、この金属膜の全応力(total stress)
を制御し、その後、電極部(または配線部)の上の金属
膜を残し絶縁膜の上の金属膜を剥離するようにしても、
金属膜の全応力の制御にて、やはり、絶縁膜と金属膜と
の間の密着力が剥離可能な範囲まで低下でき、剥離が容
易で、かつ、低コストに、電極部(または配線部)の上
に金属膜を配置することができる。 (第2の実施の形態)次に、第2の実施の形態を、第1
の実施の形態との相違点を中心に説明する。
【0048】図15には、本実施形態におけるダイオー
ドの製造工程を示す。第1の実施形態では電極部(また
は配線部)を構成する金属膜3はアルミ薄膜であり、そ
の上に金属膜4を形成する例を示したが、本実施形態に
おいては半導体基板であるシリコン基板50での不純物
拡散領域51の上に金属膜4を配置している。つまり、
第1の材質2は絶縁物であり、第2の材質51はシリコ
ンであり、膜4は金属であり、絶縁物2は、シリコン基
板50上に形成されてその開口部52内にシリコン51
を露出させ、下地を構成している。
【0049】図15(a)に示すように、P型シリコン
基板50に一般的な半導体デバイス製造技術を用いてN
型不純物拡散領域51を形成する。これにより、PN接
合を有するダイオードが構成される。そして、第1の実
施形態に示したものと同様の絶縁膜2を形成し、フォト
リソグラフィー法により開口部52を形成する。さら
に、フッ酸等により開口部52に形成される自然酸化膜
を除去する。
【0050】その後、図15(b)に示すように、アル
ミ薄膜を成膜しないで、金属膜4,5,6を順に成膜す
る(図2参照)。また、シリコン基板50の裏面に電極
53を形成する。
【0051】続いて、図15(c)に示すように、粘着
シート7を貼り付ける。そして、図4,5に示した方法
と同様な方法で粘着シート7をウェハ状基板50より引
き剥がす。すると、図15(d)に示すように、絶縁膜
2の開口部52のみに金属膜4,5,6を残すことがで
きる。そして、図15(e)に示すように、金属膜4,
5,6の部分の全面にはんだ付けを行い、はんだ54を
実装する。
【0052】さらに、図8を用いて説明を加える。図8
には、チタン薄膜と絶縁膜(SiO 2 )との間の付着
力、および、チタン薄膜とシリコン基板との間の付着力
を、それぞれ測定した結果も示すが、シリコン酸化膜上
では100N/mで剥離を生じさせることができ、これ
に対し、シリコン基板の表面では、380N/mでも剥
離は発生しないことが分かる。従って、チタン薄膜と絶
縁膜間の付着力は、チタン薄膜とシリコン基板間の付着
力より小さく、全応力が100N/m以上でチタン薄膜
を粘着シート7を用いて引き剥がすと、絶縁膜上からは
剥がれるが、シリコン基板上には残存することとなる。 (第3の実施の形態)次に、第3の実施の形態を、第2
の実施の形態との相違点を中心に説明する。
【0053】図16には、本実施形態における半導体装
置の製造工程を示す。図16は、図15(d)に示す部
位ではなく、その周辺でのシリコン基板1に複数の素子
を形成した回路(LSI等)の部分を示す。
【0054】本実施形態では、第1の材質2は酸化シリ
コンであり、第2の材質60は窒化シリコンであり、膜
4は金属である。まず、図16(a)に示すように、シ
リコン基板1上に絶縁膜であるシリコン酸化膜2を熱酸
化またはCVD法等より形成する。図には示していない
が、トランジスタ等の素子形成の後、絶縁膜であるシリ
コン窒化膜60を形成し、シリコン窒化膜60における
不要部分を除去し、その上に金属膜4,5,6を順に成
膜する。この金属膜4,5,6は図2に示すと同様な多
層構造である。この時、下層のチタン薄膜4がシリコン
窒化膜60と密着性が良いことから、ニッケル薄膜5の
膜厚を第1,第2の実施形態に比較して薄くすることが
できる。そして、図4,5に示す方法により金属膜4,
5,6を剥がすと、チタン薄膜4とシリコン酸化膜2と
は密着が良くないため、図16(b)に示すように、金
属膜4,5,6はシリコン窒化膜60上のみに残存す
る。当然、LSI上にはシリコンと導通を得る部分も存
在するためその部分の構造は図15(d)と同等の構造
となる。
【0055】なお、図16を用いて説明した技術を応用
して図17に示すように、絶縁基板(ガラス基板等)7
0を用いることもできる。絶縁基板70の上にシリコン
薄膜等の半導体薄膜71が形成され、この半導体薄膜7
1に素子(薄膜トランジスタなど)が配置され、さら
に、半導体薄膜71の上の所定領域にシリコン窒化膜6
0が配置され、その上にのみ金属膜4,5,6を残存さ
せている。このように、半導体基板上以外でも使用が可
能である。 (第4の実施の形態)次に、第4の実施の形態を、第1
の実施の形態との相違点を中心に説明する。
【0056】図18(a)に示すように、金属膜4,
5,6の内部応力が極めて高い場合においては、図18
(b)に示すように、金属膜4と絶縁膜2の付着性が極
めて低くなるため、絶縁膜2上の金属膜4,5,6は自
然剥離し、ウェハ状基板1から浮き上がる。そこで、ピ
ンセット等により、その浮き上がった部分をつまみ、引
き剥がす。このように、粘着シートを使用しなくても、
金属膜3の上にのみ金属膜4,5,6を配置することが
できる。特に、金属膜4,5,6の下に、AuやPtな
ど極めて酸化しにくい金属膜を配置する場合には、その
効果は顕著となる。
【0057】このように、金属膜4,5,6の内部応力
が極めて高い場合、粘着シートを用いなくても、自発的
な剥離を利用して金属膜4,5,6を配置することがで
きる。しかし、この場合でも、粘着シートを用いた方
が、より容易で、確実に電極や配線をパターニングでき
る。 (第5の実施の形態)次に、第5の実施の形態を、第4
の実施の形態との相違点を中心に説明する。
【0058】図19には、本実施形態における半導体装
置の製造工程を示す。本実施形態においては、第4の実
施形態で自然剥離により剥離した金属膜80を他の基板
82上に配置している。つまり、本実施形態では、自然
剥離した金属膜80を、粘着シート81を用いて第2の
基板82に配置する工程を含んでいる。即ち、粘着シー
ト81に被着された膜80を基板82上に移設する工程
を含んでいる。
【0059】図19(a)に示すように、自然剥離した
金属膜80を、粘着力の弱い粘着シート81に貼り付け
る。また、ウェハ状の第2の基板82に対し、先の粘着
力の弱い粘着シート81よりも粘着力の強い粘着剤83
を塗布する。このとき、導電性の材料であると望まし
い。さらに、図19(b)に示すように、粘着剤83の
上部に先の粘着シート81に張り付いた金属膜80を貼
り付ける。次に、図19(c)に示すように、粘着シー
ト81を剥がす。すると、金属膜80が基板82側に配
置される。
【0060】このようにして、剥離した金属膜80を他
素子の電極や配線として利用することができる。このと
き、膜80が基板82上に粘着剤83を用いて固定され
る。あるいは、図20(a)に示すように、自然剥離し
た金属膜90を粘着シート91に貼り付ける。そして、
図20(b)に示すように、ウェハ状の第2の基板92
に、粘着シート91に張り付いた金属膜90を貼り付け
る。さらに、図20(c)に示すように、熱処理して、
化合物層(シリサイド)93を形成する。そして、図2
0(d)に示すように、粘着シート91を剥がすと、金
属膜90を第2の基板92に配置できる。このように、
膜90と基板92との間の界面に両者の化合物93を形
成して、膜90を基板92上に固定することができる。 (第6の実施の形態)次に、第6の実施の形態を、第5
の実施の形態との相違点を中心に説明する。
【0061】図21には、本実施形態における半導体装
置の製造工程を示す。本実施形態においては、第4の実
施形態で自然剥離した金属膜のパターン100を、粘着
シート101を用いて第2の基板102に転写してい
る。
【0062】詳しくは、図21(a)に示すように、自
然剥離した金属膜のパターン100を粘着シート(透
明)101に貼り付ける。一方、ウェハ状の第2の基板
102に、金属膜103を形成するとともに、その上に
フォトレジストなどの感光樹脂材料104を塗布する。
そして、図21(b)に示すように、基板102の上に
先の粘着シート101を貼り付ける。さらに、光を照射
(露光)する。次に、図21(c)に示すように、粘着
シート101を剥がすとともに、感光部分のレジスト1
04を剥離する。そして、図21(d)に示すように、
残ったレジスト104をマスクとして所定領域の金属膜
103をエッチング除去する。さらに、図21(e)に
示すように、レジスト104を除去する。
【0063】このようにして、剥離パターンをマスクと
して使用することができる。即ち、粘着シート101に
被着された膜100によるパターン形状を用いて、基板
102上に配置された感光性樹脂104を露光し、該感
光性樹脂104にパターン形状を転写する。
【0064】あるいは、図21(a)に示すように、自
然剥離した金属膜のパターン100を粘着シート101
に貼り付けるとともに、ウェハ状基板102に金属膜1
03と粘着材料104を塗布し、図21(b)に示すよ
うに、その上部に先の粘着シート101を貼り付ける。
そして、図21(e)に示すように、粘着シート101
ごとエッチングして金属膜のパターン100を転写す
る。
【0065】なお、これまでの説明においては半導体基
板(ウェハ)上に電極や配線のパターンを形成する場合
について述べてきたが、配線用基板上に電極や配線のパ
ターンを形成する場合に適用してもよい。
【図面の簡単な説明】
【図1】 第1の実施の形態における半導体装置の製造
工程を示す図。
【図2】 要部の拡大図。
【図3】 成膜装置を説明するための斜視図。
【図4】 粘着シートの剥がし工程を説明するための斜
視図。
【図5】 粘着シートの剥がし工程を説明するための断
面図。
【図6】 テープ試験での剥離測定結果を示す図。
【図7】 有限要素法による応力測定結果を示す図。
【図8】 テープ試験での剥離測定結果を示す図。
【図9】 別例の剥き取り領域を示す図。
【図10】 別例の剥き取り領域を示す図。
【図11】 別例の粘着シートを説明するための図。
【図12】 第1の実施の形態における半導体装置の製
造工程を示す図。
【図13】 第1の実施の形態における半導体装置を示
す図。
【図14】 テープ試験での剥離測定結果を示す図。
【図15】 第2の実施の形態における半導体装置の製
造工程を示す図。
【図16】 第3の実施の形態における半導体装置の製
造工程を示す図。
【図17】 半導体装置を示す図。
【図18】 第4の実施の形態における半導体装置の製
造工程を示す図。
【図19】 第5の実施の形態における半導体装置の製
造工程を示す図。
【図20】 半導体装置の製造工程を示す図。
【図21】 第6の実施の形態における半導体装置の製
造工程を示す図。
【符号の説明】
1…シリコン基板、2…絶縁膜、3…アルミ薄膜、4…
金属膜、5…応力調整膜、6…金属膜、7…粘着シー
ト、37…保護膜、39…はんだ、50…P型シリコン
基板、51…N型不純物拡散領域、80…金属膜、81
…粘着シート、82…第2の基板、90…金属膜、91
…粘着シート、92…第2の基板、100…金属膜のパ
ターン、101…粘着シート、102…第2の基板。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 永墓 修一 愛知県刈谷市昭和町1丁目1番地 株式会 社デンソー内 (72)発明者 宮嶋 健 愛知県刈谷市昭和町1丁目1番地 株式会 社デンソー内

Claims (41)

    【特許請求の範囲】
  1. 【請求項1】 第1の材質(2)およびそれとは異なる
    第2の材質(3,51,60)が露出された下地の表面
    上に膜(4)を成膜し、前記第1の材質(2)上に位置
    する該膜(4)を除去して前記第2の材質(3,51,
    60)上に位置する該膜(4)を選択的に残すようにし
    た膜の形成方法において、 前記膜(4)を成膜する際に該膜(4)の全応力を調整
    して、前記膜(4)と前記第1の材質(2)との密着力
    と、前記膜(4)と前記第2の材質(3,51,60)
    との密着力の差を制御するようにしたことを特徴とする
    膜の形成方法。
  2. 【請求項2】 前記第1の材質(2)は絶縁物であり、
    前記第2の材質(3)は金属であり、前記膜(4)は金
    属であることを特徴とする請求項1に記載の膜の形成方
    法。
  3. 【請求項3】 前記第1の材質(2)は絶縁物であり、
    前記第2の材質(51)はシリコンであり、前記膜
    (4)は金属であることを特徴とする請求項1に記載の
    膜の形成方法。
  4. 【請求項4】 前記絶縁物(2)は、シリコン基板(5
    0)上に形成されてその開口部(52)内に前記シリコ
    ン(51)を露出させ、前記下地を構成することを特徴
    とする請求項3に記載の膜の形成方法。
  5. 【請求項5】 前記第1の材質(2)は酸化シリコンで
    あり、前記第2の材質(60)は窒化シリコンであり、
    前記膜(4)は金属であることを特徴とする請求項1に
    記載の膜の形成方法。
  6. 【請求項6】 前記膜(4)の成膜後に粘着シート
    (7)を貼着し、当該粘着シート(7)を剥がすことに
    より、前記第1の材質(2)上に位置する前記膜(4)
    は前記粘着シート(7)に被着させて前記下地表面から
    除去し、前記第2の材質(3)上に位置する前記膜
    (4)は前記粘着シート(7)の粘着力に抗して前記下
    地表面に残存させるようにすることを特徴とする請求項
    1〜5のいずれか1項に記載の膜の形成方法。
  7. 【請求項7】 前記粘着シート(81)に被着された前
    記膜(80)を基板(82)上に移設することを特徴と
    する請求項6に記載の膜の形成方法。
  8. 【請求項8】 前記膜(80)を前記基板(82)上に
    粘着剤(83)を用いて固定することを特徴とする請求
    項7に記載の膜の形成方法。
  9. 【請求項9】 前記膜(90)と前記基板(92)との
    間の界面に両者の化合物(93)を形成して、前記膜
    (90)を前記基板(92)上に固定することを特徴と
    する請求項7に記載の膜の形成方法。
  10. 【請求項10】 前記粘着シート(101)に被着され
    た前記膜(100)によるパターン形状を用いて、基板
    (102)上に配置された感光性樹脂(104)を露光
    し、該感光性樹脂(104)に前記パターン形状を転写
    することを特徴とする請求項6に記載の膜の形成方法。
  11. 【請求項11】 前記膜(4)の上に積層する膜(5)
    の膜厚により前記膜(4)の全応力を調整することを特
    徴とする請求項1〜10のいずれか1項に記載の膜の形
    成方法。
  12. 【請求項12】 前記膜(4)と応力調整膜(5)の積
    層膜は全応力が100N/m以上であることを特徴とす
    る請求項11に記載の膜の形成方法。
  13. 【請求項13】 前記膜(4)と応力調整膜(5)の積
    層膜は全応力が1500N/m以下であることを特徴と
    する請求項12に記載の膜の形成方法。
  14. 【請求項14】 前記第1の材質(2)は酸化シリコン
    であり、前記第2の材質(3)はアルミであり、前記膜
    (4)は膜厚が220nm以上の白金膜であることを特
    徴とする請求項1に記載の膜の形成方法。
  15. 【請求項15】 前記膜(5)はニッケル膜を含むこと
    を特徴とする請求項11に記載の膜の形成方法。
  16. 【請求項16】 前記膜(4)は前記第1,第2の材質
    (2,3)に直接接触し、還元性を有することを特徴と
    する請求項1〜15のいずれか1項に記載の膜の形成方
    法。
  17. 【請求項17】 前記還元性を有する膜(4)としてチ
    タン膜を用いることを特徴とする請求項16に記載の膜
    の形成方法。
  18. 【請求項18】 その表面に金属(3)あるいはシリコ
    ン(51)と絶縁膜(2)とが露出されたシリコンウェ
    ハ(1,50)の前記表面上に金属膜(4)を、当該金
    属膜(4)の全応力が前記金属(3)あるいはシリコン
    (51)上、前記絶縁膜(2)上においてともに増大す
    るように成膜して、当該全応力の増大により前記金属膜
    (4)と前記絶縁膜(2)との密着力を低下させ、 この状態で前記シリコンウェハ(1,50)上に粘着シ
    ート(7)を貼着し、 そして当該粘着シート(7)を剥がすことにより前記絶
    縁膜(2)上に位置する前記金属膜(4)を前記粘着シ
    ート(7)に被着させて前記シリコンウェハ(1,5
    0)上から剥離し、前記金属(3)あるいはシリコン
    (51)上に位置する前記金属膜(4)を前記シリコン
    ウェハ(1,50)上に残存させるようにしたことを特
    徴とする電極あるいは配線の形成方法。
  19. 【請求項19】 前記金属膜(4)の上に積層する金属
    膜(5)の膜厚により前記金属膜(4)の全応力を調整
    することを特徴とする請求項18に記載の電極あるいは
    配線の形成方法。
  20. 【請求項20】 前記金属膜(4)と応力調整膜(5)
    の積層膜は全応力が100N/m以上であることを特徴
    とする請求項19に記載の電極あるいは配線の形成方
    法。
  21. 【請求項21】 前記金属膜(4)と応力調整膜(5)
    の積層膜は全応力が1500N/m以下であることを特
    徴とする請求項20に記載の電極あるいは配線の形成方
    法。
  22. 【請求項22】 前記絶縁膜(2)は酸化シリコン膜で
    あり、前記金属(3)はアルミであり、前記金属膜
    (4)は膜厚が220nm以上の白金膜であることを特
    徴とする請求項18に記載の電極あるいは配線の形成方
    法。
  23. 【請求項23】 前記金属膜(4)はニッケル膜を含む
    ことを特徴とする請求項18〜21のいずれか1項に記
    載の電極あるいは配線の形成方法。
  24. 【請求項24】 前記金属膜(4)は前記金属(3)あ
    るいはシリコン(51)、絶縁膜(2)に直接接触し、
    還元性を有することを特徴とする請求項18〜23のい
    ずれか1項に記載の電極あるいは配線の形成方法。
  25. 【請求項25】 前記還元性を有する金属膜(4)とし
    てチタン膜を用いることを特徴とする請求項24に記載
    の電極あるいは配線の形成方法。
  26. 【請求項26】 基板(1)の上において電極部(3)
    または配線部と絶縁膜(2)が露出した状態から、当該
    基板(1)の上に、金属膜(4)を成膜する際に、当該
    金属膜(4)の全応力を制御し、その後、前記電極部
    (3)または配線部の上の金属膜(4)を残し前記絶縁
    膜(2)の上の金属膜(4)を剥離するようにしたこと
    を特徴とする電極あるいは配線の形成方法。
  27. 【請求項27】 基板(1,50)の上において電極部
    (3,51,60)または配線部と絶縁膜(2)が露出
    した状態から、当該基板(1,50)の上に金属膜
    (4)を成膜する工程と、 前記金属膜(4)の上に、当該金属膜(4)と下地との
    界面にかかる応力を調整するための応力調整膜(5)を
    形成して、前記電極部(3,51,60)または配線部
    の上の金属膜(4)を残し前記絶縁膜(2)の上の金属
    膜(4)を剥離する工程と、を備えたことを特徴とする
    電極あるいは配線の形成方法。
  28. 【請求項28】 前記応力調整膜(5)は金属膜である
    請求項27に記載の電極あるいは配線の形成方法。
  29. 【請求項29】 前記応力調整用膜(5)はニッケル薄
    膜である請求項28に記載の電極あるいは配線の形成方
    法。
  30. 【請求項30】 前記金属膜(4)と応力調整膜(5)
    の積層膜は全応力が100N/m以上であることを特徴
    とする請求項27に記載の電極あるいは配線の形成方
    法。
  31. 【請求項31】 前記金属膜(4)と応力調整膜(5)
    の積層膜は全応力が1500N/m以下であることを特
    徴とする請求項30に記載の電極あるいは配線の形成方
    法。
  32. 【請求項32】 前記電極部または配線部は、金属膜ま
    たは半導体基板(50)での不純物拡散領域(51)で
    ある請求項27に記載の電極あるいは配線の形成方法。
  33. 【請求項33】 前記電極部または配線部を構成する金
    属膜(3)はアルミニウムを主成分とする薄膜である請
    求項32に記載の電極あるいは配線の形成方法。
  34. 【請求項34】 前記絶縁膜(2)の上の金属膜(4)
    を剥離した後において、基板(1)の上に保護膜(3
    7)を堆積するとともに、当該保護膜(37)での前記
    電極部(3a)または配線部を露出させる工程を含むこ
    とを特徴とする請求項27に記載の電極あるいは配線の
    形成方法。
  35. 【請求項35】 前記露出させた電極部(3a)または
    配線部上に、はんだ付けを行う工程を含むことを特徴と
    する請求項34に記載の電極あるいは配線の形成方法。
  36. 【請求項36】 前記応力調整膜(5)の上に、はんだ
    濡れ性の良好な金属膜(6)を形成する工程を含むこと
    を特徴とする請求項35に記載の電極あるいは配線の形
    成方法。
  37. 【請求項37】 前記絶縁膜(2)の上の金属膜(4)
    を剥離する工程は、粘着シート(7)を用いて行うもの
    であることを特徴とする請求項27に記載の電極あるい
    は配線の形成方法。
  38. 【請求項38】 前記絶縁膜(2)の上の金属膜(4)
    を剥離する工程は、自然剥離により行うものであること
    を特徴とする請求項27に記載の電極あるいは配線の形
    成方法。
  39. 【請求項39】 前記自然剥離した金属膜(80)を、
    粘着シート(81)を用いて第2の基板(82)に配置
    する工程を含むことを特徴とする請求項38に記載の電
    極あるいは配線の形成方法。
  40. 【請求項40】 前記自然剥離した金属膜(80)のパ
    ターンを、粘着シート(81)を用いて第2の基板(8
    2)に転写する工程を含むことを特徴とする請求項38
    に記載の電極あるいは配線の形成方法。
  41. 【請求項41】 前記絶縁膜(2)の上の金属膜(4)
    を剥離した後において、前記応力調整膜(5)を除去す
    る工程を含むことを特徴とする請求項27に記載の電極
    あるいは配線の形成方法。
JP2000143380A 1999-05-17 2000-05-16 膜の形成方法および電極あるいは配線の形成方法 Expired - Fee Related JP4788017B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000143380A JP4788017B2 (ja) 1999-05-17 2000-05-16 膜の形成方法および電極あるいは配線の形成方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP11-136190 1999-05-17
JP1999136190 1999-05-17
JP13619099 1999-05-17
JP2000143380A JP4788017B2 (ja) 1999-05-17 2000-05-16 膜の形成方法および電極あるいは配線の形成方法

Publications (2)

Publication Number Publication Date
JP2001035854A true JP2001035854A (ja) 2001-02-09
JP4788017B2 JP4788017B2 (ja) 2011-10-05

Family

ID=26469832

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000143380A Expired - Fee Related JP4788017B2 (ja) 1999-05-17 2000-05-16 膜の形成方法および電極あるいは配線の形成方法

Country Status (1)

Country Link
JP (1) JP4788017B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002252183A (ja) * 2001-02-22 2002-09-06 Nitto Denko Corp 金属電極パターン形成方法
JP2003100654A (ja) * 2001-09-27 2003-04-04 Denso Corp パターン形成方法および半導体装置
JP2003100758A (ja) * 2001-09-27 2003-04-04 Denso Corp パターン形成方法および金属膜パターニング用粘着シート
CN111630641A (zh) * 2018-01-30 2020-09-04 日立化成株式会社 半导体装置的制造方法及膜状粘接剂

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52126167A (en) * 1976-04-15 1977-10-22 Hitachi Ltd Formation of electrode for semiconductor device
JPS56169325A (en) * 1980-05-29 1981-12-26 Nec Home Electronics Ltd Manufacture of semiconductor device
JPH0922883A (ja) * 1995-07-05 1997-01-21 Fujitsu Ltd 半導体装置の製造方法
JPH1064912A (ja) * 1996-08-20 1998-03-06 Matsushita Electric Ind Co Ltd 半導体デバイスの製造方法
JPH11145173A (ja) * 1997-11-07 1999-05-28 Sony Corp 半導体装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52126167A (en) * 1976-04-15 1977-10-22 Hitachi Ltd Formation of electrode for semiconductor device
JPS56169325A (en) * 1980-05-29 1981-12-26 Nec Home Electronics Ltd Manufacture of semiconductor device
JPH0922883A (ja) * 1995-07-05 1997-01-21 Fujitsu Ltd 半導体装置の製造方法
JPH1064912A (ja) * 1996-08-20 1998-03-06 Matsushita Electric Ind Co Ltd 半導体デバイスの製造方法
JPH11145173A (ja) * 1997-11-07 1999-05-28 Sony Corp 半導体装置の製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002252183A (ja) * 2001-02-22 2002-09-06 Nitto Denko Corp 金属電極パターン形成方法
JP4578698B2 (ja) * 2001-02-22 2010-11-10 日東電工株式会社 金属電極パターン形成方法
JP2003100654A (ja) * 2001-09-27 2003-04-04 Denso Corp パターン形成方法および半導体装置
JP2003100758A (ja) * 2001-09-27 2003-04-04 Denso Corp パターン形成方法および金属膜パターニング用粘着シート
JP4704633B2 (ja) * 2001-09-27 2011-06-15 株式会社デンソー パターン形成方法および金属膜パターニング用粘着シート
CN111630641A (zh) * 2018-01-30 2020-09-04 日立化成株式会社 半导体装置的制造方法及膜状粘接剂
CN111630641B (zh) * 2018-01-30 2023-05-02 昭和电工材料株式会社 半导体装置的制造方法及膜状粘接剂

Also Published As

Publication number Publication date
JP4788017B2 (ja) 2011-10-05

Similar Documents

Publication Publication Date Title
US6498086B1 (en) Use of membrane properties to reduce residual stress in an interlayer region
US6548386B1 (en) Method for forming and patterning film
JP2001035854A (ja) 膜の形成方法および電極あるいは配線の形成方法
US20070235744A1 (en) Eutectic bonding of ultrathin semiconductors
JP3446021B2 (ja) 半導体装置のバンプ電極構造およびその形成方法
JP4774575B2 (ja) パターン形成方法
JP3194793B2 (ja) 半導体装置の製造方法
JP4800529B2 (ja) パターン形成方法
JP3168400B2 (ja) 半導体装置および半導体装置の製造方法
JP2936680B2 (ja) 半導体装置の製造方法
JP2020009823A (ja) 半導体装置及び半導体装置の製造方法
KR100883864B1 (ko) 반도체 소자의 제조 방법
JP2001168282A (ja) 半導体集積回路およびその製造方法
JP2005129862A (ja) 半導体パッケージの製造方法、半導体パッケージ
JPH0236054B2 (ja)
JP2000232156A (ja) 半導体装置の製造方法
JP2000357701A (ja) 半導体装置及びその製造方法
KR100334971B1 (ko) 전기도금법을 이용한 금속배선라인 형성방법
JP3718261B2 (ja) 半導体集積回路装置の製造方法
JP2823046B2 (ja) 半導体装置およびその製造方法
JPH0715909B2 (ja) 半導体装置の製造方法
JPH0287526A (ja) 半導体装置の製造方法
JPH06188241A (ja) 薄膜配線の製造方法、半導体装置及び薄膜配線製造装置
JP2000357702A (ja) 半導体装置及びその製造方法
JP2000311914A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060616

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100730

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100817

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101015

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110308

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110428

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110621

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110704

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140729

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees