JP2607182Y2 - 圧接型半導体装置 - Google Patents
圧接型半導体装置Info
- Publication number
- JP2607182Y2 JP2607182Y2 JP1993053867U JP5386793U JP2607182Y2 JP 2607182 Y2 JP2607182 Y2 JP 2607182Y2 JP 1993053867 U JP1993053867 U JP 1993053867U JP 5386793 U JP5386793 U JP 5386793U JP 2607182 Y2 JP2607182 Y2 JP 2607182Y2
- Authority
- JP
- Japan
- Prior art keywords
- fixing member
- semiconductor device
- type semiconductor
- contact type
- semiconductor pellet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Die Bonding (AREA)
- Thyristors (AREA)
Description
【考案の詳細な説明】
【０００１】
【産業上の利用分野】本考案は、半導体ウェーハと温度
補償板とを固着させない（以下、アロイフリー型とい
う。）形式の圧接型半導体装置に関するものである。
補償板とを固着させない（以下、アロイフリー型とい
う。）形式の圧接型半導体装置に関するものである。
【０００２】
【従来の技術】この種の電力用の半導体装置、例えば、
ゲートターンオフサイリスタ（以下、ＧＴＯと略記す
る。）等は、自己消弧素子として高耐圧、大電流の分野
で特徴を発揮している。以下、ＧＴＯの概略構造とその
問題点を説明する。図４は、ＧＴＯの従来の概略構造の
１つを示す説明図である。図において、シリコン基板１
００は、ＰＮＰＮ構造を有し、アノード側には、Ｐエミ
ッタ層７を選択的に貫通するＮ↑＋短絡層６が設けられ
ている。また、シリコン基板１００は、アノード電極と
なる温度補償板８とろう付けされている。該温度補償板
８には、シリコン基板１００と熱膨張係数の近似したモ
リブデン、タングステンが用いられている。
ゲートターンオフサイリスタ（以下、ＧＴＯと略記す
る。）等は、自己消弧素子として高耐圧、大電流の分野
で特徴を発揮している。以下、ＧＴＯの概略構造とその
問題点を説明する。図４は、ＧＴＯの従来の概略構造の
１つを示す説明図である。図において、シリコン基板１
００は、ＰＮＰＮ構造を有し、アノード側には、Ｐエミ
ッタ層７を選択的に貫通するＮ↑＋短絡層６が設けられ
ている。また、シリコン基板１００は、アノード電極と
なる温度補償板８とろう付けされている。該温度補償板
８には、シリコン基板１００と熱膨張係数の近似したモ
リブデン、タングステンが用いられている。
【０００３】しかし、上記のろう付けによる合金法を用
いたアノード電極の形成は、シリコン基板１００と温度
補償板８の熱膨張の違いによるバイメタル効果に起因し
て素子に反りを発生させたり、アルミシリサイドのＮ↑
＋短絡層６の浸蝕により、素子の特性不良を生じさせる
ことがあった。これらを抑制する手段として、温度補償
板８を厚くしたり、Ｎ↑＋短絡層６及びＰエミッタ層７
を深く形成する必要があった。一方、温度補償板８の厚
みを増加させることは、コストアップの原因となり、ま
た、Ｎ↑＋短絡層６及びＰエミッタ層７を厚くすること
は、スイッチング損失の増加となり、どちらも前記の素
子の反りや特性不良の抑制とトレードオフの関係にあ
り、素子としては不利となっている。なお、図中、１
は、Ｎエミッタ領域に設けられたカソード電極、２は、
カソード電極１と段差を有するようにＰベース層４上に
設けられたゲート電極、５は、Ｎベース層、９は、シリ
コン基板１００にベベル加工面の保護材として用いたパ
ッシベーションゴムである。
いたアノード電極の形成は、シリコン基板１００と温度
補償板８の熱膨張の違いによるバイメタル効果に起因し
て素子に反りを発生させたり、アルミシリサイドのＮ↑
＋短絡層６の浸蝕により、素子の特性不良を生じさせる
ことがあった。これらを抑制する手段として、温度補償
板８を厚くしたり、Ｎ↑＋短絡層６及びＰエミッタ層７
を深く形成する必要があった。一方、温度補償板８の厚
みを増加させることは、コストアップの原因となり、ま
た、Ｎ↑＋短絡層６及びＰエミッタ層７を厚くすること
は、スイッチング損失の増加となり、どちらも前記の素
子の反りや特性不良の抑制とトレードオフの関係にあ
り、素子としては不利となっている。なお、図中、１
は、Ｎエミッタ領域に設けられたカソード電極、２は、
カソード電極１と段差を有するようにＰベース層４上に
設けられたゲート電極、５は、Ｎベース層、９は、シリ
コン基板１００にベベル加工面の保護材として用いたパ
ッシベーションゴムである。
【０００４】上記の問題点を克服するために、アノード
電極をろう付け法によらないで形成するアロイフリー技
術が既に、提案されている。この方法を用いた半導体素
子の構造図を図５に示す。図５において、アノード電極
１０は、合金法ではなく蒸着等によりアルミ層を形成し
ており、温度補償板と合金付けされていない。このアロ
イフリー法による半導体素子のパッシベーション加工
は、端面のベベル加工後、フッ酸、硝酸系の薬品によっ
て、加工歪を除去し、ベベル面にポリイミド樹脂１１を
塗布した後、焼成を行ない、その後、該ポリイミド樹脂
１１の上からシリコーン樹脂１２をトランスファモール
ド法により成形している。さらにこのトランスファモー
ルド法により成形されたシリコーン樹脂１２が固着され
た状態で、図６に示すように、平型パッケージ１９内に
収納し、その平型パッケージ内壁２１との位置決めに利
用していた。なお、図４と同一部分には同一符号を付し
てその他の説明は省略する。
電極をろう付け法によらないで形成するアロイフリー技
術が既に、提案されている。この方法を用いた半導体素
子の構造図を図５に示す。図５において、アノード電極
１０は、合金法ではなく蒸着等によりアルミ層を形成し
ており、温度補償板と合金付けされていない。このアロ
イフリー法による半導体素子のパッシベーション加工
は、端面のベベル加工後、フッ酸、硝酸系の薬品によっ
て、加工歪を除去し、ベベル面にポリイミド樹脂１１を
塗布した後、焼成を行ない、その後、該ポリイミド樹脂
１１の上からシリコーン樹脂１２をトランスファモール
ド法により成形している。さらにこのトランスファモー
ルド法により成形されたシリコーン樹脂１２が固着され
た状態で、図６に示すように、平型パッケージ１９内に
収納し、その平型パッケージ内壁２１との位置決めに利
用していた。なお、図４と同一部分には同一符号を付し
てその他の説明は省略する。
【０００５】
【考案が解決しようとする課題】上記のような従来の圧
接型半導体装置の構造では、シリコーン樹脂１２のトラ
スファモールド法による成形工程があり、全体としてそ
の工程が複雑化するなどの解決すべき課題があった。
接型半導体装置の構造では、シリコーン樹脂１２のトラ
スファモールド法による成形工程があり、全体としてそ
の工程が複雑化するなどの解決すべき課題があった。
【０００６】
【考案の目的】本考案は、上記のような課題を解決する
ためになされたもので、アロイフリー法を用い、しかも
位置決め部材としてのシリコーン樹脂の成形を必要とせ
ず、半導体ペレットを簡単に位置決めすることができる
構造を備えた圧接型半導体装置を提供することを目的と
するものである。
ためになされたもので、アロイフリー法を用い、しかも
位置決め部材としてのシリコーン樹脂の成形を必要とせ
ず、半導体ペレットを簡単に位置決めすることができる
構造を備えた圧接型半導体装置を提供することを目的と
するものである。
【０００７】
【問題点を解決するための手段】本考案の圧接型半導体
装置は、半導体ペレットが平型パッケージのアノードポ
ストとカソードポストとの間に挟持される構造の圧接型
半導体装置において、前記半導体ペレットのアノード側
若しくはカソード側の一方の主面外周部に環状の固定部
材はめ込み用の段差を設け、該段差に環状の固定部材を
はめ込み、前記パッケージ内壁面と前記半導体ペレット
との相対的位置決めをなすようにしたことを特徴とする
ものである。また、前記固定部材の一部を切り取って切
欠部を形成し、この切欠部にゲートパイプを通して前記
固定部材及び前記半導体ペレットの円周方向への移動を
防止するようにしたことを特徴とするものである。
装置は、半導体ペレットが平型パッケージのアノードポ
ストとカソードポストとの間に挟持される構造の圧接型
半導体装置において、前記半導体ペレットのアノード側
若しくはカソード側の一方の主面外周部に環状の固定部
材はめ込み用の段差を設け、該段差に環状の固定部材を
はめ込み、前記パッケージ内壁面と前記半導体ペレット
との相対的位置決めをなすようにしたことを特徴とする
ものである。また、前記固定部材の一部を切り取って切
欠部を形成し、この切欠部にゲートパイプを通して前記
固定部材及び前記半導体ペレットの円周方向への移動を
防止するようにしたことを特徴とするものである。
【０００８】
【作用】本考案の圧接型半導体装置においては、段差の
部分に固定部材をはめ込むようにしたので、該固定部材
の外周面により半導体ペレットを平型パッケージ内で確
実に位置決めすることができる。さらに、この固定部材
の一部に切欠部を設け、この切欠部にゲートパイプを挿
通するようにしたので、前記固定部材の円周方向の移動
を阻止することができ、組立後に平型パッケージに振動
等が加わっても半導体ペレットの位置ずれが生じない。
部分に固定部材をはめ込むようにしたので、該固定部材
の外周面により半導体ペレットを平型パッケージ内で確
実に位置決めすることができる。さらに、この固定部材
の一部に切欠部を設け、この切欠部にゲートパイプを挿
通するようにしたので、前記固定部材の円周方向の移動
を阻止することができ、組立後に平型パッケージに振動
等が加わっても半導体ペレットの位置ずれが生じない。
【０００９】
【実施例】以下に、本考案の実施例を図を参照して詳細
に説明する。まず、図７に示すように、シリコン基板１
００に３族の不純物であるガリウム、ボロン等を拡散し
てＰベース層４を形成する。さらに、アノード短絡層
（Ｎ↑＋短絡層）６をリンを拡散して形成し、Ｐエミッ
タ層７をガリウム、ボロン等を拡散することで形成す
る。次に、リンを拡散してＮエミッタ層１３を形成す
る。以上の工程は、従来と同様であるため、その詳しい
説明は省略する。
に説明する。まず、図７に示すように、シリコン基板１
００に３族の不純物であるガリウム、ボロン等を拡散し
てＰベース層４を形成する。さらに、アノード短絡層
（Ｎ↑＋短絡層）６をリンを拡散して形成し、Ｐエミッ
タ層７をガリウム、ボロン等を拡散することで形成す
る。次に、リンを拡散してＮエミッタ層１３を形成す
る。以上の工程は、従来と同様であるため、その詳しい
説明は省略する。
【００１０】また、ＧＴＯは、一般に多数の島状に分割
されたマルチカソードとするために、ゲート部分２ａを
フッ酸、硝酸系エッチング液により掘り込む。この時
に、カソード側の端面部分を、ゲート部分２ａと同時に
約３０μｍ掘り込み段差２０を形成する。その後、Ｎエ
ミッタ層１３を保護するための酸化膜１３ａを成長さ
せ、電極窓明け行なう。次に、図８に示すように、アノ
ード側（図示上方）にアルミを蒸着してアノード電極１
０を形成する。さらに、カソード電極１（図示下方）及
びゲート電極２も蒸着により形成する。次に、端面のベ
ベル加工後、フッ酸、硝酸系の薬品により加工歪を除去
し、カソード側の端面の段差２０の部分に、平型パッケ
ージ内壁までの寸法と公差を考慮した固定部材１４をは
め込む。この固定部材１４の材質としては、テフロン、
シリコンゴム等の絶縁材料が適している。また、アノー
ド電極１０を上方にして端面のベベル加工部分にパッシ
ベーションゴム（シリコンゴム）９を塗布する。
されたマルチカソードとするために、ゲート部分２ａを
フッ酸、硝酸系エッチング液により掘り込む。この時
に、カソード側の端面部分を、ゲート部分２ａと同時に
約３０μｍ掘り込み段差２０を形成する。その後、Ｎエ
ミッタ層１３を保護するための酸化膜１３ａを成長さ
せ、電極窓明け行なう。次に、図８に示すように、アノ
ード側（図示上方）にアルミを蒸着してアノード電極１
０を形成する。さらに、カソード電極１（図示下方）及
びゲート電極２も蒸着により形成する。次に、端面のベ
ベル加工後、フッ酸、硝酸系の薬品により加工歪を除去
し、カソード側の端面の段差２０の部分に、平型パッケ
ージ内壁までの寸法と公差を考慮した固定部材１４をは
め込む。この固定部材１４の材質としては、テフロン、
シリコンゴム等の絶縁材料が適している。また、アノー
ド電極１０を上方にして端面のベベル加工部分にパッシ
ベーションゴム（シリコンゴム）９を塗布する。
【００１１】次に、上記のような工程を経て得られた半
導体ペレットを図１に示すような平型パッケージ１９に
組み込む。この場合に、半導体ペレットに段差２０を設
けたので、この段差２０の部分に固定部材１４をはめ込
むことができ、この固定部材１４及びシリコン基板１０
０の外周面を利用して平型パッケージ内壁２１との位置
決めに利用することができる。また、図２に示すよう
に、固定部材１４の外周の一部を切り取り、切欠部１４
ａを形成し、ゲートリード２２をこの切欠部１４ａに挿
通することで、固定部材１４の円周方向の振動等による
移動が阻止される。また、段差２０を設けるためのシリ
コン基板１００のエッチングは、上記の工程の順序に限
定されず、Ｎエミッタ層１３を保護するための酸化膜３
を成長させた後、ゲート堀込み工程とは別の工程により
行なうことも可能である。この場合には、段差２０の深
さは約３０μｍに限定されずに、空乏層がＰベース層４
に拡がる限界値までエッチングすることが可能となる。
さらに、段差２０を付ける方法は、上記のように化学的
なエッチング方法に限らず、機械的な形成方法でも良
い。
導体ペレットを図１に示すような平型パッケージ１９に
組み込む。この場合に、半導体ペレットに段差２０を設
けたので、この段差２０の部分に固定部材１４をはめ込
むことができ、この固定部材１４及びシリコン基板１０
０の外周面を利用して平型パッケージ内壁２１との位置
決めに利用することができる。また、図２に示すよう
に、固定部材１４の外周の一部を切り取り、切欠部１４
ａを形成し、ゲートリード２２をこの切欠部１４ａに挿
通することで、固定部材１４の円周方向の振動等による
移動が阻止される。また、段差２０を設けるためのシリ
コン基板１００のエッチングは、上記の工程の順序に限
定されず、Ｎエミッタ層１３を保護するための酸化膜３
を成長させた後、ゲート堀込み工程とは別の工程により
行なうことも可能である。この場合には、段差２０の深
さは約３０μｍに限定されずに、空乏層がＰベース層４
に拡がる限界値までエッチングすることが可能となる。
さらに、段差２０を付ける方法は、上記のように化学的
なエッチング方法に限らず、機械的な形成方法でも良
い。
【００１２】次に、本考案の変形例について説明する。
本変形例においても、途中のゲート堀込み工程までは同
じである。次に、図９に示すように、Ｎエミッタ層１３
を保護するための酸化膜３を成長させた後、アノード側
の端面部分を選択的に除去して段差２０を形成する。除
去の方法は、上記の実施例と同様に、化学的エッチング
でも機械的な方法でもいずれでも良い。また、エッチン
グの深さは、Ｎベース層５に延びる空乏層の幅を考慮し
て精密に行なう必要があるが、約３０μｍ程度で良い。
その後、図１０に示すように、アノード側にアルミを蒸
着してアノード電極１０とし、また、カソード電極１及
びゲート電極２も同様に蒸着により形成する。
本変形例においても、途中のゲート堀込み工程までは同
じである。次に、図９に示すように、Ｎエミッタ層１３
を保護するための酸化膜３を成長させた後、アノード側
の端面部分を選択的に除去して段差２０を形成する。除
去の方法は、上記の実施例と同様に、化学的エッチング
でも機械的な方法でもいずれでも良い。また、エッチン
グの深さは、Ｎベース層５に延びる空乏層の幅を考慮し
て精密に行なう必要があるが、約３０μｍ程度で良い。
その後、図１０に示すように、アノード側にアルミを蒸
着してアノード電極１０とし、また、カソード電極１及
びゲート電極２も同様に蒸着により形成する。
【００１３】次いで、ベベル加工後、フッ酸、硝酸系の
薬品により加工歪を除去し、アノード側の端面の段差２
０の部分に、平型パッケージ２０の内壁までの寸法公差
を考慮して固定部材１４をはめ込み、カソード電極を上
にして、図１０に示すように、ベベル加工面にパッシベ
ーションゴム（シリコーンゴム）９を塗布する。以上の
ようにして得られた半導体ペレットを、図３に示すよう
に平型パッケージ１９に組み込む。なお、平型パッケー
ジ１９の開口端には、カソード電極ポスト１７及びアノ
ード電極ポスト１８を有し、カソード電極部材１５及び
アノード電極部材１６を介在させて、上記の半導体ペレ
ットが、上記カソード電極ポスト１７及びアノード電極
ポスト１８間に挟持される。また、カソード電極ポスト
１７の中央部には有底孔２６が形成され、この有底孔２
６内に絶縁スペーサ２３、ゲート電極部材２５、皿ばね
２７等のゲート電極部品を挿入し、該ゲート電極部材２
５をゲート電極２に圧接すると共に、該電極部材２５に
接続されたゲートリード２２の一端を絶縁パイプ２８を
介して平型パッケージ１９の外部に引き出す構造を採っ
ている。
薬品により加工歪を除去し、アノード側の端面の段差２
０の部分に、平型パッケージ２０の内壁までの寸法公差
を考慮して固定部材１４をはめ込み、カソード電極を上
にして、図１０に示すように、ベベル加工面にパッシベ
ーションゴム（シリコーンゴム）９を塗布する。以上の
ようにして得られた半導体ペレットを、図３に示すよう
に平型パッケージ１９に組み込む。なお、平型パッケー
ジ１９の開口端には、カソード電極ポスト１７及びアノ
ード電極ポスト１８を有し、カソード電極部材１５及び
アノード電極部材１６を介在させて、上記の半導体ペレ
ットが、上記カソード電極ポスト１７及びアノード電極
ポスト１８間に挟持される。また、カソード電極ポスト
１７の中央部には有底孔２６が形成され、この有底孔２
６内に絶縁スペーサ２３、ゲート電極部材２５、皿ばね
２７等のゲート電極部品を挿入し、該ゲート電極部材２
５をゲート電極２に圧接すると共に、該電極部材２５に
接続されたゲートリード２２の一端を絶縁パイプ２８を
介して平型パッケージ１９の外部に引き出す構造を採っ
ている。
【００１４】
【考案の効果】本考案によれば、半導体ペレットと平型
パッケージの位置決めを簡単に、かつ、正確に行なうこ
とができ、信頼性の高いアロイフリー法の圧接型半導体
装置を提供することができる。また、半導体ペレットの
一方の主面外周部に環状の固定部材はめ込み用の段差を
設け、該段差に環状の固定部材をはめ込み、パッケージ
内壁面と半導体ペレットとの相対的位置決めをなすよう
にしたので、従来のようなトランスファーモールド工程
を不要とし、製造工程が簡略化する。さらに、固定部材
は単純な環状形状であるために製作が容易であり、ま
た、半導体ペレット端面のベベル角度が変わっても同一
形状のものを共通して使用できるなどの効果がある。
パッケージの位置決めを簡単に、かつ、正確に行なうこ
とができ、信頼性の高いアロイフリー法の圧接型半導体
装置を提供することができる。また、半導体ペレットの
一方の主面外周部に環状の固定部材はめ込み用の段差を
設け、該段差に環状の固定部材をはめ込み、パッケージ
内壁面と半導体ペレットとの相対的位置決めをなすよう
にしたので、従来のようなトランスファーモールド工程
を不要とし、製造工程が簡略化する。さらに、固定部材
は単純な環状形状であるために製作が容易であり、ま
た、半導体ペレット端面のベベル角度が変わっても同一
形状のものを共通して使用できるなどの効果がある。
【図１】本考案の一実施例を示す電力用圧接型半導体装
置の組立図である。
置の組立図である。
【図２】上記装置に使用する固定部材の外観図である。
【図３】本考案の変形例を示す電力用圧接型半導体装置
の組立図である。
の組立図である。
【図４】従来の電力用圧接型半導体装置の半導体ペレッ
トを示す説明図である。
トを示す説明図である。
【図５】従来の半導体ペレットの説明図でである。
【図６】上記半導体ペレットを平型パッケージに組み込
んだ状態の説明図である。
んだ状態の説明図である。
【図７】本考案の実施例に使用するシリコン半導体基板
の説明図である。
の説明図である。
【図８】同じく上記実施例に使用する半導体ペレットの
説明図である。
説明図である。
【図９】本考案の変形例に使用する半導体ペレットの説
明図である。
明図である。
【図１０】同じく上記変形例に使用する半導体ペレット
の説明図である。
の説明図である。
１ カソード電極 ２ ゲート電極 ２ａ ゲート部分 ３ 酸化膜 ４ Ｐベース層 ５ Ｎベース層 ６ Ｎ↑＋短絡層 ７ Ｐエミッタ層 ８ 温度補償板 ９ パッシベーションゴム １０ アノード電極 １１ ポリイミド樹脂 １２ シリコーン樹脂 １３ Ｎエミッタ層 １３ａ 酸化膜 １４ 固定部材 １５ カソード電極部材 １６ アノード電極部材 １７ カソード電極ポスト １８ アノード電極ポスト １９ 平型パッケージ ２０ 段差 ２１ 平型パッケージ内壁 ２２ ゲートリード ２３ 絶縁スペーサ ２４ ゲート電極部品 ２５ ゲート電極部材 ２６ 有底孔 ２７ 皿ばね １００ シリコン半導体基板
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 29/74 H01L 21/52
Claims (2)
- 【請求項１】 半導体ペレットが平型パッケージのアノ
ードポストとカソードポストとの間に挟持される構造の
圧接型半導体装置において、 前記半導体ペレットのアノード側若しくはカソード側の
一方の主面外周部に環状の固定部材はめ込み用の段差を
設け、該段差に環状の固定部材をはめ込み、前記パッケ
ージ内壁面と前記半導体ペレットとの相対的位置決めを
なすようにしたことを特徴とする圧接型半導体装置。 - 【請求項２】 前記固定部材の一部を切り取って切欠部
を形成し、この切欠部にゲートパイプを通して前記固定
部材及び前記半導体ペレットの円周方向への移動を防止
するようにしたことを特徴とする請求項１に記載の圧接
型半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1993053867U JP2607182Y2 (ja) | 1993-09-10 | 1993-09-10 | 圧接型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1993053867U JP2607182Y2 (ja) | 1993-09-10 | 1993-09-10 | 圧接型半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0718456U JPH0718456U (ja) | 1995-03-31 |
| JP2607182Y2 true JP2607182Y2 (ja) | 2001-04-16 |
Family
ID=12954722
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1993053867U Expired - Fee Related JP2607182Y2 (ja) | 1993-09-10 | 1993-09-10 | 圧接型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2607182Y2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5126278B2 (ja) * | 2010-02-04 | 2013-01-23 | 株式会社デンソー | 半導体装置およびその製造方法 |
| JP2021028921A (ja) * | 2017-12-12 | 2021-02-25 | 三菱電機株式会社 | 圧接型半導体装置及び圧接型半導体装置の製造方法 |
-
1993
- 1993-09-10 JP JP1993053867U patent/JP2607182Y2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0718456U (ja) | 1995-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US2796563A (en) | Semiconductive devices | |
| US4618397A (en) | Method of manufacturing semiconductor device having a pressure sensor | |
| US3200311A (en) | Low capacitance semiconductor devices | |
| US3913217A (en) | Method of producing a semiconductor device | |
| EP0046316B1 (en) | Semiconductor devices and their manufacture | |
| US3588632A (en) | Structurally reinforced semiconductor device | |
| JP2607182Y2 (ja) | 圧接型半導体装置 | |
| EP0263504B1 (en) | Method for manufacturing high-breakdown voltage semiconductor device | |
| US3519900A (en) | Temperature compensated reference diodes and methods for making same | |
| GB2069235A (en) | Protecting semiconductor devices | |
| JPH0311666A (ja) | 半導体集積回路装置 | |
| EP0366916B1 (en) | Shorted-anode semiconductor device and methods of making the same | |
| JPH0529250A (ja) | 炭化珪素半導体装置 | |
| US4672415A (en) | Power thyristor on a substrate | |
| JPS60224253A (ja) | 半導体装置およびその製造方法 | |
| CA1205577A (en) | Semiconductor device | |
| JP2007514312A (ja) | 補強された内部接続メタライゼーションを有するワイヤボンディングされた半導体部品 | |
| JPS584815B2 (ja) | 半導体装置の製造方法 | |
| JP3144527B2 (ja) | 高濃度ｐｎ接合面を有する半導体装置の製造方法 | |
| CA1222576A (en) | Semiconductor device with improved support member | |
| JP3226528B2 (ja) | 半導体装置及びその製造方法 | |
| JP2709086B2 (ja) | 半導体装置の電極形成方法 | |
| JP2002184855A (ja) | 半導体素子及びその製造方法 | |
| US5426331A (en) | Semiconductor device with multi-layered heat-resistive electrode in titanium-titanium nitride-plantinum-gold system | |
| JPS5851413B2 (ja) | ハンドウタイソウチノ セイゾウホウホウ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |