JP2816684B2 - 複数のダイオードの製造方法 - Google Patents
複数のダイオードの製造方法Info
- Publication number
- JP2816684B2 JP2816684B2 JP63199768A JP19976888A JP2816684B2 JP 2816684 B2 JP2816684 B2 JP 2816684B2 JP 63199768 A JP63199768 A JP 63199768A JP 19976888 A JP19976888 A JP 19976888A JP 2816684 B2 JP2816684 B2 JP 2816684B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- intrinsic
- material layer
- manufacturing
- passivation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3192—Multilayer coating
-
- C—CHEMISTRY; METALLURGY
- C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
- C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
- C09J4/00—Adhesives based on organic non-macromolecular compounds having at least one polymerisable carbon-to-carbon unsaturated bond ; adhesives, based on monomers of macromolecular compounds of groups C09J183/00 - C09J183/16
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Organic Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Light Receiving Elements (AREA)
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】 （イ）産業上の利用分野 本発明は複数のダイオードの製造方法、特にPINダイ
オードを形成するために、高ドーピングｐ形層とｎ形層
との間に真性物質の領域を有するダイオードを製造する
方法に関する。
オードを形成するために、高ドーピングｐ形層とｎ形層
との間に真性物質の領域を有するダイオードを製造する
方法に関する。
PINダイオードにバイアスが印加されていない場合、
真性領域には自由電荷がない。ところが、このダイオー
ドに順方向にバイアスが印加されると、電子がｎ形層か
ら真性領域に流れるため、ダイオードのAC抵抗が小さく
なる。このように、ダイオードに流れるDC電流が増加す
るにつれて、AC抵抗が小さくなる。
真性領域には自由電荷がない。ところが、このダイオー
ドに順方向にバイアスが印加されると、電子がｎ形層か
ら真性領域に流れるため、ダイオードのAC抵抗が小さく
なる。このように、ダイオードに流れるDC電流が増加す
るにつれて、AC抵抗が小さくなる。
（ロ）従来の技術 薄片状の真性シリコンの一面にｐ形物質を、そして反
対面にｎ形物質を拡散することによって、PINダイオー
ドを製造することは公知である。従来のPINダイオード
は厚さが５〜10μｍの真性領域を有している。現在公知
の技術によって製造されたダイオードの場合、真性物質
の品質を損なうことなく、真性領域の幅を狭くすること
は難しい。即ち、遷移領域の段階構成が弱まるため、不
純物が真性領域に拡散する。
対面にｎ形物質を拡散することによって、PINダイオー
ドを製造することは公知である。従来のPINダイオード
は厚さが５〜10μｍの真性領域を有している。現在公知
の技術によって製造されたダイオードの場合、真性物質
の品質を損なうことなく、真性領域の幅を狭くすること
は難しい。即ち、遷移領域の段階構成が弱まるため、不
純物が真性領域に拡散する。
（ハ）発明が解決しようとする問題点 本発明の目的は、真性物質の特性を維持した状態で、
極めて薄いPINダイオードを製造する方法を提供するこ
とである。
極めて薄いPINダイオードを製造する方法を提供するこ
とである。
即ち、本発明は第１導電率型ドーパントを真性物質層
の一面に導入する工程、上記第１導電率型ドーパントが
導入された表面上に支持物質の層を成長させる工程、第
２導電率型ドーパントを真性物質層の反対面に導入する
工程、およびそれぞれがダイオードを構成する個々の素
子に真性物質層を分割する工程からなる複数のダイオー
ドの製造方法を提供するものである。
の一面に導入する工程、上記第１導電率型ドーパントが
導入された表面上に支持物質の層を成長させる工程、第
２導電率型ドーパントを真性物質層の反対面に導入する
工程、およびそれぞれがダイオードを構成する個々の素
子に真性物質層を分割する工程からなる複数のダイオー
ドの製造方法を提供するものである。
従って、得られる各ダイオードは、真性半導体物質の
中間層の純度が保存されているPINダイオード（またはN
IPダイオード）になっている。支持物質によって真性半
導体物質を支持するため、真性半導体物質を極めて薄
く、また脆いウエーハー、即ち薄片の形として使用でき
る。
中間層の純度が保存されているPINダイオード（またはN
IPダイオード）になっている。支持物質によって真性半
導体物質を支持するため、真性半導体物質を極めて薄
く、また脆いウエーハー、即ち薄片の形として使用でき
る。
そして、支持物質層を成長させる真性物質面にパッシ
ベーション物質を被覆することが好ましい。
ベーション物質を被覆することが好ましい。
また、パッシベーション物質の被膜は、二酸化ケイ素
層に窒化ケイ素層を設層して構成するのが好ましい。
層に窒化ケイ素層を設層して構成するのが好ましい。
支持物質については、（例えば、ドーパントの移動に
よって）真性層に損傷を与えない限り、ポリシリコンで
形成してもよく、あるいはその他の成長物質で形成して
もよい。この支持物質は基板を強化するだけでなく、製
造プロセス時、ダイオードの取り扱いを容易にするもの
である。また、支持物質は耐高温性で、膨張温度係数が
半導体の膨張温度係数に適合する必要がある。こうすれ
ば、真性層を、本発明方法以外の方法では実施不可能な
程度まで薄くすることができ、極めて薄いダイオードを
製造できる。
よって）真性層に損傷を与えない限り、ポリシリコンで
形成してもよく、あるいはその他の成長物質で形成して
もよい。この支持物質は基板を強化するだけでなく、製
造プロセス時、ダイオードの取り扱いを容易にするもの
である。また、支持物質は耐高温性で、膨張温度係数が
半導体の膨張温度係数に適合する必要がある。こうすれ
ば、真性層を、本発明方法以外の方法では実施不可能な
程度まで薄くすることができ、極めて薄いダイオードを
製造できる。
真性層を薄層化し、さらに第１導電率型ドーパントが
導入されている半導体物質があるならば、これを除去し
て、真性層の表面を露出すると、この露出表面に第２導
電率型ドーパントを拡散することができる。
導入されている半導体物質があるならば、これを除去し
て、真性層の表面を露出すると、この露出表面に第２導
電率型ドーパントを拡散することができる。
第２導電率型ドーパントが拡散している真性層の表面
は、マスキングすることができる。こうすれば、真性層
を介して支持層までエッチングすることによって、メサ
構造ダイオードを形成できる。
は、マスキングすることができる。こうすれば、真性層
を介して支持層までエッチングすることによって、メサ
構造ダイオードを形成できる。
マスキング層を取り外し、酸化ケイ素および窒化ケイ
素の層を被覆して、パッシベーションするのが有利であ
る。さらに、これら酸化物層および窒化物層上にガラス
パッシベーション層を形成することも可能である。
素の層を被覆して、パッシベーションするのが有利であ
る。さらに、これら酸化物層および窒化物層上にガラス
パッシベーション層を形成することも可能である。
電気接点を形成するために、第２導電率型ドーパント
が導入されている半導体層を被覆するパッシベーション
被膜を少なくとも部分的に除去して、半導体層の表面を
露出すると、この露出面に電気接点を形成することがで
きる。
が導入されている半導体層を被覆するパッシベーション
被膜を少なくとも部分的に除去して、半導体層の表面を
露出すると、この露出面に電気接点を形成することがで
きる。
この後、ワックスを使用して、セラミック支持体にウ
エハーを設層し、支持物質を従来と同様にしてエッチン
グにより除去する。同様に、エッチングによってパッシ
ベーション被膜の露出域を除去して、第１導電率型ドー
パントでドーピング処理された半導体物質を露出する。
露出された物質を金属で被覆して、他のダイオード接点
を形成する。
エハーを設層し、支持物質を従来と同様にしてエッチン
グにより除去する。同様に、エッチングによってパッシ
ベーション被膜の露出域を除去して、第１導電率型ドー
パントでドーピング処理された半導体物質を露出する。
露出された物質を金属で被覆して、他のダイオード接点
を形成する。
第１導電率型ドーパントでドーピングされた半導体物
質の他方の側については、金属メッキして、一体的なヒ
ートシンクとして作用するベースを形成するのが好まし
い。このように、ヒートシンクまでの熱の通路が極めて
短いため、ダイオードのパワーハンドリングが改善す
る。
質の他方の側については、金属メッキして、一体的なヒ
ートシンクとして作用するベースを形成するのが好まし
い。このように、ヒートシンクまでの熱の通路が極めて
短いため、ダイオードのパワーハンドリングが改善す
る。
高ドーピングした半導体物質を使用する場合には、オ
ーム接点の品質が改善する。
ーム接点の品質が改善する。
（ニ）実施例 次に、例示のみを目的として、本発明のダイオード製
造方法を第１図〜第11図について説明する。
造方法を第１図〜第11図について説明する。
第１図について説明すると、真性シリコンの250μｍ
基体１にホウ素を拡散することによって、高ドーピング
ｐ形シリコンの２μｍ層３を形成する。Siloxプロセス
を使用して、拡散面に二酸化ケイ素の0.1μｍ被膜５を
形成してから、化学蒸着（第２図）によって窒化ケイ素
の0.2μｍ被膜７を形成して、パッシベーション被膜を
形成する。
基体１にホウ素を拡散することによって、高ドーピング
ｐ形シリコンの２μｍ層３を形成する。Siloxプロセス
を使用して、拡散面に二酸化ケイ素の0.1μｍ被膜５を
形成してから、化学蒸着（第２図）によって窒化ケイ素
の0.2μｍ被膜７を形成して、パッシベーション被膜を
形成する。
第３図に、化学蒸着によって窒化物被膜７上に成長さ
せたポリシリコンの125μｍ支持層９を示す。
せたポリシリコンの125μｍ支持層９を示す。
次に、硝酸、フッ化水素およびエタノール酸（ethano
ic acid）からなる混合物を使用して、５μｍ程度の所
要最終厚みまで真性シリコン基体１を薄層化（第４図）
する。次いで、基体の露出面にリンを拡散して、ｎ形層
11を形成する（第５図）。
ic acid）からなる混合物を使用して、５μｍ程度の所
要最終厚みまで真性シリコン基体１を薄層化（第４図）
する。次いで、基体の露出面にリンを拡散して、ｎ形層
11を形成する（第５図）。
次に、マスキング層13を基体１に設層し（第６図）、
シリコンを介して窒化物被膜７までエッチングすること
によってメサ構造を形成する。
シリコンを介して窒化物被膜７までエッチングすること
によってメサ構造を形成する。
次に、第７図に示すように、マスキング層13を取り外
し、酸化ケイ素15および窒化ケイ素17のパッシベーショ
ン被膜を形成し、さらにガラス19のパッシベーション被
膜を形成する。パッシベーション被膜15、17、19の一部
を除去して、上部接点21を形成する（第８図）。この
後、接点21を金属層23で被覆する。第９図に示すよう
に、ワックスを使用して、セラミック支持体（図示省
略）に基体を取り付け、ポリシリコン支持層９をエッチ
ングによって除去する。
し、酸化ケイ素15および窒化ケイ素17のパッシベーショ
ン被膜を形成し、さらにガラス19のパッシベーション被
膜を形成する。パッシベーション被膜15、17、19の一部
を除去して、上部接点21を形成する（第８図）。この
後、接点21を金属層23で被覆する。第９図に示すよう
に、ワックスを使用して、セラミック支持体（図示省
略）に基体を取り付け、ポリシリコン支持層９をエッチ
ングによって除去する。
第10図は、露出窒化ケイ素７および二酸化ケイ素５が
除去され、第２ダイオード接触25が現われている基板を
示している。9:1の割合でCF4:O2を使用して、窒化ケイ
素をプラズマエッチングする。緩衝HFを使用して、二酸
化ケイ素層をエッチングする。また、第２接点25につい
ては、チタン銀層27を表面に蒸着して、ウエーハーベー
スを被覆することによってメタライジングする。次に、
このベースをほぼ10〜20μｍの厚さに銀メッキする。こ
の後、フォトレジストを使用して、接点上部を水酸化ア
ンモニウム、過酸化水素および水からなる混合物でエッ
チングする。
除去され、第２ダイオード接触25が現われている基板を
示している。9:1の割合でCF4:O2を使用して、窒化ケイ
素をプラズマエッチングする。緩衝HFを使用して、二酸
化ケイ素層をエッチングする。また、第２接点25につい
ては、チタン銀層27を表面に蒸着して、ウエーハーベー
スを被覆することによってメタライジングする。次に、
このベースをほぼ10〜20μｍの厚さに銀メッキする。こ
の後、フォトレジストを使用して、接点上部を水酸化ア
ンモニウム、過酸化水素および水からなる混合物でエッ
チングする。
次に、メタライジングされたベース層27を切断するこ
とによって、個々のダイオードを分離することができる
（第11図）。
とによって、個々のダイオードを分離することができる
（第11図）。
第１図〜第10図は、本発明による複数のダイオードの製
造工程を示し、そして第11図は、第10図に従って形成し
た複数のダイオードとして形成されたベース層を切断し
て得た各ダイオードを示す。 図中、１は基板、３はｐ形シリコン層、５は二酸化ケイ
素被膜、７は窒化ケイ素被膜、９はポリシリコン層、11
はｎ形層、13はマスキング層、15は酸化ケイ素被膜、17
は窒化ケイ素被膜、19はガラス被膜、21、25は接点、そ
して27はチタン銀層をそれぞれ示す。
造工程を示し、そして第11図は、第10図に従って形成し
た複数のダイオードとして形成されたベース層を切断し
て得た各ダイオードを示す。 図中、１は基板、３はｐ形シリコン層、５は二酸化ケイ
素被膜、７は窒化ケイ素被膜、９はポリシリコン層、11
はｎ形層、13はマスキング層、15は酸化ケイ素被膜、17
は窒化ケイ素被膜、19はガラス被膜、21、25は接点、そ
して27はチタン銀層をそれぞれ示す。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特公 昭45−32020（ＪＰ，Ｂ１) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 29/868
Claims (6)
- 【請求項１】第１導電率型ドーパントを真性物質層の一
面に導入する工程、上記真性物質層の上記一面にパッシ
ベーション物質の被膜を形成する工程、上記パッシベー
ション物質の被膜上に支持物質層を成長させる工程、上
記真性物質層の反対面から真性物質を除去することによ
って上記真性物質層を薄層化する工程、第２導電率型ド
ーパントを上記真性物質層の反対面に導入する工程、ダ
イオードを構成する個々の素子に上記真性物質層を分割
する工程、および上記支持物質を除去する工程からなる
複数のダイオードの製造方法。 - 【請求項２】上記パッシベーション物質の被膜が窒化ケ
イ素からなる特許請求の範囲第１項に記載の複数のダイ
オードの製造方法。 - 【請求項３】上記パッシベーション物質の被膜が二酸化
ケイ素層および窒化ケイ素層からなる特許請求の範囲第
１項に記載の複数のダイオードの製造方法。 - 【請求項４】上記支持物質がポリシリコンである特許請
求の範囲第１項〜第３項のいずれか１項に記載の複数の
ダイオードの製造方法。 - 【請求項５】上記第１導電率型ドーパントがドーピング
された、上記真性物質層の表面のパッシベーション被膜
を除去してから、上記真性物質層を分割する特許請求の
範囲第１項〜第４項のいずれか１項に記載の複数のダイ
オードの製造方法。 - 【請求項６】上記パッシベーション被膜を除去してか
ら、上記真性物質層をメタライジングする特許請求の範
囲第５項に記載の複数のダイオードの製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB8719309 | 1987-08-14 | ||
| GB878719309A GB8719309D0 (en) | 1987-08-14 | 1987-08-14 | Diodes |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6467977A JPS6467977A (en) | 1989-03-14 |
| JP2816684B2 true JP2816684B2 (ja) | 1998-10-27 |
Family
ID=10622327
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63199768A Expired - Lifetime JP2816684B2 (ja) | 1987-08-14 | 1988-08-10 | 複数のダイオードの製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP0303390B1 (ja) |
| JP (1) | JP2816684B2 (ja) |
| DE (1) | DE3860929D1 (ja) |
| GB (2) | GB8719309D0 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2676594B1 (fr) * | 1991-05-17 | 1997-04-18 | Sgs Thomson Microelectronics | Procede de prise de contact sur un composant semiconducteur. |
| DE4317721C1 (de) * | 1993-05-27 | 1994-07-21 | Siemens Ag | Verfahren zur Vereinzelung von Chips aus einem Wafer |
| US5656547A (en) * | 1994-05-11 | 1997-08-12 | Chipscale, Inc. | Method for making a leadless surface mounted device with wrap-around flange interface contacts |
| RU2452057C1 (ru) * | 2011-02-17 | 2012-05-27 | Открытое акционерное общество "Оптрон" | Способ изготовления полупроводниковых ограничительных диодов сверхвысокочастотного диапазона групповым методом |
| RU2546856C2 (ru) * | 2013-05-28 | 2015-04-10 | Закрытое акционерное общество "НИИМП-Т" | Способ изготовления полупроводниковых свч приборов |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2520931B1 (fr) * | 1982-02-02 | 1986-12-12 | Thomson Csf | Procede collectif de fabrication de diodes hyperfrequences avec encapsulation incorporee et diodes obtenues par ce procede |
| FR2538616B1 (fr) * | 1982-12-28 | 1986-01-24 | Thomson Csf | Procede de fabrication collective de diodes hyperfrequence avec encapsulation incorporee et diodes ainsi obtenues |
-
1987
- 1987-08-14 GB GB878719309A patent/GB8719309D0/en active Pending
-
1988
- 1988-08-03 DE DE8888307157T patent/DE3860929D1/de not_active Expired - Lifetime
- 1988-08-03 GB GB8818486A patent/GB2208964B/en not_active Expired - Lifetime
- 1988-08-03 EP EP88307157A patent/EP0303390B1/en not_active Expired
- 1988-08-10 JP JP63199768A patent/JP2816684B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0303390B1 (en) | 1990-10-31 |
| GB2208964A (en) | 1989-04-19 |
| EP0303390A1 (en) | 1989-02-15 |
| GB8719309D0 (en) | 1987-09-23 |
| JPS6467977A (en) | 1989-03-14 |
| DE3860929D1 (de) | 1990-12-06 |
| GB2208964B (en) | 1991-02-06 |
| GB8818486D0 (en) | 1988-09-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3966577A (en) | Dielectrically isolated semiconductor devices | |
| US4070689A (en) | Semiconductor solar energy device | |
| US4210993A (en) | Method for fabricating a field effect transistor | |
| US4290830A (en) | Method of selectively diffusing aluminium into a silicon semiconductor substrate | |
| US5677562A (en) | Planar P-N junction semiconductor structure with multilayer passivation | |
| US4261095A (en) | Self aligned schottky guard ring | |
| EP0143662A2 (en) | Soi type semiconductor device | |
| US3601888A (en) | Semiconductor fabrication technique and devices formed thereby utilizing a doped metal conductor | |
| JPH051623B2 (ja) | ||
| EP0202240A1 (en) | COATING OF SEMICONDUCTORS OF III-V and II-VI COMPOUNDS. | |
| US4194934A (en) | Method of passivating a semiconductor device utilizing dual polycrystalline layers | |
| US4351677A (en) | Method of manufacturing semiconductor device having aluminum diffused semiconductor substrate | |
| US4032373A (en) | Method of manufacturing dielectrically isolated semiconductive device | |
| US4161744A (en) | Passivated semiconductor device and method of making same | |
| US4215358A (en) | Mesa type semiconductor device | |
| JP2816684B2 (ja) | 複数のダイオードの製造方法 | |
| US3447235A (en) | Isolated cathode array semiconductor | |
| US3519900A (en) | Temperature compensated reference diodes and methods for making same | |
| US3486087A (en) | Small capacity semiconductor diode | |
| US3376172A (en) | Method of forming a semiconductor device with a depletion area | |
| US4001050A (en) | Method of fabricating an isolated p-n junction | |
| US3817798A (en) | Method of forming integrated semiconductor devices with iii-v compounds | |
| US3363151A (en) | Means for forming planar junctions and devices | |
| US4099997A (en) | Method of fabricating a semiconductor device | |
| US3475235A (en) | Process for fabricating a semiconductor device |