JPH0897405A - ゲートターンオフサイリスタ - Google Patents
ゲートターンオフサイリスタInfo
- Publication number
- JPH0897405A JPH0897405A JP22854194A JP22854194A JPH0897405A JP H0897405 A JPH0897405 A JP H0897405A JP 22854194 A JP22854194 A JP 22854194A JP 22854194 A JP22854194 A JP 22854194A JP H0897405 A JPH0897405 A JP H0897405A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- type
- thin film
- metal
- thyristor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thyristors (AREA)
Abstract
(57)【要約】
【目的】 Ｐ型エミッタ層１と、該Ｐ型エミッタ層１上
に設けられたＮ型ベース層２と、該Ｎ型ベース層２上に
設けられたＰ型ベース層３と、該Ｐ型ベース層３の表面
層へ部分的に細分化されて形成された複数のＮ型エミッ
タ領域４と、前記Ｐ型エミッタ層１に設けられたアノー
ド電極５と、前記複数のＮ型エミッタ領域４の各々の表
面に設けられたカソード金属電極６とを備えたゲートタ
ーンオフサイリスタにおいて、高微細化性能を損なうこ
となく信頼性を向上させる。 【構成】 ゲート電極形成部にあらかじめリアクティブ
イオンエッチングでテーパーのほとんど無いトレンチ溝
２１を形成しておき、その底部表面に金属ゲート薄膜２
０を設け、該金属ゲート薄膜２０上に絶縁膜８を設け、
金属ゲート薄膜２０の厚みに前記絶縁膜８の厚みを加え
た厚みが前記カソード金属電極６の厚みより薄くなるよ
うに構成する。
に設けられたＮ型ベース層２と、該Ｎ型ベース層２上に
設けられたＰ型ベース層３と、該Ｐ型ベース層３の表面
層へ部分的に細分化されて形成された複数のＮ型エミッ
タ領域４と、前記Ｐ型エミッタ層１に設けられたアノー
ド電極５と、前記複数のＮ型エミッタ領域４の各々の表
面に設けられたカソード金属電極６とを備えたゲートタ
ーンオフサイリスタにおいて、高微細化性能を損なうこ
となく信頼性を向上させる。 【構成】 ゲート電極形成部にあらかじめリアクティブ
イオンエッチングでテーパーのほとんど無いトレンチ溝
２１を形成しておき、その底部表面に金属ゲート薄膜２
０を設け、該金属ゲート薄膜２０上に絶縁膜８を設け、
金属ゲート薄膜２０の厚みに前記絶縁膜８の厚みを加え
た厚みが前記カソード金属電極６の厚みより薄くなるよ
うに構成する。
Description
【０００１】
【産業上の利用分野】本発明は自己消弧型スイッチング
素子であるゲートターンオフサイリスタに関する。
素子であるゲートターンオフサイリスタに関する。
【０００２】
【従来の技術】ゲートターンオフサイリスタ（以下ＧＴ
Ｏと略記する）は、電力用自己消弧素子として、大電流
制御分野でますます特徴を発揮しつつあり、現在では４
５００Ａのアノード電流をターンオフできるものが開発
されている。特にＳｉ半導体部分のアノード領域に電極
としてタングステンなどの熱緩衝板をロー付けしない、
いわゆるアロイフリー構造が性能とコストの面から注目
されている。アロイフリー構造のＧＴＯの特徴の１つ
に、微細化に有利であるという点がある。これは熱緩衝
板をロー付けしないのでＩＣやＬＳＩのウェハープロセ
スで用いられている高精度の微細化装置が利用できるこ
とによる。
Ｏと略記する）は、電力用自己消弧素子として、大電流
制御分野でますます特徴を発揮しつつあり、現在では４
５００Ａのアノード電流をターンオフできるものが開発
されている。特にＳｉ半導体部分のアノード領域に電極
としてタングステンなどの熱緩衝板をロー付けしない、
いわゆるアロイフリー構造が性能とコストの面から注目
されている。アロイフリー構造のＧＴＯの特徴の１つ
に、微細化に有利であるという点がある。これは熱緩衝
板をロー付けしないのでＩＣやＬＳＩのウェハープロセ
スで用いられている高精度の微細化装置が利用できるこ
とによる。
【０００３】しかしながら、ＧＴＯではゲート電極を形
成するために半導体表面をエッチングしてやる必要があ
り、このエッチングにより発生する不活性領域が微細化
を阻止していた。そこで、図３に示すような、より微細
化が可能なアロイフリーＧＴＯに適したゲート構造のＧ
ＴＯが提案されている。
成するために半導体表面をエッチングしてやる必要があ
り、このエッチングにより発生する不活性領域が微細化
を阻止していた。そこで、図３に示すような、より微細
化が可能なアロイフリーＧＴＯに適したゲート構造のＧ
ＴＯが提案されている。
【０００４】図３に示すＧＴＯは、Ｐ型高不純物濃度層
１２上にカソード電極６よりも厚みの薄い金属ゲート薄
膜（ゲート電極）１０を設け、さらに電極取り出しの圧
接の際にカソード電極６とゲート電極１０とが短絡しな
いように、金属ゲート薄膜１０上にポリイミド等の絶縁
膜８を設け、これらの金属ゲート薄膜１０と絶縁膜８と
の厚みの和がカソード電極６の厚みを越えないようにし
たもので、従来のようなエッチングを用いないゲート構
造である。
１２上にカソード電極６よりも厚みの薄い金属ゲート薄
膜（ゲート電極）１０を設け、さらに電極取り出しの圧
接の際にカソード電極６とゲート電極１０とが短絡しな
いように、金属ゲート薄膜１０上にポリイミド等の絶縁
膜８を設け、これらの金属ゲート薄膜１０と絶縁膜８と
の厚みの和がカソード電極６の厚みを越えないようにし
たもので、従来のようなエッチングを用いないゲート構
造である。
【０００５】図３において１はＰ型エミッタ層、２はＮ
型ベース層、３はＰ型ベース層、４はＮ型エミッタ領
域、５はアノード電極、６はカソード電極、１１は絶縁
薄膜である。
型ベース層、３はＰ型ベース層、４はＮ型エミッタ領
域、５はアノード電極、６はカソード電極、１１は絶縁
薄膜である。
【０００６】
【発明が解決しようとする課題】図３に示す従来のＧＴ
Ｏは次のような問題点があった。 （１）従来の構造では同一平面上に形成されたカソード
電極とゲート電極が短絡または絶縁不良となる不都合が
発生していた。これはカソード電極を圧接したときに偏
圧があると特定のカソード電極が変形し、その部分でカ
ソード電極の高さとゲート電極との高さが接近すること
により起こるものである。もちろんゲート電極上にはこ
の場合に備えて絶縁膜が形成されているが、カソード電
極の変形により絶縁膜に圧接加重がかかることになり信
頼性の面から問題があった。
Ｏは次のような問題点があった。 （１）従来の構造では同一平面上に形成されたカソード
電極とゲート電極が短絡または絶縁不良となる不都合が
発生していた。これはカソード電極を圧接したときに偏
圧があると特定のカソード電極が変形し、その部分でカ
ソード電極の高さとゲート電極との高さが接近すること
により起こるものである。もちろんゲート電極上にはこ
の場合に備えて絶縁膜が形成されているが、カソード電
極の変形により絶縁膜に圧接加重がかかることになり信
頼性の面から問題があった。
【０００７】（２）従来の構造では、ゲート電極の厚み
はカソード電極６の厚みより絶縁膜の厚みを除いた厚み
を越えることができなかった。このためゲート電極の抵
抗を十分に下げることができなかった。
はカソード電極６の厚みより絶縁膜の厚みを除いた厚み
を越えることができなかった。このためゲート電極の抵
抗を十分に下げることができなかった。
【０００８】本発明は上述の問題点に鑑みてなされたも
ので、その目的は、高微細化性能を損なうことなく信頼
性を向上させたゲートターンオフサイリスタを提供する
ことにある。
ので、その目的は、高微細化性能を損なうことなく信頼
性を向上させたゲートターンオフサイリスタを提供する
ことにある。
【０００９】
【課題を解決するための手段】本発明は、Ｐ型エミッタ
層と、該Ｐ型エミッタ層上に設けられたＮ型ベース層
と、該Ｎ型ベース層上に設けられたＰ型ベース層と、該
Ｐ型ベース層の表面層へ部分的に細分化されて形成され
た複数のＮ型エミッタ領域と、前記Ｐ型ベース層の表面
層へ前記Ｎ型エミッタ領域を囲むように形成されたＰ型
ゲート領域を有し、前記Ｐ型エミッタ層の表面にアノー
ド金属電極を設け、前記複数のＮ型エミッタ領域の各々
の表面にカソード金属電極を設け、前記Ｐ型ゲート領域
の網状の主要な部分の表面にゲート金属電極を設けて成
り、前記ゲート金属電極にゲート信号を印加して前記ア
ノード・カソード金属電極間の電流をターンオン又はタ
ーンオフさせるゲートターンオフサイリスタにおいて、
前記ゲート金属電極が形成される前記Ｐ型ゲート領域の
表面に、リアクティブイオンエッチング等の手法で形成
されるとともに側面にテーパーのほとんど無いトレンチ
溝から成る溝状の窪み部を形成し、前記窪み部の底部表
面に金属ゲート薄膜を設け、該金属ゲート薄膜上に絶縁
膜を設け、金属ゲート薄膜と前記絶縁膜の合計厚みを、
前記カソード金属電極の厚みより薄くしたことを特徴と
している。
層と、該Ｐ型エミッタ層上に設けられたＮ型ベース層
と、該Ｎ型ベース層上に設けられたＰ型ベース層と、該
Ｐ型ベース層の表面層へ部分的に細分化されて形成され
た複数のＮ型エミッタ領域と、前記Ｐ型ベース層の表面
層へ前記Ｎ型エミッタ領域を囲むように形成されたＰ型
ゲート領域を有し、前記Ｐ型エミッタ層の表面にアノー
ド金属電極を設け、前記複数のＮ型エミッタ領域の各々
の表面にカソード金属電極を設け、前記Ｐ型ゲート領域
の網状の主要な部分の表面にゲート金属電極を設けて成
り、前記ゲート金属電極にゲート信号を印加して前記ア
ノード・カソード金属電極間の電流をターンオン又はタ
ーンオフさせるゲートターンオフサイリスタにおいて、
前記ゲート金属電極が形成される前記Ｐ型ゲート領域の
表面に、リアクティブイオンエッチング等の手法で形成
されるとともに側面にテーパーのほとんど無いトレンチ
溝から成る溝状の窪み部を形成し、前記窪み部の底部表
面に金属ゲート薄膜を設け、該金属ゲート薄膜上に絶縁
膜を設け、金属ゲート薄膜と前記絶縁膜の合計厚みを、
前記カソード金属電極の厚みより薄くしたことを特徴と
している。
【００１０】
【作用】金属ゲート薄膜（ゲート電極部分）を設ける溝
状の窪み部は、テーパーのほとんど無いトレンチ溝であ
るので、素子の高微細化能力を損なわずに信頼性を向上
させることができる。また溝状の窪み部は、従来のよう
に必要以上に深く形成しないので、簡単なプロセスで形
成でき、歩留まりが向上する。
状の窪み部は、テーパーのほとんど無いトレンチ溝であ
るので、素子の高微細化能力を損なわずに信頼性を向上
させることができる。また溝状の窪み部は、従来のよう
に必要以上に深く形成しないので、簡単なプロセスで形
成でき、歩留まりが向上する。
【００１１】
【実施例】以下、図１〜図３を参照しながら本発明の一
実施例を説明する。図１、図２において図３と同一部分
は同一符号をもって示している。本発明は図３のゲート
構造をもつＧＴＯにおいて、圧接時の偏圧によりカソー
ド電極の変形が生じてもカソード電極とゲート電極が短
絡または絶縁不良とならない高信頼性を付加したもので
ある。すなわち図１に示すように、ゲート電極形成部に
あらかじめリアクティブイオンエッチングでテーパーの
ほとんど無いトレンチ溝２１を形成しておき、その底部
表面に金属ゲート薄膜２０を設け、該金属ゲート薄膜２
０上に絶縁膜８を設けた。
実施例を説明する。図１、図２において図３と同一部分
は同一符号をもって示している。本発明は図３のゲート
構造をもつＧＴＯにおいて、圧接時の偏圧によりカソー
ド電極の変形が生じてもカソード電極とゲート電極が短
絡または絶縁不良とならない高信頼性を付加したもので
ある。すなわち図１に示すように、ゲート電極形成部に
あらかじめリアクティブイオンエッチングでテーパーの
ほとんど無いトレンチ溝２１を形成しておき、その底部
表面に金属ゲート薄膜２０を設け、該金属ゲート薄膜２
０上に絶縁膜８を設けた。
【００１２】図２は従来のＧＴＯにおいて同様にゲート
部に溝を形成するものの構造であるが、この図２の構造
と本発明の図１の構造の違いについて以下に説明する。 （１）従来の溝（図２の溝３１）はウエットエッチング
等の手法を用いてテーパー状の斜面を有する、いわゆる
メサ形の溝であった。このテーパー状の斜面は、素子に
とって不必要な面積であり、これが従来の素子の微細化
を阻んでいた原因であった。本発明で形成するトレンチ
溝２１はテーパーのほとんど無いトレンチ溝であるか
ら、テーパー斜面の不活性領域のない微細化構造である
図３の構造に付加しても、微細化を損なうことなく信頼
性を向上させることができる。
部に溝を形成するものの構造であるが、この図２の構造
と本発明の図１の構造の違いについて以下に説明する。 （１）従来の溝（図２の溝３１）はウエットエッチング
等の手法を用いてテーパー状の斜面を有する、いわゆる
メサ形の溝であった。このテーパー状の斜面は、素子に
とって不必要な面積であり、これが従来の素子の微細化
を阻んでいた原因であった。本発明で形成するトレンチ
溝２１はテーパーのほとんど無いトレンチ溝であるか
ら、テーパー斜面の不活性領域のない微細化構造である
図３の構造に付加しても、微細化を損なうことなく信頼
性を向上させることができる。
【００１３】（２）従来の溝３１の深さは、金属ゲート
薄膜１０の高さよりも深く形成されていた。これに比べ
本発明では、図３の構造の金属ゲート薄膜１０とカソー
ド電極６の段差を増やすことが目的なので、トレンチ溝
２１の深さは金属ゲート薄膜２０の厚み以下で十分であ
る。従来構造のものの溝３１が深いのは、カソード電極
６が圧接によって完全につぶれてもゲート電極（金属ゲ
ート薄膜１０）と決して短絡しないようにしたものであ
る。しかし、カソード電極６が圧接によって完全につぶ
れる可能性は極めて低く、カソード電極の厚みの半分以
下にゲート電極の表面の高さが押さえられていれば実用
上十分な信頼性が保てる。さらに深い溝の形成は、プロ
セスが複雑であるだけでなく、歩留まり低下の原因とな
る。
薄膜１０の高さよりも深く形成されていた。これに比べ
本発明では、図３の構造の金属ゲート薄膜１０とカソー
ド電極６の段差を増やすことが目的なので、トレンチ溝
２１の深さは金属ゲート薄膜２０の厚み以下で十分であ
る。従来構造のものの溝３１が深いのは、カソード電極
６が圧接によって完全につぶれてもゲート電極（金属ゲ
ート薄膜１０）と決して短絡しないようにしたものであ
る。しかし、カソード電極６が圧接によって完全につぶ
れる可能性は極めて低く、カソード電極の厚みの半分以
下にゲート電極の表面の高さが押さえられていれば実用
上十分な信頼性が保てる。さらに深い溝の形成は、プロ
セスが複雑であるだけでなく、歩留まり低下の原因とな
る。
【００１４】尚本発明ではＮ型エミッタ領域を有する主
面に、トレンチ溝２１形成後に予め１×１０18〜５×１
０19ｃｍ-3のピーク濃度で１０μｍ以下のＰ型不純物層
１２を、イオン注入または熱拡散によって非選択的に形
成することにより、前記金属ゲート薄膜２０とＰ型ベー
ス層３とのオーミックコンタクトを取り易くしている。
面に、トレンチ溝２１形成後に予め１×１０18〜５×１
０19ｃｍ-3のピーク濃度で１０μｍ以下のＰ型不純物層
１２を、イオン注入または熱拡散によって非選択的に形
成することにより、前記金属ゲート薄膜２０とＰ型ベー
ス層３とのオーミックコンタクトを取り易くしている。
【００１５】
【発明の効果】本発明は、ゲート金属電極が形成される
Ｐ型ゲート領域の表面に、リアクティブイオンエッチン
グ等の手法で形成されるとともに側面にテーパーのほと
んど無いトレンチ溝から成る溝状の窪み部を形成し、該
窪み部の底部表面に金属ゲート薄膜を設け、該金属ゲー
ト薄膜上に絶縁膜を設け、金属ゲート薄膜の厚みに前記
絶縁膜の厚みを加えた厚みが前記カソード金属電極の厚
みより薄くなるように構成したので、次のような優れた
効果が得られる。
Ｐ型ゲート領域の表面に、リアクティブイオンエッチン
グ等の手法で形成されるとともに側面にテーパーのほと
んど無いトレンチ溝から成る溝状の窪み部を形成し、該
窪み部の底部表面に金属ゲート薄膜を設け、該金属ゲー
ト薄膜上に絶縁膜を設け、金属ゲート薄膜の厚みに前記
絶縁膜の厚みを加えた厚みが前記カソード金属電極の厚
みより薄くなるように構成したので、次のような優れた
効果が得られる。
【００１６】（１）図３の構造において、高微細化能力
を損なわずに信頼性を向上させることができる。 （２）図３の構造において、ゲート引き出し抵抗を他の
特性を損なうことなく下げることができる。これによっ
てターンオフ特性を向上させることができる。
を損なわずに信頼性を向上させることができる。 （２）図３の構造において、ゲート引き出し抵抗を他の
特性を損なうことなく下げることができる。これによっ
てターンオフ特性を向上させることができる。
【図１】本発明の実施例によるゲートターンオフサイリ
スタの概略断面図。
スタの概略断面図。
【図２】従来の方法で形成したゲートターンオフサイリ
スタの概略断面図。
スタの概略断面図。
【図３】従来のゲートターンオフサイリスタの一例を示
す概略断面図。
す概略断面図。
１…Ｐ型エミッタ層 ２…Ｎ型ベース層 ３…Ｐ型ベース層 ４…Ｎ型エミッタ領域 ５…アノード電極 ６…カソード電極 ８…絶縁膜 １０、２０…金属ゲート薄膜 １１…絶縁薄膜 １２…Ｐ型高不純物濃度層 ２１…トレンチ溝
Claims (4)
- 【請求項１】 Ｐ型エミッタ層と、該Ｐ型エミッタ層上
に設けられたＮ型ベース層と、該Ｎ型ベース層上に設け
られたＰ型ベース層と、該Ｐ型ベース層の表面層へ部分
的に細分化されて形成された複数のＮ型エミッタ領域
と、前記Ｐ型ベース層の表面層へ前記Ｎ型エミッタ領域
を囲むように形成されたＰ型ゲート領域を有し、前記Ｐ
型エミッタ層の表面にアノード金属電極を設け、前記複
数のＮ型エミッタ領域の各々の表面にカソード金属電極
を設け、前記Ｐ型ゲート領域の網状の主要な部分の表面
にゲート金属電極を設けて成り、前記ゲート金属電極に
ゲート信号を印加して前記アノード・カソード金属電極
間の電流をターンオン又はターンオフさせるゲートター
ンオフサイリスタにおいて、 前記ゲート金属電極が形成される前記Ｐ型ゲート領域の
表面に、リアクティブイオンエッチング等の手法で形成
されるとともに側面にテーパーのほとんど無いトレンチ
溝から成る溝状の窪み部を形成し、 前記窪み部の底部表面に金属ゲート薄膜を設け、該金属
ゲート薄膜上に絶縁膜を設け、金属ゲート薄膜と前記絶
縁膜の合計厚みを、前記カソード金属電極の厚みより薄
くしたことを特徴とするゲートターンオフサイリスタ。 - 【請求項２】 前記トレンチ溝の深さは、前記金属ゲー
ト薄膜の厚み以下であることを特徴とする請求項１に記
載のゲートターンオフサイリスタ。 - 【請求項３】 前記金属ゲート薄膜の高さは、前記Ｎ型
エミッタ領域表面から前記カソード電極の厚みの１／２
までの高さよりも低いことを特徴とする請求項１又は２
に記載のゲートターンオフサイリスタ。 - 【請求項４】 前記Ｎ型エミッタ領域を有する主面に、
トレンチ溝形成後にあらかじめ１×１０18〜５×１０19
ｃｍ-3のピーク濃度で１０μｍ以下のＰ型不純物層をイ
オン注入または熱拡散によって、非選択的に形成するこ
とにより、前記金属ゲート薄膜と前記Ｐ型ベース層との
オーミックコンタクトを取り易くしたことを特徴とする
請求項１又は２又は３に記載のゲートターンオフサイリ
スタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22854194A JPH0897405A (ja) | 1994-09-26 | 1994-09-26 | ゲートターンオフサイリスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22854194A JPH0897405A (ja) | 1994-09-26 | 1994-09-26 | ゲートターンオフサイリスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0897405A true JPH0897405A (ja) | 1996-04-12 |
Family
ID=16878013
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22854194A Pending JPH0897405A (ja) | 1994-09-26 | 1994-09-26 | ゲートターンオフサイリスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0897405A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111293113A (zh) * | 2020-02-21 | 2020-06-16 | 电子科技大学 | 采用单层金属工艺的sgto器件及其版图结构、制造方法 |
-
1994
- 1994-09-26 JP JP22854194A patent/JPH0897405A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111293113A (zh) * | 2020-02-21 | 2020-06-16 | 电子科技大学 | 采用单层金属工艺的sgto器件及其版图结构、制造方法 |
| CN111293113B (zh) * | 2020-02-21 | 2023-01-10 | 电子科技大学 | 采用单层金属工艺的sgto器件及其版图结构、制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6815769B2 (en) | Power semiconductor component, IGBT and field-effect transistor | |
| US7456484B2 (en) | Semiconductor device having IGBT and diode | |
| US4975782A (en) | Field effect controlled, bipolar power semiconductor component with silicide layer | |
| US20200273981A1 (en) | Power device having super junction and schottky diode | |
| JP3417013B2 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JPH07105496B2 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JPWO2002061845A1 (ja) | 半導体装置およびその製造方法 | |
| JP2010114248A (ja) | 半導体装置 | |
| JP2002016252A (ja) | 絶縁ゲート型半導体素子 | |
| JP2020047756A (ja) | 半導体装置 | |
| JP2002009082A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP4607266B2 (ja) | 半絶縁ポリシリコン（ｓｉｐｏｓ）を用いた電力半導体装置及びその製造方法 | |
| JP2894820B2 (ja) | 半導体装置 | |
| JP2950025B2 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JP4416288B2 (ja) | 逆導通サイリスタ | |
| JP2011176026A (ja) | 半導体素子の製造方法 | |
| JP4857484B2 (ja) | 半導体装置およびその製造方法 | |
| JPH06310727A (ja) | 半導体装置 | |
| JP5564798B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0897405A (ja) | ゲートターンオフサイリスタ | |
| JPH02119184A (ja) | 絶縁ゲート半導体装置およびその製造方法 | |
| JP3895147B2 (ja) | 絶縁ゲート型バイポーラトランジスタ及びその製造方法 | |
| JP2021028922A (ja) | 半導体装置 | |
| JPS5923115B2 (ja) | メサ型半導体装置 | |
| JP2526779B2 (ja) | 半導体装置 |