JP2010114248A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2010114248A JP2010114248A JP2008285299A JP2008285299A JP2010114248A JP 2010114248 A JP2010114248 A JP 2010114248A JP 2008285299 A JP2008285299 A JP 2008285299A JP 2008285299 A JP2008285299 A JP 2008285299A JP 2010114248 A JP2010114248 A JP 2010114248A
- Authority
- JP
- Japan
- Prior art keywords
- region
- semiconductor device
- diode
- igbt
- base region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
【課題】 半導体基板内にIGBTとダイオードの双方が設けられている半導体装置において、IGBTの耐圧を確保しながらダイオードの順方向電圧を低下させる。
【解決手段】 半導体装置101内には、IGBT16とダイオード2が設けられている。第1導電型の第1ベース領域14が、IGBT領域26aとダイオード領域26bの双方に亘って伸びている。第1ベース領域14に表面に、第2導電型の第2ベース領域6が形成されている。第2ベース領域6は、IGBT領域26aとダイオード領域26bの双方に設けられている。第1ベース領域14は、IGBT領域26aで厚く、ダイオード領域26bで薄く形成されている。
【選択図】 図1
【解決手段】 半導体装置101内には、IGBT16とダイオード2が設けられている。第1導電型の第1ベース領域14が、IGBT領域26aとダイオード領域26bの双方に亘って伸びている。第1ベース領域14に表面に、第2導電型の第2ベース領域6が形成されている。第2ベース領域6は、IGBT領域26aとダイオード領域26bの双方に設けられている。第1ベース領域14は、IGBT領域26aで厚く、ダイオード領域26bで薄く形成されている。
【選択図】 図1
Description
本発明は、半導体基板内にIGBTとダイオードの双方が設けられている半導体装置に関する。
IGBT(Insulated gate bipolar transistor)が設けられている半導体基板内に、還流用ダイオードを同時に搭載する技術が開発されている。特許文献1に、半導体基板内にIGBTとダイオードの双方が設けられている半導体装置が開示されている。その半導体装置では、n型の第1ベース領域が、IGBT領域とダイオード領域の双方に亘って伸びている。第1ベース領域の表面には、p型の第2ベース領域が設けられている。第1ベース領域と第2ベース領域は、IGBT領域とダイオード領域の双方に亘って共通である。すなわち、第1ベース領域と第2ベース領域の厚みは、IGBT領域とダイオード領域の双方に亘って等しい。
IGBTとダイオードの双方を有する半導体装置では、IGBTに必要とされる耐圧に基づいて、n型の第1ベース領域の厚みが調整される。IGBT領域には、p型の第2ベース領域とn型の第1ベース領域とp型のコレクタ領域によって、寄生pnpトランジスタが存在している。このため、第1ベース領域の厚みは、寄生pnpトランジスタが動作しないように厚く調整される。一方、ダイオード領域には寄生pnpトランジスタが存在しない。このため、ダイオード領域では、第1ベース領域の厚みが必要以上に厚く形成されることになる。ダイオード領域の第1ベース領域が厚く形成されていると、ダイオードの順方向電圧が高くなるという問題がある。
本明細書は、半導体基板内にIGBTとダイオードの双方が設けられている半導体装置において、IGBTの耐圧を確保しながらダイオードの順方向電圧を低下させる技術を開示する。
本明細書に開示する技術は、半導体基板内にIGBTとダイオードの双方が設けられている半導体装置に具現化することができる。IGBTとダイオードは、第1導電型の第1ベース領域と、その第1ベース領域の表面に接する第2導電型の第2ベース領域を備えている。第1ベース領域は、IGBTが形成される領域では厚く、ダイオードが形成される領域では薄く形成されている。IGBT領域とダイオード領域の間で第1ベース領域の厚みに差を設けることによって、IGBTの耐圧を確保しながらダイオードの順方向電圧を低下させることができる。
本明細書は、半導体基板内にIGBTとダイオードの双方が設けられている半導体装置を開示する。その半導体装置は、IGBT領域とダイオード領域の双方に亘って伸びている第1導電型の第1ベース領域と、IGBT領域とダイオード領域の双方に設けられているとともに、第1ベース領域の表面に接する第2導電型の第2ベース領域を備えている。第1ベース領域は、IGBT領域で厚く、ダイオード領域で薄い。別言すると、第1ベース領域は厚肉部と薄肉部を有しており、厚肉部にIGBTが形成されており、薄肉部にダイオードが形成されている。
上記の半導体装置では、半導体基板が厚肉部と薄肉部を有しており、その結果、第1ベース領域内に、厚肉部と薄肉部が形成される形態であってもよい。あるいは、均一な厚みの半導体基板内に、厚肉部と薄肉部を有する第1ベース領域が形成される形態であってもよい。前者の場合、エッチング技術を利用して半導体基板に厚肉部と薄肉部を形成する。そして、その薄肉部にダイオード領域を形成する。エッチング技術を利用すれば、比較的な簡単にダイオード領域の第1ベース領域だけを薄く形成することができる。すなわち、半導体基板の表層部又は裏層部の少なくとも一方に溝が形成されており、その溝によってダイオード領域の第1ベース領域が薄く形成されていることが好ましい。なお、本明細書でいう「溝」とは、半導体基板の所定範囲をエッチングすることにより、他の範囲よりも窪んでいる部分のことをいう。
半導体基板に溝が形成されている場合、その溝内に導電層が設けられていることが好ましい。半導体装置の表面及び裏面を平坦にすることができる。
本明細書に開示する技術は、半導体基板内にIGBTとダイオードの双方が設けられている半導体装置において、IGBTの耐圧を確保しながらダイオードの順方向電圧を低下させることができる。
実施例の特徴を列記する。
(第1特徴) 半導体装置103と108では、ダイオード領域の第1ベース領域が分散して形成されている。
(第2特徴) 半導体装置105、109及び111では、IGBT領域とダイオード領域の間に、絶縁体が設けられている。
(第3特徴) 半導体装置105、109では、IGBT領域とダイオード領域の間の半導体基板上に、絶縁体が設けられている。
(第1特徴) 半導体装置103と108では、ダイオード領域の第1ベース領域が分散して形成されている。
(第2特徴) 半導体装置105、109及び111では、IGBT領域とダイオード領域の間に、絶縁体が設けられている。
(第3特徴) 半導体装置105、109では、IGBT領域とダイオード領域の間の半導体基板上に、絶縁体が設けられている。
(実施例1)
図1に、半導体装置101の要部断面図を示す。半導体装置101は、IGBT16とダイオード2の双方を備えている。IGBT16は、半導体基板18のIGBT領域26aに形成されている。ダイオード2は、半導体基板18のダイオード領域26bに形成されている。なお、詳細は後述するが、IGBT領域26aとは、半導体基板18内に、コレクタ領域22、第1ベース領域14、第2ベース領域6、エミッタ領域12及びゲート電極10が形成されている範囲のことをいう。また、ダイオード領域26bとは、半導体基板18内に、第1ベース領域14と第2ベース領域6が形成されており、コレクタ領域22とエミッタ領域12が形成されていない範囲のことをいう。ダイオード領域26bでは、半導体基板18内にゲート電極10が形成されていてもよいし、形成されていなくてもよい。以下に、半導体装置101の構造を裏面から順に説明する。
図1に、半導体装置101の要部断面図を示す。半導体装置101は、IGBT16とダイオード2の双方を備えている。IGBT16は、半導体基板18のIGBT領域26aに形成されている。ダイオード2は、半導体基板18のダイオード領域26bに形成されている。なお、詳細は後述するが、IGBT領域26aとは、半導体基板18内に、コレクタ領域22、第1ベース領域14、第2ベース領域6、エミッタ領域12及びゲート電極10が形成されている範囲のことをいう。また、ダイオード領域26bとは、半導体基板18内に、第1ベース領域14と第2ベース領域6が形成されており、コレクタ領域22とエミッタ領域12が形成されていない範囲のことをいう。ダイオード領域26bでは、半導体基板18内にゲート電極10が形成されていてもよいし、形成されていなくてもよい。以下に、半導体装置101の構造を裏面から順に説明する。
半導体装置101の裏面に、図示しない電源に接続する第1主電極24が設けられている。IGBT16とダイオード2は、共通の第1主電極24を備えている。IGBT領域26aの第1主電極24をコレクタ電極24aと評価し、ダイオード領域26bの第1主電極24をカソード電極24bと評価することもできる。IGBT領域26aでは、p型のコレクタ領域22がコレクタ電極24aの表面に設けられている。コレクタ領域22は、半導体基板18にホウ素(B)をイオン注入して形成される。ダイオード領域26bでは、n型のカソード領域(導電層の一例)28がカソード電極24bの表面に設けられている。カソード領域28は、半導体基板18の裏面に形成された溝30内に充填されている。カソード領域28の材料は、不純物を含む多結晶シリコンである。
コレクタ領域22とカソード領域28の表面に、n型半導体領域20が設けられている。n型半導体領域20は、半導体基板18にリン(P)をイオン注入することにより形成される。なお、半導体装置101では、n型半導体領域20が、IGBT領域26aで薄く、ダイオード領域26bで厚い。これは、IGBT領域26aでは、コレクタ領域22がn型半導体領域20内に形成されるからである。コレクタ領域22が形成される前のn型半導体領域20の厚みは、IGBT領域26aとダイオード領域26bで等しい。
n型半導体領域20の表面に、n型の第1ベース領域14が設けられている。第1ベース領域14は厚肉部14aと薄肉部14bを有している。厚肉部14aの厚みT14aは、薄肉部14bの厚みT14bよりも厚い。すなわち、第1ベース領域14の厚みは、IGBT領域26aで厚く、ダイオード領域26bで薄い。IGBT16は第1ベース領域14の厚肉部14aに形成されており、ダイオード2は第1ベース領域14の薄肉部14bに形成されている。第1ベース領域14の表面に、p型の第2ベース領域6が設けられている。第2ベース領域6の表面に、第2主電極4が設けられている。なお、IGBT領域26aの第2ベース領域6をIGBT16のp型ベース領域(p型ボディ領域)6aと評価し、ダイオード領域26bの第2ベース領域6をダイオード2のアノード領域6bと評価することもできる。同様に、IGBT領域26aの第2主電極4をIGBT16のエミッタ電極4aと評価し、ダイオード領域26bの第2主電極4をダイオード2のアノード電極4bと評価することもできる。
IGBT領域26aでは、n型のエミッタ領域12がp型ベース領域6aの表面側に設けられている。p型ベース領域6aは、n型のエミッタ領域12とn型の第1ベース領域14を電気的に分離する。IGBT領域26aにはゲート電極10が設けられている。ゲート電極10は、エミッタ領域12からp型ベース領域6aを貫通して、第1ベース領域14にまで達している。ゲート電極10の材料は多結晶シリコンである。ゲート電極10は、絶縁膜8を介して、エミッタ領域12と第1ベース領域14を分離しているp型ベース領域6aに対向している。ゲート電極10は、絶縁膜8によって、エミッタ電極4aと電気的に分離されている。なお、エミッタ領域12は、p型ベース領域6aの表面側に部分的に設けられていてもよい。エミッタ領域12は、ゲート絶縁膜8を介してゲート電極10に対向する位置に設けられていればよい。
図1に示すように、ダイオード領域26bでは、半導体基板18の裏面に溝30が形成されている。そのため、ダイオード領域26bの半導体基板18bは、IGBT領域26aの半導体基板18aよりも薄い。その結果、第1ベース領域14の厚みが、IGBT領域26aでは厚く、ダイオード領域26bでは薄い。従来の半導体装置では、第1ベース領域14の厚みが、IGBT領域26aとダイオード領域26bで等しい。そのため、半導体装置101は、従来の半導体装置よりも、ダイオード領域26bの第1ベース領域14(厚肉部14b)の抵抗が小さい。別言すると、半導体装置101は、従来の半導体装置よりも、ダイオード2の順方向電圧が小さい。また、半導体装置101は、従来の半導体装置よりも、ダイオード2の逆回復電荷量が少ない。すなわち、半導体装置101では、従来の半導体装置と比べて、ダイオードのオン抵抗が小さく、スイッチング特性が改善されている。なお、第1ベース領域14の薄肉部14bの厚みT14bは、ダイオード2の耐圧がIGBT16の耐圧と等しくなる厚みに調整されている。
半導体装置101では、ゲート電極10が、IGBT領域26aにのみ設けられており、ダイオード領域26bに設けられていない。そのため、IGBT16の導通と非導通を切換える電圧、すなわち、ゲート電極10に印加する電圧が、ダイオード領域26bに加わらない。ダイオード2の動作が不安定になることを防止することができる。
(実施例2)
図2に、半導体装置102の要部断面図を示す。半導体装置102では、ゲート電極10が、ダイオード領域26bにも形成されている。その結果、半導体装置102では、アノード領域6bの体積が、半導体装置101よりも小さい。そのため、半導体装置102は、アノード領域6bから第1ベース領域14に注入される正孔(ホール)の量を半導体装置101よりも少なくすることができる。ダイオード2のスイッチング特性をさらに改善することができる。
図2に、半導体装置102の要部断面図を示す。半導体装置102では、ゲート電極10が、ダイオード領域26bにも形成されている。その結果、半導体装置102では、アノード領域6bの体積が、半導体装置101よりも小さい。そのため、半導体装置102は、アノード領域6bから第1ベース領域14に注入される正孔(ホール)の量を半導体装置101よりも少なくすることができる。ダイオード2のスイッチング特性をさらに改善することができる。
(実施例3)
図3に、半導体装置103の要部断面図を示す。半導体装置103では、アノード領域6bが、第1ベース領域14の表層側に分散して設けられている。別言すると、アノード領域6bが、第1ベース領域14の表層側にウェル状に形成されている。そのため、半導体装置103は、アノード領域6bの体積が半導体装置101よりも小さい。半導体装置103は、アノード領域6bから第1ベース領域14に注入される正孔の量が半導体装置101よりも少ない。
図3に、半導体装置103の要部断面図を示す。半導体装置103では、アノード領域6bが、第1ベース領域14の表層側に分散して設けられている。別言すると、アノード領域6bが、第1ベース領域14の表層側にウェル状に形成されている。そのため、半導体装置103は、アノード領域6bの体積が半導体装置101よりも小さい。半導体装置103は、アノード領域6bから第1ベース領域14に注入される正孔の量が半導体装置101よりも少ない。
(実施例4)
図4に、半導体装置104の要部断面図を示す。半導体装置104は、半導体装置102の変形例である。半導体装置104では、導電層28が溝30内に充填されていない。溝30が形成されている範囲の半導体基板18bには、n型のカソード領域32が設けられている。溝30が形成されている範囲を、ダイオード領域26b評価することができる半導体装置104は、溝30内に導電層28を充填しないので、半導体装置102よりも容易に製造することができる。
図4に、半導体装置104の要部断面図を示す。半導体装置104は、半導体装置102の変形例である。半導体装置104では、導電層28が溝30内に充填されていない。溝30が形成されている範囲の半導体基板18bには、n型のカソード領域32が設けられている。溝30が形成されている範囲を、ダイオード領域26b評価することができる半導体装置104は、溝30内に導電層28を充填しないので、半導体装置102よりも容易に製造することができる。
(実施例5)
図5に、半導体装置105の要部断面図を示す。半導体装置105は、半導体装置104の変形例である。半導体装置105では、溝30の傾斜部分の表面に、絶縁膜34が設けられている。絶縁膜34によって、ダイオード領域26b内を流れる電流と、IGBT16領域26a内を流れる電流を分離することができる。半導体装置105の動作を安定にすることができる。
図5に、半導体装置105の要部断面図を示す。半導体装置105は、半導体装置104の変形例である。半導体装置105では、溝30の傾斜部分の表面に、絶縁膜34が設けられている。絶縁膜34によって、ダイオード領域26b内を流れる電流と、IGBT16領域26a内を流れる電流を分離することができる。半導体装置105の動作を安定にすることができる。
(製造方法)
図6〜11を参照し、半導体装置101〜105の製造方法を説明する。なお、第2ベース領域6、エミッタ領域12及びゲート電極10は、既知の製造方法を用いて形成することができるので説明を省略する。
図6〜11を参照し、半導体装置101〜105の製造方法を説明する。なお、第2ベース領域6、エミッタ領域12及びゲート電極10は、既知の製造方法を用いて形成することができるので説明を省略する。
まず、半導体装置101の製造方法について説明する。図6に示すように、半導体基板18の裏面に開口を有するマスク層42を形成し、開口部分をエッチングして溝30を形成する。エッチングは、TMAH(水酸化テトラメチルアンモニウム)を用いたウェットエッチング法を利用する。溝30を形成することにより、半導体基板18の厚みが、IGBT領域26aでは厚く、ダイオード領域26bでは薄くなる。なお、マスク層42は、ダイオード領域26bに対応する部分だけが開口している。次に、図7に示すように、半導体基板18の裏面の全面にリンをイオン注入し、n型半導体領域20を形成する。n型半導体領域20の厚みは、IGBT領域26aとダイオード領域26bで等しい。その結果、IGBT領域26aに厚肉部14aが形成され、ダイオード領域26bに薄肉部14bが形成される。次に、半導体基板18の裏面に開口を有するマスク層(図示省略)を形成する。図示しないマスク層は、IGBT領域26aに対応する部分だけが開口している。その後、開口部分のn型半導体領域20にホウ素をイオン注入し、コレクタ領域22を形成する。
次に、図8に示すように、半導体基板18の裏面に開口を有するマスク層44を形成する。なお、マスク層44は、ダイオード領域26bに対応する部分だけが開口している。次に、n型の不純物(例えば、リン)を含む多結晶シリコン(導電層)28を溝30内に充填する。本製造方法では、導電層28の表面が半導体基板18aの表面と同一高さになるまで、多結晶シリコンを充填する。その後、マスク層44を除去し、第1主電極(図1を参照)を形成することにより、半導体装置101が完成する。なお、半導体装置102及び半導体装置103の裏面側の構造は、半導体装置101と等しい。そのため、半導体装置102及び半導体装置103の製造方法については説明を省略する。
次に、半導体装置104の製造方法を説明する。図7までの工程は、半導体装置101の製造工程と同一のため説明を省略する。コレクタ領域22を形成した後に、コレクタ領域22の表面にだけマスク層を形成する。その後、ダイオード領域26bに対応するn型半導体領域20に、リンをイオン注入する。半導体基板18bの裏面側に、カソード領域32が形成される。その後、コレクタ領域22の表面に形成したマスク層を除去し、半導体基板18の裏面に第1主電極24を形成することにより、半導体装置104が完成する。なお、コレクタ領域22を形成する工程と、カソード領域32を形成する工程の順序は任意である。
次に、半導体装置105の製造方法を説明する。図6までの工程は、半導体装置101の製造工程と同一のため説明を省略する。図9に示すように、半導体基板18の裏面全体にn型半導体領域20を形成した後、n型半導体領域20の裏面全体に酸化シリコン(SiO2)膜46を形成する。その後、フォトレジスト技術を利用し、溝30の傾斜部分にだけレジストマスク48を形成する。その後、HF(フッ化水素)溶液を用いたウェットエッチング法を利用し、レジストマスク48で被覆されていない部分の酸化シリコン膜46をエッチングする。なお、RIE(反応性イオンエッチング)法を利用して、選択的に酸化シリコン膜46をエッチングしてもよい。その後、レジストマスク48を除去することにより、図10に示すように、酸化シリコン膜46が傾斜部分に残存する。その後、図11に示すように、IGBT領域26aのn型半導体領域20にホウ素をイオン注入し、ダイオード領域26bのn型半導体領域20にリンをイオン注入する。p型のコレクタ領域22とn型のカソード領域32が形成される。その後、半導体基板18及び酸化シリコン膜46の裏面に第1主電極24を形成することにより、半導体装置105が完成する。なお、残存した酸化シリコン膜46(図10を参照)は、図5の絶縁膜34に相当する。また、酸化シリコン膜46に代えて、窒化シリコン(SiN)膜を形成してもよい。
上記した各実施例では、半導体基板18の裏面に溝30が形成されている半導体装置について説明した。以下の実施例では、半導体基板18の表面に溝30が形成されている半導体装置、あるいは、半導体基板18に溝が形成されていない半導体装置について説明する。
(実施例6)
図12に、半導体装置106の要部断面図を示す。半導体装置106は、半導体装置101の変形例である。半導体装置106では、半導体基板18の表面側に溝30が形成されている。溝30内に、ホウ素を高濃度に含む多結晶シリコン36が充填されている。また、ダイオード領域26bでは、半導体基板18の裏面に、n型のカソード領域32が形成されている。
図12に、半導体装置106の要部断面図を示す。半導体装置106は、半導体装置101の変形例である。半導体装置106では、半導体基板18の表面側に溝30が形成されている。溝30内に、ホウ素を高濃度に含む多結晶シリコン36が充填されている。また、ダイオード領域26bでは、半導体基板18の裏面に、n型のカソード領域32が形成されている。
(実施例7)
図13に、半導体装置107の要部断面図を示す。半導体装置107は半導体装置106の変形例である。半導体装置107は、溝30内に多結晶シリコン36が充填されていないので、半導体装置106よりも容易に製造することができる。図13のXIX−XIX線及びXX−XX線については後述する。
図13に、半導体装置107の要部断面図を示す。半導体装置107は半導体装置106の変形例である。半導体装置107は、溝30内に多結晶シリコン36が充填されていないので、半導体装置106よりも容易に製造することができる。図13のXIX−XIX線及びXX−XX線については後述する。
(実施例8)
図14に、半導体装置108の要部断面図を示す。半導体装置108は半導体装置107の変形例である。半導体装置108は、アノード領域6bの体積が半導体装置107よりも小さい。そのため、アノード領域6bから第1ベース領域14に注入される正孔の量を少なくすることができる。
図14に、半導体装置108の要部断面図を示す。半導体装置108は半導体装置107の変形例である。半導体装置108は、アノード領域6bの体積が半導体装置107よりも小さい。そのため、アノード領域6bから第1ベース領域14に注入される正孔の量を少なくすることができる。
(実施例9)
図15に、半導体装置109の要部断面図を示す。半導体装置109は半導体装置107の変形例である。半導体装置109では、溝30の傾斜部分の表面に絶縁膜38が設けられている。絶縁膜38によって、ダイオード領域26b内を流れる電流と、IGBT領域26a内を流れる電流を分離することができる。
図15に、半導体装置109の要部断面図を示す。半導体装置109は半導体装置107の変形例である。半導体装置109では、溝30の傾斜部分の表面に絶縁膜38が設けられている。絶縁膜38によって、ダイオード領域26b内を流れる電流と、IGBT領域26a内を流れる電流を分離することができる。
(実施例10)
図16に、半導体装置110の要部断面図を示す。半導体装置110は、半導体装置101及び半導体装置106の変形例である。半導体装置110では、IGBT領域26aの半導体基板18aの厚みが、ダイオード領域26bの半導体基板18bの厚みに等しい。すなわち、半導体基板18に溝が形成されていない。そのため、溝内に多結晶シリコンを充填することなく、半導体装置110の表面及び裏面を平坦にすることができる。半導体装置110では、ダイオード領域26bの第2ベース領域(アノード領域)6bの厚みが、IGBT領域26aの第2ベース領域(p型ベース領域)6aの厚みよりも厚い。その結果、第1ベース領域14内に厚肉部14aと薄肉部14bが形成される。第1ベース領域14の厚みは、IGBT領域26aで厚く、ダイオード領域26bで薄い。半導体装置110は、半導体基板18をエッチングすることなく、第1ベース領域14内に厚肉部14aと薄肉部14bを形成することができる。
図16に、半導体装置110の要部断面図を示す。半導体装置110は、半導体装置101及び半導体装置106の変形例である。半導体装置110では、IGBT領域26aの半導体基板18aの厚みが、ダイオード領域26bの半導体基板18bの厚みに等しい。すなわち、半導体基板18に溝が形成されていない。そのため、溝内に多結晶シリコンを充填することなく、半導体装置110の表面及び裏面を平坦にすることができる。半導体装置110では、ダイオード領域26bの第2ベース領域(アノード領域)6bの厚みが、IGBT領域26aの第2ベース領域(p型ベース領域)6aの厚みよりも厚い。その結果、第1ベース領域14内に厚肉部14aと薄肉部14bが形成される。第1ベース領域14の厚みは、IGBT領域26aで厚く、ダイオード領域26bで薄い。半導体装置110は、半導体基板18をエッチングすることなく、第1ベース領域14内に厚肉部14aと薄肉部14bを形成することができる。
(実施例11)
図17に、半導体装置111の要部断面図を示す。半導体装置111は半導体装置105の変形例である。半導体装置111では、半導体基板18内に、絶縁膜50が埋め込まれている。絶縁膜50は、IGBT領域26aとダイオード領域26bの境界部分を、半導体基板18の表面から裏面に向けて伸びている。絶縁膜50によって、ダイオード領域26b内を流れる電流と、IGBT16領域26a内を流れる電流を分離することができる。なお、絶縁膜50が半導体基板18内に埋め込まれているので、半導体装置105のように、第1主電極24に突出部が形成されることを防止することができる。
図17に、半導体装置111の要部断面図を示す。半導体装置111は半導体装置105の変形例である。半導体装置111では、半導体基板18内に、絶縁膜50が埋め込まれている。絶縁膜50は、IGBT領域26aとダイオード領域26bの境界部分を、半導体基板18の表面から裏面に向けて伸びている。絶縁膜50によって、ダイオード領域26b内を流れる電流と、IGBT16領域26a内を流れる電流を分離することができる。なお、絶縁膜50が半導体基板18内に埋め込まれているので、半導体装置105のように、第1主電極24に突出部が形成されることを防止することができる。
図18に、半導体装置107の外観図を示す。図18の符号54は第2主電極4(図13を参照)に接続するエミッタパッドを示し、符号56は第2主電極4に接続するアノードパッドを示し、符号52はゲート電極10に接続するゲートパッドを示している。エミッタパッド54とアノードパッド56が設けられている範囲外、例えば符号58の位置の内部に、ゲート電極10が形成されている(図示省略)。図7に示すゲート電極10の全てが、ゲートパッド52に接続している。図18に示すように、半導体装置107は、半導体基板18内にIGBTとダイオードの双方が設けられている。半導体装置107の表面には窪みがあるので、アノードパッド56は、エミッタパッド54が設けられている範囲よりも窪んでいる。
(実験例)
半導体装置107を作製し、ダイオードの特性について従来の半導体装置と比較した。なお、半導体装置107では、IGBT16が形成されている半導体基板18aの厚みが165μmであり、ダイオード2が形成されている半導体基板18bの厚みが135μmである。一方、従来の半導体装置では、半導体基板の厚みが、IGBT領域とダイオード領域で等しく165μmである。
半導体装置107を作製し、ダイオードの特性について従来の半導体装置と比較した。なお、半導体装置107では、IGBT16が形成されている半導体基板18aの厚みが165μmであり、ダイオード2が形成されている半導体基板18bの厚みが135μmである。一方、従来の半導体装置では、半導体基板の厚みが、IGBT領域とダイオード領域で等しく165μmである。
ここで、半導体装置107の半導体基板18内の不純物濃度プロファイルについて説明する。図19は、図13のXIX−XIX線に沿った断面の不純物濃度プロファイルを示している。図20は、図13のXX−XX線に沿った断面の不純物濃度プロファイルを示している。グラフの横軸は半導体基板18の表面からの距離(単位:μm)を示しており、縦軸は不純物濃度(単位:cm−3)を示している。なお、図19と図20のグラフでは、第1ベース領域14の中間部分を省略している。曲線60(実線で示す)はn型不純物(リン)の不純物濃度を示し、曲線62(破線で示す)はp型不純物(ホウ素)の不純物濃度を示している。
図19は、IGBT領域26aに対応する半導体基板18aの不純物濃度プロファイルを示す。図19に示すように、エミッタ領域12の厚みは、およそ0.2μmである。エミッタ領域12はリンとホウ素を含んでおり、リンの濃度がホウ素の濃度を超えている範囲をエミッタ領域12と呼ぶ。エミッタ領域12は、最大でおよそ1×1019cm−3のリンを含んでいる。第2ベース領域6aの厚みは、およそ4.8μmである。第2ベース領域6aは主にホウ素を含んでおり、ホウ素の濃度は最大でおよそ1×1017cm−3である。第1ベース領域14(厚肉部14a)の厚みT14aは、およそ159.5μmである。第1ベース領域14は、およそ1×1014cm−3のリンを含んでいる。n型半導体領域20の厚みは、およそ0.3μmである。n型半導体領域20は、最大でおよそ6×1016cm−3のリンを含んでいる。コレクタ領域22の厚みは、およそ0.2μmである。コレクタ領域22は、最大でおよそ1×1018cm−3のホウ素を含んでいる。
図20は、ダイオード領域26bに対応する半導体基板18bの不純物濃度プロファイルを示す。図20に示すように、アノード領域6bの厚みはおよそ5μmであり、IGBT領域26aのエミッタ領域12と第2ベース領域6aを合わせた厚みに等しい。アノード領域6bはホウ素を含んでおり、その濃度は最大でおよそ1×1017cm−3である。第1ベース領域14(薄肉部14b)の厚みT14bは、およそ129.5μmである。第1ベース領域14は、およそ1×1014cm−3のリンを含んでいる。n型半導体領域20の厚みは、およそ0.3μmである。n型半導体領域20は、最大でおよそ6×1016cm−3のリンを含んでいる。カソード領域32の厚みは、およそ0.2μmである。カソード領域32は、最大でおよそ1×1019cm−3のリンを含んでいる。なお、従来の半導体装置は、ダイオード領域26bに対応する第1ベース領域14の厚みT14bがおよそ159.5μmであること以外は、全て半導体装置107に等しい。
図21に、半導体装置107と従来の半導体装置の逆回復電流の波形図を示す。グラフの縦軸はダイオード内を流れる電流(単位:A)を示し、横軸は時間(単位:秒)を示す。曲線70は半導体装置107のダイオード2内を流れる逆回復電流を示し、曲線72は従来の半導体装置のダイオード内を流れる逆回復電流を示す。逆方向電流の値を時間で積分した値(以下、逆回復電荷量という)が小さい程、ダイオードのスイッチング特性が良い。逆回復電荷量は、電流が負のときの曲線70又は曲線72と、電流0Aの横軸の直線で囲った面積に相当する。図21から明らかなように、半導体装置107の逆回復電荷量は、従来の半導体装置の逆回復電荷量よりも小さい。そのため、半導体装置107は、従来の半導体装置よりもスイッチング特性が良い。また、半導体装置107は、従来の半導体装置よりも逆方向電流が流れる時間が短い。逆方向電流が流れる時間が長いと、半導体装置が破壊する虞がある。半導体装置107は、従来の半導体装置よりも破壊しにくい構造である。
なお、第2ベース領域6の不純物濃度を薄くすれば、逆回復電荷量を小さくすることができる。しかしながら、この場合、逆回復電荷量が小さくなる代わりに、オン電圧(順方向電圧)が大きくなる。すなわち、ダイオードでは、スイッチング特性とオン抵抗はトレードオフの関係にある。図22に、半導体装置107及び従来の半導体装置についての逆回復電荷量及び順方向電圧を示す。グラフの縦軸は逆回復電荷量を示し、横軸は順方向電圧を示す。点74は半導体装置107の結果を示し、点76は従来の半導体装置の結果を示す。なお、図22は、従来の半導体装置の逆回復電荷量及び順方向電圧を1としたときの、半導体装置107の逆回復電荷量及び順方向電圧を示している。半導体装置107は、従来の半導体装置と比較して、逆回復電荷量と順方向電圧の双方を小さくすることができる。なお、本実験では、半導体装置107の逆回復電荷量は、従来の半導体装置の逆回復電荷量よりもおよそ40%小さい。また、半導体装置107の順方向電圧は、従来の半導体装置の順方向電圧よりもおよそ7%小さい。
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時の請求項に記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数の目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
2:ダイオード
6:第2ベース領域
14:第1ベース領域
16:IGBT
18:半導体基板
26a:IGBT領域
26b:ダイオード領域
28:導電層
30:溝
101〜111:半導体装置
6:第2ベース領域
14:第1ベース領域
16:IGBT
18:半導体基板
26a:IGBT領域
26b:ダイオード領域
28:導電層
30:溝
101〜111:半導体装置
Claims (3)
- 半導体基板内にIGBTとダイオードの双方が設けられている半導体装置であって、
IGBT領域とダイオード領域の双方に亘って伸びている第1導電型の第1ベース領域と、
IGBT領域とダイオード領域の双方に設けられているとともに、第1ベース領域の表面に接する第2導電型の第2ベース領域とを備え、
第1ベース領域は、IGBT領域で厚く、ダイオード領域で薄く形成されている半導体装置。 - 半導体基板の表層部又は裏層部の少なくとも一方に溝が形成されており、
その溝によってダイオード領域の第1ベース領域が薄く形成されていることを特徴とする請求項1に記載の半導体装置。 - 前記溝内に導電層が設けられていることを特徴とする請求項2に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008285299A JP2010114248A (ja) | 2008-11-06 | 2008-11-06 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008285299A JP2010114248A (ja) | 2008-11-06 | 2008-11-06 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010114248A true JP2010114248A (ja) | 2010-05-20 |
Family
ID=42302590
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008285299A Pending JP2010114248A (ja) | 2008-11-06 | 2008-11-06 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010114248A (ja) |
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010161335A (ja) * | 2008-12-10 | 2010-07-22 | Denso Corp | 半導体装置およびその製造方法 |
JP2012079945A (ja) * | 2010-10-01 | 2012-04-19 | Toyota Motor Corp | 半導体装置 |
JP2012124430A (ja) * | 2010-12-10 | 2012-06-28 | Rohm Co Ltd | 半導体装置および半導体パッケージ |
JP2013187240A (ja) * | 2012-03-06 | 2013-09-19 | Toyota Central R&D Labs Inc | 半導体装置 |
EP2822038A1 (en) * | 2013-01-30 | 2015-01-07 | Huawei Technologies Co., Ltd. | Insulated gate bipolar transistor |
JP2015032689A (ja) * | 2013-08-02 | 2015-02-16 | トヨタ自動車株式会社 | 半導体装置 |
JP2015095618A (ja) * | 2013-11-14 | 2015-05-18 | トヨタ自動車株式会社 | 半導体装置の製造方法 |
CN105826316A (zh) * | 2015-01-28 | 2016-08-03 | 株式会社东芝 | 半导体装置 |
JP2016181534A (ja) * | 2015-03-23 | 2016-10-13 | 豊田合成株式会社 | 半導体装置および半導体装置の製造方法 |
WO2018016029A1 (ja) * | 2016-07-20 | 2018-01-25 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
CN110197826A (zh) * | 2018-02-27 | 2019-09-03 | 三菱电机株式会社 | 半导体装置及其制造方法以及电力变换装置 |
JP2020194949A (ja) * | 2019-05-30 | 2020-12-03 | 株式会社デンソー | 半導体装置 |
JP2021028922A (ja) * | 2019-08-09 | 2021-02-25 | 三菱電機株式会社 | 半導体装置 |
DE102017212818B4 (de) | 2016-09-26 | 2022-06-23 | Mitsubishi Electric Corporation | Halbleiteranordnung |
-
2008
- 2008-11-06 JP JP2008285299A patent/JP2010114248A/ja active Pending
Cited By (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010161335A (ja) * | 2008-12-10 | 2010-07-22 | Denso Corp | 半導体装置およびその製造方法 |
JP2012079945A (ja) * | 2010-10-01 | 2012-04-19 | Toyota Motor Corp | 半導体装置 |
JP2012124430A (ja) * | 2010-12-10 | 2012-06-28 | Rohm Co Ltd | 半導体装置および半導体パッケージ |
CN102569401A (zh) * | 2010-12-10 | 2012-07-11 | 罗姆股份有限公司 | 半导体装置及半导体包装 |
US9490242B2 (en) | 2010-12-10 | 2016-11-08 | Rohm Co., Ltd. | Semiconductor device and semiconductor package |
JP2013187240A (ja) * | 2012-03-06 | 2013-09-19 | Toyota Central R&D Labs Inc | 半導体装置 |
EP2822038A1 (en) * | 2013-01-30 | 2015-01-07 | Huawei Technologies Co., Ltd. | Insulated gate bipolar transistor |
EP2822038A4 (en) * | 2013-01-30 | 2015-04-01 | Huawei Tech Co Ltd | BIPOLAR TRANSISTOR WITH INSULATED GATE |
JP2015032689A (ja) * | 2013-08-02 | 2015-02-16 | トヨタ自動車株式会社 | 半導体装置 |
US9245950B2 (en) | 2013-11-14 | 2016-01-26 | Toyota Jidosha Kabushiki Kaisha | Method for fabricating an insulated gate bipolar transistor |
JP2015095618A (ja) * | 2013-11-14 | 2015-05-18 | トヨタ自動車株式会社 | 半導体装置の製造方法 |
CN105826316A (zh) * | 2015-01-28 | 2016-08-03 | 株式会社东芝 | 半导体装置 |
JP2016139719A (ja) * | 2015-01-28 | 2016-08-04 | 株式会社東芝 | 半導体装置 |
US10297593B2 (en) | 2015-01-28 | 2019-05-21 | Kabushiki Kaisha Toshiba | Semiconductor device |
JP2016181534A (ja) * | 2015-03-23 | 2016-10-13 | 豊田合成株式会社 | 半導体装置および半導体装置の製造方法 |
JPWO2018016029A1 (ja) * | 2016-07-20 | 2018-12-06 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
CN109478561A (zh) * | 2016-07-20 | 2019-03-15 | 三菱电机株式会社 | 半导体装置以及其制造方法 |
WO2018016029A1 (ja) * | 2016-07-20 | 2018-01-25 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
US10665670B2 (en) | 2016-07-20 | 2020-05-26 | Mitsubishi Electric Corporation | Semiconductor device and method for manufacturing same |
CN109478561B (zh) * | 2016-07-20 | 2022-05-13 | 三菱电机株式会社 | 半导体装置以及其制造方法 |
DE102017212818B4 (de) | 2016-09-26 | 2022-06-23 | Mitsubishi Electric Corporation | Halbleiteranordnung |
CN110197826A (zh) * | 2018-02-27 | 2019-09-03 | 三菱电机株式会社 | 半导体装置及其制造方法以及电力变换装置 |
CN110197826B (zh) * | 2018-02-27 | 2022-11-22 | 三菱电机株式会社 | 半导体装置及其制造方法以及电力变换装置 |
JP2020194949A (ja) * | 2019-05-30 | 2020-12-03 | 株式会社デンソー | 半導体装置 |
JP7338242B2 (ja) | 2019-05-30 | 2023-09-05 | 株式会社デンソー | 半導体装置 |
JP2021028922A (ja) * | 2019-08-09 | 2021-02-25 | 三菱電機株式会社 | 半導体装置 |
JP7274974B2 (ja) | 2019-08-09 | 2023-05-17 | 三菱電機株式会社 | 半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2010114248A (ja) | 半導体装置 | |
JP6662429B2 (ja) | 逆導通型絶縁ゲートバイポーラトランジスタの製造方法および逆導通型絶縁ゲートバイポーラトランジスタ | |
US9748229B2 (en) | Semiconductor device | |
US8816355B2 (en) | Semiconductor device | |
US20080179666A1 (en) | Semiconductor device having a trench gate and method for manufacturing | |
JP2008117881A (ja) | 半導体装置及びその製造方法 | |
JP2009033036A (ja) | 半導体装置及びこれを用いた電気回路装置 | |
JP2008034794A (ja) | 縦型トレンチ型絶縁ゲートmos半導体装置 | |
CN106796938A (zh) | 半导体元件 | |
JP6471508B2 (ja) | 半導体装置 | |
JP5149922B2 (ja) | 半導体素子 | |
JP2006245477A (ja) | 半導体装置 | |
JP2007207784A (ja) | 半導体装置 | |
CN110914997A (zh) | 具有locos沟槽的半导体器件 | |
JP2011210916A (ja) | 半導体装置の製造方法 | |
WO2019007319A1 (zh) | 沟槽型功率器件及其制备方法 | |
JP2015185700A (ja) | 半導体装置 | |
JP2005197497A (ja) | 半導体装置 | |
JP2008283112A (ja) | 半導体装置 | |
US9324817B2 (en) | Method for forming a transistor device having a field electrode | |
JP2020202224A (ja) | 半導体装置 | |
KR101968825B1 (ko) | 두 층을 포함하는 전계 전극을 갖는 트랜지스터 디바이스 | |
JP2011176026A (ja) | 半導体素子の製造方法 | |
JP5446297B2 (ja) | 半導体装置の製造方法 | |
JP2015195286A (ja) | 半導体装置 |