CN110197826A - 半导体装置及其制造方法以及电力变换装置 - Google Patents

半导体装置及其制造方法以及电力变换装置 Download PDF

Info

Publication number
CN110197826A
CN110197826A CN201910132162.3A CN201910132162A CN110197826A CN 110197826 A CN110197826 A CN 110197826A CN 201910132162 A CN201910132162 A CN 201910132162A CN 110197826 A CN110197826 A CN 110197826A
Authority
CN
China
Prior art keywords
electrode
peripheral part
unit portion
semiconductor device
back side
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910132162.3A
Other languages
English (en)
Other versions
CN110197826B (zh
Inventor
西康一
铃木健司
高桥彻雄
山下润一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN110197826A publication Critical patent/CN110197826A/zh
Application granted granted Critical
Publication of CN110197826B publication Critical patent/CN110197826B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8213—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using SiC technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H01L27/0823—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only including vertical bipolar transistors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/408—Electrodes ; Multistep manufacturing processes therefor with an insulating layer with a particular dielectric or electrostatic property, e.g. with static charges or for controlling trapped charges or moving ions, or with a plate acting on the insulator potential or the insulator charges, e.g. for controlling charges effect or potential distribution in the insulating layer, or with a semi-insulating layer contacting directly the semiconductor surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7804—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H02M7/53871—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H01L2223/5446—Located in scribe lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P27/00—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage
    • H02P27/04—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage
    • H02P27/06—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters
    • H02P27/08—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters with pulse width modulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Dicing (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供以能够抑制向单元部的电流集中的方式进行了改善的半导体装置及其制造方法以及电力变换装置。半导体装置具备：半导体芯片、单元表面电极部以及周缘表面构造部。半导体芯片具有：单元部，其是俯视观察时的中央区域的部位，设置有晶体管元件；以及周缘部，其在俯视观察时设置于单元部的周边。单元表面电极部设置于单元部之上。周缘表面构造部设置于周缘部之上，具有比单元表面电极部的上表面高的上表面。使周缘部比单元部薄，以使得与单元部的背面相比周缘部的背面凹陷。将单元部的厚度设为tc。将背面的单元部与周缘部之间的台阶的大小设为dtb。在这种情况下，0％＜dtb/tc≤1.5％。

Description

半导体装置及其制造方法以及电力变换装置
技术领域
本申请涉及半导体装置及其制造方法以及电力变换装置。
背景技术
当前，像例如日本特开2009-71044号公报所公开的那样，已知在半导体层的表面设置了凸部的半导体装置。在上述公报的0016段以及图1等所记载的半导体装置具备：半导体层、在半导体层的表面形成的发射极电极、沿着半导体装置的表面的外周在外周的内侧绕行一周的第1凸部、以及在第1凸部的内侧范围形成的第2凸部。
专利文献1：日本特开2009-71044号公报
构成半导体装置的半导体芯片具备：形成有半导体有源元件的单元部、以及设置于单元部周边的周缘部。在单元部之上设置单元表面电极部，在周缘部之上设置周缘表面构造部。有时单元表面电极部和周缘表面构造部具有不同的高度。在这种情况下，在芯片化之前的半导体晶片的表面存在台阶。
为了降低半导体晶片厚度，大多实施对半导体晶片的背面进行磨削的工序。如果实施背面磨削工序，则与半导体晶片表面的台阶的大小相对应的台阶形成在晶片背面。在与单元表面电极部相比周缘表面构造部设置得高的情况下，通过背面磨削工序导致周缘部的背面与单元部的背面相比被磨削得深。其结果，与单元部的背面相比周缘部的背面凹陷。作为电力用半导体装置的特性之一，存在反向偏置安全工作区域(RBSOA)。如果周缘部与单元部之间的背面台阶过大，则存在下述问题，即，在单元部产生的电流集中使RBSOA耐量降低。
发明内容
本申请的目的在于提供以能够抑制向单元部的电流集中的方式进行了改善的半导体装置及其制造方法以及电力变换装置。
为了解决上述课题，本申请涉及的半导体装置具备：
半导体芯片，其具有单元部和周缘部，该半导体芯片呈具有表面以及背面的平面体形状，该单元部设置于俯视观察时的中央区域，该周缘部在所述俯视观察时设置于所述单元部的周边；
单元表面电极部，其设置于所述单元部之上；以及
周缘表面构造部，其设置于所述周缘部之上，具有比所述单元表面电极部的上表面高的上表面，
使所述周缘部比所述单元部薄，以使得与所述单元部的所述背面相比所述周缘部的所述背面凹陷，
在将所述单元部的厚度设为tc，
将所述背面的所述单元部与所述周缘部之间的台阶的大小设为dtb的情况下，
0％＜dtb/tc≤1.5％。
为了解决上述课题，本申请涉及的电力变换装置具备：
主变换电路，其包含半导体装置，该主变换电路将被输入的电力通过所述半导体装置进行变换而输出；
驱动电路，其将对所述半导体装置进行驱动的驱动信号向所述半导体装置输出；以及
控制电路，其将对所述驱动电路进行控制的控制信号向所述驱动电路输出，
所述半导体装置具备：
半导体芯片，其具有单元部和周缘部，该半导体芯片呈具有表面以及背面的平面体形状，该单元部设置在俯视观察时的中央区域，该周缘部在所述俯视观察时设置于所述单元部的周边；
单元表面电极部，其设置在所述单元部之上；以及
周缘表面构造部，其设置在所述周缘部之上，具有比所述单元表面电极部的上表面高的上表面，
使所述周缘部比所述单元部薄，以使得与所述单元部的所述背面相比所述周缘部的所述背面凹陷，
在将所述单元部的厚度设为tc，
将所述背面的所述单元部与所述周缘部之间的台阶的大小设为dtb的情况下，
0％＜dtb/tc≤1.5％。
为了解决上述课题，本申请涉及的半导体装置的制造方法具备如下工序：
准备工序，对具有表面以及背面的半导体晶片进行准备；
元件形成工序，在所述半导体晶片在作为预先设定的部位的单元部形成半导体有源元件；
表面构造形成工序，在形成所述半导体有源元件之后在所述单元部的所述表面之上形成单元表面电极部，且在所述半导体晶片的所述表面的所述单元部的周边的周缘部形成具有比所述单元表面电极部的上表面高的上表面的周缘表面构造部，并且在将所述单元部的厚度设为tc且将所述单元表面电极部的上表面与所述周缘表面构造部的上表面之间的高度差设为dtf的情况下，以成为0％＜dtf/tc≤1.5％的方式形成所述单元表面电极部以及所述周缘表面构造部；
背面磨削工序，通过在形成所述单元表面电极部以及所述周缘表面构造部之后进行对所述半导体晶片的所述背面进行磨削的晶片薄化，从而将由所述单元表面电极部与所述周缘表面构造部产生的所述表面的台阶转印到所述周缘部的所述背面；以及
切割工序，在进行所述晶片薄化之后，沿着设置于所述周缘部的外周的切割线对所述半导体晶片进行切割。
发明的效果
对于具有背面台阶的半导体装置，能够使单元部与周缘部之间的厚度差落入一定范围内，以使得周缘部不会相对于单元部变得过薄。能够通过对周缘部与单元部相比变得过薄进行抑制，从而抑制向单元部的电流集中。
附图说明
图1是表示实施方式1涉及的半导体装置的构造的俯视图。
图2是表示实施方式1涉及的半导体装置的构造的剖面图。
图3是用于对实施方式1涉及的半导体装置的作用效果进行说明的曲线图。
图4是用于对实施方式1涉及的半导体装置的作用效果进行说明的曲线图。
图5是用于使用与实施方式对应的对比例对实施方式1的半导体装置的作用效果进行说明的图。
图6是用于使用与实施方式对应的对比例对实施方式1的半导体装置的作用效果进行说明的图。
图7是用于对实施方式1涉及的半导体装置的作用效果进行说明的曲线图。
图8是表示实施方式1的变形例涉及的半导体装置的构造的剖面图。
图9是表示实施方式2涉及的半导体装置的构造的剖面图。
图10是表示实施方式3涉及的半导体装置的构造的剖面图。
图11是表示实施方式4涉及的半导体装置的构造的剖面图。
图12是表示实施方式4涉及的半导体装置的安装之后的构造的剖面图。
图13是表示与实施方式对应的对比例的图。
图14是表示与实施方式对应的对比例的图。
图15是表示实施方式5涉及的半导体装置的构造的剖面图。
图16是表示实施方式6涉及的半导体装置的构造的剖面图。
图17是表示实施方式7涉及的半导体装置的制造方法的流程图。
图18是表示实施方式8涉及的半导体装置的制造方法的流程图。
图19是表示实施方式9涉及的电力变换装置的框图。
标号的说明
1 半导体衬底
2 沟槽栅极
3 基极层
4 发射极层
5 扩散层
6 接触部(单元接触部)
7 层间绝缘膜
8 第一发射极电极
9、9b 第一场板电极
9c 温度感测二极管
9c1 第一部分
9c2 第二部分
10、10b、10c 第二场板电极
11 保护绝缘膜
11a 端部
12 第一缓冲层
13 第二缓冲层
14 集电极层
15 集电极(collector)电极(electrode)
16 第二发射极电极
17 层间绝缘膜(单元部层间绝缘膜)
20 半导体芯片
21 单元部
22 周缘部
22a 栅极配线部
22b 周缘凹部
23 切割线部
24 内周边界部
30 单元表面电极部
32 周缘表面构造部
34 栅极焊盘
36 接触部(周缘接触部)
37 上层绝缘膜
50 封装材料
52 填料
100、110、120、130、140、150、160 半导体装置
190 电源
200 电力变换装置
201 主变换电路
201a 开关元件
202 驱动电路
203 控制电路
300 负载
dtb 第一背面台阶
dtp 第二背面台阶
dtf 表面台阶
dtdf 端部表面台阶
Q 耗尽层端部
具体实施方式
图1是表示实施方式1涉及的半导体装置100的构造的俯视图。半导体装置100具备：半导体芯片20、单元表面电极部30、周缘表面构造部32以及栅极焊盘34。半导体芯片20呈具有表面以及背面的平面体形状。
半导体芯片20具备：单元部21、周缘部22以及切割线部23。单元部21是半导体芯片20的俯视观察时的中央区域的部位。在单元部21设置有半导体有源元件。在实施方式1中，具体地说，在单元部21设置有晶体管元件，更具体而言，该晶体管元件是绝缘栅型双极晶体管(IGBT)。周缘部22是在半导体芯片20的俯视观察时设置于单元部21的周边的四边环状的部位。切割线部23是在半导体芯片20的俯视观察时设置于周缘部22的外周的四边环状的部位。
单元表面电极部30设置在单元部21之上。周缘表面构造部32设置在周缘部22之上。周缘表面构造部32的上表面如图2的剖面图所示，比单元表面电极部30的上表面高。
图2是表示实施方式1涉及的半导体装置100的构造的剖面图。图2示出了通过图1中的A-A’线将半导体装置100切断的剖面。在图2中，将半导体芯片20的单元部21、周缘部22以及切割线部23通过虚线彼此划分开。周缘部22被进一步划分为设置于单元部21的相邻处的栅极配线部22a、以及设置于栅极配线部22a的外侧的周缘凹部22b。
半导体芯片20具备n型的半导体衬底1。在实施方式1中，半导体衬底1的材料是硅。此外，作为变形例，也可以使半导体衬底1的材料是具有比硅大的带隙的宽带隙半导体。作为宽带隙半导体，也可以使用SiC、GaN或者金刚石。
就实施方式1涉及的半导体装置100而言，在单元部21具备绝缘栅型双极晶体管(IGBT)。但是，也可以取代IGBT，在单元部21设置场效应晶体管(MOSFET)等其他晶体管元件。在例如将半导体衬底1从硅变形为SiC的情况下，在单元部21形成的晶体管元件也可以是MOSFET。另外，也可以在单元部21设置二极管元件等其他半导体有源元件而非晶体管元件。关于这里所说明的半导体衬底1的材料以及半导体有源元件的变形，能够同样地应用于后述的全部实施方式。
半导体芯片20是在半导体衬底1的表面以及背面通过杂质注入以及蚀刻等元件形成工艺而形成有半导体有源元件的半导体芯片。在半导体芯片20的表面侧，p型的基极层3设置于单元部21以及周缘部22这两者。在半导体芯片20的表面侧，单元部21具备：贯通基极层3而到达半导体衬底1的多个沟槽栅极2、分别设置于沟槽栅极2的两旁且呈n+型的多个发射极层4、以及设置在多个发射极层4之间且呈p+型的多个扩散层5。
在半导体芯片20的背面侧，遍及单元部21、周缘部22以及切割线部23的整个区域而设置有n型的第一缓冲层12、n型的第二缓冲层13以及集电极层14。从半导体芯片20的最背面侧依次层叠有集电极层14、第二缓冲层13以及第一缓冲层12。第一缓冲层12是通过直至半导体衬底1的背面的深的部分为止进行杂质注入或者进行照射而形成的。第二缓冲层13是通过只对半导体衬底1的背面的浅的部分进行杂质注入而形成的。
单元表面电极部30设置在半导体芯片20的单元部21之上。单元表面电极部30包含：重叠于半导体芯片20表面的层间绝缘膜7、将层间绝缘膜7贯通的由导电体构成的多个接触部6、以及设置于层间绝缘膜7之上且与接触部6连接的第一发射极电极8。第一发射极电极8由金属等低电阻材料构成。
在半导体芯片20的背面，遍及单元部21、周缘部22以及切割线部23的整个区域而设置有集电极电极15。通过设置于表面以及背面的这些构造，在单元部21形成有IGBT。
周缘表面构造部32设置在半导体芯片20的周缘部22之上。周缘表面构造部32包含：层间绝缘膜7、上层绝缘膜37、保护绝缘膜11、多个第一场板电极9以及多个第二场板电极10。层间绝缘膜7重叠在半导体芯片20的周缘部22的表面。多个第一场板电极9在层间绝缘膜7之上彼此分离设置。第一场板电极9也可以由n型的多晶硅膜形成。上层绝缘膜37覆盖多个第一场板电极9。多个第二场板电极10在上层绝缘膜37之上彼此分离设置。第二场板电极10也可以与第一发射极电极8相同地由金属等低电阻材料构成。
保护绝缘膜11覆盖多个第二场板电极10。保护绝缘膜11是位于周缘表面构造部32的最上方的层，覆盖第一场板电极9、上层绝缘膜37以及第二场板电极10。保护绝缘膜11是以确保耐压以及确保可靠性为目的而设置的构造，在实施方式1中只形成在周缘部22。保护绝缘膜11的端部11a覆盖第一发射极电极8的端面和上表面的一部分。
在周缘部22中的栅极配线部22a形成有贯通上层绝缘膜37的接触部36。接触部36将第一场板电极9与第二场板电极10连接。
在将实施方式1涉及的半导体装置100以产品单体进行观察的情况下，成为下述状态，即，在第一发射极电极8之上没有设置其他构造，第一发射极电极8露出。在为了构建电力变换装置等而将半导体装置100安装于壳体等的内部的情况下，在第一发射极电极8之上形成导线以及焊料。
分别对半导体装置100的单元表面电极部30的上表面的高度和周缘表面构造部32的上表面的高度进行定义。“单元表面电极部30的上表面的高度”是单元部21处的半导体芯片20的表面至第一发射极电极8的上表面为止的高度。“单元表面电极部30的上表面的高度”是将层间绝缘膜7的厚度与第一发射极电极8的厚度进行合计后的高度。
“周缘表面构造部32的上表面的高度”是周缘部22处的半导体芯片20的表面至保护绝缘膜11的上表面为止的高度。“周缘表面构造部32的上表面的高度”是将层间绝缘膜7的厚度、覆盖第一场板电极9的上层绝缘膜37的厚度与覆盖第二场板电极10的保护绝缘膜11的厚度进行合计后的高度。周缘表面构造部32的上表面比单元表面电极部30的上表面高，将由于该上表面高度的不同所产生的台阶设为“表面台阶dtf”。
在切割线部23处的半导体芯片20的表面设置有层间绝缘膜7。切割线部23的上表面比周缘表面构造部32的上表面低，将由于该上表面高度的不同所产生的台阶设为“端部表面台阶dtdf”。
如图2所示，在半导体装置100的背面侧设置有台阶。即，半导体芯片20具备如下构造，即，周缘部22比单元部21薄，以使得与单元部21的背面相比，周缘部22的背面凹陷。单元部21的背面是与单元部21的表面平行的平坦状。周缘部22在栅极配线部22a和周缘凹部22b具有不同的背面构造。栅极配线部22a的背面是相对于栅极配线部22a的表面倾斜的锥形状。周缘凹部22b的背面是与周缘凹部22b的表面平行的平坦状。
如图2所示，将单元部21的厚度设为tc。厚度tc更具体而言是单元部21与周缘部22之间的边界处的单元部21的厚度。如图2所示，将周缘部22的最小厚度设为tp。最小厚度tp更具体而言是周缘部22中的最薄的部分即周缘凹部22b的厚度。将背面的单元部21与周缘部22的台阶的大小设为第一背面台阶dtb。第一背面台阶dtb是厚度tc与最小厚度tp之差。
在实施方式1中，在满足下述的式(1)的范围，使周缘部22比单元部21薄。在下述的式(1)中，以dtb≠0且tc≠0为前提。
0％＜dtb/tc≤1.5％···(1)
通过用于降低晶片厚度的半导体晶片背面的磨削工序，与单元表面电极部30和周缘表面构造部32之间的台阶尺寸相对应的台阶被转印到半导体晶片的背面。该磨削工序的详情通过后述的实施方式7涉及的制造方法进行说明。通过这样的台阶的转印，通常表面台阶dtf与第一背面台阶dtb成为相同的大小。
为了在半导体晶片背面的磨削工序之后得到满足上述的式(1)的第一背面台阶dtb，优选在实施方式1中使表面台阶dtf满足下述的式(2)。在下述的式(2)中，以dtf≠0且tc≠0为前提。
0％＜dtf/tc≤1.5％···(2)
如图2所示，在实施方式1中，使切割线部23比周缘部22厚，以使得与周缘部22的背面相比切割线部23的背面凸出。如图2所示，将切割线部23的厚度设为td。将半导体芯片20的背面的切割线部23与周缘部22之间的台阶的大小设为“第二背面台阶dtp”。第二背面台阶dtp是厚度td与最小厚度tp之差。
在实施方式1中，在满足下述的式(3)的范围，切割线部23比周缘部22厚。在下述的式(3)中，以dtp≠0且td≠0为前提。
1.5％≤dtp/td···(3)
图3以及图4是用于对实施方式1涉及的半导体装置100的作用效果进行说明的曲线图。图3表示出与第一背面台阶dtb和单元部21的厚度tc之间的比率即dtb/tc的值相对应的RBSOA试验结果的不同。RBSOA是反向偏置安全工作区域的简称。
图3的曲线图示出了在RBSOA试验时，图2的B-B’剖面部的电流密度分布模拟结果。在试验时使用的电路是通常的RBSOA试验的通断电路。试验条件是结温Tj＝448K、集电极发射极间电压Vce＝800V、栅极发射极间电压Vge＝20V/-15V、集电极电流Ic＝1150A、以及寄生电感L＝70nH。在图3中示出了dtb/tc小于或等于1.5％的实线曲线图、以及dtb/tc大于1.5％的虚线曲线图。在dtb/tc大于1.5％的虚线曲线图中，电流集中于单元部21，因而RBSOA耐量恶化。
图4示出了RBSOA的可切断电流的dtb依赖性。如果dtb/tc的值大于1.5％，则与dtb/tc的增大相应地，可切断电流降低。例如，如果第一背面台阶dtb大至dtb/tc的值达到2.0％左右，则可切断电流降低至三分之一左右。不优选这样的RBSOA耐量的降低。
如果半导体晶片的厚度tc充分大，则第一背面台阶dtb的影响甚微。但是，厚度tc越是由于半导体晶片薄化而变小，第一背面台阶dtb相对于厚度tc的比例越增大。因此，就追求半导体晶片薄化的近年的技术动向而言，存在由第一背面台阶dtb引起的RBSOA耐量降低的问题明显化的问题。
对于这一点，根据实施方式1，在所述的式(2)的范围内调节了第一背面台阶dtb的大小。能够使第一背面台阶dtb落入一定范围内，以使得周缘部22不会相对于单元部21变得过薄，因而dtb/tc的值被抑制为小于或等于1.5％。其结果，能够如图4所示在不导致RBSOA可切断电流的降低的范围内，对第一背面台阶dtb的大小进行管理。特别地，根据图4示出的数据，能够通过将dtb/tc的值设为小于或等于1.5％，从而将RBSOA可控制Ic确保为大于或等于额定Ic的7倍的大小。
图5以及图6是用于使用与实施方式对应的对比例对实施方式1的半导体装置100的作用效果进行说明的图。第一背面台阶dtb变得越大，周缘部22的最小厚度tp变得越薄。图5是作为对比例示出的曲线图，示出了在假设dtb＝0即不存在背面台阶的情况下的半导体装置100的电流密度分布。图6是作为对比例示出的曲线图，示出了在假设dtb/tc＞1.5％的情况下的半导体装置100的电流密度分布。由于存在背面台阶的有无这一不同，因而与图5相比，图6的周缘部22的最小厚度tp薄。
如果将图5与图6进行比较，则在周缘部22的最小厚度tp薄的图6的结果的情况下，耗尽层端部Q易于到达半导体芯片20的背面。如果耗尽层端部Q易于到达半导体芯片20的背面，则在周缘部22积蓄的空穴易于流入到单元部21。周缘部22的积蓄空穴流入到单元部21，从而在单元部21引起电流集中。
图7是用于对实施方式1涉及的半导体装置100的作用效果进行说明的曲线图。图7的曲线图示出了图2的B-B’剖面部的空穴密度分布模拟结果。图7示出了dtb/tc≤1.5％的实线曲线图与dtb/tc＞1.5％的虚线曲线图。与实线曲线图相比，虚线曲线图的单元部21的空穴密度增加。图7所示的结果如根据上述的图5以及图6的比较结果也可知晓的那样，表示出的是如果第一背面台阶dtb大，则引起向单元部21的电流集中。
对于这一点，根据实施方式1，能够使单元部21与周缘部22的厚度的关系落入一定范围内，以使得周缘部22不会相对于单元部21变得过薄。如果对与单元部21相比周缘部22变得过薄进行抑制，则能够对周缘部22内的耗尽层端部Q与周缘部22的背面之间的距离变得过小进行抑制。能够将周缘部22内的耗尽层端部Q与周缘部22的背面之间的距离以一定程度确保得大，因而能够对在周缘部22积蓄的空穴向单元部21的流入进行抑制。通过对在周缘部22积蓄的空穴向单元部21的流入进行抑制，从而能够对在单元部21发生空穴密度增大这一情况进行抑制。能够抑制单元部21的空穴密度增大，因而能够抑制向单元部21的电流集中。通过抑制向单元部21的电流集中，从而对RBSOA耐量的降低进行抑制。
在实施方式1中，保护绝缘膜11覆盖第一发射极电极8的缘部即单元表面电极部30的缘部，因而具有下述这样的效果。在第一发射极电极8的端部与保护绝缘膜11的端部共面的情况下，可能由于制造波动在第一发射极电极8与保护绝缘膜11之间产生间隙。如果由于该间隙，半导体芯片20的表面露出，则水分可能从间隙的露出部位侵入。对于这一点，根据实施方式1，通过将第一发射极电极8的侧端面以及上表面缘部由保护绝缘膜11覆盖，从而能够防止上述这样的间隙的产生。因此，能够抑制水分的侵入，能够使半导体装置100的可靠性提高。
另外，根据实施方式1，通过关于切割线部23而满足上述的式(3)的条件，从而得到下述这样的效果。为了降低切割刀的消耗，优选不在切割线部23之上设置膜或者即使设置也尽可能使膜厚变薄。如果端部表面台阶dtdf大，则通过晶片背面磨削，将该端部表面台阶dtdf转印到晶片背面。该转印的结果为，第二背面台阶dtp成为一定程度的大小。但是，切割线部23不会在RBSOA工作时成为电流路径。因此，即使大至dtp/td大于或等于1.5％的程度的台阶被转印到背面，RBSOA耐量也不会恶化。根据实施方式1，通过将dtp/td设为大于或等于1.5％，从而能够在不损害RBSOA耐量的状态下降低切割刀的消耗。
图8是表示实施方式1的变形例涉及的半导体装置110的构造的剖面图。就变形例涉及的半导体装置110而言，第一发射极电极8的上表面比第二场板电极10的上表面高。该高度的差异是图8的“尺寸dte”。
根据图8的构造，第二场板电极10的上表面比第一发射极电极8的上表面低，因而即使以保护绝缘膜11略微包覆于第一发射极电极8的上表面的程度将保护绝缘膜11变薄，保护绝缘膜11也能够将第二场板电极10充分地包覆。能够在不损害第二场板电极10的包覆性的状态下将保护绝缘膜11调节为任意的薄度，因而变得易于对第一发射极电极8的上表面与保护绝缘膜11的上表面之间的表面台阶dtf进行调整。如果易于对表面台阶dtf进行调整，则转印到背面的第一背面台阶dtb也变得易于调节。其结果，存在用于满足上述式(1)的dtb/tc的调节变得容易的优点。
此外，受到上述式(1)的制约的第一背面台阶dtb与受到上述式(3)的制约的第二背面台阶dtp也可以彼此独立地确定。在实施方式1中，为了抑制切割刀消耗而抑制了dtdf，因而设想由于成为dtf＜dtdf的关系，所以成为dtb＜dtp，但不限定于dtb与dtp的大小关系。既可以将dtb与dtp设定为两者彼此不同的大小而使任意一方比另外一方大，或者也可以两者是相同的大小。
实施方式2.
图9是表示实施方式2涉及的半导体装置120的构造的剖面图。半导体装置120除了第一发射极电极8以外还具备第二发射极电极16，这一点与实施方式1涉及的半导体装置100不同。除此以外的结构与实施方式1相同。第二发射极电极16重叠于第一发射极电极8，由热阻比第一发射极电极8低的材料形成。第二发射极电极16的材料也可以是Cu等。
在实施方式2中，第二发射极电极16的上表面成为单元表面电极部30的上表面。在实施方式2中，同样以满足在实施方式1中所叙述的式(2)的条件的方式设置有表面台阶dtf。通过设置热阻低的第二发射极电极16，从而提高散热性，因而能够使SCSOA耐量提高。SCSOA是“短路电流切断时的安全工作区域”的简称。
此外，在实施方式2中，也可以以与第二发射极电极16的上表面相比将第二场板电极10的上表面变高的方式实施变形。除此之外，在实施方式2中，同样也可以应用实施方式1所叙述的各种变形。
实施方式3.
图10是表示实施方式3涉及的半导体装置130的构造的剖面图。半导体装置130与实施方式1涉及的半导体装置100的不同点在于，单元部21的层间绝缘膜7被置换为层间绝缘膜17。除此以外的结构与实施方式1相同。单元表面电极部30包含层间绝缘膜17，在层间绝缘膜17设置有接触部6。周缘表面构造部32与实施方式1同样地包含层间绝缘膜7以及上层绝缘膜37，在周缘表面构造部32设置有贯通上层绝缘膜37的接触部36。
就半导体装置130而言，为了便于说明，将接触部6也称为“单元接触部6”，将接触部36也称为“周缘接触部36”，将层间绝缘膜17也称为“单元部层间绝缘膜17”，将周缘部22的上层绝缘膜37也称为“周缘部绝缘膜37”。在实施方式3中，单元部层间绝缘膜17比周缘部绝缘膜37厚。通过第一发射极电极8以及半导体衬底1和由它们夹着的层间绝缘膜，产生寄生电容。通过将实施方式1涉及的单元部21的层间绝缘膜7置换为实施方式3涉及的厚膜的单元部层间绝缘膜17，从而能够降低寄生电容。
此外，在实施方式3中，也可以以与第一发射极电极8的上表面相比将第二场板电极10的上表面变高的方式实施变形。除此之外，在实施方式3中，同样也可以应用实施方式1所叙述的各种变形。另外，也可以如实施方式2那样以单元表面电极部30包含第一发射极电极8以及第二发射极电极16的方式，对实施方式3实施变形。
实施方式4.
图11是表示实施方式4涉及的半导体装置140的构造的剖面图。图12是表示实施方式4涉及的半导体装置140的安装之后的构造的剖面图。如图12所示，在半导体装置140安装之后，在周缘表面构造部32之上设置封装材料50。封装材料50由包含填料52的绝缘材料构成。就半导体装置140而言，第二场板电极10的厚度t4是以与填料52的大小之间的关系来设计的。除此以外的结构与实施方式1相同。
具体地说，在实施方式4中，使第二场板电极10比填料52的规定基准粒径薄，以对填料52向在多个第二场板电极10之间产生的电极间间隙的进入进行抑制。作为球状填料的填料52的直径虽然具有一定程度的波动，但会落入大于或等于几μm且小于或等于几十μm的范围内。其中，有可能进入多个第二场板电极10之间的填料52的直径是几μm左右。“规定基准粒径”也可以基于填料52的粒径规格以如下这样的方式算出。将填料52的粒径进行了简单平均后的值为“粒径简单平均DAVE”。将σ设为填料52的粒径的标准偏差。将规定的系数k乘以σ后的值为kσ。规定基准粒径是从粒径简单平均DAVE减去kσ得到的值。优选通过设为k＝3，从而将规定基准粒径设为“DAVE-3σ”。厚度t4被设计为比规定基准粒径小的值。由此，即使存在与平均的粒径相比充分小的填料52，也能够使这样的小粒径的填料52不向电极间间隙进入。
图13以及图14是表示与实施方式对应的对比例的图。如果第二场板电极10厚，则在相邻的第二场板电极10之间产生深的电极间间隙。由于电极间间隙，如图13所示会产生保护绝缘膜11的凹凸间隙。如图13所示，有时封装材料50的填料52会进入保护绝缘膜11的凹凸间隙。进入到该凹凸间隙的填料52对第二场板电极10而在图13的箭头方向施加力，如图14示意性地示出那样，第二场板电极10在与半导体芯片20的面方向平行的方向变形。
对于这一点，根据实施方式4，通过将第二场板电极10的厚度t4抑制得充分小，从而能够抑制如图13这样的填料52的进入。由此，能够对由填料52引起的电极变形进行抑制。
在实施方式4中，也可以以使第一发射极电极8的上表面比第二场板电极10的上表面低的方式实施变形。在这种情况下，在抑制了第二场板电极10的厚度t4的基础上，进一步将第一发射极电极8薄化，以使得第一发射极电极8的上表面比第二场板电极10的上表面低。因此，优选考虑到针对第一发射极电极8所要求的电阻值等，而在容许的范围内实施第一发射极电极8的薄化。除此之外，在实施方式4中，同样也可以应用实施方式1所叙述的各种变形。另外，也可以如实施方式2那样以单元表面电极部30包含第一发射极电极8以及第二发射极电极16的方式，对实施方式4实施变形。另外，也可以对实施方式4实施如下这样的变形，即，与实施方式3同样地将单元部21的层间绝缘膜7置换为层间绝缘膜17。
实施方式5.
图15是表示实施方式5涉及的半导体装置150的构造的剖面图。半导体装置150与实施方式4涉及的半导体装置140的不同点在于，第二场板电极10被置换为第二场板电极10b。在实施方式4中，第一发射极电极8与第二场板电极10由相同的材料形成，与此相对，在实施方式5中它们由不同的材料形成。除上述以外的结构与实施方式4相同。
第二场板电极10b是半绝缘性氮化膜。通过使用半绝缘性氮化膜，即使在水分侵入的情况下，也能够抑制第二场板电极10b的腐蚀。其结果，能够使半导体装置150的可靠性提高。
实施方式5的半导体装置150除第二场板电极10b以外的结构与实施方式4相同。但是，不限于此，也可以将实施方式1～3所叙述的半导体装置100～130各自的第二场板电极10置换为实施方式5涉及的第二场板电极10b。
实施方式6.
图16是表示实施方式6涉及的半导体装置160的构造的剖面图。半导体装置160与实施方式5涉及的半导体装置150的不同点在于，第二场板电极10置换为第二场板电极10c。并且，在实施方式6中，与实施方式5涉及的半导体装置150的不同点在于，半导体芯片20还具备内周边界部24以及温度感测二极管9c。除上述以外的结构与实施方式5相同。第二场板电极10c是多晶硅膜。根据实施方式6，能够对第二场板电极10c的腐蚀进行抑制。
就半导体装置160而言，周缘表面构造部32包含第一场板电极9b和第二场板电极10c。第一场板电极9b与实施方式1涉及的第一场板电极9同样地由n型的第一多晶硅膜构成。第二场板电极10c由通过与第一多晶硅膜不同的工序而层叠的第二多晶硅膜构成。
半导体芯片20包含夹设在单元部21与周缘部22之间的内周边界部24。在内周边界部24之上设置有温度感测二极管9c。温度感测二极管9c具备由第一多晶硅膜形成的第一部分9c1、以及被掺杂成p型的第二部分9c2。通过对温度感测二极管9c的正向电压进行测定，从而能够对半导体芯片20的温度进行测定。
第二多晶硅膜的一部分被用于形成栅极焊盘34，第二多晶硅膜的另一部分形成第二场板电极10c。通过将第二场板电极10c由多晶硅形成，从而能够抑制第二场板电极10c的腐蚀。另外，也能够通过将栅极焊盘34由第二多晶硅膜形成，从而形成低电阻的栅极配线。
此外，在实施方式6中，包含将第二场板电极10c由第二多晶硅膜构成的第一技术构思、以及在内周边界部24设置温度感测二极管9c的第二技术构思。上述第一技术构思和第二技术构思也可以单独实施。即，在实施方式6中，也可以残留第二场板电极10c，并且省略内周边界部24以及温度感测二极管9c。或者，在实施方式6中，也可以在内周边界部24残留温度感测二极管9c，并且第二场板电极10c被置换为第二场板电极10、10b的任意者。
实施方式6的半导体装置160除第二场板电极10c以及内周边界部24以外的结构与实施方式5相同。但是，也可以分别针对实施方式1～4所叙述的半导体装置100～140，实施设置实施方式6涉及的第二场板电极10c以及内周边界部24这样的变形。
实施方式7.
图17是表示实施方式7涉及的半导体装置的制造方法的流程图。按照图17的流程图，能够制造实施方式1涉及的半导体装置100。在图17的流程图中，首先，实施准备半导体晶片的工序(步骤S100)。此外，实施方式7中的“半导体晶片的表面”以及“半导体晶片的背面”在切割该半导体晶片之后，分别与实施方式1中的“半导体芯片20的表面”以及“半导体芯片20的背面”对应。
接下来，在半导体晶片的单元部21进行用于形成半导体有源元件的元件形成工序(步骤S102)。在该步骤中，首先，在半导体晶片预先设定多个单元部21。通常从一枚半导体晶片制造多个半导体芯片，因而以在一枚半导体晶片的面方向彼此分离并且并排的方式针对一枚半导体晶片设定多个单元部21。在该多个单元部21，分别实施杂质注入以及蚀刻等元件形成工艺。其结果，在半导体晶片的表面侧，如使用图2所叙述的那样设置基极层3、多个沟槽栅极2、多个发射极层4以及多个扩散层5。另外，在半导体晶片的背面侧，如使用图2所叙述的那样设置集电极层14、n型的第一缓冲层12以及n型的第二缓冲层13。由此，分别在单元部21形成IGBT。
接下来，形成半导体晶片的表面构造(步骤S104)。在该步骤中，具体地说，实施方式1所叙述的单元表面电极部30、周缘表面构造部32以及栅极焊盘34形成于半导体晶片的表面侧。这里，以表面台阶dtf的大小满足实施方式1所叙述的式(2)的条件的方式，形成单元表面电极部30以及周缘表面构造部32。
接下来，实施背面磨削工序(步骤S106)。在该步骤中，通过对半导体晶片的背面进行磨削，从而进行晶片薄化。在对半导体晶片背面进行磨削时，具体地说，首先，对半导体晶片表面通过保护带等进行保护。接下来，对半导体晶片背面通过磨床进行磨削。半导体晶片表面的凹凸使半导体晶片背面的磨削深度产生波动。通过该磨削深度波动，与表面台阶dtf以及端部表面台阶dtdf对应的凹凸被转印到半导体晶片背面。通过该凹凸的转印，在半导体晶片背面，如在实施方式1中图2所示那样形成第一背面台阶dtb以及第二背面台阶dtp。
对半导体晶片的背面磨削的实用性进行说明。首先，从节能的观点出发，在通用逆变器或者AC伺服等领域，使用IGBT以及二极管。IGBT以及二极管被用作功率模块等，该功率模块用于进行三相电动机的可变速控制。为了减少逆变器损耗，作为IGBT以及二极管，谋求通断损耗以及接通电压低的器件。接通电压的多半是耐压保持所需要的厚的n型基极层的电阻。为了减少基极层的电阻，将半导体晶片变薄是有效的。通过在上述的步骤S106中进行背面磨削工序，从而能够得到低通断损耗以及低接通电阻的器件。
接下来，在半导体晶片的背面整面形成集电极电极15(步骤S108)。
接下来，实施切割工序(步骤S110)。在该步骤中，沿着设置于周缘部22的外周的切割线部23，切割半导体晶片。具体地说，通过针对周缘部22的外侧的切割线部23利用切割刀等实施切割，从而从半导体晶片切出半导体芯片20。其结果，制造出实施方式1涉及的半导体装置100。切割线部23之上的层叠膜越薄，越能够进一步抑制切割刀的消耗。因此，优选不在切割线部23之上形成电极或者保护绝缘膜11等膜。对于这一点，在实施方式7中，如实施方式1的构造说明所叙述的那样，在切割线部23之上只存在层间绝缘膜7。因此，能够在步骤S110中对切割刀的消耗进行抑制。
接下来，进行后续工序(步骤S112)。在该步骤中，半导体装置100被安装于期望的产品。例如既可以通过传递模塑树脂材料等进行封装化，也可以安装于电路基板而收容至壳体内。半导体装置100也可以用作电力变换装置的开关元件。然后，本次的制造流程结束。
根据以上所说明的实施方式7，在步骤S104中，以将dtf/tc设为小于或等于1.5％的方式形成表面构造。由此，能够在步骤S106的晶片背面磨削时，使转印到半导体晶片背面的第一背面台阶dtb的大小落入满足实施方式1的式(1)的范围内。通过对转印到背面的台阶进行抑制，从而能够对向单元部21的电流集中进行抑制，其结果，能够对RBSOA耐量进行改善。
此外，也可以通过对实施方式7涉及的制造方法进行变形，制造出上述的实施方式1的变形例以及实施方式2～5涉及的半导体装置110～150。例如，作为步骤S104的第一变形例，也可以通过将第二场板电极10形成得比第一发射极电极8薄，从而制造图8示出的半导体装置110。另外，作为步骤S104的第二变形例，也可以通过将第二发射极电极16层叠在第一发射极电极8之上，从而制造图9示出的半导体装置120。另外，作为步骤S104的第三变形例，也可以通过在单元部21之上设置厚的单元部层间绝缘膜17，从而制造图10示出的半导体装置130。另外，作为步骤S104的第四变形例，也可以通过将第二场板电极10的厚度t4根据与填料52的规定基准粒径之间的关系决定得薄，从而制造图11示出的半导体装置140。另外，作为步骤S104的第五变形例，既可以通过在上层绝缘膜37之上进行半绝缘性氮化膜的层叠以及图案化，从而设置第二场板电极10b，也可以由此制造图15示出的半导体装置150。另外，上述的第一～第五变形例之中的任意的两个变形只要不彼此对立，也可以同时应用于步骤S104。
实施方式8.
图18是表示实施方式8涉及的半导体装置的制造方法的流程图。在图18的流程图中，取代图17的步骤S104而置换为步骤S204。除该点以外与实施方式7相同。根据实施方式8，能够对实施方式6涉及的半导体装置160进行制造。下面，根据需要而参照图16。
在图18的流程图中，首先，与图17的流程图同样地，实施步骤S100、S102的工序。接下来，在进行表面构造的形成的同时进行温度感测二极管的形成(步骤S204)。在步骤S204中，与实施方式7的步骤S104同样地，在半导体晶片的单元部21的局部形成IGBT，在IGBT的形成之后还形成单元表面电极部30。另外，通过在周缘部22之上进行第一多晶硅膜的层叠以及图案化，从而形成如图16所示的第一场板电极9b。这里，n型的第一多晶硅膜还设置于内周边界部24。接下来，设置于内周边界部24的第一多晶硅膜之中的周缘部22侧的一部分被掺杂成p型。由此，形成如图16所示的温度感测二极管9c。
接下来，在第一场板电极9b之上，层叠上层绝缘膜37。但是，不在温度感测二极管9c的上方部位设置上层绝缘膜37。通过在周缘部22的上层绝缘膜37之上进行第二多晶硅膜的层叠以及图案化，从而设置如图16所示的第二场板电极10c。由此，形成周缘表面构造部32。
用于第二场板电极10c的第二多晶硅膜还层叠在半导体晶片的表面的“单元部21的其他部位”。通过设置于“单元部21的其他部位”的第二多晶硅膜，形成栅极焊盘34。即，“单元部21的其他部位”是如图1的俯视图所示的栅极焊盘34的形成部位。根据上述的工序，存在以下优点，即，栅极焊盘34以及第二场板电极10c由在步骤S204中层叠出的第二多晶硅膜同时地形成。能够兼顾第二场板电极10c的腐蚀的抑制和对控制信号进行传输的控制配线的低电阻化，并且通过由多晶硅实现的同时形成还实现工序简化。
然后，与图17的流程图同样地实施步骤S106～S112的工序，本次的制造流程结束。此外，也可以针对实施方式8的步骤S204，应用上述的实施方式7的第一～第四变形例之中的至少一个变形。
实施方式9
图19是表示实施方式9涉及的电力变换装置200的框图。在实施方式9中，电力变换装置200具备上述的实施方式1～6涉及的半导体装置100～160中的至少1个。电力变换装置200的具体的构造不限定于特定的电力变换装置。下面，作为实施方式9，例示出向三相逆变器进行应用的情况。
图19是表示电力变换系统的结构的框图，在该电力变换系统中应用了实施方式9涉及的电力变换装置200。
图19所示的电力变换系统具备电源190、电力变换装置200以及负载300构成。电源190是直流电源，向电力变换装置200供给直流电力。电源190能够由各种电源构成。例如，电源190也能够由直流系统、太阳能电池以及蓄电池构成。电源190也可以由与交流系统连接的整流电路或AC/DC转换器构成。另外，也可以使电源190由将从直流系统输出的直流电力变换为规定的电力的DC/DC转换器构成。
电力变换装置200是连接在电源190和负载300之间的三相逆变器。电力变换装置200将从电源190供给的直流电力变换为交流电力，向负载300供给交流电力。电力变换装置200如图19所示，具备主变换电路201、驱动电路202以及控制电路203。主变换电路201具备多个开关元件201a。主变换电路201通过多个开关元件201a的通断动作，将直流电力变换为交流电力而输出。驱动电路202将对各个开关元件201a进行驱动的驱动信号输出。控制电路203将对驱动电路202进行控制的控制信号向驱动电路202输出。
负载300是由从电力变换装置200供给的交流电力进行驱动的三相电动机。此外，负载300不限定于特定的用途。负载300是搭载于各种电气设备的电动机。例如，负载300是用于混合动力汽车、电动汽车、铁路车辆、电梯或者空调设备的电动机。
下面，对电力变换装置200详细地进行说明。主变换电路201具备开关元件201a和续流二极管(未图示)。主变换电路201通过开关元件201a的通断动作将从电源190供给的直流电力变换为交流电力，将该交流电力向负载300供给。
主变换电路201的具体的电路结构存在各种结构。作为一个例子，实施方式9涉及的主变换电路201是两电平的三相全桥电路。两电平的三相全桥电路能够由6个开关元件201a和与各个开关元件201a逆并联的6个续流二极管(未图示)构成。主变换电路201的各开关元件201a应用上述实施方式1～6涉及的半导体装置100～160的任意一者。通过2个开关元件201a串联连接，从而构成上下桥臂。各上下桥臂构成全桥电路的各相(U相、V相、W相)。各上下桥臂的输出端子与主变换电路201的3个输出端子对应。主变换电路201的3个输出端子与负载300连接。
驱动电路202生成对各个开关元件201a进行驱动的驱动信号，将该驱动信号供给至开关元件201a各自的控制电极。开关元件201a的控制电极是实施方式1～6涉及的半导体装置100～160的栅极焊盘34。驱动电路202按照来自后述的控制电路203的控制信号，向各开关元件201a的控制电极输出将开关元件201a设为接通状态的驱动信号和将开关元件201a设为断开状态的驱动信号。在将开关元件201a维持为接通状态的情况下，驱动信号是大于或等于开关元件201a的阈值电压的电压信号。在将开关元件201a维持为断开状态的情况下，驱动信号成为小于或等于开关元件201a的阈值电压的电压信号。
控制电路203对主变换电路201的开关元件201a进行控制，以向负载300供给期望的电力。具体地说，基于应向负载300供给的电力，对主变换电路201的各开关元件201a应成为接通状态的时间(接通时间)进行计算。例如，能够通过与应输出的电压相对应地对开关元件201a的接通时间进行调制的PWM控制，对主变换电路201进行控制。并且，向驱动电路202输出控制指令(控制信号)，以在各时刻向应成为接通状态的开关元件201a输出接通信号，向应成为断开状态的开关元件201a输出断开信号。驱动电路202按照该控制信号，将接通信号或者断开信号作为驱动信号而向各开关元件201a的控制电极输出。
在实施方式9涉及的电力变换装置200中，作为主变换电路201的开关元件201a应用实施方式1～6涉及的半导体装置100～160的任意一者，因而能够确保RBSOA耐量。
在实施方式9中，对两电平的三相逆变器进行了例示，但作为变形例也可以是三电平或者多电平的电力变换装置，在向单相负载供给电力的情况下，也可以是单相逆变器。另外，在向直流负载等供给电力的情况下，也能够向DC/DC转换器、AC/DC转换器应用。
另外，使用了电力变换装置200的系统不限定于上述的负载300为电动机的系统。电力变换装置200例如还能够用作放电加工机、激光加工机、感应加热烹调器或非接触器供电系统的电源装置。电力变换装置200也能够用作太阳能发电系统或蓄电系统等的功率调节器。

Claims (13)

1.一种半导体装置，其具备：
半导体芯片，其具有单元部和周缘部，该半导体芯片呈具有表面以及背面的平面体形状，该单元部设置在所述平面体形状的俯视观察时的中央区域，该周缘部在所述平面体形状的所述俯视观察时设置于所述单元部的周边；
单元表面电极部，其设置在所述单元部的所述表面之上；以及
周缘表面构造部，其设置在所述周缘部的所述表面之上，具有比所述单元表面电极部的上表面高的上表面，
使所述周缘部比所述单元部薄，以使得与所述单元部的所述背面相比所述周缘部的所述背面凹陷，
在将所述单元部的厚度设为tc，
将所述背面的所述单元部与所述周缘部之间的台阶的大小设为dtb的情况下，
0％＜dtb/tc≤1.5％。
2.根据权利要求1所述的半导体装置，其中，
所述周缘表面构造部包含周缘电极和保护绝缘膜，该周缘电极重叠在所述半导体芯片的所述周缘部的所述表面之上，该保护绝缘膜覆盖所述周缘电极，
所述保护绝缘膜覆盖所述单元表面电极部的缘部。
3.根据权利要求1所述的半导体装置，其中，
所述半导体芯片还具有切割线部，该切割线部在所述平面体形状的所述俯视观察时设置于所述周缘部的外周，
使所述切割线部比所述周缘部厚，以使得与所述周缘部的所述背面相比所述切割线部的所述背面凸出，
在将所述切割线部的厚度设为td，
将所述背面的所述切割线部与所述周缘部之间的台阶的大小设为dtp的情况下，
1.5％≤dtp/td。
4.根据权利要求1所述的半导体装置，其中，
所述单元表面电极部包含：层间绝缘膜，其设置在所述半导体芯片的所述单元部的所述表面之上；接触部，其贯通所述层间绝缘膜；以及单元电极，其设置于所述层间绝缘膜之上，与所述接触部连接，
所述周缘表面构造部包含：周缘电极，其重叠在所述半导体芯片的所述周缘部的所述表面之上；以及保护绝缘膜，其覆盖所述周缘电极，
所述单元电极的上表面比所述周缘电极的上表面高。
5.根据权利要求1所述的半导体装置，其中，
所述单元表面电极部包含：层间绝缘膜，其设置在所述单元部的所述表面之上；接触部，其贯通所述层间绝缘膜；第一单元电极，其设置于所述层间绝缘膜之上，与所述接触部连接；以及第二单元电极，其重叠于所述第一单元电极，热阻比所述第一单元电极低。
6.根据权利要求1所述的半导体装置，其中，
所述单元表面电极部包含：单元部层间绝缘膜，其设置在所述单元部的所述表面之上；单元接触部，其贯通所述单元部层间绝缘膜；以及单元电极，其设置于所述单元部层间绝缘膜之上，与所述单元接触部连接，
所述周缘表面构造部包含：周缘部绝缘膜，其设置在所述周缘部的所述表面之上；周缘接触部，其贯通所述周缘部绝缘膜；周缘电极，其重叠在所述周缘部绝缘膜之上，与所述周缘接触部连接；以及保护绝缘膜，其覆盖所述周缘电极，
所述单元部层间绝缘膜比所述周缘部绝缘膜厚。
7.根据权利要求1所述的半导体装置，其中，
所述周缘表面构造部包含：多个周缘电极，它们重叠在所述周缘部的所述表面之上，在所述表面的面方向彼此分离；以及保护绝缘膜，其覆盖所述多个周缘电极，
与设置于所述周缘表面构造部之上的封装材料所包含的填料的规定基准粒径相比，所述多个周缘电极更薄，
所述规定基准粒径是通过从所述填料的粒径简单平均值减去向所述填料的粒径的标准偏差乘以预先设定的规定系数得到的值而预先设定的。
8.根据权利要求1所述的半导体装置，其中，
所述周缘表面构造部包含周缘电极，该周缘电极重叠在所述周缘部的所述表面之上，
所述周缘电极是半绝缘性氮化膜。
9.根据权利要求1所述的半导体装置，其中，
所述周缘表面构造部包含周缘电极，该周缘电极设置在所述周缘部的所述表面之上，
所述周缘电极是多晶硅膜。
10.根据权利要求1所述的半导体装置，其中，
所述半导体芯片包含内周边界部，该内周边界部夹设在所述单元部与所述周缘部之间，
所述周缘表面构造部包含由第一导电型的第一多晶硅膜构成的第一周缘电极、重叠于所述第一周缘电极的层间绝缘膜、以及重叠于所述层间绝缘膜的第二周缘电极，
在所述内周边界部之上，设置有由所述第一多晶硅膜形成、一部分被掺杂成第二导电型的温度感测二极管。
11.一种电力变换装置，其具备：
主变换电路，其包含半导体装置，该主变换电路将被输入的电力通过所述半导体装置进行变换而输出；
驱动电路，其将对所述半导体装置进行驱动的驱动信号向所述半导体装置输出；以及
控制电路，其将对所述驱动电路进行控制的控制信号向所述驱动电路输出，
所述半导体装置具备：
半导体芯片，其具有单元部和周缘部，该半导体芯片呈具有表面以及背面的平面体形状，该单元部设置在所述平面体形状的俯视观察时的中央区域，该周缘部在所述平面体形状的所述俯视观察时设置于所述单元部的周边；
单元表面电极部，其设置在所述单元部的所述表面之上；以及
周缘表面构造部，其设置在所述周缘部的所述表面之上，具有比所述单元表面电极部的上表面高的上表面，
使所述周缘部比所述单元部薄，以使得与所述单元部的所述背面相比所述周缘部的所述背面凹陷，
在将所述单元部的厚度设为tc，
将所述背面的所述单元部与所述周缘部之间的台阶的大小设为dtb的情况下，
0％＜dtb/tc≤1.5％。
12.一种半导体装置的制造方法，其具备以下工序：
准备工序，对具有表面以及背面的半导体晶片进行准备；
元件形成工序，在所述半导体晶片在作为预先设定的部位的单元部形成半导体有源元件；
表面构造形成工序，在形成所述半导体有源元件之后在所述单元部的所述表面之上形成单元表面电极部，且在所述半导体晶片的所述表面的所述单元部的周边的周缘部形成具有比所述单元表面电极部的上表面高的上表面的周缘表面构造部，并且在将所述单元部的厚度设为tc且将所述单元表面电极部的上表面与所述周缘表面构造部的上表面之间的高度差设为dtf的情况下，以成为0％＜dtf/tc≤1.5％的方式形成所述单元表面电极部以及所述周缘表面构造部；
背面磨削工序，通过在形成所述单元表面电极部以及所述周缘表面构造部之后实施对所述半导体晶片的所述背面进行磨削的晶片薄化，从而将由所述单元表面电极部与所述周缘表面构造部产生的所述表面的台阶转印到所述周缘部的所述背面；以及
切割工序，在进行所述晶片薄化之后，沿着设置于所述周缘部的外周的切割线对所述半导体晶片进行切割。
13.根据权利要求12所述的半导体装置的制造方法，其中，
所述表面构造形成工序包含以下工序：
在所述半导体晶片的所述表面的所述单元部的局部形成所述半导体有源元件；
在所述半导体晶片的所述表面的所述单元部的其他部位形成与所述半导体有源元件的控制电极连接的控制电极焊盘；以及
通过在所述周缘部设置第一场板电极、重叠于所述第一场板电极的层间绝缘膜、以及重叠于所述层间绝缘膜的第二场板电极，从而形成所述周缘表面构造部，
所述控制电极焊盘以及所述第二场板电极由通过相同的工序而层叠的多晶硅构成。
CN201910132162.3A 2018-02-27 2019-02-22 半导体装置及其制造方法以及电力变换装置 Active CN110197826B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018033692A JP6904279B2 (ja) 2018-02-27 2018-02-27 半導体装置およびその製造方法並びに電力変換装置
JP2018-033692 2018-02-27

Publications (2)

Publication Number Publication Date
CN110197826A true CN110197826A (zh) 2019-09-03
CN110197826B CN110197826B (zh) 2022-11-22

Family

ID=67220308

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910132162.3A Active CN110197826B (zh) 2018-02-27 2019-02-22 半导体装置及其制造方法以及电力变换装置

Country Status (4)

Country Link
US (1) US10355084B1 (zh)
JP (1) JP6904279B2 (zh)
CN (1) CN110197826B (zh)
DE (1) DE102019201740A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11430862B2 (en) * 2019-04-12 2022-08-30 Fuji Electric Co., Ltd. Superjunction semiconductor device including parallel PN structures and method of manufacturing thereof
JP7345354B2 (ja) * 2019-10-25 2023-09-15 三菱電機株式会社 半導体装置
CN114175247A (zh) * 2020-02-14 2022-03-11 富士电机株式会社 半导体电路装置
JP2022144785A (ja) 2021-03-19 2022-10-03 株式会社東芝 半導体装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009071044A (ja) * 2007-09-13 2009-04-02 Toyota Motor Corp 半導体装置とその製造方法
JP2010114248A (ja) * 2008-11-06 2010-05-20 Toyota Central R&D Labs Inc 半導体装置
JP2010161240A (ja) * 2009-01-08 2010-07-22 Toyota Motor Corp 半導体装置
JP2012227419A (ja) * 2011-04-21 2012-11-15 Yoshitaka Sugawara ワイドギャップ半導体装置
US20130221403A1 (en) * 2011-11-17 2013-08-29 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
CN105378903A (zh) * 2013-07-08 2016-03-02 三菱电机株式会社 半导体装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4899290B2 (ja) * 2003-04-10 2012-03-21 富士電機株式会社 逆阻止型半導体装置
JP2005101293A (ja) * 2003-09-25 2005-04-14 Renesas Technology Corp 半導体装置
JP5266720B2 (ja) 2007-10-30 2013-08-21 株式会社デンソー 半導体装置
US9673163B2 (en) * 2011-10-18 2017-06-06 Rohm Co., Ltd. Semiconductor device with flip chip structure and fabrication method of the semiconductor device
JP6028325B2 (ja) * 2011-12-01 2016-11-16 富士電機株式会社 半導体装置の製造方法
JP5637154B2 (ja) * 2012-02-22 2014-12-10 トヨタ自動車株式会社 半導体装置
US9178014B2 (en) * 2012-03-22 2015-11-03 Toyota Jidosha Kabushiki Kaisha Semiconductor device
WO2015040675A1 (ja) * 2013-09-17 2015-03-26 株式会社日立製作所 半導体装置、電力変換装置、鉄道車両、および半導体装置の製造方法
JP6021032B2 (ja) * 2014-05-28 2016-11-02 パナソニックＩｐマネジメント株式会社 半導体素子およびその製造方法
JP6398405B2 (ja) * 2014-07-15 2018-10-03 富士電機株式会社 半導体装置及び半導体装置の製造方法
DE102014116625B4 (de) * 2014-11-13 2020-06-18 Infineon Technologies Austria Ag Vertikale Halbleitervorrichtung und Verfahren für deren Herstellung
JP6052481B2 (ja) * 2014-12-25 2016-12-27 富士電機株式会社 半導体装置
JP2017045839A (ja) * 2015-08-26 2017-03-02 ルネサスエレクトロニクス株式会社 半導体装置
US10366905B2 (en) * 2015-12-11 2019-07-30 Rohm Co., Ltd. Semiconductor device
DE112016007081T5 (de) * 2016-07-20 2019-04-04 Mitsubishi Electric Corporation Halbleitervorrichtung und Verfahren zu deren Herstellung
JP6531731B2 (ja) * 2016-07-21 2019-06-19 株式会社デンソー 半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009071044A (ja) * 2007-09-13 2009-04-02 Toyota Motor Corp 半導体装置とその製造方法
JP2010114248A (ja) * 2008-11-06 2010-05-20 Toyota Central R&D Labs Inc 半導体装置
JP2010161240A (ja) * 2009-01-08 2010-07-22 Toyota Motor Corp 半導体装置
JP2012227419A (ja) * 2011-04-21 2012-11-15 Yoshitaka Sugawara ワイドギャップ半導体装置
US20130221403A1 (en) * 2011-11-17 2013-08-29 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
CN105378903A (zh) * 2013-07-08 2016-03-02 三菱电机株式会社 半导体装置

Also Published As

Publication number Publication date
DE102019201740A1 (de) 2019-08-29
JP2019149477A (ja) 2019-09-05
US10355084B1 (en) 2019-07-16
JP6904279B2 (ja) 2021-07-14
CN110197826B (zh) 2022-11-22

Similar Documents

Publication Publication Date Title
US11984492B2 (en) Silicon carbide semiconductor device, power converter, and method of manufacturing silicon carbide semiconductor device
CN110197826A (zh) 半导体装置及其制造方法以及电力变换装置
US11158511B2 (en) Semiconductor device and power converter including a copper film with a small grain size stress relaxtion layer
US9570603B2 (en) Semiconductor device having trench gate structure and method for manufacturing the semiconductor device
CN104285301B (zh) 半导体装置及其制造方法
US9209173B2 (en) Single die output power stage using trench-gate low-side and LDMOS high-side MOSFETS, structure and method
US11915988B2 (en) Semiconductor device and power converter
WO2017029748A1 (ja) 半導体装置、パワーモジュール、電力変換装置、自動車および鉄道車両
TW201143017A (en) Electronic devices and components for high efficiency power circuits
CN110350023A (zh) 半导体装置以及电力变换装置
JP6870119B2 (ja) 半導体装置および電力変換装置
WO2015177914A1 (ja) 半導体装置、半導体装置の製造方法、電力変換装置、３相モータシステム、自動車、および鉄道車両
US11508638B2 (en) Semiconductor device and power converter
US20200044065A1 (en) Semiconductor device, method of manufacturing semiconductor device, power conversion device
WO2018207449A1 (ja) 半導体装置および電力変換装置
CN113330579B (zh) 半导体装置以及电力变换装置
US10529813B2 (en) Semiconductor device, power module, and power conversion device
JP7047981B1 (ja) 炭化珪素半導体装置および電力変換装置
JP6556892B2 (ja) 半導体装置、半導体装置の製造方法、電力変換装置、３相モータシステム、自動車、および鉄道車両
WO2021044624A1 (ja) 炭化珪素半導体装置および電力変換装置
CN111370399B (zh) 智能功率模块、制备方法及装置
US20230207431A1 (en) Semiconductor device
JP7262672B2 (ja) 半導体装置および電力変換装置
US20240105834A1 (en) Semiconductor device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant